CN112162947A - 输出可配置存算一体芯片以及电子设备 - Google Patents
输出可配置存算一体芯片以及电子设备 Download PDFInfo
- Publication number
- CN112162947A CN112162947A CN202011065686.4A CN202011065686A CN112162947A CN 112162947 A CN112162947 A CN 112162947A CN 202011065686 A CN202011065686 A CN 202011065686A CN 112162947 A CN112162947 A CN 112162947A
- Authority
- CN
- China
- Prior art keywords
- output
- current detection
- detection output
- analog
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 title claims abstract description 18
- 238000001514 detection method Methods 0.000 claims abstract description 57
- 239000004065 semiconductor Substances 0.000 claims description 46
- 239000003990 capacitor Substances 0.000 claims description 24
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 4
- 230000001276 controlling effect Effects 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 230000003321 amplification Effects 0.000 abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 9
- 238000003491 array Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/781—On-chip cache; Off-chip memory
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7817—Specially adapted for signal processing, e.g. Harvard architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Signal Processing (AREA)
- Read Only Memory (AREA)
Abstract
本发明提供一种输出可配置存算一体芯片以及电子设备，该输出可配置存算一体芯片包括：存算一体单元阵列以及电流检测输出电路；电流检测输出电路包括多个电流检测输出支路；所述存算一体单元阵列的每列单元的模拟电流输出端均连接一电流检测输出支路，用于对所述模拟电流输出端输出的模拟电流输出信号进行处理和输出；其中，所述电流检测输出支路包括多个阻值不同的电阻以及用于选择电阻的多路选择器，以便通过多路选择器选择不同阻值的电阻，从而实现对不同列输出信号不同量级的放大，能够针对具体算法和应用的需求实现对每列存算一体单元的输出信号高精度读取。
Description
技术领域
本发明涉及半导体集成电路领域，尤其涉及一种输出可配置存算一体芯片以及电子设备。
背景技术
近年来，为了解决传统冯诺依曼计算体系结构瓶颈，存算一体芯片架构得到人们的广泛关注，其基本思想是直接利用存储器进行逻辑计算，从而减少存储器与处理器之间的数据传输量以及传输距离，降低功耗的同时提高性能。
存算一体芯片架构目前被认为是解决大数据实时智能处理的高效硬件平台之一，而存算一体单元阵列是存算一体芯片的核心电路。
现有利用Flash做矩阵乘加运算的存算一体芯片是利用存算一体单元执行矩阵乘加运算，各存算一体单元列的输出端通过一个电流检测输出电路进行输出，参见图1，示出了栅极耦合存算一体单元阵列中的电流检测输出电路，参见图2，示出了源极耦合存算一体单元阵列中的电流检测输出电路；可以看出，每一列存算一体单元所用的电流检测输出电路是相同的，难以针对具体算法和应用的需求实现每列闪存单元的高精度读取。
发明内容
针对现有技术中的问题，本发明提供一种可配置存算一体芯片以及电子设备，能够至少部分地解决现有技术中存在的问题。
为了实现上述目的，本发明采用如下技术方案：
第一方面，提供一种输出可配置存算一体芯片，包括：存算一体单元阵列以及电流检测输出电路；所述电流检测输出电路包括多个电流检测输出支路；所述存算一体单元阵列的每列存算一体单元的模拟电流输出端均连接一电流检测输出支路，用于对所述模拟电流输出端输出的模拟电流输出信号进行处理和输出；
其中，所述电流检测输出支路包括多个阻值不同的电阻以及用于选择电阻的多路选择器。
进一步地，所述存算一体单元阵列为栅极耦合结构；
所述电流检测输出支路还包括：运算放大器，其正相输入端接入偏压，其反相输入端连接至对应的模拟电流输出端，其输出端作为所述电流检测输出支路的输出端；
并且，所述反相输入端还连接各电阻的一端，各电阻的另一端分别与所述多路选择器的多个输入端一一对应连接，所述多路选择器的输出端连接至所述的运算放大器的输出端。
进一步地，所述存算一体单元阵列为源极耦合结构；
所述电流检测输出支路还包括：电容；
所述电容以及各电阻的一端均连接至对应的模拟电流输出端，并作为所述电流检测输出支路的输出端；
所述电容的另一端接入电源；所述各电阻的另一端分别与所述多路选择器的多个输入端一一对应连接，所述多路选择器的输出端接入所述电源。
进一步地，输出可配置存算一体芯片还包括：ADC(Analog-to-DigitalConverter)；所述ADC连接在所述电流检测输出支路的输出端。
进一步地，所述电容为多个，且电容值不同，所述电流检测输出支路还包括：电容多路选择器；
各电容的另一端通过电容多路选择器选择性接入电源。
进一步地，所述存算一体单元为可编程半导体器件。
进一步地，所述可编程半导体器件为浮栅晶体管、阻变存储器件、相变存储器件或自旋存储器件。
进一步地，输出可配置存算一体芯片还包括：
编程电路，连接每一个可编程半导体器件的源极、栅极和/或衬底，用于调控可编程半导体器件的阈值电压。
进一步地，输出可配置存算一体芯片还包括：转换装置，连接在所述存算一体单元阵列的多个所述模拟电压输入端之前，用于将多个模拟电流输入信号分别转换为模拟电压输入信号，输至对应的所述模拟电压输入端。
进一步地，所述转换装置包括：多个运算放大器以及与多个所述运算放大器一一对应连接的多个可编程半导体器件；
每个所述运算放大器的反相输入端均连接至对应的所述可编程半导体器件的漏极，正相输入端连接第一固定偏压，
运算放大器的输出端与所述可编程半导体器件的源极相连，并连接至对应的所述模拟电压输入端，
所述可编程半导体器件的栅极连接固定偏压。
第二方面，提供一种电子设备，包括上述的输出可配置存算一体芯片。
本发明实施例提供的输出可配置存算一体芯片以及电子设备，该输出可配置存算一体芯片包括：存算一体单元阵列以及电流检测输出电路；电流检测输出电路包括多个电流检测输出支路；所述存算一体单元阵列的每列存算一体单元的模拟电流输出端均连接一电流检测输出支路，用于对所述模拟电流输出端输出的模拟电流输出信号进行处理和输出；其中，所述电流检测输出支路包括多个阻值不同的电阻以及用于选择电阻的多路选择器，以便通过多路选择器选择不同阻值的电阻，从而实现对不同列输出信号不同量级的放大，能够针对具体算法和应用的需求实现每列闪存单元的高精度读取。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1示出了栅极耦合存算一体单元阵列中的电流检测输出电路；
图2示出了源极耦合存算一体单元阵列中的电流检测输出电路；
图3示出了本发明实施例中的栅极耦合存算一体单元阵列中的电流检测输出电路；
图4示出了本发明实施例中的一种源极耦合存算一体单元阵列中的电流检测输出电路；
图5示出了本发明实施例中的另一种源极耦合存算一体单元阵列中的电流检测输出电路。
图6示出了本发明实施例中的再一种源极耦合存算一体单元阵列中的电流检测输出电路。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域技术人员，了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、权利要求及图式，任何本领域技术人员可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
现有存算一体芯片中每一列存算一体单元所用的电流检测输出电路是相同的，难以针对具体算法和应用的需求实现每列闪存单元的高精度读取。
为至少部分解决现有技术中的上述技术问题，本发明实施例提供了一种输出可配置存算一体芯片，包括：存算一体单元阵列以及电流检测输出电路。
其中，存算一体单元阵列用于进行模拟向量-矩阵乘法运算，电流检测输出电路用于读取存算一体单元阵列的输出。
电流检测输出电路包括多个电流检测输出支路；所述存算一体单元阵列的每列存算一体单元的模拟电流输出端均连接一电流检测输出支路，用于对所述模拟电流输出端输出的模拟电流输出信号进行处理和输出。
其中，所述电流检测输出支路包括多个阻值不同的电阻以及用于选择电阻的多路选择器MUX。
值得说明的是，存算一体单元阵列由多个存算一体单元阵列排布组成，该存算一体单元可以为可编程半导体器件。
具体地，所述可编程半导体器件可为浮栅晶体管、阻变存储器件、相变存储器件或自旋存储器件等。
举例来说，该存算一体单元阵列可以是NOR型闪存处理阵列或NAND型闪存处理阵列等。
本领域技术人员可以理解的是，实际应用中，可以使用多个闪存处理阵列中的部分闪存处理阵列进行运算处理，也可以利用全部闪存处理阵列进行运算处理，闪存处理阵列的投入数量依运算需求而定。同理，对于每个闪存处理阵列来说，可以使用其部分器件进行运算处理，也可以利用其全部器件进行运算处理，其器件投入数量依运算需求而定。
综上所述，通过多路选择器选择不同阻值的电阻，从而实现对不同列输出信号不同量级的放大，能够针对具体算法和应用的需求实现每列闪存单元的高精度读取。
图3示出了本发明实施例中的栅极耦合存算一体单元阵列中的电流检测输出电路；如图3所示，该存算一体单元阵列为栅极耦合、源极求和的拓扑结构；
具体地，该存算一体单元阵列包括：阵列布置的多个可编程半导体器件。
每一行的所有可编程半导体器件的栅极均连接至同一模拟电压输入端，M行可编程半导体器件对应连接M个模拟电压输入端，用于接收模拟电压。
每一列的所有可编程半导体器件的漏极均连接至同一偏置电压输入端，N列可编程半导体器件对应连接N个偏置电压输入端，用于输入偏置电压，各列可编程半导体器件的偏置电压可以相同，也可以不同，根据需要进行选取。
每一列的所有可编程半导体器件的源极均连接至同一个模拟电压输出端，N列可编程半导体器件对应连接N个模拟电压输出端，用于输出运算结果。
其中，每个可编程半导体器件的阈值电压均可调节。N为大于等于零的正整数，M为大于等于零的正整数，M和N可以相等，也可以不等。
其中，电流检测输出支路6包括：运算放大器、电阻R1～RN以及多路选择器MUX；电阻R1～RN的阻值不同。
运算放大器的正相输入端接入偏压VS，其反相输入端连接至对应的模拟电流输出端，其输出端作为所述电流检测输出支路的输出端Vout2；
另外，反相输入端还连接各电阻的一端，各电阻的另一端分别与所述多路选择器MUX的多个输入端一一对应连接，所述多路选择器的输出端连接至所述的运算放大器的输出端。
值得说明的是，多路选择器MUX具有一控制端RS2，用于接收选择控制信号，以根据该选择控制信号，选择接入中电阻R1～RN的一个。
在实际应用中，该正相输入端可以接地，该运算放大器将模拟电流输出端的电压控制在与正相输入端的电压相等，用来保证可编程半导体器件的栅源电压VGS仅由该可编程半导体器件对应的输入电压控制，进而使得运算放大器的输出端电压代表对应列可编程半导体器件的输出电流的幅度。
通过采用上述技术方案，能够实现对不同列输出信号不同量级的放大，能够针对具体算法和应用的需求实现每列闪存单元的高精度读取。
在另外一个可选的实施例中，参见图4，该存算一体单元阵列采用栅极耦合、漏极求和拓扑结构，该存算一体单元阵列电路包括：多个阵列布置的可编程半导体器件。
每一行的所有可编程半导体器件的栅极均连接至同一模拟电压输入端，M行可编程半导体器件对应连接M个模拟电压输入端；
每一列的所有可编程半导体器件的源极均连接至同一偏置电压输入端，N列可编程半导体器件对应连接N个偏置电压输入端，用于输入偏置电压，各列可编程半导体器件的偏置电压可以相同，也可以不同，根据需要进行选取；
每一列的所有可编程半导体器件的漏极均连接至同一个模拟电压输出端，N列可编程半导体器件对应连接N个模拟电压输出端，用于输出运算结果。
其中，每个可编程半导体器件的阈值电压均可调节。N为大于等于零的正整数，M为大于等于零的正整数，M和N可以相等，也可以不等。
电流检测输出电路6中的电阻R2以及电容C2一端连接在模拟电流输出端以及ADC的输入端之间，另一端接入电源Vdd或Vss，通过电阻电容采样把电流信号转换成电压信号，再通过ADC输出。
在一个可选的实施例中，参见图5，该电流检测输出支路包括：电阻R1～RN、多路选择器MUX以及电容C2；电阻R1～RN的阻值不同。
所述电容C2以及各电阻的一端均连接至对应的模拟电流输出端，并作为所述电流检测输出支路的输出端；
所述电容C2的另一端接入电源Vdd或Vss；所述各电阻的另一端分别与所述多路选择器MUX的多个输入端一一对应连接，所述多路选择器的输出端接入所述电源Vdd或Vss。
值得说明的是，多路选择器MUX具有一控制端RS2，用于接收选择控制信号，以根据该选择控制信号，选择接入中电阻R1～RN的一个。
通过采用上述技术方案，能够实现对不同列输出信号不同量级的放大，能够针对具体算法和应用的需求实现每列闪存单元的高精度读取。
在一个可选的实施例中，该输出可配置存算一体芯片还可以包括：ADC；ADC连接在所述电流检测输出支路的输出端，用于将电流检测输出电路输出的电流信号转换为数字信号。
在一个可选的实施例中，参见图6，电容为多个，且电容值不同，电流检测输出支路还包括：电容多路选择器；
所述电容以及各电阻的一端均连接至对应的模拟电流输出端，并作为所述电流检测输出支路的输出端，各电容的另一端与电容多路选择器的多个输入端一一对应连接，电容多路选择器的输出端连接电源，即各电容通过电容多路选择器选择性接入电源。
各电阻的另一端分别与所述多路选择器的多个输入端一一对应连接，所述多路选择器的输出端接入所述电源，
值得说明的是，电容多路选择器具有一控制端CS2，用于接收选择控制信号，以根据该选择控制信号，选择接入多个电容中的一个。
通过采用上述技术方案，能够实现对电容的灵活选择，适用性更强。
在一个可选的实施例中，存算一体单元为可编程半导体器件。
值得说明的是，可编程半导体器件为浮栅晶体管、阻变存储器件、相变存储器件或自旋存储器件。
举例来说，浮栅晶体管包括衬底、绝缘层、栅极G、源极S、漏极D以及浮栅F，浮栅设置于栅极与绝缘层之间，绝缘层设置于浮栅与衬底之间，用于保护浮栅中的电子不会泄漏，浮栅中可以存储电子；通过调节浮栅中的电子数量，动态调节该浮栅晶体管的阈值电压，由于浮栅晶体管的这种结构特性，可以将其看作一个可变的等效模拟权重，存储一个模拟数据。
在一个可选的实施例中，输出可配置存算一体芯片还可以包括：编程电路，连接每一个可编程半导体器件的源极、栅极和/或衬底，用于调控可编程半导体器件的阈值电压。
浮栅晶体管包括衬底、绝缘层、栅极G、源极S、漏极D以及浮栅F，浮栅设置于栅极与绝缘层之间，绝缘层设置于浮栅与衬底之间，用于保护浮栅中的电子不会泄漏，浮栅中可以存储电子；通过调节浮栅中的电子数量，动态调节该浮栅晶体管的阈值电压，由于浮栅晶体管的这种结构特性，可以将其看作一个可变的等效模拟权重，存储一个模拟数据。
在一个可选的实施例中，输出可配置存算一体芯片还可以包括：转换装置，连接在所述存算一体单元阵列的多个所述模拟电压输入端之前，用于将多个模拟电流输入信号分别转换为模拟电压输入信号，输至对应的所述模拟电压输入端。
在一个进一步地实施例中，转换装置包括：多个运算放大器以及与多个所述运算放大器一一对应连接的多个可编程半导体器件；
每个所述运算放大器的反相输入端均连接至对应的所述可编程半导体器件的漏极，正相输入端连接第一固定偏压，
运算放大器的输出端与所述可编程半导体器件的源极相连，并连接至对应的所述模拟电压输入端，
所述可编程半导体器件的栅极连接固定偏压。
电路工作时，将一行模拟电流输入信号通过转换装置转换为一行模拟电压输入信号后分别施加至N列可编程半导体器件。通过设置转换装置，使得本发明实施例中的存算一体单元阵列不仅适于模拟电压输入信号，还适于模拟电流输入信号，能够增加整个存算一体芯片的适用性。
值得说明的是，上述的转换装置的实现方式只是一种示例，凡是能实现将电流输入信号转换为电压输入信号的电路结构或电路元件均可用于实施该转换装置，可以理解的是，上述转换装置中的可编程半导体器件也可以采用电阻器、金属半导体场效应晶体管等器件实现。
本发明实施例还提供一种电子设备，该电子设备可以包括上述的输出可配置存算一体芯片，更具体的，电子设备例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。
本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何本领域技术人员，在不脱离本发明技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (10)
1.一种输出可配置存算一体芯片，其特征在于，包括：存算一体单元阵列以及电流检测输出电路；所述电流检测输出电路包括多个电流检测输出支路；所述存算一体单元阵列的每列存算一体单元的模拟电流输出端均连接一电流检测输出支路，用于对所述模拟电流输出端输出的模拟电流输出信号进行处理和输出；
其中，所述电流检测输出支路包括多个阻值不同的电阻以及用于选择电阻的多路选择器。
2.根据权利要求1所述的输出可配置存算一体芯片，其特征在于，所述存算一体单元阵列为栅极耦合结构；
所述电流检测输出支路还包括：运算放大器，其正相输入端接入偏压，其反相输入端连接至对应的模拟电流输出端，其输出端作为所述电流检测输出支路的输出端；
并且，所述反相输入端还连接各电阻的一端，各电阻的另一端分别与所述多路选择器的多个输入端一一对应连接，所述多路选择器的输出端连接至所述的运算放大器的输出端。
3.根据权利要求1所述的输出可配置存算一体芯片，其特征在于，所述存算一体单元阵列为源极耦合结构；
所述电流检测输出支路还包括：电容；
所述电容以及各电阻的一端均连接至对应的模拟电流输出端，并作为所述电流检测输出支路的输出端；
所述电容的另一端接入电源；所述各电阻的另一端分别与所述多路选择器的多个输入端一一对应连接，所述多路选择器的输出端接入所述电源。
4.根据权利要求3所述的输出可配置存算一体芯片，其特征在于，还包括：ADC；所述ADC连接在所述电流检测输出支路的输出端。
5.根据权利要求4所述的输出可配置存算一体芯片，其特征在于，所述电容为多个，且电容值不同，所述电流检测输出支路还包括：电容多路选择器；
各电容的另一端通过电容多路选择器选择性接入电源。
6.根据权利要求1所述的输出可配置存算一体芯片，其特征在于，所述存算一体单元为可编程半导体器件。
7.根据权利要求6所述的输出可配置存算一体芯片，其特征在于，所述可编程半导体器件为浮栅晶体管、阻变存储器件、相变存储器件或自旋存储器件。
8.根据权利要求6所述的输出可配置存算一体芯片，其特征在于，还包括：
编程电路，连接每一个可编程半导体器件的源极、栅极和/或衬底，用于调控可编程半导体器件的阈值电压。
9.根据权利要求1所述的输出可配置存算一体芯片，其特征在于，还包括：转换装置，连接在所述存储单元阵列的多个所述模拟电压输入端之前，用于将多个模拟电流输入信号分别转换为模拟电压输入信号，输至对应的所述模拟电压输入端。
10.一种电子设备，其特征在于，包括权利要求1至9任一项所述的输出可配置存算一体芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011065686.4A CN112162947A (zh) | 2020-10-01 | 2020-10-01 | 输出可配置存算一体芯片以及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011065686.4A CN112162947A (zh) | 2020-10-01 | 2020-10-01 | 输出可配置存算一体芯片以及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112162947A true CN112162947A (zh) | 2021-01-01 |
Family
ID=73862426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011065686.4A Pending CN112162947A (zh) | 2020-10-01 | 2020-10-01 | 输出可配置存算一体芯片以及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112162947A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113342307A (zh) * | 2021-05-07 | 2021-09-03 | 电子科技大学 | 一种能存算一体化单元、处理器、电子设备、人工神经系统及制备方法 |
| CN116124334A (zh) * | 2023-01-10 | 2023-05-16 | 杭州未名信科科技有限公司 | 一种压力检测系统、方法、设备及介质 |
| CN118098310A (zh) * | 2024-04-25 | 2024-05-28 | 南京大学 | 基于超前补偿型跨阻放大器的光电存算阵列读出电路 |
-
2020
- 2020-10-01 CN CN202011065686.4A patent/CN112162947A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113342307A (zh) * | 2021-05-07 | 2021-09-03 | 电子科技大学 | 一种能存算一体化单元、处理器、电子设备、人工神经系统及制备方法 |
| CN113342307B (zh) * | 2021-05-07 | 2022-10-14 | 电子科技大学 | 一种能存算一体化单元、处理器、电子设备、人工神经系统及制备方法 |
| CN116124334A (zh) * | 2023-01-10 | 2023-05-16 | 杭州未名信科科技有限公司 | 一种压力检测系统、方法、设备及介质 |
| CN118098310A (zh) * | 2024-04-25 | 2024-05-28 | 南京大学 | 基于超前补偿型跨阻放大器的光电存算阵列读出电路 |
| CN118098310B (zh) * | 2024-04-25 | 2024-08-20 | 南京大学 | 基于超前补偿型跨阻放大器的光电存算阵列读出电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112162947A (zh) | 输出可配置存算一体芯片以及电子设备 | |
| CN111985630B (zh) | 运用于类神经网络系统的乘积累加电路的控制电路 | |
| US9910827B2 (en) | Vector-matrix multiplications involving negative values | |
| CN111652363B (zh) | 存算一体电路 | |
| US10529418B2 (en) | Linear transformation accelerators | |
| CN111406265A (zh) | 具有非易失性突触阵列的神经网络电路 | |
| US10042819B2 (en) | Convolution accelerators | |
| CN115458005A (zh) | 数据处理方法和存算一体装置、电子设备 | |
| CN209182823U (zh) | 一种数模混合存算一体芯片以及用于神经网络的运算装置 | |
| CN111241028A (zh) | 一种数模混合存算一体芯片以及运算装置 | |
| CN112148669B (zh) | 脉冲存算一体芯片以及电子设备 | |
| WO2024109644A1 (zh) | 忆阻器阵列的操作方法、数据处理装置 | |
| CN213365506U (zh) | 输出可配置存算一体芯片以及电子设备 | |
| US20200210822A1 (en) | Multibit Neural Network | |
| CN117157636A (zh) | 存算一体装置、系统及其操作方法 | |
| CN111859261A (zh) | 计算电路及其操作方法 | |
| CN115312090A (zh) | 一种存内计算电路及方法 | |
| US20200395053A1 (en) | Integrated circuits | |
| TW202217808A (zh) | 電壓放大器、放大輸入電壓之方法及其系統 | |
| CN113625034A (zh) | 采样电路、采样阵列、存算一体芯片以及电子设备 | |
| CN112885963A (zh) | 一种忆阻器交叉阵列 | |
| CN111243648A (zh) | 闪存单元、闪存模块以及闪存芯片 | |
| CN113672860B (zh) | 一种正负数兼容的存内运算方法、乘加运算装置及其应用 | |
| Li et al. | A memristor crossbar-based computation scheme with high precision | |
| CN217933180U (zh) | 一种存内计算电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: Room 213-175, 2nd Floor, Building 1, No. 180 Kecheng Street, Qiaosi Street, Linping District, Hangzhou City, Zhejiang Province, 311100 Applicant after: Hangzhou Zhicun Computing Technology Co.,Ltd. Address before: 1707 shining building, 35 Xueyuan Road, Haidian District, Beijing 100083 Applicant before: BEIJING WITINMEM TECHNOLOGY Co.,Ltd. Country or region before: China |
|
| CB02 | Change of applicant information |