TWI752955B - 運算設備、運算系統、非暫態電腦可讀媒體、及控制用於多核心處理器之電流的方法 - Google Patents

運算設備、運算系統、非暫態電腦可讀媒體、及控制用於多核心處理器之電流的方法 Download PDF

Info

Publication number
TWI752955B
TWI752955B TW106114490A TW106114490A TWI752955B TW I752955 B TWI752955 B TW I752955B TW 106114490 A TW106114490 A TW 106114490A TW 106114490 A TW106114490 A TW 106114490A TW I752955 B TWI752955 B TW I752955B
Authority
TW
Taiwan
Prior art keywords
current
cores
core
voltage regulator
throttle
Prior art date
Application number
TW106114490A
Other languages
English (en)
Other versions
TW201800936A (zh
Inventor
亞歷山大 真德勒
艾法姆 羅坦
尼爾 羅森茲威格
克利許納肯斯 V. 席斯特拉
阿喜緒 V. 周貝爾
安庫許 瓦爾瑪
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201800936A publication Critical patent/TW201800936A/zh
Application granted granted Critical
Publication of TWI752955B publication Critical patent/TWI752955B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

本文揭示與用於一多核心處理器之電流控制相關聯的設備、方法與儲存媒體。某些實施例中，一多核心處理器可包括多個類比電流比較器，每一類比電流比較器用來測量該多核心處理器之多個核心的一對應核心之電流使用。該多核心處理器可包括一或多個處理器、裝置、及/或電路來使該等核心基於來自該對應的類比電流比較器之測量來個別節流。某些實施例中，該多核心處理器之一記憶體裝置可儲存可執行來操作多個電力管理代理器之指令，以基於該等核心之該電流測量的多個歷史記錄來決定是否分別送出節流請求。

Description

運算設備、運算系統、非暫態電腦可讀媒體、及控制用於多核心處理器之電流的方法 發明領域
本揭示內容係有關於處理器效率、而更特別係有關用於一多核心處理器之電流控制。
發明背景
本文提供之背景說明係以一般呈現本揭示內容之脈絡為目的。除非於本文其他地方另外指出，否則本章節所述之教材對本申請案中之請求項而言並非習知技術，並且不允許藉由包括於本章節中而視為習知技術。
一多核心處理器為具有兩個或多個獨立的處理單元，稱為核心之一單一計算構件。一多核心處理器外部之一電壓調節器，例如，一母板或其他外部電壓調節器可耦接至一電源且可對一多核心處理器供電。該外部系統可管理供應至該多核心處理器之最大電流(Icc Max)以防止該系統之構件，例如，與基於受控塌陷晶片連接(C4) 凸塊之該多核心處理器相關聯的一封裝介面受到實體損害。
例如，該外部系統，例如，該外部電壓調節器，可回應監控電流使用而進入一“電流過載”狀態，其可使該外部電壓調節器關閉。為避免該外部系統進入該“電流過載”狀態，該多核心處理器之一內部控制器，例如，一電力控制單元(PCU)，可組配來將該等核心之頻率與電壓設定限制於所選數值，使得即使在執行一可能最差病毒的情況下，亦不會超過對應該電流過載狀態之一臨界值。
該PCU典型組配來將電壓與頻率一直限制於該等設定，其表示於正常應用操作中(亦即，並非該可能最差病毒)，該多核心處理器可僅利用該外部系統之臨界值的一部分，而因此於該正常應用操作中，可僅於其效能功能的一部分上執行。
依據本發明之一實施例，係特地提出一種設備，其包含：一多核心處理器，其包括：多個核心；以及多個類比電流比較器，每一類比電流比較器用來測量該等多個核心之一對應核心的電流使用；以及被耦接至該等多個類比比較器之控制電路，該控制電路用來使該等核心基於來自該對應的類比電流比較器之測量來個別節流。
100:系統
103:外部電壓調節器電路
104、112:電流感測器
105:外部電壓調節器電流過載臨界值
110:多核心處理器
111:控制電路
115:核心
211:電力管理代理器
220:電流參數
221、222、223、225:信號
224:命令
230:參數資訊
297:電力控制單元
298:電壓調節器電路
301、305:事件信號
302:決定是否需要一節流更新信號
303:節流請求
304:該核心節流
306:決定該節流是否太頻繁
307:通知信號
308:節流釋放請求
309:該核心釋放該節流
401:重啟一磁滯程序
402:重置與啟動一第一計數器
403:發出與一額外類比電流比較器相關聯之一偽節流臨界值已超過的信號
404:更新一第二、不同的計數器
405:忽略額外事件
409:重啟該磁滯計數器
410:發出一授權請求
411:決定每一核心之頻率及/或電壓
412:發信號
499:偽碼
500:計算裝置
502:印刷電路板
504:處理器
506:通訊晶片
511:儲存裝置
512、522:快取記憶體
520:動態隨機存取記憶體
524:唯讀記憶體
528:天線
530:圖形處理器
532:觸控螢幕顯示器
536:電池
540:全球定位系統裝置
542:羅盤
546:觸控螢幕控制器
550:揚聲器
552:鏡頭
Icc:電流
本文實施例可藉由下列詳細說明連同該等 附圖而更易於了解。為促進該說明，相同參考數字指定相同的結構元件。該等附圖之圖形中，本文實施例係藉由範例、而非藉由限制來繪示。
圖1繪示一配備有用於一多核心處理器之電流控制的技術之例示系統。
圖2繪示一根據各種不同實施例，包括電力管理代理器之圖1的控制電路之範例。
圖3為一根據各種不同實施例，用於繪示可由圖2之電力管理代理器執行的例示操作之信號圖。
圖4為一根據各種不同實施例，用於繪示與可由圖2之電力管理代理器執行的一磁滯程序相關聯之例示操作的信號圖。
圖5繪示根據各種不同實施例，可由圖2之電力管理代理器執行的偽碼。
圖6繪示一根據各種不同實施例，可使用本文所述之裝置及/或方法的例示計算裝置。
較佳實施例之詳細說明
本文揭示與用於一多核心處理器之電流控制相關聯的設備、方法與儲存媒體。某些實施例中，一多核心處理器可包括多個類比電流比較器，每一類比電流比較器用來測量該多核心處理器之該等核心的一對應核心之電流使用。該多核心處理器可包括一或多個處理器、裝置、及/或電路來使該等核心來基於來自該等對應的類比電流比較 器之測量而個別節流。某些實施例中，該多核心處理器之一記憶體裝置可儲存可執行來操作多個電力管理代理器之指令，以基於該等核心之該電流測量的多個歷史記錄來決定是否分別送出節流請求。
下列詳細說明中，參照形成其一部分之附圖，其中所有圖形中相同數字指定相同的零件，而其藉由可加以實作之舉例解說實施例來顯示。應了解亦可使用其他實施例，而在不違背本揭示內容之範疇的情況下可作結構或邏輯上的改變。因此，下列詳細說明並非以一有限觀點來視之，而實施例之範疇由該等後附請求項以及其等效元件來界定。
本揭示內容之觀點於該伴隨說明中揭示。在不違背本揭示內容之精神或範疇的情況下，可設計出本揭示內容之替代實施例與其等效元件。應注意下文揭示之相同元件可由圖式中相同的參考數字表示。
各種不同的操作可以最有助於了解該請求標的之方法來說明為多個依次分開的動作或操作。然而，該說明順序不應視為暗示該等操作必須是順序相依。特別是，該等操作可不以該呈現順序來執行。所述之操作可以與該說明實施例不同的順序來執行。在額外實施例中，各種不同的額外操作可加以執行及/或所述之操作可加以省略。
針對本揭示內容，該片語“A及/或B”表示(A)、(B)、或(A與B)。針對本揭示內容，該片語“A、B、 及/或C”表示(A)、(B)、(C)、(A與B)、(A與C)、(B與C)、或(A、B與C)。
該說明可使用該等片語“於一實施例中”或“於實施例中”，其每個可參照為一或多個相同或不同的實施例。此外，如有關本揭示內容之實施例使用的術語“包含”、“包括”、“具有”、之類為同義字。
如本文使用，該術語“電路”可參照為、可為其一部分、或包括可執行一或多個軟體或韌體程式之一特殊應用積體電路(ASIC)、一電子電路、一處理器(共享、專屬、或群組)及/或記憶體(共享、專屬、或群組)、一組合邏輯電路、及/或可提供上述功能之其他適當構件。
圖1繪示一配備有用於一多核心處理器110，例如，一多核心處理器單晶片系統(SoC)之電流控制的技術之例示系統100。該多核心處理器110可具有包含核心115之一核心區域以及至少包括控制電路111與電流感測器112，例如，類比電流比較器或其他快速電流感測器之一非核心區域。該等電流感測器112的每一個可測量該等核心115之一對應核心的電流使用。該控制電路111可使該等核心115基於來自該等電流感測器112之測量來個別節流，因而局部控制該等核心115之電流使用。
某些實施例中，該控制電路111可基於該等電流感測器112之一分別偵測器的電流使用之測量來產生該等核心115之每一核心的一電流測量歷史記錄。該控制電路111用以響應用於該等核心115的其中之一的一最近 電流使用之測量超過一節流臨界值，而可利用用於該核心之該電流測量歷史記錄的一部分來決定是否將該核心個別節流。該控制電路111可使該核心來基於將該核心個別節流之一決定的一結果來節流。
該類實施例中，該控制電路111可協調超過對該多核心處理器110供電之一外部電壓調節器電路103的一外部電壓調節器電流過載臨界值105之該多核心處理器110的電流使用。該電流使用超過該外部電壓調節器電流過載臨界值105的持續期間可小於與一電流感測器104及/或該外部電壓調節器電路103相關聯之一響應時間(根據該外部電壓調節器電路103之特性，其可為一至兩微秒)。
此外可為類比電流比較器或其他快速電流感測器之該等電流感測器112的操作可與該電流感測器104不同。某些實施例中，每一電流感測器112可編程具有一節流臨界值，而由該等電流感測器112輸出之測量可為測量的電流是否超過該節流臨界值的指示。某些實施例中，針對該外部電壓調節器電路103利用之一電流感測器104的每次電流測量，該等電流感測器112的每一個可測量電流超過一次。
圖2繪示一根據各種不同實施例，包括電力管理代理器(PMA)211之圖1的控制電路111之範例。該非核心區域可進一步包括一PCU(電力控制單元)297來個別選擇該等核心之操作特性，例如，電壓、頻率、之類、 或其組合。該PCU 297可將包括指出包括每一核心之電壓與頻率的操作特性之一工作點(WP)的一信號221送至該等PMA 211。該等操作特性的數值可藉由配置基於，例如，至少部分基於，該電壓調節器電流過載臨界值105(圖1)之一電力預算來設定。
某些實施例中，該等信號221可額外包括用於該等核心之電流參數220，其可用來設定該等電流感測器112之節流臨界值。該等電流參數220的數值可藉由配置基於，例如，至少部分基於，該電壓調節器電流過載臨界值105(圖1)之一電力預算來設定。某些實施例中，該等電流感測器112可位於電壓調節器電路298中，諸如用於每一核心之一完全整合電壓調節器(FIVR)，而該等PMA 211可將一命令224發送至該電壓調節器電路298，例如，至該等FIVR之分別每一個，來使該等電流感測器112基於該等操作特性(例如，頻率與電壓)來設定及/或控制該等核心115。
該等PMA 211隨後可從該等FIVR之分別每一個接收一或多個信號223來指出一測量電流何時橫跨該等節流臨界值之一對應臨界值(例如，當測量電流超過該節流臨界值、而且當該測量電流返回該節流臨界值中時可送出該等指示)。
用以響應接收指出一測量電流超過一節流臨界值之一信號223，該等PMA 211中接收的一個可決定是否將該等核心115之一對應核心節流。某些實施例中， 該決定可基於一滑窗。該等PMA 211可基於該決定來將一信號225，諸如一節流請求送至該對應核心。某些實施例中，該等PMA 211可決定一節流程度(例如，該操作頻率之10%節流)及/或一節流週期(例如，100微秒)，並包括若不同於預設值時，指出該節流請求225中之決定程度及/或週期的參數資訊230。該節流週期可被表示為一基本值之一比例(例如，一1毫秒基本週期之10%，來指出100微秒)。
該等PMA 211於回應從該電壓調節器電路298接收一新信號(未顯示)的一之後時間可決定是否送出一節流釋放請求(未顯示)。某些範例中，一節流釋放請求可在該決定的節流週期結束之前釋放一節流。該等PMA 211回應來自該電壓調節器電路298之新信號，可決定是否送出該節流釋放請求，而該決定可基於該等核心115之分別每一個的一電流測量歷史記錄。該等PMA 211可利用一滑窗來識別利用於該決定之一電流測量歷史記錄的一部分。
某些實施例中，該等PMA 211的每一個有時，例如，於一時間區間，可決定節流是否比一頻率臨界值還頻繁，且可基於該決定將一信號222，諸如一授權請求送至該PCU 297。例如，若超過一核心節流之時間的2.5%(或某些其他預定的比例)，則該等PMA 211可產生包括已執行太多節流之一暗示的一信號。該PCU 297可利用該暗示來決定是否送出該等核心115之操作特性的一更 新信號，諸如給定太多節流之一新的較低操作頻率。
此暗示亦可建議配置給一特定核心之一電力配置的一部分可重新配置給另一構件，諸如該等核心的另一個，及/或該核心之一頻率可被增加。某些實施例中，該等電流感測器112針對每一核心可包括一額外的電流感測器以決定是否突破一臨界值或非用於該類暗示之統計資訊。該額外的電流感測器112群組可與該等感測器112的其他感測器個別感測同時來個別感測每一核心之電流使用。該額外的電流感測器112群組可使用一不同的臨界值，例如，比該相同核心的其他感測器還低之一臨界值。該不同的臨界值於本文可參照為一“偽節流”臨界值、或者一磁滯臨界值。於一範例中，該偽節流臨界值可為5A而該節流臨界值可為10A。該等PMA可追蹤突破該偽節流臨界值之一計數，而若突破小於該時間的一預定比例，則可產生具有該暗示之信號222來增加頻率或改變配置。
改變配置可包含若配置給該核心之電力預算的一部分降低，則降低用於該核心之節流臨界值。某些實施態樣中，該節流臨界值可降低至該偽節流臨界值。此外，於一重新配置中，若配置給其他核心之電力預算的一部分增加，則用於另一核心之一節流臨界值可被增加。
圖3為一根據各種不同實施例，用於繪示可由圖2之電力管理代理器211執行的例示操作之信號圖。該電壓調節器電路298可用以響應橫跨一節流臨界值之一電流而將一事件信號301輸出至該等PMA 211，例如，一 電流比較器之一輸出指出突破一節流臨界值或該電流返回該節流臨界值中。
該等PMA 211可決定302是否需要一節流更新信號，例如，是否將一節流請求或一節流釋放請求送至該等核心112之一對應核心。其繪示包含一節流請求303的一情況。該核心用以響應該節流請求303而節流304。
之後，該電流返回該節流臨界值中時，該電壓調節器電路298可用以響應指出電流返回該節流臨界值中之一電流比較器的一輸出，而將一事件信號305輸出至該等PMA 211。該等PMA 211可決定306於一滑窗中該節流是否太頻繁。例如，若節流太頻繁，則該PMA可將一通知信號307，諸如一授權請求，輸出至具有一暗示之該PCU 297，來使該PCU 297能夠針對一或多個該等電流感測器112來決定是否降低該核心之頻率及/或改變一電力預算之一配置(例如，來增加該節流臨界值)。
用以響應一節流週期結束，該等PMA 211可將一節流釋放請求308送至該等核心112之一對應核心。該核心可釋放309該節流。
圖4為一根據各種不同實施例，用於繪示與可由圖2之電力管理代理器執行的一磁滯程序相關聯之例示操作的信號圖。該PCU 297可指示該等PMA 211的其中之一來重啟401一磁滯程序，其可使用該控制電路111之超過一個計數器(未顯示)。該PMA可重置與啟動402該 等計數器之一第一計數器(該第一計數器於本文可參照為一“磁滯計數器”)。參照圖5，如該偽碼499之第三行所示，若該磁滯計數器低於一飽和視窗，則針對該核心作用中之每個週期，該磁滯計數器可增量一預定值，例如，一。某些實施例中，該磁滯計數器可為18位元。該最高9位元可允許約5微秒高至2毫秒之一粒度。
再次參照圖4，該電壓調節器電路298可發出與一額外類比電流比較器相關聯之一偽節流臨界值已超過的信號403。該PMA可基於該信號403來更新404，例如，減量該等計數器之一第二、不同的計數器(該第二計數器於本文可參照為一“違反計數器”或“懲罰計數器”)。再次參照圖5，如該偽碼499之第四行所示，若一新的節流週期啟動，則該懲罰計數器可被更新，例如，減量一懲罰值。該違反計數器可為15位元，而一粒度懲罰可為320奈秒。
再次參照圖4，於一節流持續週期該PMA可基於該偽節流臨界值而忽略405額外事件。若該違反計數器降為零，則該PMA可重啟409該磁滯計數器。用以響應該磁滯計數器達到零(基於該重啟)，該PMA可發出一授權請求410至具有一暗示之該PCU 297來使該PCU 297能夠決定是否增加該核心之頻率及/或改變一電力預算之一配置，來減少用於該電流感測器之節流臨界值或該偽節流臨界值。該等計數器之一額外計數器可參照為一“遙測計數器”。針對施加節流之每一週期，該PMA可將該遙測計 數器增量一。該PMA可向該遙測計數器之一計數器報告對該PCU 297之每一授權請求。於一範例中，該遙測計數器的位元大於該等第一與第二計數器，例如，28位元。
某些實施例中，該PCU可基於用於該多核心處理器之一電力預算來決定411用於該等核心115之每一核心的頻率及/或電壓。該PCU可基於用於該等核心115的其中之一的頻率及/或電壓之一更新來發信號412以重啟磁滯程序(類似重啟401)。
圖6繪示一根據各種不同實施例，可使用本文所述之設備及/或方法的例示計算裝置。
根據各種不同實施例，例示計算裝置500可使用本文所述之設備及/或方法。如圖所示，計算裝置500可包括若干構件，諸如一或多個處理器504(圖中顯示一個)與至少一個通訊晶片506。
各種不同實施例中，該一或多個處理器504的每一個可包括一或多個處理核心、與先前所述參照圖1-6之電力控制技術。各種不同實施例中，該至少一個通訊晶片506可實體與電氣上耦接至該一或多個處理器504。其他實施例中，該通訊晶片506可為該一或多個處理器504的一部分。各種不同實施例中，計算裝置500可包括印刷電路板(PCB)502。針對該等實施例，該一或多個處理器504與通訊晶片506可布置其上。替代實施例中，在無使用該PCB 502的情況下可耦接各種不同構件。
根據其應用，計算裝置500可包括可或可不 實體與電氣上耦接至該PCB 502之其他構件。該等其他構件包括，但不侷限於，一記憶體控制器(未顯示)、依電性記憶體(例如，動態隨機存取記憶體(DRAM)520)、非依電性記憶體，諸如唯讀記憶體(ROM)524、快取記憶體522、一I/O控制器(未顯示)、一數位信號處理器(未顯示)、一密碼處理器(未顯示)、一圖形處理器530、一或多支天線528、一顯示器(未顯示)、一觸控螢幕顯示器532、一觸控螢幕控制器546、一電池536、一聲響編解碼器(未顯示)、一視訊編解碼器(未顯示)、一全球定位系統裝置(GPS)裝置540、一羅盤542、一加速器(未顯示)、一陀螺儀(未顯示)、一揚聲器550、一鏡頭552、以及一大量儲存裝置(諸如硬碟機、一固態驅動器、光碟(CD)、數位化多功能光碟(DVD))(未顯示)、之類。
某些實施例中，該一或多個處理器504、快取記憶體522、及/或一儲存裝置(未顯示)可包括儲存程式指令之相關韌體(未顯示)，該等程式組配來使計算裝置500用以響應一或多個處理器504執行該等程式指令，而能夠實作本文所述之方法的所有或選擇部分。例如，該等程式指令可執行先前所述參照圖1-5的分別每一圖之控制電路及/或PMA。各種不同實施例中，該等部分可額外或替代地使用與該一或多個處理器504、快取記憶體512、或儲存裝置511分開的硬體來執行。
該等通訊晶片506可將用於往返該計算裝置500之資料轉移的有線及/或無線通訊賦能。該術語“無 線”及其衍生詞可用來說明可透過使用透過一非固態媒體之調變電磁輻射來傳達資料的電路、裝置、系統、方法、技術、通訊通道、等等。該術語並不暗指該等相關裝置不包含任何線路，但某些實施例中其可不包含。該通訊晶片506可執行若干無線標準或協定的任一個，包括但不侷限於IEEE 702.20、長期演進技術(LTE)、進階LTE(LTE-A)、通用封包無線服務(GPRS)、最佳化演進資料(EV-DO)、演進式高速封包接取(HSPA+)、演進式高速下鏈接封包接取(HSDPA+)、演進式高速上鏈接封包接取(HSUPA+)、全球行動通信系統(GSM)、增強資料GSM演進(EDGE)、碼分多重存取(CDMA)、時分多重存取(TDMA)、數位增強無線電信(DECT)、全球互通微波存取(WiMAX)、藍芽、其衍生協定、以及指定為3G、5G、5G以及之上的任何其他無線協定。該計算裝置500可包括多個通訊晶片506。例如，一第一通訊晶片506可專屬於較短範圍無線通訊，諸如Wi-Fi與藍芽，而一第二通訊晶片506可專屬於較長範圍無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、等等。
各種不同實施例中，該計算裝置500可為一膝上型電腦、一輕省筆電、一筆記型電腦、一超筆電、一智慧型手機、一計算平板電腦、一個人數位助理(PDA)、一超級行動PC、一行動電話、一桌上型電腦、一伺服器、一印表機、一掃描器、一螢幕、一轉頻器、一娛樂控制單元(例如，一遊戲主控台或汽車娛樂單元)、一數位相機、 一器具、一可攜式音樂播放器、或一數位視訊記錄器。其他實施態樣中，該計算裝置500可為處理資料之任何其他電子裝置。
可利用一或多個電腦可用或電腦可讀媒體之任何組合。該電腦可用或電腦可讀媒體可為，例如，但不侷限於，一電子、磁性、光學、電磁、紅外線、或半導體系統、設備、裝置、或傳播媒體。該電腦可讀媒體之更特定範例可包括下列項目：具有一或多個線路之一電氣連接、一可攜式電腦碟片、一硬碟、一隨機接取記憶體(RAM)、一唯讀記憶體(ROM)、一可抹除可程式化唯讀記憶體(EPROM或快取記憶體)、一光纖、一唯讀光碟記憶體(CD-ROM)、一光學儲存裝置、諸如支援該網際網路或一內部網路之一傳輸媒體、或一磁性儲存裝置。應注意該電腦可用或電腦可讀媒體甚至可為可印出該程式之紙張或另一適合的媒體，因該程式可經由，例如，該紙張或其他媒體之光學掃描、之後編譯、解譯、或若有需要，以一適當方式來另外處理，而之後儲存於一電腦記憶體中來電子式擷取。此文件之脈絡中，一電腦可用或電腦可讀媒體可為可包含、儲存、傳達、傳播、或運送由該指令執行系統、裝置、或設備使用或與其連結之程式的任何媒體。該電腦可用媒體可包括具有於此具體化，於一載波之基頻中或作為其一部分之電腦可用程式碼的一傳播資料信號。該電腦可用程式碼可使用任何適當的媒體，包括但不侷限於無線、有線、光纖纜線、RF、等等來發送。
用以實現本揭示內容之操作的電腦程式碼可以一或多個程式語言，包括一物件導向程式語言，諸如爪哇語言、Smalltalk語言、C++之類以及慣用程序性程式語言，諸如該“C”程式語言或類似的程式語言的任何組合來寫入。該程式碼可於該使用者電腦上完全執行、於該使用者電腦上部分執行來作為一單獨的套裝軟體，其於該使用者電腦上部分執行以及於一遠端電腦上部分執行或於該遠端電腦或伺服器上完全執行。於以下情境中，該遠端電腦可透過任何類型的網路，包括一區域網路(LAN)或一廣域網路(WAN)來連接至該使用者電腦，或者該連接可完成至一外部電腦(例如，透過使用一網際網路服務供應商之網際網路)。
範例
範例1為用於一多核心處理器之電流控制的一設備。該設備包括多個核心；與多個類比電流比較器，每一類比電流比較器用來測量該等核心之一對應核心的電流使用；以及被耦接至該等多個類比比較器之控制電路，該控制電路用來使該等核心基於來自該等對應的類比電流比較器之測量來個別節流。
範例2包括範例1之標的，而該控制電路係用來儲存可執行來操作多個電力管理代理器之指令，來將節流請求分別送至該等核心。
範例3包括範例1-2之任一個的標的，而該等多個電力管理代理器係用來接收來自被耦接至該等多個 核心之電壓調節器電路的信號，而其中該等信號係基於該等類比電流比較器之輸出。
範例4包括範例1-3之任一個的標的，而該等電力管理代理器係用來基於來自該等多個類比電流比較器之測量，來將節流釋放請求分別送至該等核心。
範例5包括範例1-4之任一個的標的，而該等電力管理代理器係用來基於該等核心之該電流測量的多個歷史記錄來決定是否分別送出節流釋放請求。
範例6包括範例1-5之任一個的標的，而該等電力管理代理器係用來利用滑窗來識別該等核心之該電流測量的該等多個歷史記錄。
範例7包括範例1-6之任一個的標的，而該多核心處理器更包括控制電路，該控制電路包括一電力控制單元(PCU)來個別設定該等多個核心之電壓。
範例8包括範例1-7之任一個的標的，而電壓調節器電路被耦接至該等多個核心，該電壓調節器電路係響應於來自該PCU之一命令而用以將該等個別設定的電壓提供至該等多個核心。
範例9包括範例1-8之任一個的標的，而該等多個核心之該等電壓係基於一外部電壓調節器電流過載臨界值來設定。
範例10包括範例1-9之任一個的標的，而該控制電路係用來在小於與外部電壓調節器電路之一外部電流感測器相關聯的一響應時間之一段時間期間，來協調 超過該外部電壓調節器電流過載臨界值之該多核心處理器的電流使用。
範例11包括範例1-10之任一個的標的，而該控制電路係用來儲存可執行來操作該等多個電力管理代理器之指令，用以將該等節流請求分別送至該等核心。
範例12為儲存有用於一多核心處理器之具有一每一核心電力管理代理器的指令之一電腦可讀媒體，該等指令用以響應由一處理裝置來執行時，致使該處理裝置來執行以下操作：基於該等核心之一各別核心的電流使用之測量來產生用於該多核心處理器之每一核心的一電流測量歷史記錄；用以響應用於該等核心中之單一核心的一最近電流測量超過一臨界值之一通知的接收，而利用用於該單一核心之該電流測量歷史記錄的一部分來決定是否將該單一核心個別節流；以及致使該單一核心基於將該單一核心個別節流之一決定的一結果來節流。
範例13包括範例12之標的，而該等電流測量歷史記錄係分別基於用於該等核心之多個計數器。
範例14包括範例12-13之任一個的標的，而該等操作係進一步來：當該各別核心為作用時，針對每一核心之每個週期來執行將一計數增量或將該計數減量的至少其中一者；以及對於一節流週期各別地對該等核心的每次施加，針對每一核心來執行將相同計數或另一計數增量或者將相同計數或另一計數減量的另一者。
範例15包括範例12-14之任一個的標的， 而該等操作係進一步來：當該各別核心為作用時，針對每一核心、每個作用中週期來執行將一計數增量或將該計數減量一第一位元數量的至少其中一者；以及對於一節流週期各別地對該等核心的每次施加，針對每一核心來執行將相同計數或另一計數增量或者將相同計數或另一計數減量與該第一位元數量不同之一第二位元數量的另一者。
範例16包括範例12-15之任一個的標的，而該等操作係進一步用以響應於將該核心個別節流之該決定，而將一報告發送至該多核心處理器之一電力控制單元(PCU)，該報告可用於改變用於該核心之一電力預算的一配置之一部分、或者改變該核心或另一核心之一頻率。
範例17為用以控制一多核心處理器之電流(Icc)的一方法，該方法包含：分別使用一第一多數電流感測器來個別感測該多核心處理器之多個核心的每一核心之電流使用；以及針對該等核心中之單一核心，用以響應感測大於一臨界值之電流使用，而決定是否將該單一核心節流。
範例18包括範例17之標的，而與使用該第一多數電流感測器來個別偵測同時，使用一第二多數電流感測器之一各別感測器來個別感測該多核心處理器之該等多個核心的每一核心之電流使用。
範例19包括範例17-18之任一個的標的，而該決定是否節流係基於使用該第一多數電流感測器來個別感測、以及使用該第二多數電流感測器來個別感測的一 結果。
範例20包括範例17-19之任一個的標的，而該多核心處理器針對回應不將該單一核心節流之一決定的一段時間，來消耗大於一外部電壓調節器電流過載臨界值之一總電流。
範例21包括範例17-20之任一個的標的，而該等電流感測器之一響應時間小於外部電壓調節器電路之一電流感測器的一響應時間。
範例22為用以控制用於一多核心處理器之電流(Icc)的一設備，該設備包含：用以基於用於該等核心之電流的測量來分別產生用於該多核心處理器之每一核心的一電流測量歷史記錄之裝置；用以用以響應接收用於該核心之一最近的電流測量超過一臨界值之一通知，而利用用於該等核心的其中之一的該電流測量歷史記錄的一部分來決定是否將該核心個別節流之裝置；以及用以回應利用該電流測量歷史記錄的該部分來將該核心節流之裝置。
範例23包括範例22之標的，而用於每一核心之該電流測量歷史記錄係基於對應該等核心之多個計數器的一分別計數器。
範例24包括範例22-23之任一個的標的，以及用以針對每一核心、該分別核心作用中之每個週期，來執行將一計數器增量或將該計數器減量的至少其中一者的裝置；以及用以針對與將節流分別施加至該等核心相關聯之每一核心，來執行將該相同或另一計數增量或者將該 相同或另一計數減量的另一者之裝置。
範例25包括範例22-24之任一個的標的，以及用以針對該分別核心作用中之每個作用中週期，來執行將一計數增量或將該計數減量一第一位元數量的至少其中一者的裝置；以及用以針對與將一節流週期分別施加至該等核心相關聯之每一核心，來執行將該計數或另一計數增量或者將該計數或另一計數減量與該第一位元數量不同之一第二位元數量的另一者之裝置。
範例26包括範例22-25之任一個的標的，以及用以用以響應將該核心個別節流之該決定，而將一報告發送至該多核心處理器之一電力控制單元(PCU)的裝置，該報告可用於改變該核心之一電力預算的一配置之一部分、或者改變該核心或另一核心之一頻率。
範例27為用以控制用於一多核心處理器之電流(Icc)的一設備，該設備包含：用以分別使用一第一多數電流感測器來個別感測該多核心處理器之多個核心的每一核心之電流使用的裝置；以及用以用以響應針對該單一核心來感測大於一臨界值之電流使用，而決定是否將該等核心的其中之一節流之裝置。
範例28包括範例27之標的，以及用以與使用該第一多數電流感測器來個別感測同時，使用一第二多數電流感測器之一分別感測器來個別感測該多核心處理器之該等多個核心的每一核心之電流使用的裝置。
範例29包括範例27-28之任一個的標的， 而該多核心處理器係用來針對回應不將該單一核心節流之一決定的一時間週期，來消耗大於一外部電壓調節器電流過載臨界值之一總電流。
範例30包括範例27-29之任一個的標的，而該等電流感測器之一響應時間小於外部電壓調節器電路之一電流感測器的一響應時間。
範例31為一種系統，其包含：一電壓調節器，其基於一電壓調節器電流過載臨界值來進入一電流過載狀態；以及用來從該電壓調節器接收電力之一多核心處理器。該多核心處理器包括：多個核心；多個類比電流比較器，每一類比電流比較器用來測量該等核心之一對應核心的電流使用；以及耦接至該等多個類比比較器之控制電路，該控制電路用來使該等核心基於來自該等對應的類比電流比較器之測量來個別節流。
範例32包括範例31之標的，而該控制電路係用來針對小於與該電壓調節器相關聯之一響應時間的一段時間期間，來協調超過該外部電壓調節器電流過載臨界值之該多核心處理器的電流使用。
範例33包括範例31-32之任一個的標的，而該多核心處理器更包括耦接至該等多個核心之電壓調節器電路，該電壓調節器電路用來將該等個別設定的電壓提供至該等多個核心。
範例34包括範例31-33之任一個的標的，而一電源用來將該電力提供至該電壓調節器。
100:系統
103:外部電壓調節器電路
104、112:電流偵測器
105:外部電壓調節器電流過載臨界值
110:多核心處理器
111:控制電路
115:核心

Claims (24)

  1. 一種運算設備，其包含：一多核心處理器，其包括：多個核心；多個類比電流比較器，每一類比電流比較器用以基於該等多個核心之一者的電流使用之一或多個測量，來指示該等多個核心之該一者之經測量的電流使用是否超過一臨界值；以及被耦接至該等多個類比電流比較器之控制電路，該控制電路用來發送一或多個節流請求至該等多個核心之一或多個核心，以致使該一或多個核心基於來自對應的該等類比電流比較器之各自的指示來個別地節流。
  2. 如請求項1之運算設備，其中多個電力管理代理器係用來接收來自被耦接至該等多個核心之電壓調節器電路的信號，而其中該等信號係基於該等類比電流比較器之輸出。
  3. 如請求項1之運算設備，其中多個電力管理代理器係用來基於來自該等多個類比電流比較器之該等測量，來將節流釋放請求分別地送至該等核心。
  4. 如請求項3之運算設備，其中該等多個電力管理代理器係用來基於該等核心之該等電流測量的多個歷史記錄來決定是否要分別地發送節流釋放請求。
  5. 如請求項4之運算設備，其中該等多個電力管理代理器係用來利用滑窗(sliding window)來識別該 等核心之該等電流測量的該等多個歷史記錄。
  6. 如請求項1之運算設備，其中該控制電路包括一電力控制單元(PCU)來個別設定該等多個核心之電壓。
  7. 如請求項6之運算設備，其中該多核心處理器更包括被耦接至該等多個核心之電壓調節器電路，該電壓調節器電路響應於來自該PCU之一命令而用以將該等個別設定的電壓提供至該等多個核心。
  8. 如請求項7之運算設備，其中該等多個核心之該等電壓係基於一外部電壓調節器電流過載臨界值來設定。
  9. 如請求項8之運算設備，其中該控制電路係用來在小於與外部電壓調節器電路之一外部電流感測器相關聯的一響應時間之一段時間期間，來協調超過該外部電壓調節器電流過載臨界值之該多核心處理器的電流使用。
  10. 如請求項1之運算設備，其中該控制電路係用來儲存可執行來操作多個電力管理代理器之指令，用以將該等節流請求分別地發送至該等核心。
  11. 一種儲存有用於一多核心處理器之具有一每一核心電力管理代理器的指令之非暫態電腦可讀媒體，該等指令用以響應由一處理裝置來執行時，致使該處理裝置來執行以下操作：基於該等核心之一各別核心的電流使用之測量來產 生用於該多核心處理器之每一核心的一電流測量歷史記錄；響應用於該等核心中之一核心的一最近電流測量超過一臨界值之一通知的接收，而利用用於該一核心之該電流測量歷史記錄的一部分來決定是否將該一核心個別節流，該電流測量歷史記錄用以指示該一核心之一作用週期；以及致使該一核心基於來自將該一核心個別節流之一決定的一結果之一請求來節流。
  12. 如請求項11之非暫態電腦可讀媒體，其中該等電流測量歷史記錄係分別基於用於該等核心之多個計數器。
  13. 如請求項11之非暫態電腦可讀媒體，其中該等操作係進一步來：當該各別核心為作用時，針對每一核心之每個週期來執行將一計數增量或將該計數減量的至少其中一者；以及對於一節流週期各別地對該等核心的每次施加，針對每一核心來執行將相同計數或另一計數增量或者將相同計數或另一計數減量的另一者。
  14. 如請求項11之非暫態電腦可讀媒體，其中該等操作係進一步來：當該各別核心為作用時，針對每一核心、每個作用週期來執行將一計數增量或將該計數減量一第一位元數量的至少其中一者；以及 對於一節流週期各別地對該等核心的每次施加，針對每一核心來執行將相同計數或另一計數增量或者將相同計數或另一計數減量與該第一位元數量不同之一第二位元數量的另一者。
  15. 如請求項11之非暫態電腦可讀媒體，其中該等操作係進一步用以響應於將該核心個別節流之該決定，而將一報告發送至該多核心處理器之一電力控制單元(PCU)，該報告可用於改變用於該核心之一電力預算的一配置之一部分、或者改變該核心或另一核心之一頻率。
  16. 一種用以控制用於一多核心處理器之電流(Icc)的方法，該方法包含：分別使用一第一多數電流感測器來個別地感測該多核心處理器之多個核心的每一核心之電流使用；針對該每一核心，響應於感測，而基於該每一核心之經感測之該電流使用及對應至該每一核心之一臨界值之間的一比較，來決定是否要將該每一核心節流，其中該臨界值係分別地對應於該等多個核心之多個臨界值之一者；以及發送一節流請求至經決定要被節流之該等核心之每一者。
  17. 如請求項16之方法，更包含：與使用該等第一多數電流感測器來個別感測同時，使用一第二多數電流感測器之一各別的感測器來個別感測該多核心處理器之該等多個核心的每一核心之電流使用。
  18. 如請求項17之方法，其中該決定是否要節流係基於使用該第一多數電流感測器來個別感測、以及使用該第二多數電流感測器來個別感測的一結果。
  19. 如請求項16之方法，更包含該多核心處理器針對回應不將該一核心節流之一決定的一段時間，來消耗大於一外部電壓調節器電流過載臨界值之一總電流。
  20. 如請求項16之方法，其中該等電流感測器之一響應時間小於外部電壓調節器電路之一電流感測器的一響應時間。
  21. 一種運算系統，其包含：一電壓調節器，其基於一電壓調節器電流過載臨界值來進入一電流過載狀態；用以接收來自該電壓調節器的電力之一多核心處理器，該多核心處理器包括：多個核心；多個類比電流比較器，每一類比電流比較器用以基於該等多個核心之一者的電流使用之一或多個測量，來指示該等多個核心之該一者之一經測量的電流使用是否超過一臨界值；以及被耦接至該等多個類比電流比較器之控制電路，該控制電路用來發送一或多個節流請求至該等多個核心之一或多個核心，以致使該一或多個核心基於來自該對應的類比電流比較器之各自的指示來個別節流。
  22. 如請求項21之運算系統，其中該控制電 路係用來針對小於與該電壓調節器相關聯之一響應時間的一段時間期間，來協調超過一外部電壓調節器電流過載臨界值之該多核心處理器的電流使用。
  23. 如請求項21之運算系統，其中該多核心處理器更包括被耦接至該等多個核心之電壓調節器電路，該電壓調節器電路用來將個別設定的電壓提供至該等多個核心。
  24. 如請求項21之運算系統，更包含將該電力提供至該電壓調節器之一電源。
TW106114490A 2016-06-15 2017-05-02 運算設備、運算系統、非暫態電腦可讀媒體、及控制用於多核心處理器之電流的方法 TWI752955B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/182,990 US10613611B2 (en) 2016-06-15 2016-06-15 Current control for a multicore processor
US15/182,990 2016-06-15

Publications (2)

Publication Number Publication Date
TW201800936A TW201800936A (zh) 2018-01-01
TWI752955B true TWI752955B (zh) 2022-01-21

Family

ID=60660174

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106114490A TWI752955B (zh) 2016-06-15 2017-05-02 運算設備、運算系統、非暫態電腦可讀媒體、及控制用於多核心處理器之電流的方法

Country Status (5)

Country Link
US (4) US10613611B2 (zh)
KR (2) KR102536478B1 (zh)
DE (1) DE112017003032T5 (zh)
TW (1) TWI752955B (zh)
WO (1) WO2017218123A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11054884B2 (en) * 2016-12-12 2021-07-06 Intel Corporation Using network interface controller (NIC) queue depth for power state management
US11054877B2 (en) * 2017-08-07 2021-07-06 Intel Corporation Power management based on real time platform power sensing
US10739844B2 (en) * 2018-05-02 2020-08-11 Intel Corporation System, apparatus and method for optimized throttling of a processor
US11429173B2 (en) * 2018-12-21 2022-08-30 Intel Corporation Apparatus and method for proactive power management to avoid unintentional processor shutdown
US10955906B2 (en) 2019-02-07 2021-03-23 International Business Machines Corporation Multi-layered processor throttle controller
US10591966B1 (en) * 2019-02-20 2020-03-17 Blockchain Asics Llc Actively controlled series string power supply
KR20200112439A (ko) * 2019-03-22 2020-10-05 삼성전자주식회사 멀티 코어를 포함하는 전자 장치 및 이의 패킷 처리를 위한 방법
US10921872B2 (en) * 2019-03-29 2021-02-16 Intel Corporation Performing soft throttling and hard throttling in a processor
US10936041B2 (en) 2019-03-29 2021-03-02 Intel Corporation Adjusting a throttling threshold in a processor
US11442529B2 (en) * 2019-05-15 2022-09-13 Intel Corporation System, apparatus and method for dynamically controlling current consumption of processing circuits of a processor
CN112148550B (zh) * 2019-06-28 2024-03-08 伊姆西Ip控股有限责任公司 用于管理服务的方法、设备和计算机程序产品
US11237610B2 (en) * 2019-11-20 2022-02-01 Intel Corporation Handling loss of power for uninterruptible power supply efficiency
US11366506B2 (en) 2019-11-22 2022-06-21 Intel Corporation System, apparatus and method for globally aware reactive local power control in a processor
US11720158B2 (en) * 2020-03-13 2023-08-08 Google Llc Power throttling mechanism using instruction rate limiting in high power machine-learning ASICs
US11372467B2 (en) * 2020-06-27 2022-06-28 Intel Corporation System for power throttling
CN111736059B (zh) * 2020-07-02 2022-08-26 深圳比特微电子科技有限公司 芯片测试方法、测试设备和测试系统
US12112194B2 (en) * 2020-12-15 2024-10-08 Intel Corporation Application aware graceful over current protection for multi-socket platforms
US11921564B2 (en) 2022-02-28 2024-03-05 Intel Corporation Saving and restoring configuration and status information with reduced latency
US20240192747A1 (en) * 2022-12-07 2024-06-13 Dell Products, L.P. Sustained power limit control in heterogeneous computing platforms

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090300329A1 (en) * 2008-05-27 2009-12-03 Naffziger Samuel D Voltage droop mitigation through instruction issue throttling
TW201432563A (zh) * 2012-11-09 2014-08-16 Nvidia Corp 控制多核心處理器之閘控和多核心處理器的系統
US20140359311A1 (en) * 2013-05-31 2014-12-04 Sanjeev S. Jahagirdar Controlling Power Delivery To A Processor Via A Bypass
TW201539181A (zh) * 2014-03-12 2015-10-16 Intel Corp 識別電力狀態改變之技術
US20150370303A1 (en) * 2014-06-18 2015-12-24 Oracle International Corporation System and method for managing power in a chip multiprocessor using a proportional feedback mechanism

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6367023B2 (en) * 1998-12-23 2002-04-02 Intel Corporation Method and apparatus of measuring current, voltage, or duty cycle of a power supply to manage power consumption in a computer system
US6636976B1 (en) * 2000-06-30 2003-10-21 Intel Corporation Mechanism to control di/dt for a microprocessor
US6804632B2 (en) * 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US7370189B2 (en) * 2004-09-30 2008-05-06 Intel Corporation Method and apparatus for establishing safe processor operating points in connection with a secure boot
US20070198864A1 (en) * 2006-02-21 2007-08-23 Toshiba America Electronic Components Systems and methods for determining and using power profiles for software programs executing on data processors
US7793125B2 (en) * 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
US7724078B2 (en) * 2007-03-22 2010-05-25 Intel Corporation Adjusting PLL/analog supply to track CPU core supply through a voltage regulator
US8396680B2 (en) * 2008-10-20 2013-03-12 GM Global Technology Operations LLC System and method for identifying issues in current and voltage measurements
US8495395B2 (en) 2010-09-14 2013-07-23 Advanced Micro Devices Mechanism for controlling power consumption in a processing node
US8943334B2 (en) * 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US8892919B2 (en) * 2011-12-14 2014-11-18 Ati Technologies Ulc Method and apparatus for power management of a processor in a virtual environment
CN104106053B (zh) * 2012-02-08 2018-12-11 英特尔公司 使用功率的动态cpu gpu负载平衡
TWI556098B (zh) * 2013-01-25 2016-11-01 高通公司 於一行動器件上之行為特徵之適應性觀察
US9195291B2 (en) * 2013-06-21 2015-11-24 Apple Inc. Digital power estimator to control processor power consumption
US20150033045A1 (en) * 2013-07-23 2015-01-29 Apple Inc. Power Supply Droop Reduction Using Feed Forward Current Control
US9405345B2 (en) * 2013-09-27 2016-08-02 Intel Corporation Constraining processor operation based on power envelope information
JP2015186013A (ja) * 2014-03-24 2015-10-22 住友電気工業株式会社 トランスインピーダンス増幅器
GB2532210A (en) * 2014-11-11 2016-05-18 Ibm System and method for controlling idle state exits to manage DI/DT issues
JP6214056B2 (ja) * 2015-03-30 2017-10-18 日本電気株式会社 マルチコアプロセッサ、情報処理方法、プログラム
US9568982B1 (en) * 2015-07-31 2017-02-14 International Business Machines Corporation Management of core power state transition in a microprocessor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090300329A1 (en) * 2008-05-27 2009-12-03 Naffziger Samuel D Voltage droop mitigation through instruction issue throttling
TW201432563A (zh) * 2012-11-09 2014-08-16 Nvidia Corp 控制多核心處理器之閘控和多核心處理器的系統
US20140359311A1 (en) * 2013-05-31 2014-12-04 Sanjeev S. Jahagirdar Controlling Power Delivery To A Processor Via A Bypass
TW201539181A (zh) * 2014-03-12 2015-10-16 Intel Corp 識別電力狀態改變之技術
US20150370303A1 (en) * 2014-06-18 2015-12-24 Oracle International Corporation System and method for managing power in a chip multiprocessor using a proportional feedback mechanism

Also Published As

Publication number Publication date
US10613611B2 (en) 2020-04-07
KR102579088B1 (ko) 2023-09-15
US20220197361A1 (en) 2022-06-23
US20170364132A1 (en) 2017-12-21
KR20220107315A (ko) 2022-08-02
US20230359263A1 (en) 2023-11-09
US20200333867A1 (en) 2020-10-22
US11762449B2 (en) 2023-09-19
TW201800936A (zh) 2018-01-01
KR20190008531A (ko) 2019-01-24
US11237615B2 (en) 2022-02-01
DE112017003032T5 (de) 2019-03-28
KR102536478B1 (ko) 2023-05-26
WO2017218123A1 (en) 2017-12-21

Similar Documents

Publication Publication Date Title
TWI752955B (zh) 運算設備、運算系統、非暫態電腦可讀媒體、及控制用於多核心處理器之電流的方法
US11056905B2 (en) Battery charging management method and terminal
TWI595418B (zh) 用於排程任務之系統、電腦實施方法及電腦可讀媒體
US9003212B2 (en) Information processing device, non-transitory, computer readable storage medium, and method of controlling information processing device
US9405575B2 (en) Use of multi-thread hardware for efficient sampling
CN106575144B (zh) 用于控制计算机系统的操作状态的低能量处理器
US7934110B2 (en) Dynamically managing thermal levels in a processing system
US10067555B2 (en) Control of performance levels of different types of processors via a user interface
US10037069B2 (en) Dynamic link width modulation
US20180081804A1 (en) Dynamic Input/Output Coherency
JP2019527867A (ja) モバイルデバイス上でのエネルギー効率のためのウェイクロックアウェアシステム全体のジョブスケジューリング
US9396360B2 (en) System and method for secure control over performance state
US20160231802A1 (en) Method and Apparatus for System Control of a Central Processing Unit (CPU) Maximum Power Detector
JP6546479B2 (ja) 情報処理装置
EP3340040B1 (en) Data processing system and data processing method
US9332064B2 (en) Computer system and remote control method thereof
US20180225053A1 (en) Semiconductor device and semiconductor system
US20130318370A1 (en) Middleware power management
US8819274B2 (en) Selecting a network connection for data communications with a networked device
JP4926254B2 (ja) データ送信実行制御装置および方法