TWI751792B - 半導體封裝結構 - Google Patents

半導體封裝結構 Download PDF

Info

Publication number
TWI751792B
TWI751792B TW109140056A TW109140056A TWI751792B TW I751792 B TWI751792 B TW I751792B TW 109140056 A TW109140056 A TW 109140056A TW 109140056 A TW109140056 A TW 109140056A TW I751792 B TWI751792 B TW I751792B
Authority
TW
Taiwan
Prior art keywords
substrate
redistribution layer
semiconductor
semiconductor component
bridge
Prior art date
Application number
TW109140056A
Other languages
English (en)
Other versions
TW202137471A (zh
Inventor
蔡宜霖
林儀柔
彭逸軒
許文松
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/098,659 external-priority patent/US20210159177A1/en
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202137471A publication Critical patent/TW202137471A/zh
Application granted granted Critical
Publication of TWI751792B publication Critical patent/TWI751792B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明公開一種半導體封裝結構，包括：基板，具有佈線結構；橋接結構，在該基板上方；重分佈層，在該橋接結構上方；以及第一半導體部件和第二半導體部件，在該重分佈層上方，其中該第一半導體部件透該過重分佈層和該橋接結構電耦接到該第二半導體部件。

Description

半導體封裝結構
本發明涉及半導體技術領域，尤其涉及一種半導體封裝結構。
目前業界需要比先前的封裝結構佔用更小的面積的較小的封裝結構。技術解決方案之一是異構整合（heterogeneous integration），即在同一封裝中整合複數個半導體晶粒。這樣，可以降低製造成本，同時可以提供高性能和高密度。在一些封裝結構中，可以利用中介層（interposer）或橋接結構（bridge structure）來提供半導體晶粒之間的互連。
儘管現有的半導體封裝結構通常是足夠的，但是它們在各個方面都不令人滿意。例如，中介層的成本和其中嵌入有橋接結構的基板的成本相對較高。 因此，需要進一步改進半導體封裝結構以降低生產成本並提高產量。
有鑑於此，本發明提供一種半導體封裝結構，以解決上述問題。
根據本發明的第一方面，公開一種半導體封裝，包括： 基板，具有佈線結構； 橋接結構，在該基板上方； 重分佈層，在該橋接結構上方；以及 第一半導體部件和第二半導體部件，在該重分佈層上方，其中該第一半導體部件透該過重分佈層和該橋接結構電耦接到該第二半導體部件。
根據本發明的第二方面，公開一種半導體封裝，包括： 基板，具有佈線結構； 橋接結構，在該基板上方，並具有通孔，其中該通孔電性耦接至該基板的該佈線結構； 複導電柱位於基板上方且鄰近橋接結構； 重分佈層，在該橋接結構和該導電柱上方；以及 第一半導體部件和第二半導體部件，在該重分佈層上方，其中該第一半導體部件透過該重分佈層和該橋接結構電耦接到該第二半導體部件。
根據本發明的第三方面，公開一種半導體封裝結構，包括： 基板，具有佈線結構； 重分佈層，在該基板上； 橋接結構，嵌入該重分佈層；以及 第一半導體部件和第二半導體部件，在該重分佈層上方，其中該第一半導體部件透過該重分佈層和該橋接結構電耦接到該第二半導體部件。
本發明的半導體封裝由於具有在基板上方的橋接結構，用於將第一半導體部件和第二半導體部件電連接；因此本發明使用橋接結構來電性連接第一半導體部件和第二半導體部件，線路佈局更加合理，第一半導體部件和第二半導體部件之間的傳送速率不會受到干擾，運行更加穩定。並且，形成在基板上方的橋接結構可以減少基板的層數，基板也可以減小。因此，可以提高基板的製造成品率，並且還可以降低基板的成本。
以下描述是實施本發明的最佳構想模式。進行該描述是為了說明本發明的一般原理，而不應被認為是限制性的。本發明的範圍由所附申請專利範圍書確定。
在下文中參考附圖充分描述了本發明構思，在附圖中示出了本發明構思的示例性實施例。根據以下示例性實施例，本發明構思的優點和特徵以及實現這些優點和特徵的方法將變得顯而易見，所述實施例將參考附圖進行更詳細地描述。然而，應當注意，本發明構思不限於以下示例性實施例，並且可以以各種形式實現。因此，提供示例性實施例僅是為了公開發明構思，並且使所屬技術領域具有通常知識者知道發明構思的類別。而且，所示的附圖僅是示意性的，並且是非限制性的。在附圖中，出於說明目的，一些元件的尺寸可能被放大並且未按比例繪製。在本發明的實踐中，尺寸和相對尺寸不對應於實際尺寸。
在此使用的術語僅是出於描述特定實施例的目的，並不旨在限制本發明。如本文所使用的，單數術語“一”，“一個”和“該”也旨在包括複數形式，除非上下文另外明確指出。如本文所使用的，術語“和/或”包括一個或複數個相關聯的所列專案的任何和所有組合。應當理解，當一個元件被稱為“連接”或“接觸”到另一個元件時，它可以直接連接或接觸到另一個元件，或者可以存在中間元件。
類似地，應該理解的是，當諸如層、區域或基板的元件被稱為在另一元件“上”時，它可以直接在另一元件上，或者可以存在中間元件。相反，術語“直接”是指不存在中間元件。應該理解的是，當在本文中使用時，術語“包括”和/或“包含”規定了所述特徵、整體（integer）、步驟、操作、元件和/或组件的存在，但是不排除存在或添加一個或複數個其他特徵、整體、步驟、操作、元素、组件和/或其組合。
此外，為了便於描述，本文中可以使用空間相對術語，例如“在...下方”，“在...下面”，“下方的”，“在...上方”，“上方的”等，以描述如圖所示的一個元件或特徵與另一個或複數個元件或特徵的關係。除了在圖中描述的方位之外，空間相對術語還意圖涵蓋設備在使用或操作中的不同方位。應當理解，儘管在這裡可以使用術語第一、第二、第三等來描述各種元件，但是這些元件不應受到這些術語的限制。這些術語僅用於區分一個元素和另一個元素。因此，在不脫離本發明的教導的情況下，在一些實施例中的第一元件可以在其他實施例中被稱為第二元件。本文中解釋和說明的本發明構思的各方面的示例性實施例包括它們的互補對等物。在整個說明書中，相同或相似的附圖標記或參考標記表示相同或相似的元件。
根據本發明的一些實施例，描述了一種半導體封裝結構及其形成方法。半導體封裝結構包括在基板上方提供的橋接結構，從而可以在不增加層數和基板成本的情況下提供半導體部件之間的互連。
圖1A至圖1D是根據本發明的一些實施例的形成半導體封裝結構100的示例性方法的截面圖。可以將附加特徵添加到半導體封裝結構100中。對於不同的實施例，可以替換或消除以下描述的一些特徵。為了簡化該圖，僅示出了半導體封裝結構100的一部分。
如圖1A所示，根據一些實施例，提供了基板102。在一些實施例中，基板102包括絕緣芯（insulating core），例如玻璃纖維增​​強樹脂芯（fiberglass reinforced resin core），以防止基板102翹曲。基板102可在其中具有佈線結構。在一些實施例中，基板102中的佈線結構包括導電層、導電通孔、導電柱等或它們的組合。基板102中的佈線結構可以由諸如銅、鋁等的金屬或其組合形成。
基板102中的佈線結構可以設置在金屬間電介質（inter-metal dielectric，IMD）層中。在一些實施例中，IMD層可以由有機材料（例如，聚合物基礎材料）、非有機材料（例如，氮化矽、氧化矽、氮氧化矽等）或其組合形成。應當注意，附圖中所示的基板102的構造僅是示例性的，並不旨在限制本發明。任何期望的半導體元件都可以形成在基板102之中和之上。然而，為了簡化該圖，僅示出了平坦的基板102。
根據本發明的一些實施例，在基板102上方形成橋接結構104，以提供半導體部件之間的互連，並提供半導體部件與基板102之間的互連。
在一些其他實施例中，為了實現這些互連，可以將基板形成為在其中具有橋接結構（例如橋接結構形成在基板中）。但是，還引入了一些相關的問題。例如，應該增加基板的層數以將橋接結構電連接到基板中的佈線，從而增加了製造基板的難度。另外，形成半導體封裝結構的製程可能會受到基板製造的限制。
因此，與提供具有形成在其中的橋接結構的基板相比，根據本發明的一些實施例，形成在基板102上方的橋接結構104可以減少基板102的層數。基板102也可以減小。因此，可以提高基板102的製造成品率，並且還可以降低基板102的成本。此外，由於其中沒有橋接結構的基板102的形成已經成熟，因此可以採用柔性製程來形成半導體封裝結構100，而不受基板102的製造的限制。
在一些實施例中，橋接結構104是矽橋（silicon bridge）。橋接結構104可以包括互連結構。在示例性實施例中，如圖1A所示，橋接結構104具有複數個通孔108，其電耦接至基板102中的佈線結構。通孔108可以由任何導電材料形成，例如金屬。例如，通孔108由銅形成。如圖1A所示，通孔108從橋接結構104的頂表面延伸到橋接結構104的底表面，因此通孔108也可以稱為貫穿通孔，但是本發明不限於此，通孔108可以不是貫穿的。橋接結構104中的互連結構可以具有其他構造。
在一些其他實施例中，橋接結構104包括互連結構以及一個或複數個有源部件和無源部件，諸如電晶體、電阻器、電容器、電感器等。通孔108是可選的。根據一些實施例，橋接結構104可以不包括通孔108。
在一些實施例中，在基板102上方形成複數個導電柱106。導電柱106可以與橋接結構104相鄰。導電柱106可以電耦接至基板102中的佈線結構。在一些實施例中，導電柱106包括金屬柱，例如銅柱。導電柱106可以透過電鍍製程或任何其他合適的製程形成。如圖1A所示，根據一些實施例，導電柱106具有基本垂直（或豎直）的側壁。
橋接結構104中的互連結構，例如通孔108，可以具有與導電柱106不同的節距寬度。例如，橋接結構104中的通孔108的節距寬度與導電柱106相比可以更細或更小，可以實現高端設備的靈活佈線和多功能整合。
如圖1A所示，橋接結構104位於基板102的頂表面的中心，並且導電柱106位於橋接結構104的相對側，但是本發明不限於此。可以根據半導體封裝結構100的佈線來調整橋接結構104和導電柱106的位置和數量。例如，在橋接結構104的相對側上，導電柱106的數量可以不同。可選地，導電柱106可以設置在橋接結構104的一側上。
如圖1B所示，根據本發明的一些實施例，模塑料110形成在基板102上。模塑料110可以填充在導電柱106之間以及橋接結構104和導電柱106之間的間隙中。也就是說，橋接結構104和每個導電柱106可以由模塑料110圍繞。模塑料110可以鄰接橋接結構104和導電柱106的側壁。在一些實施例中，模塑料110保護橋接結構104和導電柱106免受環境的影響，從而防止橋接結構104和導電柱106不受例如應力、化學物質和/或濕氣的損害。
在一些實施例中，模塑料110包括非導電材料，例如可模制的聚合物、環氧樹脂、樹脂等或它們的組合。在一些實施例中，模塑料110以液體或半液體的形式施加，然後透過任何合適的固化過程被固化，例如熱固化過程、UV固化過程等或其組合。模塑料110可以用模具（未示出）成形或成型。
然後，可以透過諸如化學機械拋光（chemical mechanical polishing，CMP）的平坦化製程部分地去除（部分）模塑料110，直到暴露出橋接結構104和導電柱106的頂表面。在一些實施例中，在平坦化製程期間也去除了導電柱106的上部。即，可以在平坦化製程之後減小導電柱106的高度。橋接結構104的高度也可以減小。在一些實施例中，模塑料110、橋接結構104和導電柱106的頂表面基本上共面。橋接結構104的高度可以基本上等於導電柱106的高度。
在橋接結構104中形成有通孔108的實施例中，在平坦化製程之後，也去除了通孔108的上部。在這些實施例中，橋接結構104的高度和通孔108的高度基本上等於導電柱106的高度。
如圖1C所示，根據本發明的一些實施例，在橋接結構104、導電柱106和模塑料110上方形成重分佈層112。重分佈層112可以包括一個或複數個金屬層和鈍化層，其中，一個或複數個金屬層設置在一個或複數個鈍化層中。在一些實施例中，鈍化層可以由氮化矽、碳化矽、氧化矽等或其組合形成，並透過化學氣相沉積（chemical vapor deposition，CVD）、物理氣相沉積（physical vapor deposition，PVD）、原子層沉積（atomic layer deposition，ALD）沉積、旋塗等或它們的組合。由於橋接結構104提供了互連，因此可以減少重分佈層112的層數。此外，由於橋接結構104為矽橋結構，而導電柱106周圍由模塑料112圍繞；這樣在形成重分佈層（例如下文的重分佈層112）時，橋接結構104上的重分佈層部分的佈線可以具有更細的節距寬度，佈線可以更加密集，橋接結構104中的通孔108的節距寬度也會更細；而導電柱106周圍由模塑料112圍繞，因此在導電柱106上的重分佈層部分的佈線可以具有更大的節距寬度，導電柱106節距寬度也會更大。採用這種方式，就可以透過橋接結構104和其上的重分佈層部分（當然還可以包括基板）來為下文安裝的第一半導體部件116和第二半導體部件118提供電性連接，以傳輸訊號；而導電柱106和其上的重分佈層部分（當然還可以包括基板）來為第一半導體部件116和第二半導體部件118提供電源的連接和接地的連接。因此本發明將具有不同用途和功能的連接線路分開佈置，線路佈局更加合理，第一半導體部件116和第二半導體部件118之間額傳輸速度不會受到干擾，運行更加穩定。並且，導電柱106和其上的重分佈層部分的較大節距可以適應於較大電流量的電源線路和接地線路，而橋接結構104和其上的重分佈層部分的較小節距可以適應於較小電流量的訊號線路，因此線路的分配也可以合理。
在一些實施例中，重分佈層112電耦接到橋接結構104和導電柱106，並且也可以電耦接到通孔108。如前所述，橋接結構104中的通孔108可以具有與導電柱106不同的節距寬度。這意味著連接到通孔108的重分佈層112的線寬和間隔（line width and spacing，L / S）可以不同於連接到通孔108的重分佈層112的L / S。例如，在橋接結構104中的通孔108的節距寬度比導電柱106的節距寬度細的實施例中，在通孔108上方的重分佈層112的L / S可以比在導電柱106上方的重分佈層112的L / S更細或更小。
如圖1D所示，根據本發明的一些實施例，在重分佈層112上方形成第一半導體部件116和第二半導體部件118，並且在重分佈層112與第一半導體部件116之間以及之間的複數個導電結構114重分佈層112和第二半導體部件118。第一半導體部件116和第二半導體部件118可以透過導電結構114電耦接到重分佈層112。
在一些實施例中，導電結構114包括諸如金屬的導電材料。導電結構114可以包括微凸塊、受控塌陷晶片連接（controlled collapse chip connection，C4）凸塊、球柵陣列（ball grid array，BGA）球等，或其組合。
在一些實施例中，第一半導體部件116和第二半導體部件118是有源器件。例如，第一半導體部件116和/或第二半導體部件118可以包括片上系統（system-on-chip，SOC）晶粒，並且每個可以獨立地包括微控制器（microcontroller，MCU），微處理器（microprocessor，MPU），電源管理積體電路（power management integrated circuit，PMIC），全球定位系統（global positioning system，GPS）設備或射頻（radio frequency，RF）設備等或其任意組合。備選地，第一半導體部件116和/或第二半導體部件118可以包括邏輯晶粒，並且每個可以獨立地包括中央處理單元（central processing unit，CPU）、圖形處理單元（graphics processing unit，GPU）、動態隨機存取記憶體（dynamic random access memory，DRAM）控制器等或其任何組合。第一半導體部件116和第二半導體部件118可以包括相同或不同的器件。在一些實施例中，第一半導體部件116是SOC晶粒，並且第二半導體部件118是高頻寬記憶體（high bandwidth memory，HBM）。
在一些其他實施例中，一個或複數個無源器件也接合到重分佈層112上，諸如電阻器、電容器、電感器等或其組合。儘管在圖1D中示出了兩個半導體部件，即第一半導體部件116和第二半導體部件118，但是半導體部件的數量可以大於兩個。
在一些實施例中，第一半導體部件116透過重分佈層112和橋接結構104電耦接到第二半導體部件118。第一半導體部件116和第二半導體部件118可以電耦接到基板導電結構102等。根據本發明的一些實施例，橋接結構104在基本上垂直於基板102的頂表面的方向上與第一半導體部件116和第二半導體部件118部分重疊。由此可以實現具有高I / O密度的组件或用於高速通訊的组件之間的互連，方便佈線和連接。
橋接結構104、第一半導體部件116和第二半導體部件118可以包括相同類型的部件或不同類型的部件。橋接結構104的寬度可以基本上小於、等於或大於第一半導體部件116的寬度或第二半導體部件118的寬度。
在一些實施例中，模塑料120形成為圍繞第一半導體部件116和第二半導體部件118。模塑料120可以填充在第一半導體部件116和第二半導體部件118之間的間隙中。模塑料120可以鄰接第一半導體部件116和第二半導體部件118的側壁。在一些實施例中，模塑料120保護第一半導體部件116和第二半導體部件118免受環境的影響，從而防止第一半導體部件116第二半導體部件118免受例如由於應力、化學物質和/或濕氣引起的損壞。
在一些實施例中，模塑料120包括非導電材料，例如可模制的聚合物、環氧樹脂、樹脂等或其組合。在一些實施例中，模塑料120以液體或半液體形式被施加，然後透過任何合適的固化製程例如熱固化製程、UV固化製程等或其組合被固化。模塑料120可以用模具（未示出）成形或模制。
然後，可以透過諸如化學機械拋光（CMP）的平坦化製程部分地去除模塑料120，直到暴露出第一半導體部件116的頂表面或第二半導體部件118的頂表面。備選地，第一半導體部件116的頂表面和第二半導體部件118的頂表面都可以暴露或可以由模塑料120覆蓋。
儘管第一半導體部件116和第二半導體部件118如圖1D所示被模塑料120包圍，但是本發明不限於此。例如，第一半導體部件116和第二半導體部件118可以被兩種模塑料包圍。模塑料120是可選的，並且在一些實施例中，第一半導體部件116或第二半導體部件118可以不被模塑料120圍繞。
如前所述，半導體封裝結構100可以包括兩個以上的半導體部件。在這些實施例中，多於兩個的半導體部件可以被模塑料120圍繞。或者，多於一種的模塑料可以用於這些半導體部件。
在一些實施例中，複數個導電端子122形成在基板102下方，並且電連接至基板102的佈線結構。導電端子122可以包括諸如金屬的導電材料。導電端子122可以包括微凸塊、受控塌陷晶片連接（C4）凸塊、球柵陣列（BGA）球等，或其組合。
在以上實施例中，橋接結構104形成在基板102和重分佈層112之間，以提供第一半導體部件116和第二半導體部件118之間的互連。結果，基板102的層數並且可以減少重分佈層112。也可以實現具有高I / O密度的组件或用於高速通訊的组件之間的互連。
此外，與提供其中具有橋接結構的基板相比，在基板102上方形成橋接結構104可以降低基板102的製造難度。因此，半導體封裝結構100的製造成品率可以改進半導體封裝結構100的成本，並且可以降低半導體封裝結構100的成本。
此外，由於在其中沒有橋接結構104的基板102的形成（或製造）是成熟的，因此可以採用柔性製程來形成半導體封裝結構100。另外，由於橋接結構104和導電柱106可以具有不同的節距寬度，所以可以提供高端設備的靈活佈線和多功能整合。
圖2A至圖2F是根據一些其他實施例的形成半導體封裝結構200的示例性方法的截面圖。與圖1A至1D的實施例相比，以下實施例在重分佈層中形成橋接結構，以透過另一封裝製程來減少基板的層數。
如圖2A所示，根據本發明的一些實施例，提供了載體基板202。載體基板202可以由矽、玻璃、陶瓷等形成。在一些實施例中，在載體基板202上形成其中嵌入有橋接結構206的重分佈層204。重分佈層204可以包括一個或複數個金屬層和鈍化層，其中一個或複數個金屬層設置在一個或複數個金屬層中。更多的鈍化層。在一些實施例中，鈍化層由氮化矽、碳化矽、氧化矽等或其組合形成，並透過CVD、PVD、ALD、旋塗等或其組合沉積。橋接結構206嵌入在重分佈層204中，相比於在基板上更加方便製造，並且可以減少封裝的高度，同時使用橋接結構206來提供半導體部件之間的連接可以使線路的分配更加合理。
在一些實施例中，橋接結構206在重分佈層204的形成期間形成。特別地，每個橋接結構206的側壁可以由重分佈層204覆蓋。如圖2A所示，重分佈層204還覆蓋橋接結構206的頂表面和底表面，但是本發明不限於此。例如，在一些其他實施例中，橋接結構206的側壁和頂表面可以被重分佈層204覆蓋，並且橋接結構206的底表面與重分佈層204的底表面基本共面。
如圖2A所示，橋接結構206與重分佈層204的底表面相鄰，但是本發明不限於此。橋接結構206可以形成為與重分佈層204的頂表面相鄰或者在重分佈層204的中心。橋接結構206可以各自位於重分佈層204的不同層中。如圖所示的兩個橋接結構206僅是示例，並且橋接結構206的數量可以多於或少於兩個。
在一些實施例中，橋接結構206提供半導體部件之間以及半導體部件和基板之間的互連。橋接結構206可以包括矽橋。在一些實施例中，橋接結構206包括互連結構。在示例性實施例中，橋接結構206具有複數個通孔（未示出），複數個通孔電耦接至基板中的佈線結構。橋接結構206中的通孔可以類似於圖1A至1D所示的橋接結構104中的橋接結構108，並且將不重複。在一些其他實施例中，橋接結構206包括互連結構以及一個或複數個有源和無源部件，例如電晶體、電阻器、電容器、電感器等。橋接結構206的構造可以相同或不同。
如圖2B所示，根據本發明的一些實施例，在重分佈層204上方形成基板212，並且在重分佈層204與基板212之間形成複數個導電結構208。導電結構208可以將基板212電耦接到重分佈層204。重分佈層204的多層可以減少基板212的層數。在一些實施例中，導電結構208包括諸如金屬的導電材料。導電結構208可以包括微凸塊、受控塌陷晶片連接（C4）凸塊、球柵陣列（BGA）球等，或其組合。
在一些實施例中，底部填充材料210形成在基板212與重分佈層204之間，並且填充導電結構208之​​間的間隙以提供結構支撐。底部填充材料210可以圍繞每個導電結構208。在一些實施例中，在基板212和重分佈層204之間形成導電結構208之​​後，可以不施加底部填充材料210的毛細管力。然後，底部填充材料210可以透過任何合適的固化方法進行固化。底部填充材料210可以由諸如環氧樹脂的聚合物形成。如圖2B所示，底部填充材料210的側壁可以與基板212的側壁基本共面。
在一些實施例中，每個基板212包括絕緣芯，例如玻璃纖維增​​強樹脂芯，以防止基板212翹曲。每個基板212可在其中具有佈線結構。如圖2B所示，根據本發明的一些實施例，基板212中的佈線結構包括導電層214、導電通孔216和導電柱218。
基板212中的佈線結構可以設置在金屬間電介質（IMD）層220中。在一些實施例中，IMD層220可以由有機材料（包括聚合物基礎材料）形成，非有機材料（包括氮化矽、氧化矽、氮氧化矽等）或其組合。應當注意，附圖中所示的基板212的構造以及導電層214、導電通孔216、導電柱218和IMD層220的數量僅是示例性的，並且不意圖限制本發明。任何期望的半導體元件都可以形成在基板212之中和之上。然而，為了簡化該圖，僅示出了平坦基板212。
如圖2C所示，根據本發明的一些實施例，模塑料222被形成為圍繞基板212。模塑料222可以填充每個基板212之間的間隙。模塑料222可以保護基板212免受環境的影響，從而防止基板212由於例如應力、化學腐蝕和/或濕氣而損壞。在一些實施例中，模塑料222的側壁與重分佈層204的側壁基本共面。
在一些實施例中，模塑料222包括非導電材料，例如可模制的聚合物、環氧樹脂、樹脂等或它們的組合。在一些實施例中，模塑料222以液體或半液體的形式施加，然後透過任何合適的固化過程被固化，例如熱固化過程、UV固化過程等等，或其組合。模塑料222可以用模具（未示出）成形或模制。
然後，可以透過諸如化學機械拋光（CMP）的平坦化製程部分地去除模塑料222，直到暴露出基板212的頂表面為止。在一些實施例中，模塑料222和基板212的頂表面基本上共面。
在一些實施例中，複數個導電端子224形成在基板212上方。導電端子224可以電耦接至基板212。在一些實施例中，導電端子224包括諸如金屬的導電材料。導電端子224可以包括微凸塊、受控塌陷晶片連接（C4）凸塊、球柵陣列（BGA）球等，或其組合。
如圖2D所示，根據本發明的一些實施例，粘合層226被施加在模塑料222的表面和基板212的表面上，並且圍繞導電端子224。在一些實施例中，粘合層226包括可以在光的熱下分解的材料。例如，粘合層226可以由光熱轉換（Light-to-Heat Conversion，LTHC）材料或任何其他合適的粘合劑形成。
然後，半導體封裝結構200可以透過粘合層226粘合到另一個載體基板228。載體基板228可以由矽、玻璃、陶瓷等形成。然後，可以透過平坦化製程或任何其他合適的製程去除載體基板202，並且可以暴露再分配層204的底表面。平坦化製程可以包括磨削製程等。
如圖2E所示，根據本發明的一些實施例，在重分佈層204的暴露表面上方形成複數個半導體部件230a、230b、230c和230d。半導體部件230a、230b、230c和230d可以電耦接到重分佈層204。半導體部件230a，230b，230c和230d中的一些或全部可以透過重分佈層204和230彼此電耦接。橋接結構206可以在半導體部件230a、230b、230c和230d之間提供較短的電連接路徑。橋接結構206，半導體部件230a、230b、230c和230d可以包括相同類型的部件或不同類型的部件。橋接結構206的寬度可以基本上小於、等於或大於半導體部件230a、230b、230c和230d的寬度。
在一些實施例中，半導體部件230a、230b、230c和230d中的一個或複數個是有源器件。例如，半導體部件230a、230b、230c和230d中的一個或複數個可以包括系統單晶片（SOC）晶粒，並且每個可以獨立地包括微控制器（MCU），微處理器（MPU），電源管理積體電路（PMIC），全球定位系統（GPS）設備或射頻（RF）設備等或其任意組合。可替代地，半導體部件230a、230b、230c和230d中的一個或複數個可以包括邏輯晶粒，並且每個可以獨立地包括中央處理單元（CPU），圖形處理單元（GPU），動態隨機存取記憶體（DRAM）控制器等或其任何組合。在一些其他實施例中，半導體部件230a、230b、230c和230d中的一個或複數個包括無源器件，例如電阻器、電容器、電感器等或其組合。
半導體部件230a、230b、230c和230d可以包括相同或不同的器件。在一些實施例中，半導體部件230a是多層陶瓷電容器（multilayer ceramic capacitor，MLCC），半導體部件230b是SOC晶粒，半導體部件230c是高頻寬記憶體（HBM），並且半導體部件230d是DRAM。
四個半導體部件，即半導體部件230a、230b、230c和230d，僅是示例，並且半導體部件的數量可以大於或小於四個。儘管對於兩個基板212，半導體部件230a、230b、230c和230d的數量和構造相似，但是本發明不限於此。對於每個基板212，半導體部件230a、230b、230c和230d的數量和配置可以不同。
在一些實施例中，在半導體部件230a、230b、230c和230d與重分佈層204之間形成複數個導電結構和底部填充材料，其中，底部填充材料填充在導電結構之間的間隙中。半導體部件230a、230b、230c和230d可以透過導電結構電耦接到重分佈層204。導電結構和底部填充材料可以類似於導電結構208和底部填充材料210，並且將不再重複。
如圖2F所示，根據本發明的一些實施例，將半導體封裝結構200劃分為單獨的部分，並且透過去接合（de-bonding）製程去除載體基板228和粘合層226。在一些實施例中，透過將紫外光或鐳射投射在粘合層226上來執行去接合。由光或鐳射產生的熱量可導致粘合層226分解，因此載體基板228可與導電端子224分離。
如圖2F所示，根據本發明的一些實施例，橋接結構206在基本上垂直於基板212的頂面的方向上與半導體部件230b和230c部分重疊。由此可以實現具有高I / O密度的组件或用於高速通訊的组件之間的互連。
在以上實施例中，橋接結構206形成在重分佈層204中，以提供半導體部件230a、230b、230c和230d中的一些或全部之間的互連。因此，可以減少基板212的層數，並且還可以減少製造基板212的難度。另外，可以實現具有高I / O密度的组件或用於高速通訊的组件之間的互連。根據一些實施例，具有多層的重分佈層204進一步減少了基板212的層數。因此，可以提高半導體封裝結構200的製造成品率，並且可以降低半導體封裝結構200的成本。
儘管橋接結構104在基板102與用於半導體封裝結構100的重分佈層112之間，並且橋接結構206在用於半導體封裝結構200的重分佈層204中，但是本發明不限於此。例如，參考圖2A至圖2F中的描述，半導體封裝結構100的重分佈層112可以形成有其中的另一橋接結構。備選地，參考圖1A至1D中的描述，導電結構208可以包括橋接結構，並且還可以包括導電柱。
總之，本發明在基板上方提供一個或複數個橋接結構，以提供半導體部件之間的互連以及半導體部件和基板之間的互連。因此，可以減少基板的層數。因此，可以降低製造基板的難度。在一些實施例中，還可以減少重分佈層的層數。因此，可以提高半導體封裝結構的製造成品率，並且可以降低半導體封裝結構的成本。
此外，與其中具有橋接結構的基板相比，沒有橋接結構的基板的製造已經成熟。因此，可以採用柔性製程來形成半導體封裝結構。在一些實施例中，橋接結構中的互連結構的節距寬度不同於諸如導電柱的其他部件的節距寬度，從而為高端設備和多功能整合提供了靈活的佈線。另外，根據本發明的一些實施例，還可以實現具有高I / O密度的组件或用於高速通訊的组件之間的互連。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的是，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域技術人員皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
100,200:半導體封裝結構 102,212:基板 104,206:橋接結構 106,218:導電柱 108:通孔 110,120,222:模塑料 112,204:重分佈層 114,208:導電結構 116:第一半導體部件 118:第二半導體部件 202,228:載體基板 210:底部填充材料 214:導電層 216:導電通孔 220:IMD層 122,224:導電端子 226:粘合層 230a,230b,230c,230d:半導體部件
透過閱讀後續的詳細描述和實施例可以更全面地理解本發明，本實施例參照附圖給出，其中： 圖1A至圖1D是根據一些實施例的形成半導體封裝結構的示例性方法的截面圖。 圖2A至圖2F是根據一些實施例的形成半導體封裝結構的示例性方法的截面圖。
100:半導體封裝結構 102:基板 104:橋接結構 106:導電柱 108:通孔 110:模塑料 112:重分佈層 114:導電結構 116:第一半導體部件 118:第二半導體部件 120:模塑料 122:導電端子

Claims (14)

  1. 一種半導體封裝結構，包括：基板，具有佈線結構；橋接結構，在該基板上方；重分佈層，在該橋接結構上方；以及第一半導體部件和第二半導體部件，在該重分佈層上方，其中該第一半導體部件透該過重分佈層和該橋接結構電耦接到該第二半導體部件；該半導體封裝結構還包括位於該重分佈層與該基板之間的導電柱；其中，該橋接結構上的重分佈層部分相較於該導電柱上的重分佈層部分具有更細的節距。
  2. 如請求項1之半導體封裝結構，其中，該橋接結構和該導電柱由該模塑料圍繞。
  3. 如請求項2之半導體封裝結構，其中，該模塑料、該橋接結構和該導電柱的頂表面共面。
  4. 如請求項1之半導體封裝結構，其中，該橋接結構具有通孔，並且該通孔電耦接至該重分佈層和該基板的該佈線結構。
  5. 如請求項1之半導體封裝結構，其中，該第一半導體部件和該第二半導體部件由模塑料包圍。
  6. 如請求項1之半導體封裝結構，其中，還包括在該重分佈層與該第一半導體部件之間以及在該重分佈層與該第二半導體部件之間的導電結構，其中，該導電結構電耦接至該重分佈層。
  7. 如請求項1之半導體封裝結構，還包括在該基板下方的導電端子，其中，該導電端子電耦接至該基板的該佈線結構。
  8. 如請求項1之半導體封裝結構，其中，該橋接結構在垂直於 該基板的頂表面的方向上與該第一半導體部件和該第二半導體部件部分地重疊。
  9. 如申請專利範圍1之半導體封裝結構，其中，還包括另一橋接結構，該另一橋接結構嵌入該重分佈層中並電耦接至該重分佈層。
  10. 一種半導體封裝結構，包括：基板，具有佈線結構；橋接結構，在該基板上方，並具有通孔，其中該通孔電性耦接至該基板的該佈線結構；導電柱，位於該基板上方且鄰近該橋接結構；重分佈層，在該橋接結構和該導電柱上方；以及第一半導體部件和第二半導體部件，在該重分佈層上方，其中該第一半導體部件透過該重分佈層和該橋接結構電耦接到該第二半導體部件；其中，該橋接結構上的重分佈層部分相較於該導電柱上的重分佈層部分具有更細的節距。
  11. 如請求項10之半導體封裝結構，其中，該通孔的節距寬度比該導電柱的節距寬度更細。
  12. 如請求項10之半導體封裝結構，其中，該通孔的高度等於該導電柱的高度。
  13. 一種半導體封裝結構，包括：基板，具有佈線結構；重分佈層，在該基板上；橋接結構，嵌入該重分佈層；以及第一半導體部件和第二半導體部件，在該重分佈層上方，其中該第一半導體部件透過該重分佈層和該橋接結構電耦接到該第二半導體部件。
  14. 如請求項13之半導體封裝結構，其中，該重分佈層的厚度大於該橋接結構的厚度。
TW109140056A 2019-11-27 2020-11-17 半導體封裝結構 TWI751792B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201962940962P 2019-11-27 2019-11-27
US62/940,962 2019-11-27
US202063006152P 2020-04-07 2020-04-07
US202063006144P 2020-04-07 2020-04-07
US63/006,144 2020-04-07
US63/006,152 2020-04-07
US17/098,659 US20210159177A1 (en) 2019-11-27 2020-11-16 Semiconductor package structure
US17/098,659 2020-11-16

Publications (2)

Publication Number Publication Date
TW202137471A TW202137471A (zh) 2021-10-01
TWI751792B true TWI751792B (zh) 2022-01-01

Family

ID=75784392

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109140056A TWI751792B (zh) 2019-11-27 2020-11-17 半導體封裝結構

Country Status (2)

Country Link
DE (1) DE102020130699A1 (zh)
TW (1) TWI751792B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220335194A1 (en) * 2021-04-14 2022-10-20 Taiwan Semiconductor Manufacturing Company, Limited System and method for back side signal routing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140048928A1 (en) * 2012-08-17 2014-02-20 Cisco Technology, Inc. Multi-Chip Module with Multiple Interposers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140048928A1 (en) * 2012-08-17 2014-02-20 Cisco Technology, Inc. Multi-Chip Module with Multiple Interposers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220335194A1 (en) * 2021-04-14 2022-10-20 Taiwan Semiconductor Manufacturing Company, Limited System and method for back side signal routing
US11748546B2 (en) * 2021-04-14 2023-09-05 Taiwan Semiconductor Manufacturing Company, Limited System and method for back side signal routing

Also Published As

Publication number Publication date
TW202137471A (zh) 2021-10-01
DE102020130699A1 (de) 2021-05-27

Similar Documents

Publication Publication Date Title
US10720409B2 (en) Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
US10879183B2 (en) Semiconductor device and method of manufacture
US9209048B2 (en) Two step molding grinding for packaging applications
US11830851B2 (en) Semiconductor package structure
TWI806297B (zh) 半導體封裝結構
US11824020B2 (en) Semiconductor package structure including antenna
US20230369249A1 (en) Semiconductor Device and Method of Manufacture
US11935761B2 (en) Semiconductor package and method of forming thereof
TWI751792B (zh) 半導體封裝結構
US20240021510A1 (en) Symmetrical substrate for semiconductor packaging
TWI694578B (zh) 積體電路封裝及其形成方法
TWI758151B (zh) 半導體封裝結構
US20210159177A1 (en) Semiconductor package structure
US11715717B2 (en) Methods of forming integrated circuit packages having adhesion layers over through vias
TW202307980A (zh) 半導體封裝
US20210375785A1 (en) Semiconductor device and method of manufacture
TWI758150B (zh) 半導體封裝結構
US11670596B2 (en) Semiconductor package structure
US12009331B2 (en) Integrated circuit packages having adhesion layers for through vias
TWI824395B (zh) 封裝結構及其製造方法
TW202339140A (zh) 半導體封裝及其形成方法