TWI750086B - 電感結構及其製造方法 - Google Patents

電感結構及其製造方法 Download PDF

Info

Publication number
TWI750086B
TWI750086B TW110115333A TW110115333A TWI750086B TW I750086 B TWI750086 B TW I750086B TW 110115333 A TW110115333 A TW 110115333A TW 110115333 A TW110115333 A TW 110115333A TW I750086 B TWI750086 B TW I750086B
Authority
TW
Taiwan
Prior art keywords
conductive
branch
layer
layers
pillar
Prior art date
Application number
TW110115333A
Other languages
English (en)
Other versions
TW202242926A (zh
Inventor
賴二琨
龍翔瀾
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Application granted granted Critical
Publication of TWI750086B publication Critical patent/TWI750086B/zh
Publication of TW202242926A publication Critical patent/TW202242926A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/323—Insulation between winding turns, between winding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2823—Wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/12—Insulating of windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

電感結構及其製造方法。電感結構，包括數個導電層與數個導電元件。導電層重疊在垂直方向上。導電元件各耦接在導電層其中二個導電層之間。

Description

電感結構及其製造方法
本發明是有關於一種電感結構及其製造方法。
近年來，半導體裝置的尺寸已逐漸縮小。在半導體技術中，特徵尺寸的縮小、速度、效能、密度與每單位積體電路之成本的改良皆為相當重要的目標。在實際應用上，裝置尺寸縮小的同時，仍須保持裝置的電性以符合商業需求。
本發明係有關於一種電感結構及其製造方法。電感結構可具有小的佈局面積。
根據本發明之一方面，提出一種電感結構，其包括數個導電層與數個導電元件。導電層重疊在垂直方向上。導電元件各耦接在導電層其中二個導電層之間。
根據本發明之另一方面，提出一種電感結構的製造方法，包括以下步驟。形成數個導電層。導電層重疊在垂直方向上。形成數個導電元件在導電層上。導電元件各耦接在導電層其中二個導電層之間。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
100,110,120,130,140:導電層
101,111,121,131,141:第一導電支部
102,112,122,132,142:第二導電支部
103,113,123,133,143:導電幹部
200,201,203,204,212,223,234:導電元件
300:導電柱
311,321,331:第一導電柱
312,322,332,342:第二導電柱
341:導電柱
400,401,403,404,412,423,434:導電線
501:第一訊號端
502:第二訊號端
600:階梯結構
601,611:第一階梯結構
602,612:第二階梯結構
750:基底
752:凹洞
754:絕緣層
7541:第一絕緣支部
7542:第二絕緣支部
7543:絕緣幹部
756:材料層
758:堆疊結構
760:介電元件
762:杯狀結構
7621:第一壁部分
7622:第二壁部分
7623:第三壁部分
7624:第四壁部分
7625:底部分
764:第一溝槽
766:絕緣元件
768:第二溝槽
770:狹縫
772:堆疊結構
7721:第一堆疊支部
7722:第二堆疊支部
7723:堆疊幹部
774,776:介電膜
778:絕緣柱
780U:形狀結構
782:阻障層
D1:第一水平方向
D2:第二水平方向
Z:垂直方向
第1圖繪示一實施例中之電感結構的立體圖。
第2圖繪示另一實施例中的電感結構的立體圖。
第3圖至第11C圖繪示一實施例中之電感結構的製造方法。
第12圖至第17B圖繪示另一實施例中之電感結構的製造方法。
以下係以一些實施例做說明。須注意的是，本揭露並非顯示出所有可能的實施例，未於本揭露提出的其他實施態樣也可能可以應用。再者，圖式上的尺寸比例並非按照實際產品等比例繪製。因此，說明書和圖示內容僅作敘述實施例之用，而非作為限縮本揭露保護範圍之用。另外，實施例中之敘述，例如細部結構、製程步驟和材料應用等等，僅為舉例說明之用，並非對本揭露欲保護之範圍做限縮。實施例之步驟和結構各自細節可在不脫離本揭露之精神和範圍內根據實際應用製程之需要而加以變化與修飾。以下是以相同/類似的符號表示相同/類似的元件做說明。
請參照第1圖，其繪示一實施例中之電感結構的立體圖。
導電層100可包括在互相分開的導電層110、導電層120與導電層130。導電層100可具有U形狀。導電層100包括第一導電支部101、第二導電支部102與導電幹部103。導電層110包括第一導電支部111、第二導電支部112與導電幹部113。導電幹部113耦接在第一導電支部111與第二導電支部112之間。導電層120包括第一導電支部121、第二導電支部122與導電幹部123。導電幹部123耦接在第一導電支部121與第二導電支部122之間。導電層130包括第一導電支部131、第二導電支部132與導電幹部133。導電幹部133耦接在第一導電支部131與第二導電支部132之間。
第一導電支部101(包括第一導電支部111、第一導電支部121與第一導電支部131)與第二導電支部102(包括第二導電支部112、第二導電支部122與第二導電支部132)延伸在垂直方向Z上，並可在第一水平方向D1上彼此分開。導電幹部103(包括導電幹部113、導電幹部123、導電幹部133)延伸在第一水平方向D1上，並可在垂直方向Z上彼此分開。第一導電支部111、第一導電支部121、第一導電支部131相鄰近。第一導電支部111、第一導電支部121、第一導電支部131在導電幹部103的相同一側。第二導電支部112、第二導電支部122、第二導電支部132相鄰近。第二導電支部112、第二導電支部122、第二導電支部132在導電幹部103的相同另一側。導電幹部113、導電幹部123、導電幹部133相鄰近。導電幹部113、導電幹部123、導電幹部 133在垂直方向Z上互相重疊。第一導電支部101與第二導電支部102在第一水平方向D1上互相重疊。第一導電支部101與第二導電支部102在垂直方向Z上不重疊。第一導電支部101與第二導電支部102的上導電表面可齊平。
導電元件200可包括導電元件212、導電元件223、導電元件201與導電元件203。導電元件212可包括第一導電柱311、第二導電柱322與導電線412。第一導電柱311可在第一導電支部111的上導電表面上。第二導電柱322可在第二導電支部122的上導電表面上。導電線412耦接在第一導電柱311與第二導電柱322之間。導電元件223可包括第一導電柱321、第二導電柱332與導電線423。第一導電柱321可在第一導電支部121的上導電表面上。第二導電柱332可在第二導電支部132的上導電表面上。導電線423耦接在第一導電柱321與第二導電柱332之間。導電元件201可包括第二導電柱312與導電線401。第二導電柱312可在第二導電支部112的上導電表面上。導電線401可在第二導電柱312上。導電元件203可包括第一導電柱331與導電線403。第一導電柱331可在第一導電支部131的上導電表面上。導電線403可在第一導電柱331上。導電柱300(包括第一導電柱311、第一導電柱321、第一導電柱331、第二導電柱312、第二導電柱322與第二導電柱332)在垂直方向Z上可具有相同的尺寸(即高度)。
線圈電感包括導電層110、導電層120、導電層130、 導電元件212與導電元件223。導電層110、導電層120、導電層130重疊在垂直方向Z上，因此線圈電感可佔據小的佈局面積。導電層110、導電層120、導電層130可藉由絕緣層(例如第11B圖與第11C圖所示的絕緣層754)互相分開。導電線403可耦接在第一訊號端501與第一導電柱331之間。導電線401可耦接在第二訊號端502與第二導電柱312之間。第一訊號端501為電流輸入端與電流輸出端其中之一。第二訊號端502為電流輸入端與電流輸出端其中之另一。線圈電感可感應出第二水平方向D2的磁場。實施例中，線圈電感並不限於如第1圖所示的三線圈結構。線圈電感可具有其它數量的導電層100與導電元件200所形成的其它數量線圈的結構，例如四線圈結構、五線圈結構或更多數量線圈的結構。線圈電感也可稱為三維電感。
請參照第2圖，其繪示另一實施例中的電感結構的立體圖。第2圖的電感結構與第1圖的電感結構之間的差異說明如下。
導電層100可包括在互相分開且重疊在垂直方向Z上的導電層110、導電層120、導電層130與導電層140。導電層110、導電層120、導電層130與導電層140可藉由絕緣層(例如第17B圖所示的絕緣層754)互相分開。導電層140包括第一導電支部141、第二導電支部142與導電幹部143。導電幹部143耦接在第一導電支部141與第二導電支部142之間。
導電幹部103(包括導電幹部113、導電幹部123、 導電幹部133與導電幹部143)可延伸在第一水平方向D1上。導電幹部113、導電幹部123、導電幹部133與導電幹部143在第一水平方向D1上可具有一致的尺寸。第一導電支部101(包括第一導電支部111、第一導電支部121、第一導電支部131與第一導電支部141)與第二導電支部102(包括第二導電支部112、第二導電支部122、第二導電支部132與第二導電支部142)可延伸在第二水平方向D2上。第一水平方向D1可不同於第二水平方向D2。例如，第一水平方向D1可垂直於第二水平方向D2。
導電元件200可包括導電元件212、導電元件223、導電元件201、導電元件234與導電元件204。導電元件234可包括第一導電柱331、第二導電柱342與導電線434。導電元件204可包括導電柱341與導電線404。導電線404耦接在導電柱341與第一訊號端501之間。
線圈電感包括導電層110、導電層120、導電層130、導電層140、導電元件212、導電元件223與導電元件234。
第一階梯結構601可包括由下至上依序排列的第一導電支部111、第一導電支部121、第一導電支部131與第一導電支部141。第一導電支部111、第一導電支部121、第一導電支部131與第一導電支部141重疊在垂直方向Z上且互相分開。第二階梯結構602可包括由下至上依序排列的第二導電支部112、第二導電支部122、第二導電支部132與第二導電支部142。第二導電支部112、第二導電支部122、第二導電支部132與第二導電 支部142重疊在垂直方向Z上且互相分開。
第一導電支部111與第二導電支部112在第二水平方向D2上的尺寸可大於第一導電支部121與第二導電支部122在第二水平方向D2上的尺寸。可依此類推其它導電支部之間的尺寸關係。
耦接在導電層110上的第二導電柱312與第一導電柱311在垂直方向Z上的尺寸(即高度)大於耦接在導電層120上的第一導電柱321與第二導電柱322在垂直方向Z上的尺寸。可依此類推其它導電柱之間的尺寸關係。
線圈電感包括導電層110、導電層120、導電層130、導電層140、導電元件212、導電元件223與導電元件234。導電層110、導電層120、導電層130與導電層140重疊在垂直方向Z上，因此線圈電感可佔據小的佈局面積。線圈電感可感應出垂直方向Z的磁場。實施例中，線圈電感並不限於如第2圖所示的四線圈結構。線圈電感可具有其它數量的導電層100與導電元件200所形成的其它數量線圈的結構，例如五線圈結構、六線圈結構或更多數量線圈的結構。線圈電感也可稱為三維電感。
第3圖至第11C圖繪示一實施例中之電感結構的製造方法。
請參照第3圖，提供基底750。基底750可包括氧化物例如氧化矽，或其它合適的介電材料。可圖案化基底750以定義出凹洞752。可利用反應離子蝕刻(Reactive-Ion Etching，RIE) 方法或其它合適的蝕刻方式進行圖案化步驟。
請參照第4圖，可交錯堆疊絕緣層754與材料層756於凹洞752中與基底750的上表面上從而形成堆疊結構758。材料層756藉由絕緣層754互相分開。形成介電元件760在堆疊結構758上。材料層756的材質不同於絕緣層754與介電元件760的材質。絕緣層754可包括氧化物例如氧化矽，或其它合適的介電材料。材料層756可包括氮化物例如氮化矽，或其它合適的介電材料。介電元件760可包括氧化物例如氧化矽，或其它合適的介電材料。可利用化學機械研磨或其它蝕刻方法移除堆疊結構758與介電元件760在基底750的上表面上的部分，以得到如第5A圖與第5B圖所示的半導體結構。
請參照第5A圖與第5B圖。第5A圖為半導體結構的上視圖。第5B圖為第5A圖之半導體結構沿BB'線的剖面圖。絕緣層754與材料層756具有杯形狀。杯狀結構762可包括第一壁部分7621、第二壁部分7622、第三壁部分7623、第四壁部分7624與底部分7625。第一壁部分7621相對於第二壁部分7622。第三壁部分7623相對於第四壁部分7624。第三壁部分7623與第四壁部分7624在第一壁部分7621與第二壁部分7622之間。第一壁部分7621、第二壁部分7622、第三壁部分7623與第四壁部分7624從底部分7625沿垂直方向Z向上延伸。第一壁部分7621、第二壁部分7622、第三壁部分7623、第四壁部分7624與底部分7625各包括堆疊結構758。可對半導體結構進行圖案化步驟以移 除第三壁部分7623與部分的基底750，也可移除第一壁部分7621、第二壁部分7622、底部分7625與介電元件760鄰近第三壁部分7623的部分，從而形成如第6A圖與第6B圖所示之具有第一溝槽764的半導體結構。第6A圖為半導體結構的上視圖。第6B圖為第6A圖之半導體結構沿BB'線的剖面圖。可利用反應離子蝕刻方法或其它合適的蝕刻方式進行圖案化步驟。
請參照第7A圖與第7B圖。第7A圖為半導體結構的上視圖。第7B圖為第7A圖之半導體結構沿BB'線的剖面圖。形成絕緣元件766在第一溝槽764中。絕緣元件766可包括氧化物例如氧化矽，或其它合適的介電材料。可進行化學機械研磨步驟以平坦化半導體結構。可對半導體結構進行圖案化步驟以移除第四壁部分7624與部分的基底750，也可移除第一壁部分7621、第二壁部分7622、底部分7625與介電元件760鄰近第四壁部分7624的部分，從而形成如第8A圖至第8C圖所示之具有第二溝槽768的半導體結構。可利用反應離子蝕刻方法或其它合適的蝕刻方式進行圖案化步驟。
請參照第8A圖至第8C圖。第8A圖為半導體結構的上視圖。第8B圖為第8A圖之半導體結構沿BB'線的剖面圖。第8C圖為第8A圖之半導體結構沿CC'線的剖面圖。堆疊結構758的絕緣層754與材料層756具有U形狀。可利用選擇性蝕刻方式移除材料層756，從而形成如第9A圖至第9C圖所示之狹縫770定義在基底750、絕緣層754與介電元件760之間。第9A圖為半 導體結構的上視圖。第9B圖為第9A圖之半導體結構沿BB'線的剖面圖。第9C圖為第9A圖之半導體結構沿CC'線的剖面圖。
請參照第10A圖至第10C圖。第10A圖為半導體結構的上視圖。第10B圖為第10A圖之半導體結構沿BB'線的剖面圖。第10C圖為第10A圖之半導體結構沿CC'線的剖面圖。可形成導電層100在半導體結構的表面上。導電層100可包括用作阻障層的氮化鉭(TaN)薄膜與銅(Cu)薄膜形成在氮化鉭薄膜上。銅薄膜可包括銅晶種膜。但本揭露不限於此。導電層100可包括利用沉積製程或電鍍製程形成的其它金屬或導電材料。可對導電層100進行回蝕刻步驟，保留在狹縫770中的導電層100。堆疊結構772包括交錯堆疊的導電層100與絕緣層754。導電層100藉由絕緣層754互相分開。堆疊結構772的絕緣層754與導電層100具有U形狀。堆疊結構772包括第一堆疊支部7721、第二堆疊支部7722及堆疊幹部7723。第一堆疊支部7721(或堆疊壁部)包括絕緣層754的第一絕緣支部7541(或絕緣壁部)與導電層100的第一導電支部101(或導電壁部)。第二堆疊支部7722包括絕緣層754的第二絕緣支部7542與導電層100的第二導電支部102。堆疊幹部7723(或堆疊底部)包括絕緣層754的絕緣幹部7543(或絕緣底部)與導電層100的導電幹部103(或導電底部)。絕緣幹部7543與導電幹部103重疊在垂直方向Z上。第一絕緣支部7541、第二絕緣支部7542、第一導電支部101與第二導電支部102重疊在第一水平方向D1上。
請參照第11A圖至第11C圖。第11A圖為電感結構的上視圖。第11B圖為第11A圖之電感結構的沿BB'線的剖面圖。第11C圖為第11A圖之電感結構的沿CC'線的剖面圖。形成介電膜774在基底750、堆疊結構772與介電元件760上。一實施例中，介電膜774可用作阻障層，避免來自導電層100的銅汙染物的擴散。形成介電膜776在介電膜774上。形成導電柱300穿過介電膜776與介電膜774，並耦接在導電層100上。形成導電線400在介電膜776上，並耦接在導電柱300上。電感結構包括如第1圖所示的線圈電感。實施例中，可利用線圈電感降低磁場對於形成在基底750下方之主動元件(例如CMOS)的影響。
第12圖至第17B圖繪示另一實施例中之電感結構的製造方法。
請參照第12圖，可交錯堆疊絕緣層754與材料層756於基底750的上表面上從而形成堆疊結構758。材料層756藉由絕緣層754互相分開。
請參照第13A圖與第13B圖。第13A圖為半導體結構的上視圖。第13B圖為第13A圖之半導體結構沿BB'線的剖面圖。對堆疊結構758進行圖案化步驟以形成階梯結構600。形成介電膜774在堆疊結構758與階梯結構600上。介電膜774可包括氧化物例如氧化矽，或其它合適的介電材料。形成絕緣柱778穿過堆疊結構758、階梯結構600與介電膜774。絕緣柱778可包括氧化物例如氧化矽，或其它合適的介電材料。進行圖案化步 驟以得到如第14A圖至第14C圖所示的半導體結構。
請參照第14A圖至第14C圖。第14A圖為半導體結構的上視圖。第14B圖為第14A圖之半導體結構沿BB'線的剖面圖。第14C圖為第14A圖之半導體結構沿CC'線的剖面圖。U形狀結構780包括堆疊結構758、第一階梯結構611、第二階梯結構612與介電膜774。可利用選擇性蝕刻方式移除材料層756，從而形成如第15A圖至第15C圖所示之狹縫770定義在基底750、絕緣層754與介電膜774之間。一實施例中，材料層756包括氮化矽，其可利用磷酸(H3PO4)溶液移除。本揭露不限於此。材料層756可使用其它的選擇性蝕刻方式，例如乾式蝕刻方法移除。
請參照第15A圖至第15C圖。第15A圖為半導體結構的上視圖。第15B圖為第15A圖之半導體結構沿BB'線的剖面圖。第15C圖為第15A圖之半導體結構沿CC'線的剖面圖。狹縫770露出絕緣柱778的側壁表面。
請參照第16A圖至第16C圖。第16A圖為半導體結構的上視圖。第16B圖為第16A圖之半導體結構沿BB'線的剖面圖。第16C圖為第16A圖之半導體結構沿CC'線的剖面圖。形成導電層100在半導體結構的表面上。可對導電層100進行回蝕刻步驟，保留在狹縫770中的導電層100。堆疊結構772、第一階梯結構601與第二階梯結構602包括交錯堆疊的導電層100與絕緣層754。導電層100藉由絕緣層754互相分開。
堆疊幹部7723在第一堆疊支部7721與第二堆疊支 部7722之間。堆疊幹部7723可延伸在第一水平方向D1上。第一堆疊支部7721與第二堆疊支部7722可延伸在第二水平方向D2上。堆疊幹部7723包括堆疊結構772的絕緣層754的絕緣幹部7543與導電層100的導電幹部103。絕緣幹部7543與導電幹部103重疊在垂直方向Z上。第二堆疊支部7722包括第二階梯結構602與堆疊結構772之絕緣層754的第二絕緣支部7542與導電層100的第二導電支部102。第二絕緣支部7542與第二導電支部102重疊在垂直方向Z上。可依此類推第一堆疊支部7721的結構，例如包括第一階梯結構601與堆疊結構772，且絕緣層754的第一絕緣支部與導電層100的第一導電支部重疊在垂直方向Z上。可形成阻障層782在導電層100的側壁表面上。阻障層782可包括鈷(Co)、氮化鉭(TaN)、氮化鈦(TiN)或其它合適的材料。絕緣柱778穿過U形狀結構780。可形成介電膜776在U形狀結構780與絕緣柱778上。
請參照第17A圖與第17B圖。第17A圖為電感結構的上視圖。第17B圖為第17A圖之電感結構的沿BB'線的剖面圖。形成導電柱300穿過介電膜776與介電膜774，並耦接在導電層100上。形成導電線400在介電膜776上，並耦接在導電柱300上。電感結構包括如第2圖所示的線圈電感。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因 此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100,110,120,130:導電層
101,111,121,131:第一導電支部
102,112,122,132:第二導電支部
103,113,123,133:導電幹部
200,201,203212,223:導電元件
300:導電柱
311,321,331:第一導電柱
312,322,332:第二導電柱
401,403,412,423:導電線
501:第一訊號端
502:第二訊號端
D1:第一水平方向
D2:第二水平方向
Z:垂直方向

Claims (6)

  1. 一種電感結構，包括：數個導電層，重疊在一垂直方向上；數個導電元件，各耦接在該些導電層其中二個導電層之間，其中該些導電層各包括：一第一導電支部；一第二導電支部；及一導電幹部，耦接在該第一導電支部與該第二導電支部之間，其中該些第一導電支部與該些第二導電支部在一水平方向上互相重疊；該些導電幹部在該垂直方向上互相重疊。
  2. 如請求項1所述的電感結構，其中該些導電元件其中一個導電元件耦接在該二個導電層其中之一個的該第一導電支部與該二個導電層其中之另一個的該第二導電支部之間。
  3. 如請求項1所述的電感結構，更包括數個絕緣層，其中該些導電層藉由該些絕緣層互相分開，該些導電層與該些絕緣層具有U形狀。
  4. 如請求項1所述的電感結構，其中該些導電元件各包括： 一第一導電柱，耦接在該二個導電層其中之一個的一上導電表面上；一第二導電柱，耦接在該二個導電層其中之另一個的一上導電表面上；及一導電線，耦接在該第一導電柱與該第二導電柱之間。
  5. 如請求項1所述的電感結構，包括一線圈電感，其中該線圈電感包括該些導電層與該些導電元件。
  6. 一種電感結構的製造方法，包括：形成數個導電層，其中該些導電層重疊在一垂直方向上；及形成數個導電元件在該些導電層上，其中該些導電元件各耦接在該些導電層其中二個導電層之間，其中該些導電層各包括：一第一導電支部；一第二導電支部；及一導電幹部，耦接在該第一導電支部與該第二導電支部之間，其中該些第一導電支部與該些第二導電支部在一水平方向上互相重疊；該些導電幹部在該垂直方向上互相重疊。
TW110115333A 2021-04-20 2021-04-28 電感結構及其製造方法 TWI750086B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/234,891 2021-04-20
US17/234,891 US20220336145A1 (en) 2021-04-20 2021-04-20 Inductor structure and manufacturing method for the same

Publications (2)

Publication Number Publication Date
TWI750086B true TWI750086B (zh) 2021-12-11
TW202242926A TW202242926A (zh) 2022-11-01

Family

ID=80681181

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110115333A TWI750086B (zh) 2021-04-20 2021-04-28 電感結構及其製造方法

Country Status (3)

Country Link
US (1) US20220336145A1 (zh)
CN (1) CN115224005A (zh)
TW (1) TWI750086B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800533B1 (en) * 2000-03-06 2004-10-05 Chartered Semiconductor Manufacturing Ltd. Integrated vertical spiral inductor on semiconductor material
US7253497B2 (en) * 2003-07-02 2007-08-07 Lsi Corporation Integrated circuit with inductor having horizontal magnetic flux lines
US9478348B2 (en) * 2014-06-24 2016-10-25 Qualcomm Incorporated Vertical spiral inductor

Also Published As

Publication number Publication date
US20220336145A1 (en) 2022-10-20
TW202242926A (zh) 2022-11-01
CN115224005A (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
CN110168724B (zh) 三维存储器器件的沟槽结构
CN106571357B (zh) 半导体装置
CN103247596B (zh) 芯片上铁氧体磁珠电感器
US7332792B2 (en) Magnetic layer processing
US6614093B2 (en) Integrated inductor in semiconductor manufacturing
US10319518B2 (en) Method of manufacturing a vertical inductor
TWI418017B (zh) 用於形成電感器的方法
EP2385534B1 (en) Integrated transformer
US10163558B2 (en) Vertically stacked inductors and transformers
TWI668799B (zh) 記憶元件及其製造方法
US8327523B2 (en) High density planarized inductor and method of making the same
US10026539B2 (en) Thin film type coil component and method of manufacturing the same
US9343237B2 (en) Vertical metal insulator metal capacitor
TWI750086B (zh) 電感結構及其製造方法
CN1380690A (zh) 芯片上电感组件的制造方法
CN100464422C (zh) 空心柱型电容器及其制造方法
CN106898458B (zh) 电感器及其形成方法
TW200915536A (en) Inductor for semiconductor device and method of fabricating the same
US11610839B2 (en) Dummy fill structures
CN117976611B (zh) 一种三维结构
CN110993277B (zh) 无源元件、电子设备和其制造方法
US20230290813A1 (en) Capacitor including lateral plates and method for forming a capacitor
US8859384B1 (en) Inductor formation with sidewall image transfer
KR100685877B1 (ko) 반도체 소자 및 그 제조방법
CN113948490A (zh) 半导体封装装置及其制造方法