TWI748974B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI748974B
TWI748974B TW105142745A TW105142745A TWI748974B TW I748974 B TWI748974 B TW I748974B TW 105142745 A TW105142745 A TW 105142745A TW 105142745 A TW105142745 A TW 105142745A TW I748974 B TWI748974 B TW I748974B
Authority
TW
Taiwan
Prior art keywords
gate
metal
work function
dielectric
semiconductor fin
Prior art date
Application number
TW105142745A
Other languages
English (en)
Other versions
TW201732898A (zh
Inventor
張哲誠
林志翰
曾鴻輝
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201732898A publication Critical patent/TW201732898A/zh
Application granted granted Critical
Publication of TWI748974B publication Critical patent/TWI748974B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種半導體裝置，包括基材、絕緣體、閘極介電層、第一閘極結構及第二閘極結構。基材包括溝渠、第一半導體鰭及第二半導體鰭。第一閘極結構配置於閘極介電層上並局部地覆蓋第一半導體鰭。第一閘極結構包括第一金屬閘極及覆蓋第一金屬閘極的第一介電頂蓋。第二閘極結構配置於閘極介電層上並局部地覆蓋第二半導體鰭。第二閘極結構包括第二金屬閘極及覆蓋第二金屬閘極的第二介電頂蓋。第一金屬閘極的功函數小於第二金屬閘極的功函數，且第一介電頂蓋的厚度小於第二介電頂蓋的厚度。

Description

半導體裝置
本發明的實施例是有關於一種半導體裝置。
隨著半導體裝置的大小不斷縮減，已開發出三維多閘極結構（例如鰭型場效電晶體）以取代平面的互補金屬氧化物半導體（Complementary Metal Oxide Semiconductor，CMOS）裝置。鰭型場效電晶體的結構特徵為從基材的表面直立延伸的矽系鰭（silicon-based fin），且包裹於由半導體鰭形成的通道周圍的閘極進一步提供對通道的更好的電性控制。
目前，為了實現具有低且對稱的臨界電壓（Vth）的n型鰭型場效電晶體及p型鰭型場效電晶體，在n型鰭型場效電晶體及p型鰭型場效電晶體的金屬閘極製作中使用不同的功函數金屬。在目前的金屬閘極回蝕（etch back）製程期間，鰭型場效電晶體的良率（yield rate）及可靠性可能劣化。
根據本發明的某些實施例，提出一種半導體裝置，包括基材、絕緣體、閘極介電層、第一閘極結構及第二閘極結構。基材包括溝渠、第一半導體鰭及第二半導體鰭。第一閘極結構配置於閘極介電層上並局部地覆蓋第一半導體鰭。第一閘極結構包括第一金屬閘極及覆蓋第一金屬閘極的第一介電頂蓋。第二閘極結構配置於閘極介電層上並局部地覆蓋第二半導體鰭。第二閘極結構包括第二金屬閘極及覆蓋第二金屬閘極的第二介電頂蓋。第一金屬閘極的功函數小於第二金屬閘極的功函數，且第一介電頂蓋的厚度小於第二介電頂蓋的厚度。
以下揭露內容提供用於實施所提供標的物的不同特徵的許多不同實施例或實例。下文描述組件及配置的特定實例以簡化本揭露內容。當然，此等組件及配置僅為實例且不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或在第二特徵上的形成可包括第一特徵及第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可在第一特徵與第二特徵之間形成使得第一特徵及第二特徵可不直接接觸的實施例。另外，本揭露內容可在各種實例中重複參考數字及/或字母。此重複係出於簡化及清楚的目的，且本身並不指示所論述各種實施例及/或組態之間的關係。
另外，為易於描述，可使用諸如「在......之下」、「在......下方」、「下部」、「在......上方」、「上部」以及其類似者的空間相對術語以描述如諸圖中所說明的一個組件或特徵相對於另一組件或特徵的關係。除諸圖中所描繪的定向以外，空間相對術語意欲涵蓋元件在使用或操作中的不同定向。裝置可以其他方式定向（旋轉90度或處於其他定向），且本文中所使用的空間相對描述詞同樣可相應地進行解釋。
本發明的實施例闡述鰭型場效電晶體的示例性製作流程。在本發明的某些實施例中可在塊狀矽（bulk silicon）基材上形成鰭型場效電晶體。再者，在其他實施例中，可在絕緣體上矽（silicon-on-insulator，SOI）基材或絕緣體上鍺（germanium-on-insulator，GOI）基材上形成鰭型場效電晶體。此外，根據實施例，基材可包括其他導電層或其他半導體元件（例如電晶體、二極體等）。實施例在本上下文中不受限制。
圖1A至圖1K是根據某些實施例的半導體裝置的n型鰭型場效電晶體的製作方法的立體圖，且圖2A至圖2K是根據某些實施例的半導體裝置的p型鰭型場效電晶體的製作方法的立體圖。
參照圖1A及圖2A，提供基材100。在一個實施例中，基材100包括晶體矽基材（例如，晶圓）。根據設計要求，基材100可包括各種n型摻雜區及p型摻雜區。圖1A中所示的基材100的部分被摻雜以n型摻質，而圖2A中所示的基材100的部分被摻雜以p型摻質。舉例來說，p型摻質可為硼或BF2 或者其組合，而n型摻質可為磷、砷或其組合。在某些實施例中，包括n型摻雜區及p型摻雜區的基材100可為n型基材或p型基材，n型基材具有形成於其中的p型摻雜區（例如，p井），p型基材具有形成於其中的n型摻雜區（例如，n井）。在某些替代實施例中，包括n型摻雜區及p型摻雜區的基材100可由下列製成：其他合適的元素半導體，例如鑽石或鍺；合適的化合物半導體，例如砷化鎵、碳化矽、砷化銦或磷化銦；或者合適的合金半導體，例如碳化矽鍺、磷化鎵砷或磷化鎵銦。
在某些實施例中，在基材100的n型摻雜區（在圖1A中示出）及p型摻雜區（在圖2A中示出）上依序形成墊層102a及罩幕層102b。墊層102a可為例如由熱氧化（thermal oxidation）製程形成的氧化矽薄膜。墊層102a可作為基材100與罩幕層102b之間的黏著層。墊層102a也可作為蝕刻罩幕層102b的蝕刻終止層。舉例來說，罩幕層102b是藉由低壓化學氣相沉積（low-pressure chemical vapor deposition，LPCVD）或電漿增強型化學氣相沉積（plasma enhanced chemical vapor deposition，PECVD）而形成的氮化矽層。罩幕層102b在後續微影（photolithography）製程期間被用作硬罩幕。接著，在罩幕層102b上形成具有預定圖案的圖案化光阻層104。
參照圖1A至圖1B以及圖2A至圖2B，依序蝕刻未被圖案化光阻層104覆蓋的罩幕層102b及墊層102a，以形成圖案化罩幕層102b’及圖案化墊層102a’，從而暴露出下面的基材100。利用圖案化罩幕層102b’、圖案化墊層102a’及圖案化光阻層104作為罩幕，將基材100圖案化以形成圖案化基材100a。蝕刻基材100被圖案化罩幕層102b’、圖案化墊層102a’及圖案化光阻層104所暴露出的部分，以形成溝渠106、形成於n型區（在圖1B中示出）中的至少一個第一半導體鰭108a及形成於p型區（在圖2B中示出）中的至少一個第二半導體鰭108b。第一半導體鰭108a是n型半導體鰭，且第二半導體鰭108b是p型半導體鰭。圖1B中所示的第一半導體鰭108a的數目以及圖2B中所示的第二半導體鰭108b的數目僅用於說明，在某些替代實施例中，根據實際設計要求，可形成兩個或更多個第一半導體鰭108a及第二半導體鰭108b。在將基材100圖案化之後，第一半導體鰭108a及第二半導體鰭108b被圖案化罩幕層102b’、圖案化墊層102a’及圖案化光阻層104覆蓋。形成於基材100的n型區（在圖1B中示出）中的兩個鄰近的溝渠106藉由第一半導體鰭108a彼此間隔開，且形成於基材100的p型區（在圖2B中示出）中的兩個鄰近的溝渠106藉由第二半導體鰭108b彼此間隔開。
第一半導體鰭108a的高度、第二半導體鰭108b的高度及溝渠106的深度介於約5 nm至約500 nm的範圍內。在形成第一半導體鰭108a、第二半導體鰭108b及溝渠106之後，接著移除圖案化光阻層104。在一個實施例中，可進行清洗（cleaning）製程來移除圖案化基材100a的原生氧化物。可利用經稀釋的氫氟（diluted hydrofluoric，DHF）酸或其他合適的清洗溶液來進行清洗製程。
參照圖1B至圖1C及圖2B至圖2C，在圖案化基材100a之上形成絕緣材料110，以覆蓋形成於n型區（在圖1C中示出）中的第一半導體鰭108a及形成於p型區（在圖2C中示出）中的第二半導體鰭108b。此外，絕緣材料110填充溝渠106。除第一半導體鰭108a及第二半導體鰭108b之外，絕緣材料110進一步覆蓋圖案化墊層102a’及圖案化罩幕層102b’。舉例來說，絕緣材料110包括氧化矽、氮化矽、氮氧化矽、旋塗（spin-on）介電材料或低介電常數的介電材料。可藉由高密度電漿化學氣相沉積（high-density-plasma chemical vapor deposition，HDP-CVD）、次大氣壓化學氣相沉積（sub-atmospheric CVD，SACVD）或旋塗來形成絕緣材料110。
參照圖1C至圖1D及圖2C至圖2D，舉例來說，進行化學機械研磨製程來移除部分的絕緣材料110、圖案化罩幕層102b’及圖案化墊層102a’，直至暴露出第一半導體鰭108a的頂表面T1及第二半導體鰭108b的頂表面T2為止。如圖1D及圖2D中所示，在對絕緣材料110進行研磨之後，形成經研磨的絕緣材料110’，且經研磨的絕緣材料110’的頂表面T3與第一半導體鰭108a的頂表面T1及第二半導體鰭108b的頂表面T2實質上共平面。
參照圖1D至圖1E及圖2D至圖2E，藉由蝕刻製程局部地移除經研磨的絕緣材料110’，進而在圖案化基材100a上形成絕緣體110a，且每一絕緣體110a對應地位於其中一個溝渠106中。在某些實施例中，蝕刻製程可為使用氫氟酸（hydrofluoric acid，HF）的濕蝕刻（wet etching）製程或乾蝕刻（dry etching）製程。絕緣體110a的頂表面T4低於第一半導體鰭108a的頂表面T1及第二半導體鰭108b的頂表面T2。換句話說，第一半導體鰭108a及第二半導體鰭108b從絕緣體110a的頂表面T4突出，且因此暴露出第一半導體鰭108a的側壁SW1及第二半導體鰭108b的側壁SW2。
參照圖1E至圖1F及圖2E至圖2F，在形成絕緣體110a之後，形成閘極介電層112以共形地覆蓋絕緣體110a的頂表面T4、第一半導體鰭108a的頂表面T1、第二半導體鰭108b的頂表面T2、第一半導體鰭108a的側壁SW1及第二半導體鰭108b的側壁SW2。在某些實施例中，閘極介電層112可包含氧化矽、氮化矽、氮氧化矽或高介電常數的介電質。高介電常數的介電質包括金屬氧化物。用於高介電常數的介電質的金屬氧化物的實例包括Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu的氧化物及/或其混合物。在一個實施例中，閘極介電層112是厚度在約0.2 nm至50 nm範圍內的高介電常數的介電層。可藉由例如原子層沉積（atomic layer deposition，ALD）、化學氣相沉積（chemical vapor deposition，CVD）、物理氣相沉積（physical vapor deposition，PVD）、熱氧化或紫外臭氧氧化（UV-ozone oxidation）等合適的製程來形成閘極介電層112。
參照圖1F至圖1G及圖2F至圖2G，在閘極介電層112上形成至少一個第一擬閘極條114a及至少一個第二擬閘極條114b，其中第一擬閘極條114a局部地覆蓋第一半導體鰭108a，而第二擬閘極條114b局部地覆蓋第二半導體鰭108b。第一擬閘極條114a及第二擬閘極條114b的長度方向D1不同於第一半導體鰭108a及第二半導體鰭108b的長度方向D2。在某些實施例中，第一擬閘極條114a及第二擬閘極條114b的長度方向D1垂直於第一半導體鰭108a及第二半導體鰭108b的長度方向D2。圖1G及圖2G中所示的第一擬閘極條114a及第二擬閘極條114b的數目僅用於說明，在某些替代實施例中，可根據實際設計要求形成更多的擬閘極條。第一擬閘極條114a及第二擬閘極條114b包括含矽材料，例如多晶矽、非晶矽或其組合。
如圖1G及圖2G中所示，在形成第一擬閘極條114a及第二擬閘極條114b之後，分別在第一擬閘極條114a的側壁上及第二擬閘極條114b的側壁上形成一對第一間隔壁116a及一對第二間隔壁116b。如圖1G及圖2G中所示，第一間隔壁116a及第二間隔壁116b形成於閘極介電層112上，且沿第一擬閘極條114a的側壁及第二擬閘極條114b的側壁延伸。第一間隔壁116a及第二間隔壁116b是由例如氮化矽或SiCON等介電材料而形成。第一間隔壁116a及第二間隔壁116b可包括單層式結構或多層式結構。由於第一間隔壁116a被第一擬閘極條114a間隔開，因此第一間隔壁116a之間的間隙實質上等於第一擬閘極條114a的寬度。相似地，由於第二間隔壁116b被第二擬閘極條114b間隔開，因此第二間隔壁116b之間的間隙實質上等於第二擬閘極條114b的寬度。
參照圖1H及圖2H，形成圖案化介電層118，以覆蓋未被第一擬閘極條114a、第二擬閘極條114b、第一間隔壁116a以及第二間隔壁116b覆蓋的閘極介電層112。圖案化介電層118的頂表面與第一擬閘極條114a的頂表面及第二擬閘極條114b的頂表面實質上共平面。在某些實施例中，在形成圖案化介電層118之前，可提前進行某些製程（例如，閘極介電層112的圖案化製程、半導體鰭凹陷（fin-recessing）製程、對半導體鰭進行的應變源極/汲極磊晶製程、矽化（silicidation）製程等）。不再對上述的選擇性製程予以贅述。
參照圖1H至圖1I，移除第一擬閘極條114a及第二擬閘極條114b。在某些實施例中，例如藉由蝕刻製程來移除第一擬閘極條114a及第二擬閘極條114b。藉由適當地選擇蝕刻劑，第一擬閘極條114a及第二擬閘極條114b被移除，同時不會對第一間隔壁116a及第二間隔壁116b、圖案化介電層118以及閘極介電層112造成顯著損壞。在移除第一擬閘極條114a及第二擬閘極條114b之後，在第一間隔壁116a之間形成第一空腔C1，且在第二間隔壁116b之間形成第二空腔C2。換句話說，閘極介電層112會被第一空腔C1及第二空腔C2局部地暴露出。
參照圖1I至圖1J及圖2I至圖2J，在形成第一空腔C1及第二空腔C2之後，在第一空腔C1中形成第一金屬閘極120以使第一金屬閘極120填充第一空腔C1，並且在第二空腔C2中形成第二金屬閘極122以使第二金屬閘極122填充第二空腔C2。第一金屬閘極120局部地覆蓋第一半導體鰭108a，而第二金屬閘極122局部地覆蓋第二半導體鰭108b。第一金屬閘極120的功函數小於第二金屬閘極122的功函數。第一金屬閘極120包含配置於閘極介電層112上的第一功函數金屬120a及嵌於第一功函數金屬120a中的第一主金屬120b。第二金屬閘極122包含配置於閘極介電層112上的第二功函數金屬122a及嵌於第二功函數金屬122a中的第二主金屬122b。
在某些實施例中，可藉由以下步驟形成第一金屬閘極120：依序沉積第一功函數金屬層及第一主金屬層；對位於第一空腔C1外部的第一功函數金屬層及第一主金屬層進行研磨；以及藉由蝕刻製程局部地移除第一空腔C1中的第一功函數金屬層及第一主金屬層，以形成第一金屬閘極120及位於第一間隔壁116a之間的第一閘極凹陷GR1。舉例來說，藉由Ar、O2 、N2 、He、SO2 、Cl2 、SiCl4 、SF6 、BCl3 、NF3 、HBr、CH4 、CF4 、CHF3 、CH2 F2 、CH3 F、C4 F8 、Cx Hy Fz （x＞0，y＞0，z＞0）或其組合對第一功函數金屬層及第一主金屬層進行回蝕（back-etch）。如圖1J中所示，由於蝕刻選擇性，與第一主金屬層相比，對第一功函數金屬層的蝕刻更為有效率，所以第一主金屬120b會從第一功函數金屬120a的頂表面突出。
相似地，可藉由以下步驟形成第二金屬閘極122：依序沉積第二功函數金屬層及第二主金屬層；對位於第二空腔C2外部的第二功函數金屬層及第二主金屬層進行研磨；以及藉由另一蝕刻製程局部地移除第二空腔C2中的第二功函數金屬層及第二主金屬層，以形成第二金屬閘極122及位於第二間隔壁116b之間的第二閘極凹陷GR2。舉例來說，藉由Ar、O2 、N2 、He、SO2 、Cl2 、SiCl4 、SF6 、BCl3 、NF3 、HBr、CH4 、CF4 、CHF3 、CH2 F2 、CH3 F、C4 F8 、Cx Hy Fz （x＞0，y＞0，z＞0）或其組合對第二功函數金屬層及第二主金屬層進行回蝕。如圖2J中所示，由於蝕刻選擇性，與第二主金屬層相比，對第二功函數金屬層的蝕刻更為有效率效，所以第二主金屬122b會從第二功函數金屬122a的頂表面突出。
應注意，為了實現具有低且對稱的臨界電壓（Vth）的n型鰭型場效電晶體及p型鰭型場效電晶體，第二功函數金屬122a比第一功函數金屬120a厚，且第二主金屬122b比第一主金屬120b薄。由於第二功函數金屬122a比第一主金屬120a厚，因而第二空腔C2中用於形成第二主金屬122b的空間小於第一空腔C1中用於形成第一主金屬120b的空間。因此，第一主金屬120b的寬度大於第二主金屬122b的寬度。
如圖1J及圖2J中所示，由於與第一功函數金屬120a相比，蝕刻製程對第二功函數金屬122a的蝕刻更為有效率，因此第二閘極凹陷GR2的最大深度大於第一閘極凹陷GR1的最大深度。
在某些實施例中，第一金屬閘極120的第一主金屬120b及第二金屬閘極122的第二主金屬122b可由相同的材料製成且具有相同的功函數；並且第一功函數金屬120a的功函數可小於第二功函數金屬122a的功函數。舉例來說，第一功函數金屬120a的功函數可小於第一主金屬120b的功函數，而第二功函數金屬122a的功函數可大於第二主金屬122b的功函數。在某些實施例中，具有較低的功函數（例如，4eV）的第一功函數金屬120a可包括鉭（Ta）、氮化鉭（TaN）、氮化鈦（TiN）或其組合，而具有較高的功函數（例如，5.5eV）的第二功函數金屬122a可包括鉭（Ta）、氮化鉭（TaN）、氮化鈦（TiN）或其組合；並且第一主金屬120b及第二主金屬122b包括鎢（W）等。舉例來說，第一主金屬120b及第二主金屬122b的功函數可為4.5eV。
參照圖1J至圖1K及圖2J至圖2K，在形成位於第一間隔壁116a之間的第一金屬閘極120及位於第二間隔壁116b之間的第二金屬閘極122之後，分別在第一閘極凹陷GR1及第二閘極凹陷GR2中形成第一介電頂蓋124a及第二介電頂蓋124b。第一介電頂蓋124a覆蓋第一金屬閘極120的頂表面，且第二介電頂蓋124b覆蓋第二金屬閘極122的頂表面。換句話說，第一主金屬120b嵌於第一功函數金屬120a及第一介電頂蓋124a中，而第二主金屬122b嵌於第二功函數金屬122a及第二介電頂蓋124b中。如圖1K及圖2K中所示，第一介電頂蓋124a的最大厚度TH1小於第二介電頂蓋124b的最大厚度TH2。
在第一閘極凹陷GR1中形成第一介電頂蓋124a之後，便已在閘極介電層112上形成包括第一金屬閘極120及第一介電頂蓋124a的第一閘極結構，其中第一主金屬120b延伸至且嵌於第一介電頂蓋124a中。在第二閘極凹陷GR2中形成第二介電頂蓋124b之後，便已在閘極介電層112上形成包括第二金屬閘極122及第二介電頂蓋124b的第二閘極結構，其中第二主金屬122b延伸至且嵌於第二介電頂蓋124b中。第一閘極結構與第二閘極結構具有相同的總厚度。在某些實施例中，覆蓋第一金屬閘極的側壁及第一介電頂蓋124a的側壁的一對第一間隔壁116a可被視作第一閘極結構的一部分，且覆蓋第二金屬閘極的側壁及第二介電頂蓋124b的側壁的一對第二間隔壁116b可被視作第二閘極結構的一部分。
在包括至少一個n型鰭型場效電晶體及至少一個p型鰭型場效電晶體的上述半導體裝置中，金屬閘極回蝕（etch back）製程的製程裕度(process window)得到放大。因此，鰭型場效電晶體的良率及可靠性得到增強。
根據本發明的某些實施例，提供一種半導體裝置，所述半導體裝置包括基材、多個絕緣體、閘極介電層、第一閘極結構及第二閘極結構。所述基材包括多個溝渠、位於所述溝渠之間的第一半導體鰭及位於所述溝渠之間的第二半導體鰭。所述絕緣體位於所述溝渠中。所述閘極介電層覆蓋所述絕緣體、所述第一半導體鰭及所述第二半導體鰭。所述第一閘極結構配置於所述閘極介電層上並局部地覆蓋所述第一半導體鰭。所述第一閘極結構包括第一金屬閘極及覆蓋所述第一金屬閘極的第一頂表面的第一介電頂蓋。所述第二閘極結構配置於所述閘極介電層上並局部地覆蓋所述第二半導體鰭。所述第二閘極結構包括第二金屬閘極及覆蓋所述第二金屬閘極的第二頂表面的第二介電頂蓋。所述第一金屬閘極的功函數小於所述第二金屬閘極的功函數，且所述第一介電頂蓋的厚度小於所述第二介電頂蓋的厚度。
在所述的半導體裝置中，所述第一半導體鰭是n型摻雜半導體鰭，且所述第二半導體鰭是p型摻雜半導體鰭。
在所述的半導體裝置中，所述第一閘極結構的厚度等於所述第二閘極結構的厚度。
在所述的半導體裝置中，所述第一閘極結構進一步包括覆蓋所述第一金屬閘極的側壁及所述第一介電頂蓋的側壁的一對第一間隔壁，且所述第二閘極結構進一步包括覆蓋所述第二金屬閘極的側壁及所述第二介電頂蓋的側壁的一對第二間隔壁。
在所述的半導體裝置中，所述第一金屬閘極包含配置於所述閘極介電層上的第一功函數金屬及嵌於所述第一功函數金屬中的第一主金屬，所述第二金屬閘極包含配置於所述閘極介電層上的第二功函數金屬及嵌於所述第二功函數金屬中的第二主金屬，且所述第一功函數金屬的功函數小於所述第二功函數金屬的功函數。
在所述的半導體裝置中，所述第一主金屬的功函數等於所述第二主金屬的功函數。
在所述的半導體裝置中，所述第一主金屬延伸至所述第一介電頂蓋中，且所述第二主金屬延伸至所述第二介電頂蓋中。
在所述的半導體裝置中，所述第一主金屬的寬度大於所述第二主金屬的寬度。
根據本發明的替代實施例，提供一種半導體裝置，所述半導體裝置包括基材、多個絕緣體、閘極介電層、第一閘極結構及第二閘極結構。所述基材包括多個溝渠、位於所述溝渠之間的第一半導體鰭及位於所述溝渠之間的第二半導體鰭。所述絕緣體位於所述溝渠中。所述閘極介電層覆蓋所述絕緣體、所述第一半導體鰭及所述第二半導體鰭。所述第一閘極結構配置於所述閘極介電層上並局部地覆蓋所述第一半導體鰭。所述第一閘極結構包括一對第一間隔壁、第一金屬閘極及第一介電頂蓋，其中所述第一金屬閘極配置於所述一對第一間隔壁之間，位於所述一對第一間隔壁之間的第一閘極凹陷形成於所述第一金屬閘極上方，且所述第一介電頂蓋填充所述第一閘極凹陷。所述第二閘極結構配置於所述閘極介電層上並局部地覆蓋所述第二半導體鰭。所述第二閘極結構包括一對第二間隔壁、第二金屬閘極及第二介電頂蓋，其中所述第二金屬閘極配置於所述一對第二間隔壁之間，位於所述一對第二間隔壁之間的第二閘極凹陷形成於所述第二金屬閘極上方，且所述第二介電頂蓋填充所述第二閘極凹陷。所述第一金屬閘極的功函數小於所述第二金屬閘極的功函數，且所述第一介電頂蓋的厚度小於所述第二介電頂蓋的厚度。
在所述的半導體裝置中，所述第一半導體鰭是n型摻雜半導體鰭，且所述第二半導體鰭是p型摻雜半導體鰭。
在所述的半導體裝置中，所述第一閘極結構的厚度等於所述第二閘極結構的厚度。
在所述的半導體裝置中，所述第一金屬閘極包含配置於所述閘極介電層上的第一功函數金屬及嵌於所述第一功函數金屬中的第一主金屬，所述第二金屬閘極包含配置於所述閘極介電層上的第二功函數金屬及嵌於所述第二功函數金屬中的第二主金屬，且所述第一功函數金屬的功函數小於所述第二功函數金屬的功函數。
在所述的半導體裝置中，所述第一主金屬的功函數等於所述第二主金屬的功函數。
在所述的半導體裝置中，所述第一主金屬延伸至所述第一介電頂蓋中且所述第二主金屬延伸至所述第二介電頂蓋中。
在所述的半導體裝置中，所述第一主金屬的寬度大於所述第二主金屬的寬度。
在所述的半導體裝置中，所述第一閘極凹陷的深度小於所述第二閘極凹陷的深度。
根據本發明的又一些替代實施例，提供一種鰭型場效電晶體，所述鰭型場效電晶體包括基材、多個絕緣體、閘極介電層、第一閘極結構及第二閘極結構。所述基材包括多個溝渠、位於所述溝渠之間的第一半導體鰭及位於所述溝渠之間的第二半導體鰭。所述絕緣體位於所述溝渠中。所述閘極介電層覆蓋所述絕緣體、所述第一半導體鰭及所述第二半導體鰭。所述第一閘極結構配置於所述閘極介電層上並局部地覆蓋所述第一半導體鰭。所述第一閘極結構包含配置於所述閘極介電層上的第一功函數金屬、第一主金屬及第一介電頂蓋，其中所述第一主金屬嵌於所述第一功函數金屬及所述第一介電頂蓋中。所述第二閘極結構配置於所述閘極介電層上並局部地覆蓋所述第二半導體鰭。所述第二閘極結構包含配置於所述閘極介電層上的第二功函數金屬、第二主金屬及第二介電頂蓋，其中所述第二主金屬嵌於所述第二功函數金屬及所述第二介電頂蓋中。所述第一功函數金屬的功函數小於所述第二功函數金屬的功函數，且所述第一介電頂蓋的厚度小於所述第二介電頂蓋的厚度。
在所述的半導體裝置中，所述第一半導體鰭是n型摻雜半導體鰭，且所述第二半導體鰭是p型摻雜半導體鰭。
在所述的半導體裝置中，所述第一主金屬的功函數等於所述第二主金屬的功函數。
在所述的半導體裝置中，所述第一主金屬的寬度大於所述第二主金屬的寬度。
前文概述數個實施例的特徵，使得熟習此項技術者可較佳地理解本揭露內容的態樣。熟習此項技術者應理解，其可易於使用本揭露內容作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不脫離本揭露內容的精神及範疇，且其可在不脫離本揭露內容的精神及範疇的情況下在本文中進行各種改變、替代以及更改。
100‧‧‧基材 100a‧‧‧圖案化基材 102a‧‧‧墊層 102a’‧‧‧圖案化墊層 102b‧‧‧罩幕層 102b’‧‧‧圖案化罩幕層 104‧‧‧圖案化光阻層 106‧‧‧溝渠 108a‧‧‧第一半導體鰭 108b‧‧‧第二半導體鰭 110‧‧‧絕緣材料 110’‧‧‧經研磨的絕緣材料 110a‧‧‧絕緣體 112‧‧‧閘極介電層 114a‧‧‧第一擬閘極條 114b‧‧‧第二擬閘極條 116a‧‧‧第一間隔壁 116b‧‧‧第二間隔壁 118‧‧‧圖案化介電層 120‧‧‧第一金屬閘極 120a‧‧‧第一功函數金屬 120b‧‧‧第一主金屬 122‧‧‧第二金屬閘極 122a‧‧‧第二功函數金屬 122b‧‧‧第二主金屬 124a‧‧‧第一介電頂蓋 124b‧‧‧第二介電頂蓋 C1‧‧‧第一空腔 C2‧‧‧第二空腔 D1、D2‧‧‧長度方向 GR1‧‧‧第一閘極凹陷 GR2‧‧‧第二閘極凹陷 SW1、SW2‧‧‧側壁 T1、T2、T3、T4‧‧‧頂表面 TH1、TH2‧‧‧最大厚度
當結合附圖閱讀時，自以下實施方式最好地理解本揭露內容的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，為論述清楚起見，可任意增大或減小各種特徵的尺寸。 圖1A至圖1K是根據某些實施例的半導體裝置的n型鰭型場效電晶體的製作方法的立體圖。 圖2A至圖2K是根據某些實施例的半導體裝置的p型鰭型場效電晶體的製作方法的立體圖。
100a‧‧‧圖案化基材
108b‧‧‧第二半導體鰭
110a‧‧‧絕緣體
112‧‧‧閘極介電層
116b‧‧‧第二間隔壁
118‧‧‧圖案化介電層
122‧‧‧第二金屬閘極
122a‧‧‧第二功函數金屬
122b‧‧‧第二主金屬
124b‧‧‧第二介電頂蓋
D1、D2‧‧‧長度方向
TH2‧‧‧最大厚度

Claims (10)

  1. 一種半導體裝置，包括：基材，包括多個溝渠、位於所述溝渠之間的第一半導體鰭及位於所述溝渠之間的第二半導體鰭；多個絕緣體，位於所述溝渠中；閘極介電層，覆蓋所述絕緣體、所述第一半導體鰭及所述第二半導體鰭；第一閘極結構，配置於所述閘極介電層上並局部地覆蓋所述第一半導體鰭，所述第一閘極結構包括一對第一間隔壁、第一金屬閘極及覆蓋所述第一金屬閘極的第一頂表面的第一介電頂蓋，其中所述第一介電頂蓋配置於所述一對第一間隔壁之間，且所述第一金屬閘極包括延伸至第一介電頂蓋中的第一突出部分；以及第二閘極結構，配置於所述閘極介電層上並局部地覆蓋所述第二半導體鰭，所述第二閘極結構包括一對第二間隔壁、第二金屬閘極及覆蓋所述第二金屬閘極的第二頂表面的第二介電頂蓋，其中所述第二介電頂蓋配置於所述一對第二間隔壁之間，且所述第二金屬閘極包括延伸至第二介電頂蓋中的第二突出部分，其中所述第一金屬閘極的功函數小於所述第二金屬閘極的功函數，且所述第一介電頂蓋的厚度小於所述第二介電頂蓋的厚度。
  2. 如申請專利範圍第1項所述之半導體裝置，其中所述第一金屬閘極包含配置於所述閘極介電層上的第一功函數金屬及嵌於所述第一功函數金屬中的第一主金屬，所述第二金屬閘極包含配置於所述閘極介電層上的第二功函數金屬及嵌於所述第二功函數金屬中的第二主金屬，且所述第一功函數金屬的功函數小於所 述第二功函數金屬的功函數。
  3. 如申請專利範圍第2項所述之半導體裝置，其中所述第一主金屬延伸至所述第一介電頂蓋中，且所述第二主金屬延伸至所述第二介電頂蓋中。
  4. 一種半導體裝置，包括：基材，包括多個溝渠、位於所述溝渠之間的第一半導體鰭及位於所述溝渠之間的第二半導體鰭；多個絕緣體，位於所述溝渠中；閘極介電層，覆蓋所述絕緣體、所述第一半導體鰭及所述第二半導體鰭；第一閘極結構，配置於所述閘極介電層上並局部地覆蓋所述第一半導體鰭，所述第一閘極結構包括一對第一間隔壁、第一金屬閘極及第一介電頂蓋，其中所述第一金屬閘極配置於所述一對第一間隔壁之間，位於所述一對第一間隔壁之間的第一閘極凹陷形成於所述第一金屬閘極上方，且所述第一介電頂蓋填充所述第一閘極凹陷，所述第一介電頂蓋配置於所述一對第一間隔壁之間，且所述第一金屬閘極包括延伸至第一介電頂蓋中的第一突出部分；以及第二閘極結構，配置於所述閘極介電層上並局部地覆蓋所述第二半導體鰭，所述第二閘極結構包括一對第二間隔壁、第二金屬閘極及第二介電頂蓋，其中所述第二金屬閘極配置於所述一對第二間隔壁之間，位於所述一對第二間隔壁之間的第二閘極凹陷形成於所述第二金屬閘極上方，且所述第二介電頂蓋填充所述第二閘極凹陷，所述第二介電頂蓋配置於所述一對第二間隔壁 之間，且所述第二金屬閘極包括延伸至第二介電頂蓋中的第二突出部分，其中所述第一金屬閘極的功函數小於所述第二金屬閘極的功函數。
  5. 如申請專利範圍第4項所述之半導體裝置，其中所述第一金屬閘極包含配置於所述閘極介電層上的第一功函數金屬及嵌於所述第一功函數金屬中的第一主金屬，所述第二金屬閘極包含配置於所述閘極介電層上的第二功函數金屬及嵌於所述第二功函數金屬中的第二主金屬，且所述第一功函數金屬的功函數小於所述第二功函數金屬的功函數。
  6. 如申請專利範圍第5項所述之半導體裝置，其中所述第一主金屬延伸至所述第一介電頂蓋中且所述第二主金屬延伸至所述第二介電頂蓋中。
  7. 如申請專利範圍第5項所述之半導體裝置，其中所述第一主金屬的寬度大於所述第二主金屬的寬度。
  8. 如申請專利範圍第4項所述之半導體裝置，其中所述第一閘極凹陷的深度小於所述第二閘極凹陷的深度。
  9. 一種半導體裝置，包括：基材，包括多個溝渠、位於所述溝渠之間的第一半導體鰭及位於所述溝渠之間的第二半導體鰭；多個絕緣體，位於所述溝渠中；閘極介電層，覆蓋所述絕緣體、所述第一半導體鰭及所述第二半導體鰭；第一閘極結構，配置於所述閘極介電層上並局部地覆蓋 所述第一半導體鰭，所述第一閘極結構包含一對第一間隔壁以及配置於所述閘極介電層上的第一功函數金屬、第一主金屬及第一介電頂蓋，其中所述第一主金屬嵌於所述第一功函數金屬及所述第一介電頂蓋中，所述第一主金屬包括延伸至第一介電頂蓋中的第一突出部分，且所述第一突出部分配置於所述一對第一間隔壁之間；以及第二閘極結構，配置於所述閘極介電層上並局部地覆蓋所述第二半導體鰭，所述第二閘極結構包含一對第二間隔壁以及配置於所述閘極介電層上的第二功函數金屬、第二主金屬及第二介電頂蓋，其中所述第二主金屬嵌於所述第二功函數金屬及所述第二介電頂蓋中，所述第一功函數金屬的功函數小於所述第二功函數金屬的功函數，所述第二主金屬包括延伸至第二介電頂蓋中的第二突出部分，且所述第二突出部分配置於所述一對第二間隔壁之間。
  10. 如申請專利範圍第9項所述之半導體裝置，其中所述第一主金屬的寬度大於所述第二主金屬的寬度。
TW105142745A 2016-03-07 2016-12-22 半導體裝置 TWI748974B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/062,224 2016-03-07
US15/062,224 US9716093B1 (en) 2016-03-07 2016-03-07 Semiconductor device

Publications (2)

Publication Number Publication Date
TW201732898A TW201732898A (zh) 2017-09-16
TWI748974B true TWI748974B (zh) 2021-12-11

Family

ID=59350375

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105142745A TWI748974B (zh) 2016-03-07 2016-12-22 半導體裝置

Country Status (3)

Country Link
US (1) US9716093B1 (zh)
CN (1) CN107170824B (zh)
TW (1) TWI748974B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622306B2 (en) * 2018-03-26 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure in semiconductor devices
KR102553778B1 (ko) * 2018-05-23 2023-07-10 삼성전자주식회사 반도체 소자

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI317552B (en) * 2006-10-25 2009-11-21 Promos Technologies Inc Semiconductor device having fin structure gate channel and its manufacturing method and use
US20130328111A1 (en) * 2012-06-08 2013-12-12 International Business Machine Corporations Recessing and capping of gate structures with varying metal compositions
TWI487091B (zh) * 2011-07-29 2015-06-01 Synopsys Inc Ｎ－通道及Ｐ－通道ＦｉｎＦＥＴ元件架構
US9048219B2 (en) * 2013-07-15 2015-06-02 Samsung Electronics Co., Ltd. High integration semiconductor device and method for fabricating the same
TWI497722B (zh) * 2013-03-12 2015-08-21 Taiwan Semiconductor Mfg Co Ltd 具有底切之半導體帶及其製造方法
CN104934770A (zh) * 2014-03-21 2015-09-23 富泰华工业（深圳）有限公司 电子卡连接器
US20150270177A1 (en) * 2014-03-19 2015-09-24 Wei-Hsiung Tseng Semiconductor device and method for fabricating the same
TWI512802B (zh) * 2012-09-27 2015-12-11 Intel Corp 具有含低帶隙包覆層之通道區的非平面半導體裝置
TWI520188B (zh) * 2012-01-31 2016-02-01 聯華電子股份有限公司 半導體結構及其製程
TWI523114B (zh) * 2011-08-12 2016-02-21 聯華電子股份有限公司 鰭狀電晶體與其製作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723192B2 (en) * 2008-03-14 2010-05-25 Advanced Micro Devices, Inc. Integrated circuit long and short channel metal gate devices and method of manufacture
US8436404B2 (en) * 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
CN103187255B (zh) * 2011-12-29 2015-12-16 中芯国际集成电路制造(上海)有限公司 高k金属栅电极的制作方法及其高k金属栅结构
US8896030B2 (en) * 2012-09-07 2014-11-25 Intel Corporation Integrated circuits with selective gate electrode recess
US8835244B2 (en) * 2013-02-21 2014-09-16 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits having metal gate electrodes
US9029920B2 (en) * 2013-06-04 2015-05-12 Globalfoundries Inc. Semiconductor devices and methods of fabrication with reduced gate and contact resistances
US9331072B2 (en) * 2014-01-28 2016-05-03 Samsung Electronics Co., Ltd. Integrated circuit devices having air-gap spacers defined by conductive patterns and methods of manufacturing the same
US9306023B2 (en) * 2014-02-06 2016-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with gate stacks and method of manufacturing the same
US9324820B1 (en) * 2014-10-28 2016-04-26 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming semiconductor structure with metallic layer over source/drain structure

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI317552B (en) * 2006-10-25 2009-11-21 Promos Technologies Inc Semiconductor device having fin structure gate channel and its manufacturing method and use
TWI487091B (zh) * 2011-07-29 2015-06-01 Synopsys Inc Ｎ－通道及Ｐ－通道ＦｉｎＦＥＴ元件架構
TWI523114B (zh) * 2011-08-12 2016-02-21 聯華電子股份有限公司 鰭狀電晶體與其製作方法
TWI520188B (zh) * 2012-01-31 2016-02-01 聯華電子股份有限公司 半導體結構及其製程
US20130328111A1 (en) * 2012-06-08 2013-12-12 International Business Machine Corporations Recessing and capping of gate structures with varying metal compositions
TWI512802B (zh) * 2012-09-27 2015-12-11 Intel Corp 具有含低帶隙包覆層之通道區的非平面半導體裝置
TWI497722B (zh) * 2013-03-12 2015-08-21 Taiwan Semiconductor Mfg Co Ltd 具有底切之半導體帶及其製造方法
US9048219B2 (en) * 2013-07-15 2015-06-02 Samsung Electronics Co., Ltd. High integration semiconductor device and method for fabricating the same
US20150270177A1 (en) * 2014-03-19 2015-09-24 Wei-Hsiung Tseng Semiconductor device and method for fabricating the same
CN104934770A (zh) * 2014-03-21 2015-09-23 富泰华工业（深圳）有限公司 电子卡连接器

Also Published As

Publication number Publication date
US9716093B1 (en) 2017-07-25
CN107170824B (zh) 2022-08-30
CN107170824A (zh) 2017-09-15
TW201732898A (zh) 2017-09-16

Similar Documents

Publication Publication Date Title
US10622353B2 (en) Semiconductor device
TWI711086B (zh) 用於製造鰭狀場效電晶體的方法、半導體裝置及用於製造其的方法
US10580704B2 (en) Semiconductor devices with sidewall spacers of equal thickness
TWI624875B (zh) 鰭式場效應電晶體及其製造方法
US10727132B2 (en) Fin field effect transistor, semiconductor device and method for fabricating the same
US10872968B2 (en) Semiconductor device
TWI723103B (zh) 鰭型場效電晶體
TWI717405B (zh) 鰭狀場效電晶體以及半導體結構
US9704752B1 (en) Fin field effect transistor and method for fabricating the same
CN107026125B (zh) 半导体器件及半导体器件的制造方法
TWI748974B (zh) 半導體裝置
US10158023B2 (en) Fabricating method of fin field effect transistor