TWI748902B - 用於無縫精確時間協定的控制方法以及時間感知橋接裝置 - Google Patents

用於無縫精確時間協定的控制方法以及時間感知橋接裝置 Download PDF

Info

Publication number
TWI748902B
TWI748902B TW110110748A TW110110748A TWI748902B TW I748902 B TWI748902 B TW I748902B TW 110110748 A TW110110748 A TW 110110748A TW 110110748 A TW110110748 A TW 110110748A TW I748902 B TWI748902 B TW I748902B
Authority
TW
Taiwan
Prior art keywords
time
control signal
signal source
aware
bridge device
Prior art date
Application number
TW110110748A
Other languages
English (en)
Other versions
TW202145770A (zh
Inventor
林詠焜
洪崇耕
吳彥良
鄭凱文
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to US17/308,976 priority Critical patent/US11546073B2/en
Priority to DE102021112888.9A priority patent/DE102021112888A1/de
Application granted granted Critical
Publication of TW202145770A publication Critical patent/TW202145770A/zh
Publication of TWI748902B publication Critical patent/TWI748902B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本發明提供一種用於無縫精確時間協定的控制方法以及時間感知橋接裝置，其中該控制方法可包含：利用一時間感知橋接裝置將一第一控制訊號源預配置為一主要控制訊號源，並且將一第二控制訊號源預配置為一備用控制訊號源；利用該時間感知橋接裝置判斷來自該主要控制訊號源的一或多個封包是否符合至少一預定規則，以產生一判斷結果；以及依據該判斷結果選擇性地將該第二控制訊號源配置為該主要控制訊號源。

Description

用於無縫精確時間協定的控制方法以及時間感知橋接裝置
本發明是關於精確時間協定(precision time protocol)，尤指一種用於無縫(seamless)精確時間協定的控制方法以及時間感知橋接裝置。
在許多被廣泛使用的系統中(例如車用電子或是工程控制系統諸如機械手臂)，其內的多個元件(例如車用喇叭、螢幕及煞車、或是機械手臂的各個元件等)之間需要同步地執行自身的工作，而這仰賴單一的訊號源提供時間資訊給大多數/全部的元件以使各個元件能在相同的時域下運作。然而，這個訊號源可能因為某些問題而無法持續地提供正確的時間資訊，例如這個訊號源的傳輸可能故障而導致無法在預定的時間點提供時間資訊、或者這個訊號源本身可能故障而導致其提供的時間資訊不正確。因此，需要一種新穎的方法，以確保上述系統內的各個元件在各種情況下均能持續地取得正確的時間資訊。
本發明之一目的在於提供一種用於無縫(seamless)精確時間協定(precision time protocol,PTP)的控制方法以及時間感知橋接裝置，以在各種情況下確保時間同步的運作能妥善地進行。
本發明一實施例提供一種用於無縫精確時間協定的控制方法，其中該控制方法可包含：利用一時間感知橋接裝置將一第一控制訊號源預配置(pre-configure)為一主要控制訊號源，並且將一第二控制訊號源預配置為一備 用控制訊號源；利用該時間感知橋接裝置判斷來自該主要控制訊號源的一或多個封包是否符合至少一預定規則，以產生一判斷結果；以及依據該判斷結果選擇性地將該第二控制訊號源配置為該主要控制訊號源。
除了上述控制方法外，本發明另一實施例提供一種用於無縫精確時間協定的時間感知橋接裝置。該時間感知橋接裝置可包含一儲存裝置以及耦接至該儲存裝置的一處理電路，其中該儲存裝置可儲存一程式碼，而該處理電路可依據該程式碼控制該時間感知橋接裝置的運作。上述運作可包含：該處理電路將一第一控制訊號源預配置為一主要控制訊號源，並且將該第二控制訊號源預配置為一備用控制訊號源；該處理電路判斷來自該主要控制訊號源的一或多個封包是否符合至少一預定規則，以產生一判斷結果；以及該處理電路依據該判斷結果選擇性地將該第二控制訊號源配置為該主要控制訊號源。
本發明所提供的控制方法以及時間感知橋接裝置預先定義了一開始的主要控制訊號源及其備用控制訊號源，使得在這個主要控制訊號源操作異常時能在不進行額外的運算或是不進行複雜的運算的情況下直接切換至備用控制訊號源，以在較低或無副作用的情況下確保整體系統妥善地進行時間同步運作。
GMA,GMB:主時鐘
100:時間感知橋接裝置
120:終端裝置
200:時間感知橋接裝置
210:唯讀記憶體
210P:程式碼
220:處理電路
300:時間感知橋接裝置
310:選擇電路
311:PTP控制電路
312,313:多工器
320:剖析器
321:無縫判斷電路
330:終端裝置
syncframe,reg,auto_sw_clk,slave0,slave1,slave2:控制訊號
S410~S430,S510~S550,S601~S618,S701~S712:步驟
第1圖為依據本發明一實施例之一時間感知橋接裝置應用於一時間感知系統的示意圖。
第2圖為依據本發明一實施例之一時間感知橋接裝置的示意圖。
第3圖為依據本發明一實施例之一時間感知橋接裝置的示意圖。
第4圖為依據本發明一實施例之一種用於無縫精確時間協定的控制方法。
第5圖為依據本發明一實施例之一控制方法的例示性工作流程。
第6圖為依據本發明一實施例之一確認同步程序的例示性工作流程。
第7圖為依據本發明一實施例之一確認跟進程序的例示性工作流程。
第1圖為依據本發明一實施例之時間感知橋接(time aware bridge)裝置100應用於一時間感知系統的示意圖。如第1圖所示，時間感知橋接裝置100可透過有線(例如但不限於纜線、乙太網路(ethernet))/無線(例如但不限於Wi-Fi、藍芽)傳輸自複數個控制訊號源接收控制訊號，例如分別自主時鐘(grandmaster)GMA及GMB接收控制訊號，其中主時鐘GMA可對應於一第一時域，而主時鐘GMB可對應於一第二時域。另外，時間感知橋裝置100可透過有線或無線傳輸將來自該複數個控制訊號源中之至少一者(例如主時鐘GMA或GMB)的控制訊號傳送至一或多個終端(endpoint)裝置諸如終端裝置120(例如一僕裝置)。
舉例來說，該複數個控制訊號源中之至少一者可為符合網路時間協定(Network Time Protocol,NTP)的訊號源，但本發明不限於此。另外，該時間感知系統可應用於一車用電子或是一工程控制系統，其中終端裝置120的例子可包含車用喇叭、螢幕及煞車、或是機械手臂的各個元件等，但本發明不限於此。凡是實施有以IEEE 802.1AS或IEEE 1588協定來運作之設備均可利用第1圖所示之時間感知橋接裝置100來進行精確時間協定的控制，尤其是可利用時間感知橋接裝置100進行該複數個控制訊號源的管理。IEEE 802.1AS協定及IEEE 1588協定的內容大致相同，兩者之間的主要差異可參照IEEE802.1AS規格說明書的章節7.5，而由於這些資訊為本發明所屬領域具通常知識者所熟知，為簡明起見在此不贅述。
在某些實施例中，當原來被使用的控制訊號源故障時(例如傳輸中 斷或異常、或是自這個控制訊號源取得的資訊異常時)，該時間感知系統可藉助於最佳主時鐘演算法(Best Master Clock Algorithm,BMCA)自該複數個控制訊號源中選擇此時能提供最佳品質的控制訊號的控制訊號源以取代上述故障的控制訊號源。為了進一步提升效率(例如減少額外需要的軟體或硬體成本、或是減少訊號源切換所需的時間)，時間感知橋接裝置100可預先將某個控制訊號源設定為上述一開始被使用的控制訊號源的備案，以使得上述一開始被使用的控制訊號源故障時，能在不需執行最佳主時鐘演算法的情況下直接切換至備用的訊號源。例如主時鐘GMB可被預配置(pre-configure)為主時鐘GMA的備用訊號源，而當自主時鐘GMA接收到的控制訊號異常時，時間感知橋接裝置100可直接以主時鐘GMB取代主時鐘GMA的工作，避免該一或多個終端裝置的同步運作受到主時鐘GMA的故障影響。
第2圖為依據本發明一實施例之時間感知橋接裝置200的示意圖，其中時間感知橋接裝置200可為第1圖所示之時間感知橋接裝置100的例子，尤其時間感知橋接裝置200可視為時間感知橋接裝置100的韌體實施方式的例子。如第2圖所示，時間感知橋接裝置200可包含一儲存裝置諸如一唯讀記憶體(read only memory,ROM)210以及耦接至唯讀記憶體210的一處理電路220，其中唯讀記憶體210可用來儲存一程式碼210P，而處理電路220可用來依據程式碼210P控制時間感知橋接裝置200的運作。
第3圖為依據本發明一實施例之時間感知橋接裝置300的示意圖，其中時間感知橋接裝置300可為第1圖的時間感知橋接裝置100的例子，尤其時間感知橋接裝置300可視為以硬體方式實施時間感知橋接裝置100的的例子。如第3圖所示，時間感知橋接裝置300可包含一選擇電路310以及一剖析器(parser)320，其中選擇電路310可包含一精確時間協定控制電路(簡稱PTP控制電路)311、以及多工器312及313，而剖析器320可包含一無縫(seamless)判斷電路321。在本 實施例中，PTP控制電路311可透過有線/無線通訊自該複數個控制訊號源接收控制訊號(例如控制訊號slave0、slave1及slave2)，並且將這些控制訊號中之至少一控制訊號(例如控制訊號slave0、slave1及slave2的其中一者、其中一部分、或全部)傳送至剖析器320。假設控制訊號syncframe所載有的時間資訊可用來指出剖析器320在執行各種運作的時間點，其中剖析器320可對控制訊號syncframe進行相關運算(在第3圖中以雲狀區塊作為簡明示意)以取得控制訊號syncframe所載有的時間資訊(標示為「同步時間」)，並且可對自PTP控制電路311接收到的控制訊號的其中一者(例如控制訊號slave0、slave1及slave2的其中一者)進行相關運算(在第3圖中以雲狀區塊作為簡明示意)以取得這個控制訊號所載有的時間資訊(標示為「僕(slave)時間」)，以供無縫判斷電路321依據該同步時間以及該僕時間產生至少一判斷結果諸如訊號sm_hit1及sm_hit2所載有的判斷結果至PTP控制電路311。PTP控制電路311可對訊號sm_hit1及sm_hit2進行相關運算(在第3圖中以雲狀區塊作為簡明示意)以產生一自動選擇訊號至多工器312。在本實施例中，多工器312可依據一模式控制訊號auto_sw_clk來決定是否開啟時間感知橋接裝置300的自動切換功能，例如，當模式控制訊號auto_sw_clk的邏輯值為0，多工器312會輸出手動控制訊號reg，而多工器313會依據手動控制訊號reg選擇控制訊號slave0、slave1及slave2的其中一者以輸出至終端裝置330供進行時間同步(即自動切換功能被禁用(disable))；而當模式控制訊號auto_sw_clk的邏輯值為1，多工器312會輸出來自PTP控制電路311的該自動選擇訊號，而多工器313會依據該自動選擇訊號選擇控制訊號slave0、slave1及slave2的其中一者以輸出至終端裝置330供進行時間同步(即自動切換功能被啟用(enable))；但本發明不限於此。在本實施例中，終端裝置330可作為第1圖所示之終端裝置120的例子。
在本實施例中，提供控制訊號slave0的訊號源(圖中未示)可被預配 置為初始的主要控制訊號源，提供控制訊號slave1的訊號源(圖中未示)可被預配置為提供控制訊號slave0的訊號源的備用訊號源，以及提供控制訊號slave2的訊號源(圖中未示)可被預配置為提供控制訊號slave1的訊號源的備用訊號源，但本發明不限於此。
第4圖為依據本發明一實施例之一種用於無縫精確時間協定的控制方法，其中該控制方法係可應用於(applicable to)第1圖所示之時間感知橋接裝置100、第2圖所示之時間感知橋接裝置200以及第3圖所示之時間感知橋接裝置300。
在步驟410中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300中的選擇電路310)可將一第一控制訊號源(例如主時鐘GMA、或控制訊號slave0的訊號源)預配置(pre-configure)為一主要控制訊號源，並且將一第二控制訊號源(例如主時鐘GMB、或控制訊號slave1或slave2的訊號源)預配置為一備用控制訊號源。
在步驟420中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300中的剖析器310(尤指其內的無縫判斷電路321))可判斷來自該主要控制訊號源(例如，經預配置為主時鐘GMA或控制訊號slave0的訊號源)的一或多個封包是否符合至少一預定規則，以產生一判斷結果(例如第3圖所示之sm_hit1及/或sm_hit2)，其中該主要控制訊號源提供的該一或多個封包載有(carry)時間資訊以供耦接至該時間感知橋接裝置100的一或多個終端裝置120進行時間同步之用。
在步驟430中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300中的選擇電路310)可依據該判斷結果(例如第3圖所示之sm_hit1及/或sm_hit2)選擇性地將該第二控制訊號源配置為該主要控制訊號源。舉例來說，當該判斷結果指出該第一控制訊號(即前述 來自主要控制訊號源的一或多個封包)不符合該至少一預定規則，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300中的選擇電路310)可繼續將該第一控制訊號源配置為該主要控制訊號源；而當該判斷結果指出該第一控制訊號符合該至少一預定規則，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300中的選擇電路310)可在不進行最佳主時鐘演算法(Best Master Clock Algorithm,BMCA)的情況下將該第二控制訊號源配置為該主要控制訊號源，以避免因為執行最佳主時鐘演算法而耗費額外的時間成本。
在一實施例中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300中的剖析器320)可判斷時間感知橋接裝置100記錄的時間資訊(例如第3圖所示之控制訊號syncframe所載有的時間資訊)所指出的時間點與自主時鐘GMA取得的時間資訊(例如第3圖所示之控制訊號slave0、slave1及slave2的其中一者諸如slavex)所指出的時間點之間的時間差是否大於一臨界值。具體來說，當剖析器320於同步時間點syncx收到載有僕時間點slave_timex的控制訊號slavex，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300中的剖析器320)可判斷「|(syncx+Tprop)-slave_timex|>threshold_delta」的條件是否成立，其中Tprop可表示訊號傳遞時間，而threshold_delta可表示預定的一臨界值。若此條件成立，表示提供控制訊號slavex的控制訊號源發生異常。
在另一實施例中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300中的剖析器320)可於一第一時間點諸如同步時間點Synci-1自該主要控制訊號源(例如主時鐘GMA)取得該一或多個封包中的一第一封包並且於一第二時間點諸如同步時間點Synci自該主要控制訊號源(例如主時鐘GMA)取得該一或多個封包中的一第二封包，其中i可代表 一正整數。時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300中的剖析器320)可計算該第一時間點與該第二時間點之間的時間差以作為一接收時間差(例如計算「Synci-Synci-1」)，並且計算該第一封包所載有的時間資訊所指出的時間點(例如僕時間點slave_timei-1)與該第二封包所載有的時間資訊所指出的時間點(例如僕時間點slave_timei)之間的時間差以作為一時間資訊差(例如計算「slave_timei-slave_timei-1」)。因此，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300中的剖析器320)可判斷該接收時間差與該時間資訊差之間的差值是否大於一臨界值，例如判斷「|(Synci-Synci-1)-(slave_timei-slave_timei-1)|>threshold_interval」的條件是否成立。若此條件成立，表示提供控制訊號slavex的控制訊號源發生異常。
第5圖為依據本發明一實施例之一種用於無縫精確時間協定的控制方法的例示性工作流程，其中只要大致上不妨礙整體結果，一或多個步驟可在第5圖所示之流程中被新增、修改或刪除，且這些步驟並非必須完全依照第5圖所示之順序執行。
在步驟S510中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可判斷當時被配置為該主要控制訊號源的控制訊號源的參數seamlessed是否為真。若判斷結果為「是」，表示這個控制訊號源已被使用過(例如曾經被判斷為異常)，流程結束；若判斷結果為「否」，則進入步驟S520。
在步驟S520中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可判斷實體連結是否有問題。若判斷結果為「否」(表示實體連結正常)，流程進入步驟S530；若判斷結果為「是」(表示實體連結異常)，流程進入步驟S540。
在步驟S530中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可確認同步與跟進(follow-up)程序(例如確認前述的「|(syncx+Tprop)-slave_timex|>threshold_delta」及/或「|(Synci-Synci-1)-(slave_timei-slave_timei-1)|>threshold_interval」的條件是否成立)，接著流程結束。
在步驟S540中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可切換至備用主時鐘(例如自主時鐘GMA切換至主時鐘GMB)。
在步驟S550中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可將被取代的控制訊號源(例如主時鐘GMA)所對應的參數seamlessed設為真，並且流程結束。
第6圖為依據本發明一實施例之第5圖所示之步驟530中的確認同步程序的例示性工作流程，其中只要大致上不妨礙整體結果，一或多個步驟可在第6圖所示之工作流程中被新增、修改或刪除，且這些步驟並非必須完全依照第6圖所示之順序執行。
在步驟S601中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可鎖存控制訊號sync(例如第3圖所示之控制訊號syncframe)的進入時間(ingress time)SyncIngressi。
在步驟S602中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可判斷此工作流程是否為單步驟同步(1-step sync)。若判斷結果為「是」，流程進入步驟S604；若判斷結果為「否」，流程進入步驟S603。
在步驟S603中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可記錄序列辨識碼組(sequence identification set)。
在步驟S604中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可自控制訊號sync所載有封包的欄位correctionfield取得更正值CorrectionValue。
在步驟S605中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可計算參數Timei=Timesync+CorrectionValue，其中Timesync可為來自主要控制訊號源的封包所載的時間資訊。
在步驟S606中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可判斷「|Timei-SyncIngressi|>threshold_delta」的條件是否成立。若判斷結果為「是」，流程進入步驟S607；若判斷結果為「否」，流程進入步驟S612。
在步驟S607中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可判斷是否觸發中斷。若判斷結果為「是」，流程進入步驟S608；若判斷結果為「否」，流程進入步驟S609。
在步驟S608中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可向外部/內部中央處理單元(central processing unit,CPU)傳輸中斷要求(可為強制或警示性的要求，外部/內部中央處理單元可判斷是否執行中斷程序，而中斷後再恢復的操作亦不包含於本發明實施例當中)。
在步驟S609中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可判斷自動切換功能是否開啟(例如判斷「autoswitchclk=ENABLE」的條件是否成立，其中autoswitchclk可為第3圖所示之auto_sw_clk的例子)。若判斷結果為「是」，流程進入步驟S610；若判斷結果為「否」，流程結束。
在步驟S610中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可改變參考時鐘至備用時鐘switch_clockid。
在步驟S611中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可更新(例如「增加」)計數值switchCnt(標示為「switchCnt#=switchCnt+1」)。此步驟可用於計算時間感知橋接裝置100所執行的切換次數。
在步驟S612中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可判斷是否有收到第(i-1)個資料(例如，進入時間SyncIngressi-1對應的控制訊號synci-1)。若判斷結果為「是」，流程進入步驟S614；若判斷結果為「否」，流程進入步驟S613。
在步驟S613中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可設定參數wasSwitched=0(即重置參數wasSwitched的值，可視為放下旗標(Flag))，其中參數wasSwitched可為第5圖之實施例中的參數seamlessed的例子。
在步驟S614中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可計算參數SyncDiff=Synci-Synci-1。此步驟係用以計算第i個資料封包與第i-1個資料封包實際的時間資訊的差值。
在步驟S615中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可計算參數myTimeDiff=SyncIngressi-SyncIngressi-1。此步驟係用以計算時間感知橋接裝置100所鎖存的當前進入時間SyncIngressi與上一個進入時間SyncIngressi-1的時間差，反映了時間感知橋接裝置100自身的時間差。
在步驟S616中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可判斷「|SyncDiff-myTimeDiff|>threshold_interval」是否成立。若判斷結果為「是」，流程進入步驟S617；若判斷結果為「否」，流程結束。此步驟係用以判斷時間感知橋接裝置100自身的時間差與資料封包實際的時間差之間的差值是否超出一臨界區間。
在步驟S617中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可判斷參數wasSwitched是否等於1。若判斷結果為「是」，流程進入步驟S613；若判斷結果為「否」，流程進入步驟S618。
在步驟S618中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可設定參數wasSwitched=1(可視為拉起旗標)，並且流程進入步驟S607(若S609判斷為「是」，時間感知橋接裝置100將會確實切換至新的控制訊號源)。可依此類推，在下一輪的判斷時，步驟S617接續至步驟S613(因旗標未放下)會導致參數wasSwitched重置，而在又一輪的判斷時，步驟S617接續至步驟S618又會導致旗標被拉起並切換控制訊號源。
第7圖為依據本發明一實施例之第5圖所示之步驟S530中的確認跟進程序的例示性工作流程，其中只要大致上不妨礙整體結果，一或多個步驟可在第7圖所示之工作流程中被新增、修改或刪除，且這些步驟並非必須完全依照第7圖所示之順序執行。
在步驟S701中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可判斷參數SPID及SPORT是否匹配控制訊號sync。若判斷結果為「是」，流程進入步驟S702；若判斷結果為「否」，流程結束。
在步驟S702中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可自控制訊號sync所載有之封包的欄位correctionfield取得更正值CorrectionValue。
在步驟S703中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可計算參數Timei=Timesync+CorrectionValue。
在步驟S704中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可判斷「|Timei-SyncIngressi|>threshold_delta」的條件是否成立。若判斷結果為「是」，流程進入步驟S705；若判斷結果為「否」，流程結束。
在步驟S705中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可判斷參數wasSwitched是否等於1。若判斷結果為「是」，流程進入步驟S706；若判斷結果為「否」，流程進入步驟S707。
在步驟S706中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可設定wasSwitched=0(即重置參數wasSwitched的值，可視為放下旗標)。
在步驟S707中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可設定wasSwitched=1(可視為拉起旗標)。可依此類推，在下一輪的判斷時，步驟S705接續至步驟S706(因旗標未放下)會導致參數wasSwitched重置，而在又一輪的判斷時，步驟S705接續至步驟S707又會導致旗標被拉起並切換控制訊號源。
在步驟S708中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可判斷是否觸發中斷。若判斷結 果為「是」，流程進入步驟S709；若判斷結果為「否」，流程進入步驟S710。
在步驟S709中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可對外部/內部中央處理單元實施中斷程序(中斷後再恢復的操作可不包含於本發明實施例當中，可採另外的操作方式)。
在步驟S710中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可判斷自動切換功能是否開啟(例如判斷「autoswitchclk=ENABLE」的條件是否成立。若判斷結果為「是」，流程進入步驟S711；若判斷結果為「否」，流程結束。
在步驟S711中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可改變參考時鐘至另一者(例如自主時鐘GMA切換至主時鐘GMB)。
在步驟S712中，時間感知橋接裝置100(例如時間感知橋接裝置200中的處理電路220、或時間感知橋接裝置300)可更新(例如「增加」)計數值switchCnt(標示為「switchCnt#=switchCnt+1」)，以計算時間感知橋接裝置100所執行的切換次數。
總結來說，本發明之實施例提供了一種用於無縫精確時間協定的控制方法以及相關時間感知橋接裝置，能將複數個控制訊號源的其中一者預配置為主要控制訊號源，並且將其中的另一者預配置為這個主要控制訊號源的備用控制訊號源。當某些條件滿足時，本發明的時間感知橋接裝置即可利用該備用控制訊號源取代原來的主要控制訊號源，以確保在各種情況下均能妥善地進行時間同步運作。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化 與修飾，皆應屬本發明之涵蓋範圍。
GMA,GMB:主時鐘
100:時間感知橋接裝置
120:終端裝置

Claims (10)

  1. 一種用於無縫(seamless)精確時間協定(precision time protocol,PTP)的控制方法，包含：利用一時間感知橋接裝置將一第一控制訊號源預配置(pre-configure)為一主要控制訊號源，並且將一第二控制訊號源預配置為一備用控制訊號源，其中該時間感知橋接裝置分別自該第一控制訊號源與該第二控制訊號源接收一第一控制訊號與一第二控制訊號，以及該時間感知橋接裝置被預配置為將該第一控制訊號輸出至一或多個終端裝置以供進行時間同步；利用該時間感知橋接裝置判斷來自該主要控制訊號源的一或多個封包是否符合至少一預定規則，以產生一判斷結果；以及依據該判斷結果選擇性地將該第二控制訊號源配置為該主要控制訊號源，以將該第二控制訊號輸出至該一或多個終端裝置以供進行時間同步。
  2. 如申請專利範圍第1項所述之控制方法，其中該主要控制訊號源提供的該一或多個封包載有(carry)時間資訊以供耦接至該時間感知橋接裝置的該一或多個終端裝置進行時間同步之用。
  3. 如申請專利範圍第1項所述之控制方法，其中該第一控制訊號源對應於一第一時域，以及該第二控制訊號源對應於一第二時域。
  4. 如申請專利範圍第1項所述之控制方法，其中依據該判斷結果選擇性地將該第二控制訊號源配置為該主要控制訊號源的步驟包含： 當該判斷結果指出該第一控制訊號符合該至少一預定規則，在不進行最佳主時鐘演算法(Best Master ClockAlgorithm,BMCA)的情況下將該第二控制訊號源配置為該主要控制訊號源。
  5. 如申請專利範圍第1項所述之控制方法，其中利用該時間感知橋接裝置判斷來自該主要控制訊號源的該一或多個封包是否符合該至少一預定規則以產生該判斷結果之步驟包含：判斷該時間感知橋接裝置記錄的時間資訊所指出的時間點與自該主要控制訊號源取得的時間資訊所指出的時間點之間的時間差是否大於一臨界值。
  6. 如申請專利範圍第1項所述之控制方法，其中該時間感知橋接裝置於一第一時間點自該主要控制訊號源取得該一或多個封包中的一第一封包並且於一第二時間點自該主要控制訊號源取得該一或多個封包中的一第二封包，以及利用該時間感知橋接裝置判斷來自該主要控制訊號源的該一或多個封包是否符合該至少一預定規則以產生該判斷結果之步驟包含：計算該第一時間點與該第二時間點之間的時間差以作為一接收時間差；計算該第一封包所載有的時間資訊所指出的時間點與該第二封包所載有的時間資訊所指出的時間點之間的時間差以作為一時間資訊差；以及判斷該接收時間差與該時間資訊差之間的差值是否大於一臨界值。
  7. 一種用於無縫(seamless)精確時間協定(precision time protocol,PTP)的時間感知橋接裝置，包含：一儲存裝置，用來儲存一程式碼； 一處理電路，耦接至該儲存裝置，用來依據該程式碼控制該時間感知橋接裝置的運作，其中所述運作包含：該處理電路將一第一控制訊號源預配置(pre-configure)為一主要控制訊號源，並且將該第二控制訊號源預配置為一備用控制訊號源，其中該時間感知橋接裝置分別自該第一控制訊號源與該第二控制訊號源接收一第一控制訊號與一第二控制訊號，以及該時間感知橋接裝置被預配置為將該第一控制訊號輸出至一或多個終端裝置以供進行時間同步；該處理電路判斷來自該主要控制訊號源的一或多個封包是否符合至少一預定規則，以產生一判斷結果；以及該處理電路依據該判斷結果選擇性地將該第二控制訊號源配置為該主要控制訊號源，以將該第二控制訊號輸出至該一或多個終端裝置以供進行時間同步。
  8. 如申請專利範圍第7項所述之時間感知橋接裝置，其中：當該判斷結果指出該控制訊號不符合該至少一預定規則，該處理電路繼續將該第一控制訊號源配置為該主要控制訊號源；以及當該判斷結果指出該第一控制訊號符合該至少一預定規則，該處理電路在不進行最佳主時鐘演算法(Best Master Clock Algorithm,BMCA)的情況下將該第二控制訊號源配置為該主要控制訊號源。
  9. 一種用於無縫精確時間協定的時間感知橋接裝置，包含：一選擇電路，用來將一第一控制訊號源預配置為一主要控制訊號源，並且將該第二控制訊號源預配置為一備用控制訊號源；以及 一剖析器(parser)，用來判斷來自該主要控制訊號源的一或多個封包是否符合至少一預定規則，以產生一判斷結果；其中該選擇電路依據該判斷結果選擇性地將該第二控制訊號源配置為該主要控制訊號源。
  10. 如申請專利範圍第9項所述之時間感知橋接裝置，其中：當該判斷結果指出該控制訊號不符合該至少一預定規則，該選擇電路繼續將該第一控制訊號源配置為該主要控制訊號源；以及當該判斷結果指出該第一控制訊號符合該至少一預定規則，該選擇電路在不進行最佳主時鐘演算法的情況下將該第二控制訊號源配置為該主要控制訊號源。
TW110110748A 2020-05-19 2021-03-25 用於無縫精確時間協定的控制方法以及時間感知橋接裝置 TWI748902B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/308,976 US11546073B2 (en) 2020-05-19 2021-05-05 Control method and time aware bridge device for seamless precision time protocol
DE102021112888.9A DE102021112888A1 (de) 2020-05-19 2021-05-18 Steuerungsverfahren und time-aware-Bridge-Vorrichtung für ein übergangsloses Präzisionszeitprotokoll

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063026734P 2020-05-19 2020-05-19
US63/026,734 2020-05-19

Publications (2)

Publication Number Publication Date
TW202145770A TW202145770A (zh) 2021-12-01
TWI748902B true TWI748902B (zh) 2021-12-01

Family

ID=78576292

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110110748A TWI748902B (zh) 2020-05-19 2021-03-25 用於無縫精確時間協定的控制方法以及時間感知橋接裝置

Country Status (1)

Country Link
TW (1) TWI748902B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105827570A (zh) * 2015-01-06 2016-08-03 中兴通讯股份有限公司 聚合网络精确时间协议时间同步方法、装置和系统

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105827570A (zh) * 2015-01-06 2016-08-03 中兴通讯股份有限公司 聚合网络精确时间协议时间同步方法、装置和系统

Also Published As

Publication number Publication date
TW202145770A (zh) 2021-12-01
CN113691337A (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
US11546073B2 (en) Control method and time aware bridge device for seamless precision time protocol
US11444747B2 (en) Measure and improve clock synchronization using combination of transparent and boundary clocks
US11316605B2 (en) Method, device, and computer program for improving synchronization of clocks in devices linked according to a daisy-chain topology
JP7401656B2 (ja) クロック・ソースを選択するための方法、装置、及びシステム、並びに記憶媒体
US20120254674A1 (en) Communication device and time synchronization system
EP3258650B1 (en) Communication control system and communication control method
TWI748902B (zh) 用於無縫精確時間協定的控制方法以及時間感知橋接裝置
JP6010802B2 (ja) 時刻同期システム、時刻同期方法、スレーブノード及びコンピュータプログラム
CN113691337B (zh) 用于无缝精确时间协议的控制方法以及时间感知桥接装置
US20170117980A1 (en) Time synchronization for network device
TWI735401B (zh) 通信裝置、通信系統、通信方法及程式
KR100494070B1 (ko) 무선 사설 간이 네트워크의 전송 전력 최적화 장치 및 방법
JP7008894B1 (ja) 時刻同期従属装置、時刻共有システム、時刻共有方法及びプログラム
EP4068659B1 (en) Clock port attribute recovery method, device, and system
JP7471544B2 (ja) パラメータ自動調整装置、制御回路、記憶媒体およびパラメータ自動調整方法
KR100538908B1 (ko) 무선 사설 간이 네트워크의 전송 전력 최적화 장치 및 방법
WO2024114329A1 (zh) 链路发现方法、装置及系统
JP7268406B2 (ja) 時刻更新システム、時刻更新方法及びプログラム
JP7380905B2 (ja) 通信システム
JP2014165581A (ja) 時刻同期システム、時刻同期方法、スレーブノード及びコンピュータプログラム
JP4555888B2 (ja) 電子装置およびクロック制御装置
CN117278162A (zh) 时间同步网域同步时间的方法与装置
TW202420020A (zh) 伺服器的時脈信號的監控方法
JP2024001873A (ja) 時刻同期ドメインの時刻同期のための方法及びデバイス
JP2021150693A (ja) 冗長化経路の管理方式、冗長化経路の管理方法