TWI748328B - 除錯系統 - Google Patents

除錯系統 Download PDF

Info

Publication number
TWI748328B
TWI748328B TW109101607A TW109101607A TWI748328B TW I748328 B TWI748328 B TW I748328B TW 109101607 A TW109101607 A TW 109101607A TW 109101607 A TW109101607 A TW 109101607A TW I748328 B TWI748328 B TW I748328B
Authority
TW
Taiwan
Prior art keywords
pin
port
debug
debugging
transistor
Prior art date
Application number
TW109101607A
Other languages
English (en)
Other versions
TW202030609A (zh
Inventor
陳中亮
謝秉成
Original Assignee
仁寶電腦工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 仁寶電腦工業股份有限公司 filed Critical 仁寶電腦工業股份有限公司
Publication of TW202030609A publication Critical patent/TW202030609A/zh
Application granted granted Critical
Publication of TWI748328B publication Critical patent/TWI748328B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本發明提供一種除錯系統。除錯系統包括除錯卡以及電子裝置。除錯卡顯示對應於一除錯碼的除錯結果。除錯卡包括第一連接埠。第一連接埠具有第一引腳以及第二引腳。第一引腳被施加具有第一邏輯準位的識別訊號。電子裝置包括處理器以及第二連接埠。處理器執行除錯操作以提供除錯碼。第二連接埠具有第三引腳以及第四引腳。當第二連接埠與第一連接埠電性連接時，藉由第三引腳接收識別訊號，依據識別訊號經由第四引腳將除錯碼提供至第一連接埠，並且第二引腳接收除錯碼。

Description

除錯系統
本發明是有關於一種除錯系統，且特別是有關於一種能夠在不用拆卸電子裝置的情況下獲知除錯結果的除錯系統。
電子裝置（例如是桌上型電腦或筆記型電腦）在開發獲驗證過程中，會經歷至少一次的除錯操作，藉以排除電子裝置的運作異常。然而，現行的除錯操作所提供的除錯結果需要藉由拆卸電子裝置（例如是拆卸電子裝置的外殼）才能夠被取得。因此，獲知除錯操作的除錯結果的便利性必須被改善。
本發明提供一種能夠在不用拆除電子裝置的情況下獲知除錯結果的除錯系統。
本發明的除錯系統包括除錯卡以及電子裝置。除錯卡經配置以顯示對應於一除錯碼的除錯結果。除錯卡包括第一連接埠。第一連接埠具有第一引腳以及第二引腳。第一引腳被施加具有第一邏輯準位的識別訊號。電子裝置包括處理器以及第二連接埠。處理器經配置以執行一除錯操作以提供除錯碼。第二連接埠耦接於處理器。第二連接埠具有第三引腳以及第四引腳。當第二連接埠與第一連接埠電性連接時，藉由第三引腳接收識別訊號，並依據識別訊號經由第四引腳將除錯碼提供至第一連接埠，並且第二引腳經配置以接收除錯碼。
基於上述，當除錯卡與電子裝置電性連接時，第二連接埠會藉由第三引腳接收到識別訊號，並依據識別訊號經由第四引腳將除錯碼提供至第一連接埠。因此，第二連接埠可依據識別訊號識別出除錯卡與電子裝置已完成電性連接。第二連接埠會經由第四引腳將除錯碼提供至第一連接埠。如此一來，除錯系統能夠在不用拆除電子裝置的情況下獲知除錯結果。
請參考圖1，圖1是依據本發明一實施例所繪示的除錯系統的系統示意圖。在本實施例中，除錯系統100包括除錯卡110以及電子裝置120。電子裝置120可例如是桌上型電腦、筆記型電腦或伺服器。除錯卡110能夠與電子裝置120進行可拆卸式地組裝以獲得除錯碼DDB，顯示對應於除錯碼DDB的除錯結果。在本實施例中，除錯卡110包括第一連接埠112。第一連接埠112至少具有第一引腳PIN_1以及第二引腳PIN_2。第一引腳PIN_1被施加具有第一邏輯準位的識別訊號SID。在本實施例中，第一邏輯準位為高邏輯準位（本發明並不以此為限）。因此，第一引腳PIN_1的邏輯準位會維持於高邏輯準位。第二引腳PIN_2在除錯卡110與電子裝置120電性連接時接收除錯碼DDB。
在本實施例中，電子裝置120包括處理器122以及第二連接埠124。處理器122執行除錯操作以提供除錯碼DDB。也就是說，處理器122會對電子裝置120執行除錯操作，藉以提供除錯操作後的除錯碼DDB。第二連接埠124耦接於處理器122。第二連接埠124具有第三引腳PIN_3以及第四引腳PIN_4。在本實施例中，當第二連接埠124與第一連接埠112電性連接時（當除錯卡110與電子裝置120電性連接時），第二連接埠124的第三引腳PIN_3與第一連接埠112的第一引腳PIN_1電性連接，並且第二連接埠124的第四引腳PIN_4與第一連接埠112的第二引腳PIN_2電性連接。因此，第二連接埠124藉由第三引腳PIN_3接收到識別訊號SID。第二連接埠124依據識別訊號SID經由第四引腳PIN_4將除錯碼DDB提供至第一連接埠112。換句話說，第二連接埠124可依據識別訊號SID識別出除錯卡110與電子裝置120已完成電性連接。第二連接埠124會經由第四引腳PIN_4將除錯碼DDB提供至第一連接埠112的第二引腳PIN_2。如此一來，除錯系統100能夠在不用拆除電子裝置120的情況下獲知除錯結果。
在另一方面，第二連接埠124在沒有接收到識別訊號SID的情況下，第二連接埠124會經由第四引腳PIN_4將低邏輯準位訊號提供至第一連接埠112。也就是說，當第二連接埠124與除錯卡110以外的外部裝置電性連接時，第二連接埠124不提供除錯碼DDB，而是提供低邏輯準位訊號。
在本實施例中，除錯卡110還包括解碼器114以及顯示器116。解碼器114耦接於第二引腳PIN_2，藉以接收除錯碼DDB。解碼器114將除錯碼DDB進行解碼以產生解碼訊號DS。顯示器116耦接於解碼器114。顯示器116接收解碼訊號DS，並顯示對應於解碼訊號DS的除錯結果。在本實施例中，顯示器116可以是由至少一個7段顯示器（seven-segment display）來實現，然本發明並不以次為限。在一些實施例中，顯示器116可以是液晶顯示器（liquid crystal display，LCD）、發光二極體（light-emitting diode，LED）顯示器、有機發光二極體（Organic Light-Emitting Diode，OLED）顯示器等提供顯示功能的顯示裝置。
在本實施例中，第一連接埠112是通用序列匯流排（Universal Serial Bus，USB）。第二連接埠124也是通用序列匯流排。以第一連接埠112以及第二連接埠124為USB 3.0形式的連接埠為例，第一連接埠112的第一引腳PIN_1是通用序列匯流排中的第一接地引腳（如，GND_DRAIN引腳）。第一連接埠112的第二引腳PIN_2是通用序列匯流排中的第二接地引腳（如，GND引腳）。第二連接埠124的第三引腳PIN_3是通用序列匯流排中的第一接地引腳（如，GND_DRAIN引腳）。第二連接埠124的第四引腳PIN_4是通用序列匯流排中的第二接地引腳（如，GND引腳）。因此，當第二連接埠124與第一連接埠112電性連接時，第二連接埠124的第一接地引腳會與第一連接埠112的第一接地引腳電性連接，並且第二連接埠124的第二接地引腳會與第一連接埠112的第二接地引腳電性連接電性連接。
進一步來說明，請同時參考圖1以及圖2，圖2是依據本發明一實施例所繪示的第二連接埠的電路示意圖。在本實施例中，第二連接埠124包括第一電晶體Q1、第二電晶體Q2、反相器INV以及電阻器R。第一電晶體Q1的第一端用以接收除錯碼DDB。第一電晶體Q1的第二端耦接至第四引腳PIN_4。第一電晶體Q1的控制端耦接至第三引腳PIN_3。第二電晶體Q2的第一端耦接至第一電晶體Q1的第二端。第二電晶體Q2的第二端耦接至參考低電壓（例如是接地GND）。在本實施例中，第一電晶體Q1以及第二電晶體Q2是由n型金屬氧化物半導體場效電晶體（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）來實現，然本發明並不以此為限。在一些實施例中，第一電晶體Q1以及第二電晶體Q2可以是由雙極性電晶體（bipolar transistor，BJT）或薄膜電晶體（Thin-Film Transistor，TFT）來實現。反相器INV的輸入端耦接至第三引腳PIN_3。反相器INV的輸出端耦接至第二電晶體Q2的控制端。反相器INV會對第三引腳PIN_3所接收到的訊號（識別訊號SID或低邏輯準位訊號）進行邏輯反相運算。電阻器R耦接於參考電壓源VB以及第一電晶體Q1的第二端之間。本實施例的參考電壓源VB的電壓值是高於或等於用以判定高邏輯準位的電壓值，例如是3.3伏特，然本發明並不以此為限。本實施例的電阻器R的電阻値例如是10000歐姆（即，10 kΩ），然本發明並不以此為限。
在本實施例中，當第二連接埠124與第一連接埠112電性連接時，第二連接埠124藉由第三引腳PIN_3接收到來自於第一引腳PIN_1的識別訊號SID。識別訊號SID具有第一邏輯準位（即，高邏輯準位）。因此，第一電晶體Q1會依據識別訊號SID被導通，而第二電晶體Q2則會依據被反相的識別訊號SID被斷開。如此一來，第二連接埠124能夠經由第一電晶體Q1以及第四引腳PIN_4將除錯碼DDB提供至第一連接埠112。當除錯碼DDB的邏輯準位為低邏輯準位（電壓值例如是0伏特）時，被導通的第一電晶體Q1使位於第四引腳PIN_4的電壓值趨近於0伏特。電阻器R的兩端承受了參考電壓源VB的電壓值與位於第四引腳PIN_4的電壓值的電壓差。因此，當除錯碼DDB的邏輯準位為低邏輯準位時，位於第四引腳PIN_4的邏輯準位也是低邏輯準位。當除錯碼DDB的邏輯準位為高邏輯準位（電壓值例如是3.5~3.6伏特）時，參考電壓源VB與電阻器R也抬升位於第四引腳PIN_4的電壓值。因此，當除錯碼DDB的邏輯準位為高邏輯準位時，位於第四引腳PIN_4的邏輯準位也是高邏輯準位。此時，電阻器R可以被視為用以快速抬升第四引腳PIN_4的電壓值的上拉電阻器。
請同時參考圖1、圖2以及圖3，圖3是依據本發明一實施例所繪示的除錯碼的波形以及位於第四引腳的波形示意圖。縱軸以電壓值V來表示。橫軸則以時間t來表示。在本實施例中，圖3示出了當第二連接埠124與第一連接埠112電性連接時，除錯碼DDB的波形以及位於第四引腳PIN_4的波形S_PIN_4。在本實施例中，除錯碼DDB的波形以及位於第四引腳PIN_4的波形S_PIN_4是同步的，而且沒有發生失真的情況。因此，當第二連接埠124與第一連接埠112電性連接時，第二連接埠124能夠有效地將除錯碼DDB提供至第一連接埠112。
請回到圖1以及圖2的實施例，在另一方面，當第二連接埠124與除錯卡110以外的外部裝置電性連接時，外部裝置的第二引腳（如，GND引腳）的邏輯準位會被維持於低邏輯準位。第一電晶體Q1會被斷開，而第二電晶體Q2則會被導通。因此，被導通的第二電晶體Q2將第四引腳PIN_4的電壓值下拉至趨近於0伏特，並且電阻器R的兩端也承受了參考電壓源VB的電壓值與位於第四引腳PIN_4的電壓值的電壓差。也因此，第二連接埠124不提供除錯碼DDB，而是提供低邏輯準位訊號。外部裝置的第二引腳（如，GND引腳）會接收低邏輯準位訊號以正常運作。
因此，基於上述的實施例，第二連接埠124可提供一真數值表如表一所示。
表一：
第三引腳PIN_3 第四引腳PIN_4
H 除錯碼DDB
L L
其中「H」被表示為高邏輯準位，「L」被表示為低邏輯準位。
在此值得一提的是，當除錯卡110與電子裝置120電性連接時，第二連接埠124會經由第四引腳PIN_4提供除錯碼DDB。當外部裝置與電子裝置120電性連接時，第二連接埠124會經由第四引腳PIN_4提供低邏輯準位訊號。因此，基於圖2的電路配置，第二連接埠124的功能會依據識別訊號SID被切換。如此一來，可省下增設切換裝置（例如是多工器或其他通道切換積體電路）的成本以及佈局空間。
綜上所述，當除錯卡與電子裝置電性連接時，第二連接埠會藉由第三引腳接收到識別訊號，並依據識別訊號經由第四引腳將除錯碼提供至第一連接埠。因此，第二連接埠可依據識別訊號識別出除錯卡與電子裝置已完成電性連接。第二連接埠會經由第四引腳將除錯碼提供至第一連接埠。如此一來，除錯系統能夠在不用拆除電子裝置的情況下獲知除錯結果。除此之外，第二連接埠的功能會依據識別訊號被切換。如此一來，可節約增設切換裝置（例如是多工器或其他通道切換積體電路）的成本以及佈局空間。
100:除錯系統 110:除錯卡 112:第一連接埠 114:解碼器 116:顯示器 120:電子裝置 122:處理器 124:第二連接埠 DDB:除錯碼 PIN_1:第一引腳 PIN_2:第二引腳 PIN_3:第三引腳 PIN_4:第四引腳 SID:識別訊號 VB:參考電壓源 GND:接地 Q1:第一電晶體 Q2:第二電晶體 R:電阻器 INV:反相器 DS:解碼訊號 V:電壓值 t:時間 S_PIN_4:位於第四引腳的波形
圖1是依據本發明一實施例所繪示的除錯系統的系統示意圖。 圖2是依據本發明一實施例所繪示的第二連接埠的電路示意圖。 圖3是依據本發明一實施例所繪示的除錯碼的波形以及位於第四引腳的波形示意圖。
100:除錯系統
110:除錯卡
112:第一連接埠
114:解碼器
116:顯示器
120:電子裝置
122:處理器
124:第二連接埠
DDB:除錯碼
DS:解碼訊號
PIN_1:第一引腳
PIN_2:第二引腳
PIN_3:第三引腳
PIN_4:第四引腳
SID:識別訊號

Claims (10)

  1. 一種除錯系統，包括：一除錯卡，經配置以顯示對應於一除錯碼的除錯結果，其中該除錯卡包括：一第一連接埠，具有一第一引腳以及一第二引腳，其中該第一引腳被施加具有第一邏輯準位的一識別訊號；以及一電子裝置，包括：一處理器，經配置以執行一除錯操作以提供該除錯碼；以及一第二連接埠，耦接於該處理器，具有一第三引腳以及一第四引腳，其中當該第二連接埠與該第一連接埠電性連接時，藉由該第三引腳接收該識別訊號，依據該識別訊號識別出該除錯卡與該電子裝置已完成電性連接，並經由該第四引腳將該除錯碼提供至該第一連接埠，其中該第二引腳經配置以接收該除錯碼。
  2. 如請求項1所述的除錯系統，其中該第一連接埠為一第一通用序列匯流排，其中該第一引腳為該第一通用序列匯流排的第一接地引腳，其中該第二引腳為該第一通用序列匯流排的第二接地引腳。
  3. 如請求項2所述的除錯系統，其中該第二連接埠為一第二通用序列匯流排，其中該第三引腳為該第二通用序列匯流排的第一接地引腳，其中該第四引腳為該第二通用序列匯流排的第二接地引腳。
  4. 如請求項2所述的除錯系統，其中當該第二連接埠與該除錯卡以外的一外部裝置電性連接時，經由該第四引腳將一低邏輯準位訊號提供至該第一連接埠。
  5. 如請求項1所述的除錯系統，其中當該第二連接埠與該第一連接埠電性連接時，該第一引腳與該第三引腳電性連接，該第二引腳與該第四引腳電性連接。
  6. 如請求項1所述的除錯系統，其中該除錯卡還包括：一解碼器，耦接於該第二引腳，經配置以接收該除錯碼，並將該除錯碼進行解碼以產生一解碼訊號。
  7. 如請求項6所述的除錯系統，其中該除錯卡還包括：一顯示器，耦接於該解碼器，經配置以接收該解碼訊號，並顯示對應於該解碼訊號的除錯結果。
  8. 如請求項1所述的除錯系統，其中該第二連接埠包括：一第一電晶體，該第一電晶體的第一端用以接收該除錯碼，該第一電晶體的第二端耦接至該第四引腳，該第一電晶體的控制端耦接至該第三引腳；以及一第二電晶體，該第二電晶體的第一端耦接至該第一電晶體的第二端，該第二電晶體的第二端耦接至一參考低電壓；一反相器，該反相器的輸入端耦接至該第三引腳，該反相器的輸出端耦接至該第二電晶體的控制端；以及一電阻器，耦接於一參考電壓源以及該第一電晶體的第二端 之間。
  9. 如請求項8所述的除錯系統，其中當該第二連接埠與該第一連接埠電性連接時，該第一電晶體依據該識別訊號被導通，該第二電晶體依據被反相的該識別訊號被斷開，使該第二連接埠提供該除錯碼。
  10. 如請求項8所述的除錯系統，其中該第一邏輯準位為高邏輯準位。
TW109101607A 2019-01-18 2020-01-16 除錯系統 TWI748328B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962793897P 2019-01-18 2019-01-18
US62/793,897 2019-01-18

Publications (2)

Publication Number Publication Date
TW202030609A TW202030609A (zh) 2020-08-16
TWI748328B true TWI748328B (zh) 2021-12-01

Family

ID=71610002

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109101607A TWI748328B (zh) 2019-01-18 2020-01-16 除錯系統

Country Status (3)

Country Link
US (1) US20200233767A1 (zh)
CN (1) CN111459693A (zh)
TW (1) TWI748328B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113806152B (zh) * 2021-09-14 2024-04-19 合肥联宝信息技术有限公司 一种故障诊断卡及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080133206A1 (en) * 2002-02-01 2008-06-05 Devins Robert J Method of switching external models in an automated system-on-chip integrated circuit design verification system
TWI316682B (zh) * 2006-07-18 2009-11-01 Via Tech Inc
US8024699B2 (en) * 2005-07-14 2011-09-20 International Business Machines Corporation Testing sub-systems of a system-on-a-chip using a configurable external system-on-a-chip
US20160364306A1 (en) * 2015-06-09 2016-12-15 Quanta Computer Inc. Universal debug design

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW571240B (en) * 2002-07-10 2004-01-11 Akom Technology Inc Display method for debugging code of BISO
US8294482B2 (en) * 2008-03-14 2012-10-23 Apple Inc. Systems and methods for testing a peripheral interfacing with a processor according to a high-speed serial interface protocol
TWI541646B (zh) * 2015-07-30 2016-07-11 新唐科技股份有限公司 偵錯系統及其控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080133206A1 (en) * 2002-02-01 2008-06-05 Devins Robert J Method of switching external models in an automated system-on-chip integrated circuit design verification system
US8024699B2 (en) * 2005-07-14 2011-09-20 International Business Machines Corporation Testing sub-systems of a system-on-a-chip using a configurable external system-on-a-chip
TWI316682B (zh) * 2006-07-18 2009-11-01 Via Tech Inc
US20160364306A1 (en) * 2015-06-09 2016-12-15 Quanta Computer Inc. Universal debug design

Also Published As

Publication number Publication date
US20200233767A1 (en) 2020-07-23
TW202030609A (zh) 2020-08-16
CN111459693A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
US7949886B2 (en) Power supply system for motherboard
US20100090729A1 (en) Circuit for clearing cmos information
TWI407316B (zh) 解決具有相同定址位址之兩ｉ2ｃ從屬裝置間產生衝突的裝置
US20190257874A1 (en) Printed circuit board, method for determining engagement state between printed circuit board and flexible printed circuit and display device
TWI748328B (zh) 除錯系統
US7783912B2 (en) Sequencing control circuit
US10748470B2 (en) Level shifter and projector
US9753879B2 (en) Interface switching apparatus for switching between a plurality of power supply pins and input/output terminals
US11348540B2 (en) Display device driving method, and display device
US20140167510A1 (en) Control circuit for controlling devices to boot sequentially
TW201308570A (zh) 讀寫控制電路
TW201422919A (zh) 風扇控制電路
CN112130098A (zh) 一种连接检测装置、主板及终端
TWI595721B (zh) 電子設備供電保護系統
US8325052B2 (en) Over-current protection apparatus
TWI607671B (zh) 背光亮度控制系統
US20130227311A1 (en) Power supply device for computer systems
WO2020192656A1 (zh) 上电时序控制单元、上电时序控制方法及显示装置
CN115494749A (zh) 电脑系统的开机控制电路
US10027318B2 (en) Transmission circuit with leakage prevention circuit
CN106020402A (zh) 中央处理器保护电路
TW201642542A (zh) 電子設備及其主機板
TW201527957A (zh) 驅動電路
TW201619748A (zh) 電子設備及其主機板與保護電路
TWI399922B (zh) 主機板供電系統