TWI745095B - 外延結構和電晶體 - Google Patents

外延結構和電晶體 Download PDF

Info

Publication number
TWI745095B
TWI745095B TW109133152A TW109133152A TWI745095B TW I745095 B TWI745095 B TW I745095B TW 109133152 A TW109133152 A TW 109133152A TW 109133152 A TW109133152 A TW 109133152A TW I745095 B TWI745095 B TW I745095B
Authority
TW
Taiwan
Prior art keywords
layer
base layer
emitter layer
emitter
epitaxial structure
Prior art date
Application number
TW109133152A
Other languages
English (en)
Other versions
TW202119551A (zh
Inventor
顏志泓
蔡文必
魏鴻基
Original Assignee
大陸商廈門市三安集成電路有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商廈門市三安集成電路有限公司 filed Critical 大陸商廈門市三安集成電路有限公司
Publication of TW202119551A publication Critical patent/TW202119551A/zh
Application granted granted Critical
Publication of TWI745095B publication Critical patent/TWI745095B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/136—Emitter regions of BJTs of heterojunction BJTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H10P14/3416—
    • H10P14/3418—
    • H10P14/3421—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H10D62/138—Pedestal collectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種外延結構和電晶體。該外延結構包含一複合基極層和一發射極層。該複合基極層包括一第一基極層和一設置在所述第一基極層上的第二基極層。所述第一基極層的材料包括Inx Ga1-x As1-y Ny ，其中，0＜x≤0.2，0≤y≤0.035。所述第二基極的材料包括Inm Ga1-m As，其中，0.03≤m≤0.2。所述發射極層材料為磷化銦鎵。Inx Ga1-x As1-y Ny 具有低能隙的特點，能夠減少電晶體的開啟電壓並減少功耗，在靠近該發射極層的方向上，該第一基極層中In含量不變，該第二基極層中In含量逐漸增大而能夠提高電子的載子遷移率，減少器件的基極層的電阻，並保證電晶體在高頻下的良好頻率特性。

Description

外延結構和電晶體
本發明涉及半導體領域，具體涉及一種外延結構和電晶體。
現有的磷化銦鎵異質接面雙極電晶體器件(InGaP Heterojunction BipolarTransistor，InGaP HBT)由於其具有較高的器件可靠性，因此不錯的運用前景。但是InGaP HBT器件開啟電壓較大，導致器件的功耗較大。較大的功耗限制了器件在低功耗產品上的應用，如在可攜式手機等設備上的應用。並且，在高頻應用領域中，比較重視降低射頻器件的附加功率效率(Power Added Efficiency，PAE)，亦即附加功率的效率品質的指標，該值越大就越能夠抑制功率放大器的功率耗損。所以，需要設計一種電晶體，應用於射頻領域，能夠適用于低開啟電壓，減少功耗，不會帶來其它缺陷。
因此，本發明之目的，即在提供一種至少能夠克服先 前技術的外延結構。
於是，本外延結構包含一複合基極層與一發射極層。該複合基極層包括一第一基極層、一設置在所述第一基極層上的第二基極層。所述第一基極層的材料包括InxGa1-xAs1-yNy，其中，0<x
Figure 109133152-A0305-02-0003-2
0.2，0
Figure 109133152-A0305-02-0003-3
y
Figure 109133152-A0305-02-0003-4
0.035。所述第二基極層的材料包括InmGa1-mAs，其中，0.03
Figure 109133152-A0305-02-0003-5
m
Figure 109133152-A0305-02-0003-6
0.2。
在一種可能的實現方式中，在y取值為0<y
Figure 109133152-A0305-02-0003-7
0.035的情況下，x=3y。其中第一基極層的材料為InxGa1-xAs1-yNy，使得該複合基極層具有低能隙的特點，應用該外延結構的電晶體，能夠減少電晶體的開啟電壓，減少功耗。作為可選的方案，0.001
Figure 109133152-A0305-02-0003-8
y
Figure 109133152-A0305-02-0003-9
0.02。
在一種可能的實現方式中，y取值為0，即該第一基極層和該第二基極層均為砷化銦鎵材料構成，0.07
Figure 109133152-A0305-02-0003-10
m
Figure 109133152-A0305-02-0003-11
0.12，0.07
Figure 109133152-A0305-02-0003-12
x
Figure 109133152-A0305-02-0003-13
0.12。需要說明的是，x、m取值可以不同，當然為了工藝簡單x、m取值也可以相同。作為可選的方案，x<m。
在一種可能的實現方式中，所述複合基極層的厚度範圍為12~50nm。所述複合基極層的厚度設置與所述第一基極層和所述第二基極層的材料有關，同時還跟其銦元素濃度有關。作為可選的方案，所述第一基極層的厚度範圍為0.1nm~30nm，所述第二基極層的厚度範圍為0.1nm~30nm。可以設計該第一基極層的 厚度大於或等於該第二基極層的厚度，也可以設計該第一基極層的厚度小於該第二基極層的厚度。
在一種可能的實現方式中，該第一基極層和該第二基極層的材料銦元素組分可以為固定，也可以不為固定，具體為，該第一基極層銦元素組分固定，在靠近所述發射極層的方向上，所述第一基極層中In含量不變，所述第二基極層中銦元素含量逐漸增大。
將靠近該第一基極層處且占該第二基極層之總厚度約5%的該第二基極層部分區域的磷化銦鎵記為InzGa1-zAs，靠近該發射極層處且占該第二基極層之總厚度約5%的該第二基極層部分區域的磷化銦鎵記為InwGa1-wAs，其中，0.9z
Figure 109133152-A0305-02-0004-14
x
Figure 109133152-A0305-02-0004-16
1.1z，z<w且x<w。
在一種可能的實現方式中，所述複合基極層不以設置該第二基極層為必要，可以只包括該第一基極層。
在一種可能的實現方式中，所述發射極層可以由單層磷化銦鎵構成，也可以由多層磷化銦鎵構成。
在一種可能的實現方式中，所述發射極層由單層磷化銦鎵構成，標記為Ga β In1-β P，即所述發射極層為單層Ga β In1-β P材料構成，其中0.48
Figure 109133152-A0305-02-0004-17
β
Figure 109133152-A0305-02-0004-18
0.52。進一步的，所述發射極層的厚度範圍為30nm~50nm。
在一種可能的實現方式中，所述發射極層由多層磷化銦鎵構成。具體為，所述發射極層包含一第一發射極層、一設置在所述第一發射極層上的第二發射極層，及一設置所述第二發射極層上的第三發射極層。所述第一發射極層、所述第二發射極層、所述第三發射極層的鎵元素莫耳含量取值範圍均為0.3~0.7。定義從該第一發射極層至該第三發射極層為一第一方向，沿著該第一方向，所述第一發射極層中的鎵元素含量逐漸減少，所述第二發射極層中鎵元素含量固定，所述第三發射極層中的鎵元素含量逐漸增加。
在一種可能的實現方式中，將靠近該複合基極層處且占該第一發射極層之總厚度約5%的該第一發射極層部分區域的磷化銦鎵記為Ga γ In1-γ P，靠近該第二發射極層處且占該第一發射極層之總厚度約5%的該第一發射極層部分區域的磷化銦鎵記為Ga δ In1-δ P，所述第二發射極層的磷化銦鎵記為Ga ε In1-ε P，靠近第二發射極層處且占該第二發射極層之總厚度約5%的該第三發射極層部分區域的磷化銦鎵記為Ga η In1-η P，遠離該第二發射極層最遠處且占該第三發射極層之總厚度約5%的該第三發射極層部分區域的磷化銦鎵記為Ga θ In1-θ P。
其中，γ>δ，θ>η，γ取值範圍為0.6~0.8，δ取值範圍為0.27~0.33，ε取值範圍為0.27~0.33，η取值範圍為0.27~0.33，θ取值範圍為0.46~0.56。
在一種可能的實現方式中，其中，γ>θ>δ=ε=η，例如，γ=0.7，δ=0.3，ε=0.3，η=0.3，θ=0.51。
當該發射極層為依次層疊的該第一發射極層、該第二發射極層及該第三發射極層構成，可選的，所述發射極層的厚度範圍為21nm~40nm。進一步的，所述第一發射極層的厚度範圍為1nm~5nm，所述第二發射極層的厚度範圍為15nm~25nm，所述第三發射極層的厚度範圍為5nm~10nm。
在一種可能的實現方式中，該第一基極層的銦元素莫耳百分比小於第二基極層的銦元素莫耳百分比。需要說明的是，若該第一基極層的銦元素含量固定，該第二基極層的銦元素含量固定，則該第一基極層的銦元素莫耳百分比小於第二基極層的銦元素莫耳百分比。若該第一基極層的銦元素含量固定，該第二基極層的銦元素含量是變化的，該第一基極層的銦元素小於該第二基極層的銦元素平均含量。
本發明之另一目的，在於提供一種電晶體，包含上述外延結構。
本發明之功效在於：
1.設計出該複合基極層，該複合基極層包含依次層疊的該第一基極層和該第二基極層。該第一基極層的材料包括InxGa1-xAs1-yNy或InxGa1-xAs，該第二基極層的材料包括 InmGa1-mS，InxGa1-xAs1-yNy材料具有低能隙的特點，能夠減少電晶體的開啟電壓，減少功耗。
2.上述InxGa1-xAs1-yNy材料具有電子的載子遷移率偏低的問題，直接運用會導致阻值過高，限制電晶體的頻率特性。對此，設計出：在靠近該發射極層的方向上，該第一基極層中In含量不變，該第二基極層中In含量逐漸增大，In含量逐漸增大能夠提高電子的載子遷移率，減少器件的複合基極層的電阻，保證電晶體的頻率特性良好。同時，該第二基極層與上述發射極層之間的導電帶尖峰效應，隨著In含量逐漸增大而減少，進一步減少電晶體的開啟電壓。
3.在製備工藝上，無需增加額外的工序，不會增加額外的製備成本。
4.進一步的，該發射極層由多層磷化銦鎵構成，通過晶格應變的調變讓應力釋放，並改善可能衍生的器件信賴性失效風險。
5.該複合基極層設計藉由低能隙材料搭配高載子移動率材料以維持該複合基極層的優越性能，但該發射極層的多層設計也同時克服因該複合基極層在晶格略有應力下但尚未達失配情形下的輔助設計，平衡材料晶格的穩定使器件性能優化。HBT結構設計中該複合基極層與發射極層的介面與濃度厚度等具最關鍵影 響，匹配不佳下電流增益下降，導通電壓Von上升，且影響發射極層與複合基極層接面的操作穩定性。
1:複合基極層
100:外延結構
11:第一基極層
12:第二基極層
2:發射極層
21:第一發射極層
22:第二發射極層
23:第三發射集層
3:基板
4:次集電極層
5:集電極層
6:帽蓋層
7:發射極金屬接觸層
8:基電極金屬接觸層
9:集電極金屬接觸層
S1~S3:步驟
本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1為本發明之第一實施例提供的一種外延結構的示意圖；圖2為本發明之第二實施例提供的一種外延結構的製備流程；圖3為本發明之第三實施例提供的一種電晶體的示意圖；圖4為本發明之第五實施例提供的一種外延結構的示意圖；及圖5為本發明之第六實施例提供的一種電晶體的示意圖。
在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
對於異質接面磷化銦鎵電晶體器件(InGaP HBT)，減少發射極層(Emitter)與基極層(Base)之間的導電帶尖峰效應，能夠使其開啟導通電壓(Vbe，on)值減低。減少基極層的材料的能隙，可達到改善發射極層(Emitter)與基極層(Base)之 間的導電帶尖峰效應的目的。
在砷化鎵基異質結電晶體器件中，使用InxGa1-xAs1-yNy或InxGa1-xAs製備基極層，能夠減少基極層的材料的能隙，從而達到減少發射極層(Emitter)與基極層(Base)之間的導電帶尖峰效應的目的。但是，InxGa1-xAs1-yNy具有電子的載子遷移率偏低的問題，直接運用會導致基極層的阻值過高，限制電晶體的頻率特性。
在本發明提供的方案中，複合基極層的具體實施方法是InxGa1-xAs材料外延成長過程，藉由流量調整，改變各元素莫耳比，達成不同組份材料的目的。
一方面InxGa1-xAs材料的In組份逐步提高時，其材料能隙Eg逐步降低，有利於降低器件的導通電壓，能隙Eg越小，導通電壓越低。另一方面，當InxGa1-xAs材料的In組份逐步提高，其第一基極層11的InxGa1-xAs材料的載子遷移率提高，載子遷移率提高有利於器件的高頻操作。
然而，隨著InxGa1-xAs材料的In組份逐步提高，其材料的晶格常數也增大，基極層之材料InxGa1-xAs晶格常數變大與其相鄰的集極層和發射極層之材料GanIn1-nP的晶格匹配有一定會影響，InxGa1-xAs晶格常數變大會導致其晶格應力變大，影響器件的穩定性和可靠性，在器件長期使用會提升器件失效的概率。 另外，隨著InxGa1-xAs材料的In組份逐步提高其臨界厚度降低，導致可以設置的基極層InxGa1-xAs的厚度降低，導致基極層電阻率增大，會導致器件高頻特性變差。
綜合考慮不同InxGa1-xAs材料的In組份下第一基極層的臨界厚度、能隙Eg大小、晶格常數a大小以及與第一基極層相鄰的材料，可選的，本發明中InxGa1-xAs材料的In組份範圍為0.05~0.2。作為一種可能的實現方式，本發明提供的複合基極層InxGa1-xAs可以為In0.05Ga0.95As、In0.07Ga0.93As、In0.1Ga0.9As、In0.12Ga0.88As、In0.15Ga0.85As、In0.2Ga0.8As等具體如表一所示。需要說明的是，本發明所要保護的InxGa1-xAs材料的In組份值，不限於本發明所列舉的取值。
Figure 109133152-A0305-02-0010-1
對此，本發明提供一種外延結構和電晶體，不僅能夠 適用于低開啟電壓，減少功耗，還能夠提高電子的載子遷移率，減少器件的基極層的電阻，運用於電晶體中，能夠保證電晶體的頻率特性良好。
請參閱圖1，本發明之第一實施例提供一種外延結構100，包含一複合基極層1和一發射極層2。
其中，該複合基極層1為雙層材料結構，該複合基極層1包含一第一基極層11和一第二基極層12，該第二基極層12製備在該第一基極層11上。該第一基極層11的材料包括InxGa1-xAs1-yNy或InxGa1-xAs，該第二基極層12的材料包括InmGa1-mAs。InxGa1-xAs1-yNy材料具有低能隙的特點，改善基極層與發射極層之間的導電帶尖峰效應，能夠減少電晶體的開啟電壓，減少功耗。
在靠近該發射極層2的方向上，相當於說，圖1中由下至上的方向上，該第一基極層11中In含量不變，該第二基極層12中In含量逐漸增大。
該第二基極層12中，In含量隨著高度的增大逐漸增大，增大的速度可以與高度保持線性關係，也可以按照性能需要靈活設計大小關係，只要使In含量隨著高度的增大有增大的趨勢，都應該屬於本發明要求保護的範圍。
In含量逐漸增大能夠提高電子的載子遷移率，減少該 複合基極層1的電阻，能夠保證電晶體的頻率特性良好。同時，該第二基極層12與上述發射極層2之間的導電帶尖峰效應，隨著In含量逐漸增大而減少，進一步減少電晶體的開啟電壓。
該發射極層2為單層材料結構。該發射極層2的材料包含GanIn1-nP。該發射極層2中In含量分佈均勻、保持相等。
請參閱圖2，本發明之第二實施例提供一種上述外延結構100的製備方法，包含以下步驟：
步驟S1：製作該第一基極層11。
該第一基極層11的材料可以使用InxGa1-xAs1-yNy或InxGa1-xAs。以InxGa1-xAs1-yNy為例，可以設計x=0.03，x=3y，該第一基極層11的材料中，In的莫耳分率可以為3%~20%中任一固定值，依材料成長需求以合適的莫耳分率(mole ratio)成長該層。
以InxGa1-xAs為例，可以設計x=0.03，該第一基極層11的材料中，In的組分可以為7%~20%中任一固定值。從而按比例調整In的莫耳分率(mole ratio)、Ga的莫耳分率(mole ratio)及N的莫耳分率(mole ratio)，逐漸堆積形成該第一基極層11，並保持從下至上In含量分佈均勻、保持相等。
步驟S2：製作該第二基極層12。
該第二基極層12的材料可以使用InmGa1-mAs。其 中，在靠近該發射極層2的方向上，也就是從下至上的方向上，m的取值從0.05逐漸增至0.15。在其他可能的實現方式中，m的取值也可以是從0.03逐漸增至0.2。
按比例調整In的莫耳分率(mole ratio)、Ga的莫耳分率(mole ratio)，在該第一基極層11上逐漸堆積形成該第二基極層12，並保持從下至上In含量逐漸增大。In含量逐漸增大，提高以InmGa1-mAs形成該第二基極層12時電子的載子遷移率，該第二基極層12與該發射極層2之間的導電帶尖峰效應減少，進而減少器件的開啟電壓，減少能耗。
在步驟S2中，可以控制該第二基極層12的厚度範圍為：單原子層的厚度至30nm。
步驟S3：製作該發射極層2。
發射極層2設計為單層材料結構，該發射極層2的材料可以使用GanIn1-nP，該發射極層2的材料中，Ga的莫耳分率範圍為30%~70%。
按比例調整In的莫耳分率(mole ratio)、Ga的莫耳分率(mole ratio)，在該第二基極層12上逐漸堆積形成該發射極層2。
本第一實施例提供的外延結構100及本第二實施例提供之製備方法的有益效果：
1.使用低能隙材料，能夠減少電晶體的開啟電壓，減少功耗。
2.能夠提高電子的載子遷移率，保持基極層的阻值在較低的水準，能夠保證電晶體的頻率特性良好。
3.製備方法上只需對應調整原料的莫耳分率(mole ratio)即可，不需要增加額外的工序，不會造成額外的成本。
請參閱圖3，本發明之第三實施例，提供一種電晶體，該電晶體包含一外延結構100，本第三實施例之該外延結構100與該第一實施例之該外延結構100的差異在於：該外延結構100還可以包括一基板3、一次集電極層4、一集電極層5、和一帽蓋層6。該外延結構100被設計成適用於HBT(異質接面雙極電晶體)的外延結構100。
具體地，該外延結構100包含從下至上依次生長的該基板3、該次集電極層4、該集電極層5、該複合基極層1、該發射極層2和該帽蓋層6。
此外，所述電晶體之該發射極層2的上方設置有一發射極金屬接觸層7，該發射極金屬接觸層7與該帽蓋層6形成歐姆接觸，該複合基極層1上設置有一基電極金屬接觸層8，該基電極金屬接觸層8與該複合基極層1形成歐姆接觸。該次集電極層4上設置有一集電極金屬接觸層9，該集電極金屬接觸層9與該次集電 極層4形成歐姆接觸。
其中，該基板3、該次集電極層4、該集電極層5和該帽蓋層6的材料可以使用GaAs。
本發明之第四實施例提供另一種外延結構，請再次參見圖1，該外延結構可以包含：一複合基極層1和一發射極層2。
該複合基極層1包含該第一基極層11和設置在所述第一基極層11上的該第二基極層12。所述第一基極層11的材料包括InxGa1-xAs1-yNy，其中0<x
Figure 109133152-A0305-02-0015-19
0.2，0
Figure 109133152-A0305-02-0015-20
y
Figure 109133152-A0305-02-0015-21
0.035，所述第二基極層12的材料包括InmGa1-mAs，其中0.03
Figure 109133152-A0305-02-0015-22
m
Figure 109133152-A0305-02-0015-23
0.2。
該發射極層2設置在所述第二基極層12上，所述發射極層2材料為磷化銦鎵。
需要說明的是，在本第四實施例中，該複合基極層1中的該第一基極層11可以由砷化銦鎵材料構成，也可以由砷化銦鎵氮構成。
進一步地，上述外延結構100中，該複合基極層1中的該第一基極層11由砷化銦鎵氮構成，稱為該第一基極層11的第一方案。在y取值為0<y
Figure 109133152-A0305-02-0015-24
0.035的情況下，x=3y。其中，該第一基極層11的材料為InxGa1-xAs1-yNy，使得該複合基極層1具有低能隙的特點，應用該外延結構100的電晶體，能夠減少電晶體的開啟電壓，減少功耗。
作為可選的方案，0.001
Figure 109133152-A0305-02-0016-25
y
Figure 109133152-A0305-02-0016-26
0.02，0.003
Figure 109133152-A0305-02-0016-27
x
Figure 109133152-A0305-02-0016-28
0.06。
以y取值為0.01為例，x取值為0.03，即該第一基極層11的材料為In0.03Ga0.97As0.99N0.01，所述第二基極層12的材料包括InmGa1-mAs，其中0.03
Figure 109133152-A0305-02-0016-29
m
Figure 109133152-A0305-02-0016-30
0.2
進一步地，作為一種可能的實現方式，上述外延結構100中，y取值可以為0，稱為該第一基極層11的第二方案，即該第一基極層11和該第二基極層12均為砷化銦鎵材料構成，0.07
Figure 109133152-A0305-02-0016-31
m
Figure 109133152-A0305-02-0016-32
0.12，0.07
Figure 109133152-A0305-02-0016-33
x
Figure 109133152-A0305-02-0016-34
0.12。需要說明的是，x、m取值可以不同，當然為了工藝簡單x、m取值也可以相同。
作為一種可能的實現方式，x<m。以x取值為0.07、m取值為0.12為例，即該第一基極層11的材料為In0.07Ga0.93As，所述第二基極層的12材料為In0.12Ga0.88As。在此啟發下，該複合基極層1可以由多個第一基極層11和多個第二基極層12構成，也可由多個該第一基極層11與該第二基極層12交替層疊構成。
進一步的，在本第四實施例中，所述複合基極層1的厚度範圍為12~50nm。所述複合基極層1的厚度設置與該第一基極層11和該第二基極層12的材料有關，同時還跟其銦元素組分有關。作為一種可能的實現方式，所述第一基極層11的厚度範圍為0.1nm~30nm。所述第二基極層12的厚度範圍為0.1nm~30nm。 可以設計該第一基極層11的厚度大於或等於該第二基極層12的厚度，也可以設計該第一基極層11的厚度小於該第二基極層12的厚度。
進一步地，上述外延結構100中，該第一基極層11和該第二基極層12的材料銦元素莫耳分率可以為固定，也可以不為固定。具體為，在一種可能的實現方式中，該第一基極層11銦元素組分固定，可以採用該第一基極層11的第一方案或該第一基極層11的第二方案，在靠近所述發射極層2的方向上，所述第一基極層11中In含量不變，所述第二基極層12中銦元素含量逐漸增大。
將靠近該第一基極層11處且占該第二基極層12之總厚度約5%的該第二基極層12部分區域的砷化銦鎵記為InzGa1-zAs，靠近該發射極層2處且占該第二基極層12之總厚度約5%的該第二基極12部分區域的砷化銦鎵記為InwGa1-wAs，其中，0.9z
Figure 109133152-A0305-02-0017-35
x
Figure 109133152-A0305-02-0017-36
1.1z，z<w且x<w，0.03
Figure 109133152-A0305-02-0017-37
w
Figure 109133152-A0305-02-0017-38
0.2，0.03
Figure 109133152-A0305-02-0017-39
z
Figure 109133152-A0305-02-0017-40
0.2。
例如，y=0.01、x=0.03為例，該第一基極層11為In0.03Ga0.97As0.99N0.01，該第二基極層12中銦元素含量由0.03逐漸增大。
在一種可能的實現方式中，所述複合基極層1不以設置該第二基極層12為必要，可以只包括該第一基極層11。
進一步地，上述外延結構100中，所述發射極層2可以由單層磷化銦鎵構成，也可以由多層磷化銦鎵構成。
其中，在一種可能的實現方式中，所述發射極層2由單層磷化銦鎵，標記為GaβIn1-βP，即所述發射極層2為單層GaβIn1-βP材料構成，其中0.48
Figure 109133152-A0305-02-0018-41
β
Figure 109133152-A0305-02-0018-42
0.52。進一步的，所述發射極層2的厚度範圍為30nm~50nm。
參閱圖4，本發明之第五實施例，該第五實施例與該第一實施例的不同之處在於：所述發射極層2由多層磷化銦鎵構成。所述發射極層2包含一第一發射極層21、一設置在所述第一發射極層21上的第二發射極層22及一設置在所述第二發射極層22上的第三發射極層23。
所述第一發射極層21、所述第二發射極層22及所述第三發射極層23的鎵元素莫耳分率取值範圍均為0.3~0.7。定義從該第一發射極層21至該第三發射極層23為一第一方向，其中，沿著該第一方向，所述第一發射極層21中的鎵元素含量逐漸減少，所述第二發射極層22中鎵元素含量固定，所述第三發射極層23中的鎵元素含量逐漸增加。該發射極層2由多層磷化銦鎵構成，通過晶格應變(Lattice Strain)的調變讓應力釋放，並改善可能衍生的器件信賴性失效風險。
進一步的，將靠近複合基極層1處且占該第一發射極 層21之總厚度約5%的該第一發射極層21部分區域的磷化銦鎵記為GaγIn1-γP，靠近該第二發射極層22處且占該第一發射極層21之總厚度約5%的第一發射極層21部分區域的磷化銦鎵記為GaδIn1-δP，所述第二發射極層22的磷化銦鎵記為GaεIn1-εP，靠近該第二發射極層22處且占該第三發射極層21之總厚度約5%的該第三發射極層23部分區域的磷化銦鎵記為GaηIn1-ηP，遠離該第二發射極層22最遠處且占該第三發射極層21之總厚度約5%的該第三發射極層23部分區域的磷化銦鎵記為GaθIn1-θP。
其中，γ>δ，θ>η，γ取值範圍為0.6~0.8，δ取值範圍為0.27~0.33，ε取值範圍為0.27~0.33，η取值範圍為0.27~0.33，θ取值範圍為0.46~0.56。
作為一種可能的實現方式，γ>θ>δ=ε=η，例如，γ=0.7，δ=0.3，ε=0.3，η=0.3，θ=0.51。
當該發射極層2為該第一發射極層21、該第二發射極層22、及該第三發射極層23依次疊層構成，可選地，所述發射極層2的厚度範圍為21nm~40nm。進一步的，所述第一發射極層21的厚度範圍為1nm~5nm，所述第二發射極層22的厚度範圍為15nm~25nm，所述第三發射極層23的厚度範圍為5nm~10nm。
作為一種可能的實現方式，該第一基極層11的銦元素莫耳百分比小於該第二基極層12的銦元素莫耳百分比。需要說明 的是，若該第一基極層11的銦元素含量固定，該第二基極層12的銦元素含量固定，則該第一基極層11的銦元素莫耳百分比小於該第二基極層12的銦元素莫耳百分比。若該第一基極層11的銦元素含量固定，該第二基極層12的銦元素含量是變化的，該第一基極層11的銦元素小於該第二基極層12的銦元素平均含量。
請參閱圖5，本發明的第六實施例，提供一種電晶體，該第六實施例與該第三實施例的不同之處在於：所述發射極層2由該第五實施例所述之該第一發射極層21、該第二發射極層22及該第三發射極層23構成，這裡不再詳細贅述。需要強調的是，本發明的外延結構100具有較廣的運用場景，例如各種電晶體中，進一步地，還能夠運用於功率放大器或其它電器中，只要運用了本發明中提供的複合基極層1，都應該屬於本發明要求保護的範圍。
在本發明所提供的第一至第六實施例中，該複合基極層1為雙層材料結構，該發射極層2為單層材料結構或三層材料結構，但在實施時，在本發明的其他實施態樣中，不以此為限，該複合基極層1還可以設計更多數量的層結構，該發射極層2還可以設計為雙層材料結構或更多數量的層結構。也就是說，在其他可能的實現方式中，複合基極層1和發射極層2也可以具有其他不同數量的層結構。
本實施例提供的外延結構100和電晶體的有益效果包 括：
1.設計出該複合基極層1，使該複合基極層1包括該第一基極層11和該第二基極層12，該第一基極層11的材料包括InxGa1-xAs1-yNy或InxGa1-xAs，該第二基極層12的材料包括InmGa1-mS，InxGa1-xAs1-yNy材料具有低能隙的特點，能夠減少電晶體的開啟電壓，減少功耗。
2.上述InxGa1-xAs1-yNy材料具有電子的載子遷移率偏低的問題，直接運用會導致阻值過高，限制電晶體的頻率特性。對此，設計出在靠近該發射極層2的方向上，該第一基極層11中In含量不變，該第二基極層12中In含量逐漸增大，In含量逐漸增大能夠提高電子的載子遷移率，減少器件的該複合基極層1的電阻，保證電晶體的頻率特性良好。同時，該第二基極層12與上述發射極層2之間的導電帶尖峰效應，隨著In含量逐漸增大而減少，進一步減少電晶體的開啟電壓。
3.在製備工藝上，無需增加額外的工序，不會增加額外的製備成本。
4.進一步的，該發射極層2由多層磷化銦鎵構成，通過晶格應變的調變讓應力釋放，並改善可能衍生的器件信賴性失效風險。
5.該複合基極層1設計藉由低能隙材料搭配高載子移 動率材料以維持基極層的優越性能，且該發射極層的多層設計也同時調控該複合基極層1的晶格應力，以避免晶格失配的情形產生，並平衡材料晶格的穩定使器件性能優化。HBT結構設計中複合基極層與發射極層的介面與濃度厚度等具最關鍵影響，匹配不佳下電流增益下降，導通電壓Von上升，且影響發射極層2與複合基極層1接面的操作穩定性。
惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
1:複合基極層
100:外延結構
11:第一基極層
12:第二基極層
2:發射極層

Claims (18)

  1. 一種外延結構，包含：一複合基極層，包括一第一基極層和一設置在所述第一基極層上的第二基極層，所述第一基極層的材料包括InxGa1-xAs1-yNy，其中0<x
    Figure 109133152-A0305-02-0024-43
    0.2，0
    Figure 109133152-A0305-02-0024-44
    y
    Figure 109133152-A0305-02-0024-45
    0.035，在y取值為0<y
    Figure 109133152-A0305-02-0024-46
    0.035的情況下，x=3y，所述第二基極層的材料包含InmGa1-mAs，其中0.03
    Figure 109133152-A0305-02-0024-47
    m
    Figure 109133152-A0305-02-0024-48
    0.2；及一設置在所述第二基極層上的發射極層，所述發射極層材料為磷化銦鎵。
  2. 如請求項1所述的外延結構，其中，0.001
    Figure 109133152-A0305-02-0024-49
    y
    Figure 109133152-A0305-02-0024-50
    0.02。
  3. 如請求項1所述的外延結構，其中，y取值為0，0.07
    Figure 109133152-A0305-02-0024-51
    m
    Figure 109133152-A0305-02-0024-52
    0.12，0.07
    Figure 109133152-A0305-02-0024-54
    x
    Figure 109133152-A0305-02-0024-55
    0.12。
  4. 如請求項1所述的外延結構，其中，所述複合基極層的厚度範圍為12~50nm。
  5. 如請求項4所述的外延結構，其中，所述第一基極層的厚度範圍為0.1nm~30nm，所述第二基極層的厚度範圍為0.1nm~30nm。
  6. 如請求項1所述的外延結構，其中，在沿所述第一基極層往所述第二基極層的方向上，所述第一基極層中In含量不變，所述第二基極層中銦元素含量逐漸增大。
  7. 如請求項1所述的外延結構，其中，靠近所述第一基極層處的所述第二基極層的砷化銦鎵記為InzGa1-zAs，靠近發射極層處第二基極的砷化銦鎵記為InwGa1-wAs， 0.9z
    Figure 109133152-A0305-02-0025-56
    x
    Figure 109133152-A0305-02-0025-57
    1.1z，z<w且x<w。
  8. 如請求項1所述的外延結構，其中，所述發射極層之材料為Ga β In1-β P，0.48
    Figure 109133152-A0305-02-0025-58
    β
    Figure 109133152-A0305-02-0025-59
    0.52。
  9. 如請求項8所述的外延結構，其中，所述發射極層的厚度範圍為30nm~50nm。
  10. 如請求項1所述的外延結構，其中，所述發射極層包含依次層疊的一第一發射極層、一第二發射極層及一第三發射極層，所述第一發射極層、所述第二發射極層及所述第三發射極層的材料皆為磷化銦鎵，且鎵元素莫耳含量取值範圍均為0.27~0.8。
  11. 如請求項10所述的外延結構，其中所述第一發射極層、所述第二發射極層及所述第三發射極層的材料皆為磷化銦鎵，且鎵元素莫耳含量取值範圍均為0.3~0.7。
  12. 如請求項10所述的外延結構，定義從該第一發射極層至該第三發射極層為一第一方向，其中，沿著該第一方向，所述第一發射極層中的鎵元素含量逐漸減少，所述第二發射極層中鎵元素含量固定，所述第三發射極層中的鎵元素含量逐漸增加。
  13. 如請求項12所述的外延結構，其中，靠近複合基極層處的第一發射極層的磷化銦鎵記為Ga γ In1-γ P，靠近第二發射極層處的第一發射極層的磷化銦鎵記為Ga δ In1-δ P，所述第二發射極層的磷化銦鎵記為Ga ε In1-ε P，靠近第二發射極層處第三發射極層的磷化銦鎵記為Ga η In1-η P，遠離第二發射極層最遠處的第三發射 極層的磷化銦鎵記為Ga θ In1-θ P，其中，γ>δ，θ>η，γ取值範圍為0.6~0.8，δ取值範圍為0.27~0.33，ε取值範圍為0.27~0.33，η取值範圍為0.27~0.33，θ取值範圍為0.46~0.56。
  14. 如請求項13所述的外延結構，其中，γ>θ>δ=ε=η。
  15. 如請求項13所述的外延結構，其中，γ=0.7，δ=0.3，ε=0.3，η=0.3，θ=0.51。
  16. 如請求項13所述的外延結構，其中，所述發射極層的厚度範圍為21nm~40nm。
  17. 如請求項16所述的外延結構，其中，所述第一發射極層的厚度範圍為1nm~5nm，所述第二發射極層的厚度範圍為15nm~25nm，所述第三發射極層的厚度範圍為5nm~10nm。
  18. 一種電晶體，包含請求項1~17任一項所述的外延結構。
TW109133152A 2019-09-30 2020-09-24 外延結構和電晶體 TWI745095B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910937902.0 2019-09-30
CN201910937902.0A CN110649088A (zh) 2019-09-30 2019-09-30 外延结构和低开启电压晶体管

Publications (2)

Publication Number Publication Date
TW202119551A TW202119551A (zh) 2021-05-16
TWI745095B true TWI745095B (zh) 2021-11-01

Family

ID=68993247

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109133152A TWI745095B (zh) 2019-09-30 2020-09-24 外延結構和電晶體

Country Status (4)

Country Link
US (2) US11955518B2 (zh)
CN (3) CN110649088A (zh)
TW (1) TWI745095B (zh)
WO (1) WO2021063233A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649088A (zh) 2019-09-30 2020-01-03 厦门市三安集成电路有限公司 外延结构和低开启电压晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090261385A1 (en) * 2004-10-20 2009-10-22 Kopin Corporation Bipolar transistor with enhanced base transport
US20180240899A1 (en) * 2017-02-20 2018-08-23 Murata Manufacturing Co., Ltd. Heterojunction bipolar transistor
US20190237566A1 (en) * 2016-12-19 2019-08-01 Murata Manufacturing Co., Ltd. Bipolar transistor and method for producing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522883A (ja) * 2002-04-05 2005-07-28 コピン・コーポレーシヨン 傾斜ベース層をもつバイポーラトランジスター
JP2010199236A (ja) * 2009-02-24 2010-09-09 Sumitomo Electric Ind Ltd 発光素子の製造方法および発光素子
CN103137676B (zh) * 2011-11-23 2016-04-13 上海华虹宏力半导体制造有限公司 一种锗硅异质结双极晶体管及其制造方法
CN103794644B (zh) * 2014-02-28 2017-04-19 中国科学院上海微系统与信息技术研究所 一种磷化铟基双异质结双极晶体管结构及制备方法
US9466669B2 (en) * 2014-05-05 2016-10-11 Samsung Electronics Co., Ltd. Multiple channel length finFETs with same physical gate length
US10256329B2 (en) * 2015-09-04 2019-04-09 Win Semiconductors Corp. Heterojunction bipolar transistor
CN110649088A (zh) * 2019-09-30 2020-01-03 厦门市三安集成电路有限公司 外延结构和低开启电压晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090261385A1 (en) * 2004-10-20 2009-10-22 Kopin Corporation Bipolar transistor with enhanced base transport
US20190237566A1 (en) * 2016-12-19 2019-08-01 Murata Manufacturing Co., Ltd. Bipolar transistor and method for producing the same
US20180240899A1 (en) * 2017-02-20 2018-08-23 Murata Manufacturing Co., Ltd. Heterojunction bipolar transistor

Also Published As

Publication number Publication date
US12199145B2 (en) 2025-01-14
TW202119551A (zh) 2021-05-16
CN112889159A (zh) 2021-06-01
US11955518B2 (en) 2024-04-09
US20210242311A1 (en) 2021-08-05
CN110649088A (zh) 2020-01-03
US20240204053A1 (en) 2024-06-20
CN112889159B (zh) 2024-03-29
CN118016701A (zh) 2024-05-10
WO2021063233A1 (zh) 2021-04-08

Similar Documents

Publication Publication Date Title
KR102303083B1 (ko) 원활한 턴온 거동과 개선된 선형성을 갖춘 복수의 단위 셀 트랜지스터를 갖는 반도체 디바이스
US12034072B2 (en) Semiconductor devices having unit cell transistors with smoothed turn-on behavior and improved linearity
US11251290B2 (en) Bipolar transistor and method for producing the same
TWI745095B (zh) 外延結構和電晶體
JP6462770B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2017195387A5 (zh)
JP2017195388A5 (zh)
JP2017195386A5 (zh)
CN208240686U (zh) 一种GaAs基高铟组分沟道改性高电子迁移率晶体管材料结构
CN106653826A (zh) 一种化合物半导体异质接面双极晶体管