TWI743977B - 二極體及其半導體結構 - Google Patents

二極體及其半導體結構 Download PDF

Info

Publication number
TWI743977B
TWI743977B TW109130422A TW109130422A TWI743977B TW I743977 B TWI743977 B TW I743977B TW 109130422 A TW109130422 A TW 109130422A TW 109130422 A TW109130422 A TW 109130422A TW I743977 B TWI743977 B TW I743977B
Authority
TW
Taiwan
Prior art keywords
conductor
doped region
diode
semiconductor structure
conductors
Prior art date
Application number
TW109130422A
Other languages
English (en)
Other versions
TW202211485A (zh
Inventor
曹太和
戴昆育
顏承正
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109130422A priority Critical patent/TWI743977B/zh
Priority to US17/460,364 priority patent/US20220077026A1/en
Application granted granted Critical
Publication of TWI743977B publication Critical patent/TWI743977B/zh
Publication of TW202211485A publication Critical patent/TW202211485A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種二極體，實作於一半導體結構，包含基板、第一導體、第二導體、第三導體及第四導體。基板包含一第一摻雜區及一第二摻雜區，其中該第一摻雜區用作該二極體之一第一電極，該第二摻雜區用作該二極體之一第二電極。第一導體位於該半導體結構之一第一導體層，且連接該第一摻雜區。第二導體位於該半導體結構之一第二導體層，且連接該第一導體。第三導體位於該半導體結構之該第一導體層，且連接該第二摻雜區。第四導體位於該半導體結構之該第二導體層，且連接該第三導體。在該半導體結構的一側視圖中，該第一導體與該第三導體的重疊面積大於該第二導體與該第四導體的重疊面積。

Description

二極體及其半導體結構
本發明是關於二極體，尤其是關於低電磁干擾（Electro Magnetic Interference, EMI）的二極體及其半導體結構。
圖1係習知的晶片的功能方塊圖。晶片100包含內部電路110、內部電路120、二極體130、二極體140及輸出/入墊150。內部電路110及內部電路120負責晶片100的功能，而內部電路120透過輸出/入墊150接收訊號或是輸出訊號。二極體130串接於電壓源VDD與輸出/入墊150之間，而二極體140串接於輸出/入墊150與接地準位之間。二極體130及二極體140可以防止靜電放電（electrostatic discharge, ESD）損害內部電路120。
隨著積體電路的功能越來越強、操作速度愈來越快，晶片100上的電磁干擾問題也越來越嚴重。一般而言，在解決電磁干擾的問題上，愈往訊號的源頭著手效果愈好，而且所付出的代價也較低。因此，設計低電磁干擾的二極體成為本技術領域的一個重要課題。
鑑於先前技術之不足，本發明之一目的在於提供一種二極體及其半導體結構。
本發明揭露一種二極體，實作於一半導體結構，包含基板、第一導體結構及第二導體結構。基板包含一第一摻雜區及一第二摻雜區，其中該第一摻雜區用作該二極體之一第一電極，該第二摻雜區用作該二極體之一第二電極，且該第一摻雜區的摻雜物不等於該第二摻雜區的摻雜物。第一導體結構位於該第一摻雜區的上方且連接該第一摻雜區，並且具有複數個第一導體，其中該些第一導體分布於該半導體結構之複數個導體層，且該些第一導體以複數個導孔互相連接。第二導體結構位於該第二摻雜區的上方且連接該第二摻雜區，並且具有複數個第二導體，其中該些第二導體分布於該半導體結構之該些導體層，且該些第二導體以複數個導孔互相連接。該第一導體結構的一側視圖呈現一階梯狀。
本發明另揭露一種二極體，實作於一半導體結構，包含基板、第一導體、第二導體、第三導體及第四導體。基板包含一第一摻雜區及一第二摻雜區，其中該第一摻雜區用作該二極體之一第一電極，該第二摻雜區用作該二極體之一第二電極，且該第一摻雜區的摻雜物不等於該第二摻雜區的摻雜物。第一導體位於該半導體結構之一第一導體層，且連接該第一摻雜區。第二導體位於該半導體結構之一第二導體層，且連接該第一導體。第三導體位於該半導體結構之該第一導體層，且連接該第二摻雜區。第四導體位於該半導體結構之該第二導體層，且連接該第三導體。在該半導體結構的一側視圖中，該第一導體與該第三導體的重疊面積大於該第二導體與該第四導體的重疊面積。
本發明之二極體及其半導體結構具有較小的電流迴路面積，因此，相較於傳統技術，本發明之二極體及其半導體結構產生較小的電磁干擾。
有關本發明的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。
以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。
圖2為本發明一實施例的二極體在基板上的佈局。基板200上有摻雜區210及摻雜區220，摻雜區210為N型摻雜區（即，二極體的陰極），而摻雜區220為P型摻雜區（即，二極體的陽極）。換言之，摻雜區210的摻雜物與摻雜區220的摻雜物不同。在一些實施例中，摻雜區210與摻雜區220實質上互相平行。
圖3顯示本發明一實施例之半導體結構。半導體結構300包含基板200及堆疊於基板200上方（z方向）的氧化層310。在氧化層310內部有複數個導體層320（至少包含導體層320-1、導體層320-2及導體層320-3）。相鄰的導體層之間透過多個導孔（via）330連接，而導體層320-3與基板200之間透過多個觸點（contact）340連接。在一些實施例中，該些導體層320由下到上（即，由接近基板200至遠離基板200）依序是金屬層1（M1）、金屬層2（M2）、金屬層3（M3）、…、超厚金屬（Ultra-thick metal, UTM）層及重佈線層（Re-distribution layer, RDL）。圖2為半導體結構300之基板200本身的上視圖（x-y平面）。
圖4A為本發明一實施例之二極體的第一橫截面圖（即側視圖，y-z平面）（對應於圖2之橫截面A-A'），圖4B為本發明一實施例之二極體的第二橫截面圖（對應於圖2之橫截面B-B'）。
如圖4A所示，摻雜區210的上方有一導體結構410，摻雜區210與導體結構410之間透過多個觸點連接，換言之，導體結構410為二極體的陰極。導體結構410包含多個導體415（即，導體415-1、導體415-2、導體415-3、導體415-4、…、導體415-n，n為大於1的整數）。相鄰的導體415之間透過多個導孔連接，因此，導體結構410的多個導體415實質上等電位。由下而上，導體415-1位於金屬層M1（具有厚度h1）、導體415-2位於金屬層M2（具有厚度h2）、導體415-3位於金屬層M3（具有厚度h3）、導體415-4位於金屬層M4（具有厚度h4）、…、導體415-n位於金屬層Mn（具有厚度hn）。在一些實施例中，導體415-1至導體415-n實質上等長度（L）。
如圖4B所示，摻雜區220的上方有一導體結構420，摻雜區220與導體結構420之間透過多個觸點連接，換言之，導體結構420為二極體的陽極。導體結構420包含多個導體425（即，導體425-1、導體425-2、導體425-3、導體425-4、…、導體425-n）。相鄰的導體425之間透過多個導孔連接，因此，導體結構420的多個導體425實質上等電位。由下而上，導體425-1位於金屬層M1、導體425-2位於金屬層M2、導體425-3位於金屬層M3、導體425-4位於金屬層M4、…、導體425-n位於金屬層Mn。導體結構420呈現階梯狀：導體425-1比導體425-2長d1的長度、導體425-2比導體425-3長d2的長度、導體425-3比導體425-4長d3的長度、...，且導體425-n為導體結構420中最短的導體，換句話說，導體結構420中的導體不等長。如圖4B所示，導體結構420中的該些導體425的位在側視圖左側的一端實質上對齊，然而本發明不限於該些導體之同一端是否實質上對齊。在一些實施例中，導體425-1、導體425-2、導體425-3、導體425-4、…、導體425-n的長度呈等差數列（即，d1=d2=d3）。
如圖2、圖3及圖4A-4B所示，本發明之二極體為一個立體結構，實作於半導體結構300中，包含基板200上的摻雜區210及摻雜區220、導體結構410及導體結構420。
圖5A-5E為本發明一實施例之二極體的複數個上視圖，分別顯示各導體層與基板上的摻雜區的關係。圖5A-5E對應於圖4A-4B的橫截面圖。
圖5A顯示金屬層M1上的導體415-1及導體425-1與摻雜區210及摻雜區220的對應關係。導體415-1完全覆蓋摻雜區210且與摻雜區210實質上平行。導體425-1完全覆蓋摻雜區220且與摻雜區220實質上平行。導體415-1與導體425-1實質上平行。導體415-1與導體425-1的長度皆為L。
圖5B顯示金屬層M2上的導體415-2及導體425-2與摻雜區210及摻雜區220的對應關係。導體415-2完全覆蓋摻雜區210且與摻雜區210實質上平行。導體425-2部分覆蓋摻雜區220且與摻雜區220實質上平行。導體415-2與導體425-2實質上平行。導體415-2的長度為L，導體415-2與導體425-2的長度差為d1。
圖5C顯示金屬層M3上的導體415-3及導體425-3與摻雜區210及摻雜區220的對應關係。導體415-3完全覆蓋摻雜區210且與摻雜區210實質上平行。導體425-3部分覆蓋摻雜區220且與摻雜區220實質上平行。導體415-3與導體425-3實質上平行。導體415-3的長度為L，導體415-3與導體425-3的長度差為d1+d2。
圖5D顯示金屬層M4上的導體415-4及導體425-4與摻雜區210及摻雜區220的對應關係。導體415-4完全覆蓋摻雜區210且與摻雜區210實質上平行。導體425-4部分覆蓋摻雜區220且與摻雜區220實質上平行。導體415-4與導體425-4實質上平行。導體415-4的長度為L，導體415-4與導體425-4的長度差為d1+d2+d3。
圖5E顯示金屬層Mn上的導體415-n及導體425-n與摻雜區210及摻雜區220的對應關係。導體415-n完全覆蓋摻雜區210且與摻雜區210實質上平行。導體425-n部分覆蓋摻雜區220且與摻雜區220實質上平行。導體415-n與導體425-n實質上平行。導體415-n的長度為L。
請同時參考圖4A-4B及圖5A-5E。導體415-1及導體425-1在y-z平面上實質上互相重疊（重疊面積A1≈ L*h1）；導體415-2及導體425-2在y-z平面上部分重疊（重疊面積A2≈ (L-d1)*h2）；導體415-3及導體425-3在y-z平面上部分重疊（重疊面積A3≈ (L-d1-d2)*h3）；導體415-4及導體425-4在y-z平面上部分重疊（重疊面積A4≈ (L-d1-d2-d3)*h4）；以及導體415-n及導體425-n在y-z平面上部分重疊（重疊面積為所有導體層中最小的）。如果所有導體層的厚度實質上相同（即，h1、h2、h3、h4、hn實質上相等），則A1＞A2＞A3＞A4。
因為導體結構420呈階梯狀（或稱為後退狀（retrograde-type）），所以導體結構410與導體結構420在每一導體層（y-z平面上）的重疊面積並不相同。更明確地說，導體結構410與導體結構420在金屬層M1上的重疊面積最大、在金屬層M2上的次之、...、在金屬層Mn上的最小。這樣的設計可以降低二極體的陽極與陰極之間的電流迴路面積（current loop area），因而降低電磁干擾。
圖6為本發明另一實施例之二極體的第一橫截面圖（對應於圖2之橫截面A-A'）。圖6與圖4A的差別在於，在圖6的實施例中，導體結構410呈現階梯狀：導體415-1比導體415-2長d4的長度、導體415-2比導體415-3長d5的長度、導體415-3比導體415-4長d6的長度、...，且導體415-n為導體結構410中最短的導體，換句話說，導體結構410中的導體不等長。如圖6所示，導體結構410中的該些導體415的位在側視圖右側的一端實質上對齊，然而本發明不限於該些導體之同一端是否實質上對齊。在一些實施例中，導體415-1、導體415-2、導體415-3、導體415-4、…、導體415-n的長度呈等差數列（即，d4=d5=d6）。
圖7A-7E為本發明另一實施例之二極體的複數個上視圖，分別顯示各導體層與基板上的摻雜區的關係。圖7A-7E對應於圖4B及圖6的橫截面圖。
圖7A顯示金屬層M1上的導體415-1及導體425-1與摻雜區210及摻雜區220的對應關係。導體415-1完全覆蓋摻雜區210且與摻雜區210實質上平行。導體425-1完全覆蓋摻雜區220且與摻雜區220實質上平行。導體415-1與導體425-1實質上平行。導體415-1與導體425-1的長度皆為L。
圖7B顯示金屬層M2上的導體415-2及導體425-2與摻雜區210及摻雜區220的對應關係。導體415-2部分覆蓋摻雜區210且與摻雜區210實質上平行。導體425-2部分覆蓋摻雜區220且與摻雜區220實質上平行。導體415-2與導體425-2實質上平行。導體415-2的長度為(L-d4)，導體425-2的長度為(L-d1)。
圖7C顯示金屬層M3上的導體415-3及導體425-3與摻雜區210及摻雜區220的對應關係。導體415-3部分覆蓋摻雜區210且與摻雜區210實質上平行。導體425-3部分覆蓋摻雜區220且與摻雜區220實質上平行。導體415-3與導體425-3實質上平行。導體415-3的長度為(L-d4-d5)，導體425-3的長度為(L-d1-d2)。
圖7D顯示金屬層M4上的導體415-4及導體425-4與摻雜區210及摻雜區220的對應關係。導體415-4部分覆蓋摻雜區210且與摻雜區210實質上平行。導體425-4部分覆蓋摻雜區220且與摻雜區220實質上平行。導體415-4與導體425-4實質上平行。導體415-4的長度為(L-d4-d5-d6)，導體425-4的長度為(L-d1-d2-d3)。
圖7E顯示金屬層Mn上的導體415-n及導體425-n與摻雜區210及摻雜區220的對應關係。導體415-n部分覆蓋摻雜區210且與摻雜區210實質上平行。導體425-n部分覆蓋摻雜區220且與摻雜區220實質上平行。導體415-n與導體425-n實質上平行。
請同時參考圖4B、圖6及圖7A-7E。因為導體結構410及導體結構420皆呈階梯狀，所以導體結構410與導體結構420在每一導體層（y-z平面上）的重疊面積並不相同。更明確地說，導體結構410與導體結構420在金屬層M1上的重疊面積最大、在金屬層M2上的次之、...、在金屬層Mn上的最小（或是不重疊）。相較於前一實施例（即對應於圖4A-4B及圖5A-5E的實施例），導體結構410與導體結構420之間整體的重疊面積更小，因此可以進一步降低電磁干擾。
需注意的是，摻雜區210與摻雜區220是否平行，以及各導體層的兩個導體之間是否平行並非本發明的實施關鍵。上述的實質上平行的兩個元件亦可設計為非平行。
本發明的二極體不限於圖2的佈局，圖8為本發明另一實施例的二極體在基板上的佈局。摻雜區210包圍摻雜區220。圖9A-9E為本發明另一實施例之二極體的複數個上視圖，分別顯示各導體層與基板上的摻雜區的關係。圖9A-9E對應於圖4B及圖6的橫截面圖。本技術領域具有通常知識者可以由上述的實施例了解圖8及圖9A-9E的實施細節與變化，故不再贅述。值得注意的是，在圖9A-9E的實施例中，導體415為「E」字型，導體425為「U」字型（如圖10所示，以導體415-1及導體425-1為例），「E」字型的導體415的指狀結構（位於範圍R內的部分）的長度由圖9A至圖9E逐漸遞減，且「U」字型的導體425的指狀結構（位於範圍R內的部分）的長度由圖9A至圖9E逐漸遞減。
請注意，前揭圖示中，元件之形狀、尺寸以及比例等僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:晶片 110,120:內部電路 130,140:二極體 150:輸出/入墊 VDD:電壓源 200:基板 210,220:摻雜區 300:半導體結構 310:氧化層 320,320-1,320-2,320-3:導體層 330,via:導孔 340,contact:觸點 410,420:導體結構 415-1,415-2,415-3,415-4,415-n,425-1,425-2,425-3,425-4,425-n:導體 M1,M2,M3,M4,Mn:金屬層 R:範圍
圖1為習知的晶片的功能方塊圖； 圖2為本發明一實施例的二極體在基板上的佈局； 圖3顯示本發明一實施例之半導體結構； 圖4A為本發明一實施例之二極體的第一橫截面圖； 圖4B為本發明一實施例之二極體的第二橫截面圖； 圖5A-5E為本發明一實施例之二極體的多個上視圖； 圖6為本發明另一實施例之二極體的第一橫截面圖； 圖7A-7E為本發明另一實施例之二極體的多個上視圖； 圖8為本發明另一實施例的二極體在基板上的佈局； 圖9A-9E為本發明另一實施例之二極體的多個上視圖；以及 圖10顯示本發明另一實施例的導體的形狀。
220:摻雜區
420:導體結構
425-1,425-2,425-3,425-4,425-n:導體
M1,M2,M3,M4,Mn:金屬層

Claims (10)

  1. 一種二極體，實作於一半導體結構，包含：一基板，包含一第一摻雜區及一第二摻雜區，其中該第一摻雜區用作該二極體之一第一電極，該第二摻雜區用作該二極體之一第二電極，且該第一摻雜區的摻雜物不等於該第二摻雜區的摻雜物；一第一導體結構，位於該第一摻雜區的上方且連接該第一摻雜區，並且具有複數個第一導體，其中該些第一導體分布於該半導體結構之複數個導體層，且該些第一導體以複數個導孔互相連接；以及一第二導體結構，位於該第二摻雜區的上方且連接該第二摻雜區，並且具有複數個第二導體，其中該些第二導體分布於該半導體結構之該些導體層，且該些第二導體以複數個導孔互相連接；其中該第一導體結構的一側視圖呈現一階梯狀；其中最接近該基板之該第一導體為該些第一導體中之最長者，且其他的第一導體的長度逐漸遞減。
  2. 如請求項1之二極體，其中該第一摻雜區及該第二摻雜區實質上互相平行。
  3. 如請求項2之二極體，其中該第一導體結構及該第二導體結構實質上互相平行。
  4. 如請求項1之二極體，其中該第二導體結構的一側視圖呈現一 階梯狀。
  5. 如請求項4之二極體，其中最接近該基板之該第二導體為該些第二導體中之最長者，且其他的第二導體的長度逐漸遞減。
  6. 如請求項5之二極體，其中該些第一導體位於該側視圖左側的一端實質上對齊，且該些第二導體位於該側視圖右側的一端實質上對齊。
  7. 一種二極體，實作於一半導體結構，包含：一基板，包含一第一摻雜區及一第二摻雜區，其中該第一摻雜區用作該二極體之一第一電極，該第二摻雜區用作該二極體之一第二電極，且該第一摻雜區的摻雜物不等於該第二摻雜區的摻雜物；一第一導體，位於該半導體結構之一第一導體層，且連接該第一摻雜區；一第二導體，位於該半導體結構之一第二導體層，且連接該第一導體；一第三導體，位於該半導體結構之該第一導體層，且連接該第二摻雜區；以及一第四導體，位於該半導體結構之該第二導體層，且連接該第三導體；其中在該半導體結構的一側視圖中，該第一導體與該第三導體的重疊面積大於該第二導體與該第四導體的重疊面積。
  8. 如請求項7之二極體，其中該第一導體位於該基板與該第二導體之間，且該第三導體位於該基板與該第四導體之間。
  9. 如請求項8之二極體，其中在該半導體結構的一上視圖或該側視圖中，該第二導體的長度小於該第一導體的長度。
  10. 如請求項9之二極體，其中在該半導體結構的該上視圖或該側視圖中，該第四導體的長度小於該第三導體的長度。
TW109130422A 2020-09-04 2020-09-04 二極體及其半導體結構 TWI743977B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109130422A TWI743977B (zh) 2020-09-04 2020-09-04 二極體及其半導體結構
US17/460,364 US20220077026A1 (en) 2020-09-04 2021-08-30 Diode and semiconductor structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109130422A TWI743977B (zh) 2020-09-04 2020-09-04 二極體及其半導體結構

Publications (2)

Publication Number Publication Date
TWI743977B true TWI743977B (zh) 2021-10-21
TW202211485A TW202211485A (zh) 2022-03-16

Family

ID=80469992

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109130422A TWI743977B (zh) 2020-09-04 2020-09-04 二極體及其半導體結構

Country Status (2)

Country Link
US (1) US20220077026A1 (zh)
TW (1) TWI743977B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060091425A1 (en) * 2004-11-02 2006-05-04 Nec Electronics Corporation Semiconductor device
US20140210003A1 (en) * 2013-01-25 2014-07-31 Jae-hyok Ko Diode, esd protection circuit and method of manufacturing the same
US20150056762A1 (en) * 2011-05-25 2015-02-26 Renesas Electronics Corporation Semiconductor device manufacturing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821097B2 (en) * 2006-06-05 2010-10-26 International Business Machines Corporation Lateral passive device having dual annular electrodes
WO2008113067A2 (en) * 2007-03-15 2008-09-18 Johns Hopkins University Deep submicron and nano cmos single photon photodetector pixel with event based circuits for readout data-rate reduction
US8178908B2 (en) * 2008-05-07 2012-05-15 International Business Machines Corporation Electrical contact structure having multiple metal interconnect levels staggering one another
US9972571B1 (en) * 2016-12-15 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Logic cell structure and method
US10756114B2 (en) * 2017-12-28 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor circuit with metal structure and manufacturing method
US11171131B2 (en) * 2018-08-29 2021-11-09 Stmicroelectronics International N.V. Multi-fingered diode with reduced capacitance and method of making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060091425A1 (en) * 2004-11-02 2006-05-04 Nec Electronics Corporation Semiconductor device
US20150056762A1 (en) * 2011-05-25 2015-02-26 Renesas Electronics Corporation Semiconductor device manufacturing method
US20140210003A1 (en) * 2013-01-25 2014-07-31 Jae-hyok Ko Diode, esd protection circuit and method of manufacturing the same

Also Published As

Publication number Publication date
US20220077026A1 (en) 2022-03-10
TW202211485A (zh) 2022-03-16

Similar Documents

Publication Publication Date Title
US8110852B2 (en) Semiconductor integrated circuit device
US7508696B2 (en) Decoupling capacitor for semiconductor integrated circuit device
KR102312627B1 (ko) Led 소자
US9607976B2 (en) Electrostatic discharge protection device
US20150371941A1 (en) Semiconductor device
US8102024B2 (en) Semiconductor integrated circuit and system LSI including the same
US20240030338A1 (en) Semiconductor device
US7772650B2 (en) Layout structure of electrostatic discharge protection circuit
US20150243744A1 (en) Semiconductor device
CN103855156A (zh) 与finfet工艺相兼容的二极管结构
US20070278613A1 (en) Semiconductor device
TWI743977B (zh) 二極體及其半導體結構
TWI765166B (zh) 暫態電壓抑制元件
US10804258B2 (en) ESD protection device and signal transmission line
US11736134B2 (en) Digital isolator
US20130020673A1 (en) Protection diode and semiconductor device having the same
KR20050092027A (ko) 정전 방전 보호 장치, 다이오드, 입력 버퍼 및 정전 방전보호 방법
CN114171494A (zh) 二极管及其半导体结构
US7582537B2 (en) Zener diode and methods for fabricating and packaging same
WO2009139457A1 (ja) 半導体装置
KR100674956B1 (ko) Ｅｓｄ에 내성을 가지는 프리미티브 셀
WO2018163839A1 (ja) 半導体装置、及び、製造方法
US8278715B2 (en) Electrostatic discharge protection device
US8357990B2 (en) Semiconductor device
JP2010278243A (ja) 半導体保護装置