TWI736092B - 通用串列匯流排裝置以及存取方法 - Google Patents

通用串列匯流排裝置以及存取方法 Download PDF

Info

Publication number
TWI736092B
TWI736092B TW108148543A TW108148543A TWI736092B TW I736092 B TWI736092 B TW I736092B TW 108148543 A TW108148543 A TW 108148543A TW 108148543 A TW108148543 A TW 108148543A TW I736092 B TWI736092 B TW I736092B
Authority
TW
Taiwan
Prior art keywords
buffer
data
host
serial bus
universal serial
Prior art date
Application number
TW108148543A
Other languages
English (en)
Other versions
TW202127265A (zh
Inventor
陳燕儒
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW108148543A priority Critical patent/TWI736092B/zh
Priority to CN202011564719.XA priority patent/CN113127399B/zh
Publication of TW202127265A publication Critical patent/TW202127265A/zh
Application granted granted Critical
Publication of TWI736092B publication Critical patent/TWI736092B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Abstract

一種通用串列匯流排裝置，包括一資料緩衝記憶體、一端點以及一連接埠。資料緩衝記憶體包括一第一緩衝區以及一第二緩衝區。第一緩衝區用以儲存一第一資料。第二緩衝區用以儲存一第二資料。端點對應第一及第二緩衝區。連接埠用以耦接一主機。當主機發出一巨量輸入要求時，端點根據緩衝轉換旗標讀取第一或第二緩衝區。

Description

通用串列匯流排裝置以及存取方法
本發明係有關於一種通用串列匯流排裝置。
通用串列匯流排(USB)主要用以連接電腦系統與外部裝置。當不同的外部裝置利用通用串列匯流排耦接電腦系統時，電腦會自動識別外部裝置，並搭配適當的驅動程式，而不需使用者再另行設定或安裝驅動程式。
本發明提供一種通用串列匯流排裝置，包括一資料緩衝記憶體、一端點以及一連接埠。資料緩衝記憶體包括一第一緩衝區以及一第二緩衝區。第一緩衝區用以儲存一第一資料。第二緩衝區用以儲存一第二資料。端點對應第一及第二緩衝區。連接埠用以耦接一主機。當主機發出一巨量輸入要求時，端點根據緩衝轉換旗標讀取第一或第二緩衝區。
在一可能實施例中，當緩衝轉換旗標為一第一數值時，端點讀取第一緩衝區，用以提供第一資料予主機。當緩衝轉換旗標為第二數值時，端點讀取第二緩衝區，用以提供一第二資料予主機。
在另一可能實施例中，在端點開始提供第一資料予主機時，緩衝轉換旗標為第二數值。在端點開始提供第二資料予主機時，緩衝轉換旗標為第一數值。
本發明另提供一種存取方法，適用於一通用串列匯流排裝置。通用串列匯流排裝置具有一資料緩衝記憶體。資料緩衝記憶體包括一第一緩衝區以及一第二緩衝區。本發明之存取方法包括：設定一端點對應第一及第二緩衝區；接收一外部指令；當該外部指令係為一巨量輸入要求時，根據一緩衝轉換旗標讀取第一或第二緩衝區。
在一可能實施例中，當緩衝轉換旗標為一第一數值時，讀取第一緩衝區，用以提供第一資料予一外部主機。當緩衝轉換旗標為一第二數值時，讀取第二緩衝區，用以提供一第二資料予一外部主機。
在另一可能實施例中，在開始提供第一資料予主機時，緩衝轉換旗標由第一數值被改變為第二數值。在端點開始提供第二資料予主機時，緩衝轉換旗標由第二數值被改變為第一數值。
本發明之存取方法可經由本發明之通用串列匯流排裝置來實作，其為可執行特定功能之硬體或韌體，亦可以透過程式碼方式收錄於一紀錄媒體中，並結合特定硬體來實作。當程式碼被電子裝置、處理器、電腦或機器載入且執行時，電子裝置、處理器、電腦或機器變成用以實行本發明之通用串列匯流排裝置。
為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。另外，實施例中圖式標號之部分重覆，係為了簡化說明，並非意指不同實施例之間的關聯性。
第1圖為本發明之操作系統的示意圖。如圖所示，操作系統100包括一主機110以及一通用串列匯流排(USB)裝置120。主機110包括一連接埠111，用以耦接通用串列匯流排裝置120。在本實施例中，連接埠111係為一USB 2.0連接埠。本發明並不限定通用串列匯流排裝置數量。在其它實施例中，主機110可能耦接更多的通用串列匯流排裝置。在此例中，主機110分配不同的位址予不同的通用串列匯流排裝置。
通用串列匯流排裝置120包括端點(endpoint)121~124、一資料緩衝記憶體125以及一連接埠128。在一可能實施例中，通用串列匯流排裝置120係為一全速裝置(Full-Speed Device)，其傳輸速率最高可達12Mbps。
連接埠128用以耦接主機110。在一可能實施例中，連接埠128係透過一連接線130耦接主機110。在另一可能實施例中，連接埠128係直接插入主機110的連接埠111。在此例中，連接埠128也是一USB 2.0連接埠。
端點121~124耦接於連接埠128與資料緩衝記憶體125之間。端點121~124對應不同型態的傳輸。在本實施例中，端點121~124共用資料緩衝記憶體125。在一可能實施例中，每一端點透過一相對應的虛擬管線(virtual pipe)與主機110溝通。本發明並不限定端點的數量。在其它實施例中，通用串列匯流排裝置120可能具有更多的端點。
主機110利用通用串列匯流排裝置120內的至少一端點，致能一相對應功能。舉例而言，如果通用串列匯流排裝置120同時具有滑鼠及隨身碟(pen drive)功能時，主機110可能利用通用串列匯流排裝置120內部的一第一特定端點，進行一中斷傳輸(interrupt transfer)，用以啟動滑鼠功能。在此例中，該第一特定端點係進行一中斷輸入(interrupt IN)傳輸。另外，主機110可能利用通用串列匯流排裝置120內部的一第二特定端點以及一第三特定端點，進行一巨量傳輸(bulk transfer)，用以讀出資料或是寫入資料。在此例中，第二特定端點係進行一巨量輸入(bulk IN)傳輸，第三特定端點係進行一巨量輸出(bulk OUT)傳輸。因此，當主機110想使用通用串列匯流排裝置120的一特定功能時，主機110只需指定相對應的端點，便可使用通用串列匯流排裝置120的功能。
在本實施例中，端點121及122進行一控制傳輸(control transfers)，用於控制傳輸命令及狀態操作，如設定USB裝置、取得USB裝置的資訊、發送指令到USB裝置等。在一可能實施例中，端點121係進行一控制輸入(control IN)傳輸，用以提供資料緩衝記憶體125的資料予主機110，而端點122係進行一控制輸出(control OUT)傳輸，用以將來自主機110的輸出資料寫入資料緩衝記憶體125。另外，端點123及124進行一批次傳輸(Bulk Transfers)，用於大量資料傳輸。在本實施例中，端點123係進行一巨量輸入傳輸，用以提供資料緩衝記憶體125的資料予主機110，端點124係進行一巨量輸出傳輸，用以將來自主機110的輸出資料寫入資料緩衝記憶體125。在本實施例中，端點123對應資料緩衝記憶體125的緩衝區126及127。在其它實施例中，通用串列匯流排裝置120更具有其它端點，用以進行中斷傳輸。在此例中，進行中斷傳輸的端點利用固定速度，傳輸少量資料。
本發明並不限定資料緩衝記憶體125的種類。在一可能實施例中，資料緩衝記憶體125係為一揮發性記憶體(Volatile Memory)，如動態隨機存取記憶體(Dynamic Random Access Memory；DRAM)或是靜態隨機存取記憶體(Static Random Access Memory；SRAM)。在一可能實施例中，資料緩衝記憶體125的記憶空間為512Bytes。
另外，本發明並不限定緩衝區126及127的大小。在一可能實施例中，緩衝區126的記憶空間相同於緩衝區127的記憶空間。舉例而言，緩衝區126及127的記憶空間均為64Bytes。在本實施例中，緩衝區126的起始位址係為0108，其結束位址為0147，緩衝區127的起始位址係為01C8，其結束位址為0207。因此，緩衝區127不相鄰緩衝區126。在其它實例中，緩衝區127可能相鄰緩衝區126。在此例中，緩衝區126的結束位址係為0147，而緩衝區127的起始位址係為0148。
在本實施例中，當主機110發出一巨量輸入要求(Bulk IN transfer)時，端點123根據一緩衝轉換旗標(buffer toggle flag)BUFTOG讀取緩衝區126或127。在一可能實施例中，緩衝轉換旗標BUFTOG的初始值為一數值0。由於緩衝轉換旗標BUFTOG為數值0，故一寫入電路(未顯示)寫入一資料DT1至緩衝區126中。此時，如果主機110發出一巨量輸入要求，由於緩衝轉換旗標BUFTOG為數值0，故端點123讀取緩衝區126，用以提供資料DT1予主機110。
在端點123開始提供資料DT1予主機110時，一硬體架構(未顯示)改變緩衝轉換旗標BUFTOG為一數值1。由於緩衝轉換旗標BUFTOG為數值1，故一寫入電路(未顯示)寫入一資料DT2至緩衝區127中。因此，當主機110再次發出一巨量輸入要求時，由於緩衝轉換旗標BUFTOG為數值1，故端點123讀取緩衝區127，用以提供資料DT2予主機110。
當端點123開始提供資料DT2予主機110時，該硬體架構改變緩衝轉換旗標BUFTOG為數值0。因此，一寫入電路(未顯示)寫入一資料DT3至緩衝區126中。此時，如果主機110再次發出一巨量輸入要求，由於緩衝轉換旗標BUFTOG為數值0，故端點123讀取緩衝區126，用以提供資料DT3予主機110。
在端點123開始提供資料DT3予主機110時，一硬體架構(未顯示)改變緩衝轉換旗標BUFTOG為數值1。由於緩衝轉換旗標BUFTOG為數值1，故一寫入電路(未顯示)寫入一資料DT4至緩衝區127中。因此，當主機110再次發出一巨量輸入要求時，由於緩衝轉換旗標BUFTOG為數值1，故端點123讀取緩衝區127，用以提供資料DT4予主機110。
由於主機110只透過通用串列匯流排裝置120內單一端點(如123)，便可讀取兩緩衝區的資料，而不需透過兩端點讀取兩緩衝區的資料，故可避免因端點的短缺造成無法同時實現複合裝置的多功能的情況，進而減少通用串列匯流排裝置120內部實現一功能時的端點使用數量。另外，藉由使用兩緩衝區，可減少通用串列匯流排裝置120暫時無資料傳送予主機110或無法接收來自主機110的資料的情況發生，因而提高通用串列匯流排裝置120的效率。再者，藉由判斷緩衝轉換旗標BUFTOG的數值，便可在兩緩衝區間自動切換，將資料事先寫入空閒的緩衝區中，因而提高存取速度。
第2圖為本發明之存取方法的一可能流程示意圖。本發明之存取方法適用於通用串列匯流排裝置中。通用串列匯流排裝置具有一資料緩衝記憶體。資料緩衝記憶體包括一第一緩衝區以及一第二緩衝區。本發明並不限定資料緩衝記憶體的種類及大小。在一可能實施例中，資料緩衝記憶體係為一靜態隨機存取記憶體，其具有512Bytes的記憶空間。
首先，設定通用串列匯流排裝置內的一端點對應第一及第二緩衝區(步驟S211)。在一可能實施例中，該端點用以進行一巨量輸入傳輸。本發明並不限定第一及第二緩衝區位於資料緩衝記憶體的位置。在一可能實施例中，第一緩衝區相鄰或不相鄰第二緩衝區。在其它實施例中，第一緩衝區的記憶空間可能相同或不同於第二緩衝區的記憶空間。
接著，接收一外部指令(步驟S212)。在本實施例中，外部指令係由一主機所提供。主機透過外部指令，要求通用串列匯流排裝置輸出資料，或是提供資料予通用串列匯流排裝置。當外部指令係為一巨量輸入要求時，根據一緩衝轉換旗標，讀取第一或第二緩衝區(步驟S213)。
在本實施例中，步驟S213包括步驟S214~S216。步驟S214係判斷緩衝轉換旗標是否為一第一數值(如0)。當緩衝轉換旗標為第一數值時，讀取第一緩衝區，用以提供一第一資料予一主機(步驟S215)。在一可能實施例中，在開始提供第一資料予主機後，改變緩衝轉換旗標為一第二數值(如1)。此時，第一緩衝區的寫入優先權高於第二緩衝區的寫入優先權。在此例中，如果有新的資料(如稱第三資料)要寫入時，會優先寫在第一緩衝區。
當緩衝轉換旗標不為第一數值(如為數值1)時，讀取第二緩衝區(步驟S216)，用以提供一第二資料予主機。此時，由於緩衝轉換旗標不為第一數值，故寫入一第三資料至第一緩衝區。另外，在開始提供第二資料予主機時，改變緩衝轉換旗標為第一數值。此時，第二緩衝區的寫入優先權高於第一緩衝區的寫入優先權。因此，如果有新的資料(如稱第四資料)要寫入時，會優先寫在第二緩衝區。
本發明之存取方法，或特定型態或其部份，可以以程式碼的型態存在。程式碼可儲存於實體媒體，如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體，亦或不限於外在形式之電腦程式產品，其中，當程式碼被機器，如電腦載入且執行時，此機器變成用以參與本發明之通用串列匯流排裝置。
程式碼也可透過一些傳送媒體，如電線或電纜、光纖、或是任何傳輸型態進行傳送，其中，當程式碼被機器，如電腦接收、載入且執行時，此機器變成用以參與本發明之裝置。當在一般用途處理單元實作時，程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。
除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。舉例來說，本發明實施例所述之系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100：操作系統； 110：主機； 111：連接埠； 120：通用串列匯流排裝置； 128：連接埠； 121~124：端點； 125：資料緩衝記憶體； 126、127：緩衝區； 130：連接線； BUFTOG：緩衝轉換旗標； S211~S216：步驟。
第1圖為本發明之操作系統的示意圖。 第2圖為本發明之存取方法的一可能流程示意圖。
100：操作系統； 110：主機； 111：連接埠； 120：通用串列匯流排裝置； 128：連接埠； 121~124：端點； 125：資料緩衝記憶體； 126、127：緩衝區； 130：連接線； BUFTOG：緩衝轉換旗標。

Claims (10)

  1. 一種通用串列匯流排裝置，包括：一資料緩衝記憶體，包括：一第一緩衝區，用以儲存一第一資料；以及一第二緩衝區，用以儲存一第二資料；一端點，對應該第一及第二緩衝區；以及一連接埠，用以耦接一主機；其中：當該主機發出一巨量輸入要求並且一緩衝轉換旗標為一第一數值時，該端點讀取該第一緩衝區的該第一資料；當該端點開始提供該第一資料予該主機時，該緩衝轉換旗標被改變成一第二數值；當該主機再次發出該巨量輸入要求並且該緩衝轉換旗標為該第二數值時，該端點讀取該第二緩衝區的該第二資料。
  2. 如申請專利範圍第1項所述之通用串列匯流排裝置，其中當該緩衝轉換旗標為該第一數值時，該端點讀取該第一緩衝區，用以提供該第一資料予該主機。
  3. 如申請專利範圍第2項所述之通用串列匯流排裝置，其中當該端點提供該第一資料予該主機時，該緩衝轉換旗標為該第二數值。
  4. 如申請專利範圍第3項所述之通用串列匯流排裝置，其中當該緩衝轉換旗標為該第二數值時，該端點讀取該第二緩衝區，用以提供該第二資料予該主機。
  5. 如申請專利範圍第4項所述之通用串列匯流排裝置，其中當該緩衝轉換旗標為該第二數值時，該第一緩衝區儲存一第三資料。
  6. 如申請專利範圍第3項所述之通用串列匯流排裝置，其中當該端點提供該第二資料予該主機時，該緩衝轉換旗標為該第一數值。
  7. 如申請專利範圍第6項所述之通用串列匯流排裝置，其中當該緩衝轉換旗標為該第一數值時，該第二緩衝區儲存一第四資料。
  8. 如申請專利範圍第1項所述之通用串列匯流排裝置，其中該第一緩衝區的記憶空間相同於該第二緩衝區的記憶空間。
  9. 如申請專利範圍第1項所述之通用串列匯流排裝置，其中該第二緩衝區相鄰該第一緩衝區。
  10. 一種存取方法，適用於一通用串列匯流排裝置，該通用串列匯流排裝置具有一資料緩衝記憶體，該資料緩衝記憶體包括一第一緩衝區以及一第二緩衝區，該存取方法包括：設定一端點對應該第一及該第二緩衝區，其中，該第一緩衝區儲存一第一資料，該第二緩衝區儲存一第二資料；接收一外部指令；以及當該外部指令係為一巨量輸入要求時，根據一緩衝轉換旗標讀取該第一或第二緩衝區；其中：當該外部指令係為該巨量輸入要求並且該緩衝轉換旗標為一第一數值時，讀取該第一緩衝區的該第一資料，並改變該緩衝轉換旗標為一第二數值；當該外部指令再次為該巨量輸入要求並且該緩衝轉換旗標為該第 二數值時，讀取該第二緩衝區的該第二資料。
TW108148543A 2019-12-31 2019-12-31 通用串列匯流排裝置以及存取方法 TWI736092B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108148543A TWI736092B (zh) 2019-12-31 2019-12-31 通用串列匯流排裝置以及存取方法
CN202011564719.XA CN113127399B (zh) 2019-12-31 2020-12-25 一种通用串列汇流排装置以及存取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108148543A TWI736092B (zh) 2019-12-31 2019-12-31 通用串列匯流排裝置以及存取方法

Publications (2)

Publication Number Publication Date
TW202127265A TW202127265A (zh) 2021-07-16
TWI736092B true TWI736092B (zh) 2021-08-11

Family

ID=76772212

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108148543A TWI736092B (zh) 2019-12-31 2019-12-31 通用串列匯流排裝置以及存取方法

Country Status (2)

Country Link
CN (1) CN113127399B (zh)
TW (1) TWI736092B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200842601A (en) * 2006-12-31 2008-11-01 Sandisk Corp Method and apparatus for performing full transfer automation in a USB controller
TW201115351A (en) * 2009-10-27 2011-05-01 Genesys Logic Inc Accelerated access apparatus and reading and writing methods thereof
TW201214134A (en) * 2010-09-30 2012-04-01 Via Tech Inc USB transaction translator and a micro-frame synchronization method
TWM525481U (zh) * 2015-10-21 2016-07-11 宏正自動科技股份有限公司 於不同通訊介面間相互傳輸訊號之系統及裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974486A (en) * 1997-08-12 1999-10-26 Atmel Corporation Universal serial bus device controller comprising a FIFO associated with a plurality of endpoints and a memory for storing an identifier of a current endpoint
JP3415567B2 (ja) * 2000-06-21 2003-06-09 エヌイーシーマイクロシステム株式会社 Ｕｓｂ転送制御方法およびｕｓｂコントローラ
JP2004070423A (ja) * 2002-08-01 2004-03-04 Ricoh Co Ltd Ｕｓｂコントローラおよびそのデータ転送制御方法
US20060020721A1 (en) * 2004-05-26 2006-01-26 Microchip Technology Incorporated Configurable ping-pong buffers for USB buffer descriptor tables
US7689734B2 (en) * 2007-12-18 2010-03-30 International Business Machines Corporation Method for toggling non-adjacent channel identifiers during DMA double buffering operations
CN101692213B (zh) * 2009-10-23 2012-06-27 威盛电子股份有限公司 通用串行总线主机控制方法和通用串行总线主机控制器
US8996772B1 (en) * 2012-02-15 2015-03-31 Cypress Semiconductor Corporation Host communication device and method with data transfer scheduler
CN110096461A (zh) * 2019-04-16 2019-08-06 中国科学院国家空间科学中心 一种基于usb3.0辅助协议的实时高速数据传输方法及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200842601A (en) * 2006-12-31 2008-11-01 Sandisk Corp Method and apparatus for performing full transfer automation in a USB controller
TW201115351A (en) * 2009-10-27 2011-05-01 Genesys Logic Inc Accelerated access apparatus and reading and writing methods thereof
TW201214134A (en) * 2010-09-30 2012-04-01 Via Tech Inc USB transaction translator and a micro-frame synchronization method
TWM525481U (zh) * 2015-10-21 2016-07-11 宏正自動科技股份有限公司 於不同通訊介面間相互傳輸訊號之系統及裝置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
NuMicro® USB 2.0全速裝置之實作：Application Note for 32-bit NuMicro® Family(2017/06/16初次發布) *
NuMicro® USB 2.0全速裝置之實作：Application Note for 32-bit NuMicro® Family(2017/06/16初次發布)。

Also Published As

Publication number Publication date
CN113127399A (zh) 2021-07-16
TW202127265A (zh) 2021-07-16
CN113127399B (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
TWI747886B (zh) 使用nvme介面存取元件的同時核心模式和使用者模式的方法、非暫時性電腦可讀取媒體及主機電腦系統
US20160147676A1 (en) Peripheral component interconnect (pci) device and system including the pci
US7620747B1 (en) Software based native command queuing
GB2528351A (en) System and method for peer-to-peer PCIe storage transfers
JP2008090851A (ja) 記憶システム、およびデータ転送方法
US7165124B2 (en) Data transfer control system, electronic instrument, program, and data transfer control method
US7600058B1 (en) Bypass method for efficient DMA disk I/O
KR100843199B1 (ko) 고속 아이.디.이. 인터페이스 장치 및 그 방법
TWI736092B (zh) 通用串列匯流排裝置以及存取方法
TWI451262B (zh) 橋接電路
US7127530B2 (en) Command issuing apparatus for high-speed serial interface
US20050198425A1 (en) Combined optical storage and flash card reader using single ide or sata port and method thereof
US20070005847A1 (en) Data transfer control device and electronic instrument
US10853255B2 (en) Apparatus and method of optimizing memory transactions to persistent memory using an architectural data mover
US9990311B2 (en) Peripheral interface circuit
JPS61251950A (ja) インタ−フエイス装置
US20070005851A1 (en) Data transfer control device and electronic instrument
EP1288774A2 (en) Integrated drive controller for systems with integrated mass storage
TWI416339B (zh) 通用序列匯流排傳輸轉譯器及輸入請求同步傳輸方法
US20040230734A1 (en) Data transfer control system, electronic instrument, and data transfer control method
US20090216919A1 (en) Channel device, information processing system and data transfer method
KR20050085884A (ko) 광 저장 장치 전송 성능의 개선
JP2007011659A (ja) インターフェース装置、ディスクドライブ及びインターフェース制御方法
KR20200143922A (ko) 메모리 카드 및 이를 이용한 데이터 처리 방법
CN102063269B (zh) 一种实现磁盘阵列双控制器通讯的方法及系统