TWI730538B - 用於評估半導體元件的臨界尺寸的系統和方法 - Google Patents

用於評估半導體元件的臨界尺寸的系統和方法 Download PDF

Info

Publication number
TWI730538B
TWI730538B TW108145207A TW108145207A TWI730538B TW I730538 B TWI730538 B TW I730538B TW 108145207 A TW108145207 A TW 108145207A TW 108145207 A TW108145207 A TW 108145207A TW I730538 B TWI730538 B TW I730538B
Authority
TW
Taiwan
Prior art keywords
patent application
layer
scope
period
diffraction
Prior art date
Application number
TW108145207A
Other languages
English (en)
Other versions
TW202117270A (zh
Inventor
耀斌 馮
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202117270A publication Critical patent/TW202117270A/zh
Application granted granted Critical
Publication of TWI730538B publication Critical patent/TWI730538B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本公開提供了用於評估半導體元件的臨界尺寸的系統和方法。系統包括至少一個處理器和儲存指令的至少一個記憶體。所述指令在由至少一個處理器進行時使至少一個處理器進行操作。所述操作包括接收半導體元件的第一層上的第一疊加標記集合的資訊以及半導體元件的第二層上的第二疊加標記集合的資訊，其中第一層低於第二層。所述操作還包括接收從第一層和第二層上的對應疊加標記測量的複數個繞射參數。所述操作還包括基於複數個繞射參數來確定第二層上的臨界尺寸的變化。

Description

用於評估半導體元件的臨界尺寸的系統和方法
本公開的實施例有關於在製造過程期間的半導體元件的品質控制，更具體而言，有關於使用基於繞射的疊加(DBO)量測來評估半導體元件的臨界尺寸(CD)。
用於監控和測量半導體晶圓上的特徵的臨界尺寸的常規方法包括臨界尺寸掃描電子顯微鏡(CDSEM)和光學臨界尺寸(OCD)量測。CDSEM使用電子束以很高的放大倍率對晶圓表面上的結構進行成像，從而實現臨界尺寸的測量。OCD分析從晶圓上的週期性結構繞射的光訊號，以檢查製造製程的品質。兩種方法都需要專用且昂貴的設備來實現評估臨界尺寸的功能。
本公開提供了使用改進的DBO技術以降低的成本來評估臨界尺寸的系統和方法。
在一個示例中，提供了一種用於評估半導體元件的臨界尺寸的系統。所述系統包括至少一個處理器和至少一個記憶體。至少一個記憶體儲存指令，所述指令在由至少一個處理器進行時使至少一個處理器進行操作。所述操 作包括接收半導體元件的第一層上的第一疊加標記集合的資訊以及半導體元件的第二層上的第二疊加標記集合的資訊。第一層低於第二層。所述操作還包括接收從第一層和第二層上的對應疊加標記測量的複數個繞射參數。所述操作還包括基於複數個繞射參數來確定第二層上的臨界尺寸的變化。
在另一個示例中，提供了一種用於評估半導體元件的臨界尺寸的方法。所述方法包括提供半導體元件的第一層上的第一疊加標記集合以及半導體元件的第二層上的第二疊加標記集合。第一層低於第二層。所述方法還包括獲得從第一層和第二層上的對應疊加標記測量的複數個繞射參數。所述方法還包括基於複數個繞射參數來確定第二層上的臨界尺寸的變化。
在另一示例中，提供了一種半導體元件。所述半導體元件包括第一層和第二層，第一層包括第一疊加標記集合，第二層包括第二疊加標記集合。第二層高於第一層。第一疊加標記集合包括複數個繞射光柵。複數個繞射光柵中的每一個具有第一週期。第二疊加標記集合包括複數個繞射光柵簇。複數個繞射光柵簇中的每一個具有複數個繞射光柵單元。複數個繞射光柵簇中的至少一個中的複數個繞射光柵單元具有第一週期。複數個繞射光柵單元中的至少一個包括具有小於第一週期的第二週期的繞射光柵。
100、200:疊加標記集合
112、114、122、124、234a、234b:光柵
112a、112b:結構
211:中心線
212、214、222、224:光柵簇
212a、212b、212c、212d、214a、214b:光柵單元
300、400:半導體元件
310、320、330、340:層
312、312a、312b、312c、312d、314:脊
512、514、502、504:點
600:系統
610:處理器
620:通信介面
630:記憶體
640:資料庫
650:顯示器
660:終端設備
700:方法
710~760:步驟
A、AD0、A-D0、AD1、A-D1:強度差
CDO、CD1:臨界尺寸
D、Df、-D:偏離量
I0、I+、I-:強度
P1、P2:週期
X、Y、Z:方向
θ1、θ0:夾角
圖式併入本文中並形成說明書的一部分。圖式示出了本公開的實施例，並且與文字描述一起進一步用於解釋本公開的原理並且使相關領域的技術人員能夠實現和利用本公開。
圖1示出了根據本公開的一些實施例的半導體元件的參考層上的示例性疊加標記集合。
圖2示出了根據本公開的一些實施例的半導體元件的目標層上的示例性疊加標記集合。
圖3和4示出根據本公開的一些實施例的具有疊加標記的示例性半導體元件。
圖5A和5B示出了根據本公開的一些實施例的示出繞射參數與疊加標記偏離量之間的關係的示例性曲線。
圖6示出根據本公開的一些實施例的用於評估半導體元件的臨界尺寸的示例性系統的框圖。
圖7是根據本公開的一些實施例的用於評估半導體元件的臨界尺寸的示例性方法的流程圖。
以下將參考圖式描述本公開內容的實施例。
儘管討論了具體的配置和佈置，但應該理解，這僅僅是為了說明的目的而進行的。相關領域的技術人員將認識到，在不脫離本公開的精神和範圍的情況下，可以使用其他配置和佈置。對於相關領域的技術人員而言顯而易見的是，本公開還可以用於各種其他應用中。
應注意到，在說明書中對“一個實施例”、“實施例”、“示例性實施例”、“一些實施例”等的引用指示所描述的實施例可以包括特定的特徵、結構或特性，但是每個實施例可能不一定包括該特定的特徵、結構或特性。而且，這樣的短語不一定指代相同的實施例。此外，當結合實施例描述特定的特徵、結構或特性時，無論是否明確描述，結合其他實施例來實現這樣的特徵、結構或特性都在相關領域的技術人員的知識範圍內。
通常，可以至少部分地從上下文中的用法理解術語。例如，如在本文中所使用的術語“一個或複數個”至少部分取決於上下文，可以用於以單數意義描述任何特徵、結構或特性，或可以用於以複數意義描述特徵、結構或特徵的組合。類似地，至少部分取決於上下文，諸如“一”、“某一”或“該”的術語同樣可以被理解為表達單數用法或表達複數用法。另外，術語“基於”可以被理解為不一定旨在表達一組排他性的因素，而是可以替代地，同樣至少部分地取決於上下文，允許存在不一定明確描述的其他因素。
應當容易理解的是，本公開中的“在...上”、“在...上方”和“在...之上”的含義應以最寬泛的方式來解釋，從而“在......上”不僅意味著“直接在某物上”，而且還包括其間具有中間特徵或層的“在某物上”的含義，並且“在......上方”或“在......之上”不僅意味著“在某物之上”或“在某物上方”的含義，而且還可以包括其間沒有中間特徵或層的“在某物上方”或“在某物之上”的含義(即，直接在某物上)。
此外，為了便於描述，可以在本文中使用諸如“在...之下”、“在...下方”、“下”、“在...上方”、“上”等的空間相對術語來描述如圖式所示的一個元件或特徵與另一個(另一些)元件或特徵的關係。除了圖式中所示的取向之外，空間相對術語旨在涵蓋元件在使用或操作中的不同取向。裝置可以以其他方式取向(旋轉90度或在其他取向)並且同樣可以相應地解釋本文中使用的空間相關描述詞。
如在本文中所使用的，術語“基底”是指在其上添加後續材料層的材料。基底本身可以被圖案化。添加在基底的頂部上的材料可以被圖案化或可以保持未被圖案化。此外，基底可以包括多種半導體材料，例如矽、鍺、砷化鎵、磷化銦等。或者，基底可以由非導電材料製成，例如玻璃、塑膠或藍寶石晶圓。
在半導體元件製造中，臨界尺寸(CD)是指在基底上方的特定高度 (例如，在特定層中)測量的特徵的尺寸(例如，寬度)。監控和評估半導體元件的CD在品質控制和保證方面具有重要作用。如上所述，常規的CD評估方法(例如，CDSEM和OCD)需要特定且昂貴的設備。使用替代方法來實現評估CD的類似功能以降低成本是有利的。
基於繞射的疊加(DBO)量測通常用於透過分析兩個繞射光訊號之間的強度差來測量位於基底上方不同高度處的兩層上的特徵的對準。基於強度差，可以確定兩層上的相應特徵之間的偏離量。目前而言，DBO系統可以用於收集疊加偏離量資料，但是它們無法評估特定層上的CD的分佈。本公開的實施例擴展了DBO系統的功能，使得其可以被配置為確定半導體元件的特定層上的CD的變化。
在一些實施例中，為了使用DBO量測評估半導體元件的CD，在半導體元件的至少兩個不同層上提供了疊加標記：在第一層(也被稱為參考層)上提供第一疊加標記集合，在第二層(也被稱為目標層)上提供第二疊加標記集合。參考層比目標層低(例如，沿豎直方向更靠近基底)。圖1示出了根據本公開的一些實施例的半導體元件的參考層上的示例性疊加標記集合100。圖1是在半導體元件的基底上方特定高度z1處的橫向平面X-Y的俯視圖，其中Z方向是垂直於基底平面的豎直方向。參考圖1，疊加標記集合100包括複數個繞射光柵(為簡單起見也被稱為光柵)，例如112、114、122和124。複數個光柵中的每一個都具有週期為P1的週期性結構(例如，由結構112a、112b等形成)。週期性結構可以包括正光柵結構，例如，複數個脊，或負光柵結構，例如，複數個凹槽。儘管圖1示出了其中週期性結構具有7個脊或凹槽(也被統稱為疊加標記)的示例，但週期性結構中的疊加標記的數量可以變化。例如，一些實施例可以在週期性結構中包括4、5、6、8、9、10或其他數量的疊加標記。在一些實施例中，週期P1可以在500奈米至10微米之間的範圍內，例如500奈米、800奈米、1微米、2微 米、5微米、10微米，或在由這些值限定的任何子範圍內。複數個光柵包括至少兩組：包括光柵112和光柵114的第一組光柵沿Y方向取向，而包括光柵122和光柵124的第二組光柵沿垂直於第一組的取向(Y方向)的X方向取向。在一些實施例中，第一組和第二組繞射光柵可以在除X和Y方向之外的其他方向上取向，只要這兩個取向彼此垂直即可。如圖1所示，第一組中的至少兩個光柵，例如光柵112和114，相對於彼此成對角地設置。換言之，當圖1所示的X-Y平面由笛卡爾坐標系表示時，光柵112和114分別佈置在第二象限和第四象限中。類似地，光柵122和124相對於彼此成對角地設置，分別佈置在第一象限和第三象限中。
圖2示出了根據本公開的一些實施例的圖1的半導體元件的目標層上的示例性疊加標記集合200。類似於圖1，圖2也示出了橫向平面X-Y的俯視圖，這次是在基底上方的另一高度z2處。在一些實施例中，z2>z1，意味著圖2中所示的橫向平面比圖1中所示的橫向平面更高(更遠離基底)。換言之，圖2中所示的目標層在圖1所示的參考層上方。如圖2所示，目標層上的疊加標記集合200包括複數個繞射光柵簇(為簡單起見也被稱為光柵簇)，例如212、214、222和224，其分別疊加在參考層上的複數個光柵(例如光柵112、114、122和124)上。複數個光柵簇中的每一個包括複數個繞射光柵單元(為簡單起見也被稱為光柵單元)，在圖2中被示為實心黑色塊。例如，光柵簇212包括複數個光柵單元212a、212b、212c、......、212d，如圖2所示。每個光柵簇中的光柵單元大致與參考層中的相應光柵結構(例如脊或凹槽)對準(例如大致對準但具有可控制的偏離量)。光柵簇(例如光柵簇212)中的複數個光柵單元(例如光柵單元212a-212d)佈置成週期性結構，其具有與參考層上的相應光柵(例如光柵112)的週期P1相同的週期。
光柵簇中的每個光柵單元包括更精細的繞射光柵(例如與參考層上的光柵相比)，該繞射光柵具有小於週期P1的第二週期P2。例如，圖2示出了光 柵簇212的一部分的放大圖，揭示了每個光柵單元212a、212b和212c的實際結構。如圖2所示，每個光柵單元212a、212b和212c包括具有沿Y方向取向並且以週期性的方式佈置的複數個線性結構的光柵。在每個光柵單元內，線性結構根據週期P2佈置。在圖2中，具有週期P2的線性結構形成實際的疊加標記。在複數個光柵單元當中，線性結構組(例如，每個光柵單元一組)也根據週期P1週期性地佈置。
在一些實施例中，週期P2可以與目標層上的錨定圖案的結構週期基本相同，包括在目標層上以週期性方式佈置的特徵、圖案或其他功能部件的結構週期。在一些實施例中，週期P2可以在1奈米至500奈米之間的範圍內，例如，1奈米、5奈米、10奈米、50奈米、100奈米、250奈米、500奈米，或在由這些值限定的任何子範圍內。具有週期P2的光柵可以具有線性結構(例如，線性脊或凹槽)，如圖2所示。在其他實施例中，具有週期P 2的光柵可以具有非線性結構(例如，以週期性方式佈置的孔或突起)。
在一些實施例中，相對於包括光柵的相應光柵單元的幾何中心對稱地佈置週期為P2的光柵。例如，圖2示出了光柵單元212c的放大圖，該光柵單元包括具有以週期為P2的週期性方式佈置的四個線性結構的光柵。可以將光柵單元212c的幾何中心定義為中心線211，其與光柵單元212c的兩個邊緣等距。如圖2所示，四個線性結構相對於中心線211對稱佈置。儘管在圖2中的光柵單元212c內示出了四個線性結構，但取決於諸如繞射參數、臨界尺寸等因素，可以使用不同數量的線性結構。
圖2還示出了光柵簇224的一部分的另一放大圖，揭示了沿X方向取向並根據兩個週期週期性地佈置的更精細的光柵：每個光柵單元內的線性結構的較小的週期P2，以及線性結構組(例如，每個光柵單元一組)的較大的週期P1。
光柵簇212和224的部分的放大圖顯示，具有更精細週期(例如，P2) 的光柵具有與其相應的光柵單元相同的取向。例如，對應於光柵單元212c的線性結構和光柵單元212c均沿Y方向取向。在一些實施例中，具有更精細週期(例如，P2)的光柵可以具有與其相應的光柵單元不同的取向。例如，圖2示出了分別對應於光柵簇214中的光柵單元214a和214b的光柵234a和234b沿X方向取向，垂直於沿Y方向取向的光柵單元214a和214b的取向。
圖3和4示出了根據本公開的一些實施例的具有疊加標記的示例性半導體元件的截面圖。圖3示出了其中正光柵結構(例如，脊)用於形成疊加標記的示例，而圖4示出了其中負光柵結構(例如，凹槽)用於形成疊加標記的示例。
參考圖3，半導體元件300可以包括諸如310、320、330和340的複數個層。層310可以是參考層，在其上提供具有週期P1的光柵結構。如圖3所示，層310上的光柵結構可以包括週期性佈置的脊(例如，脊312、314等)。脊312和314可以分別對應於圖1中的結構112a和112b。層320和330可以是中間層。層340可以是目標層，在其上提供更精細的光柵結構。更精細的光柵結構(其可以是光柵簇或其至少一部分)由複數個光柵單元形成，每個光柵單元大致疊加在層310上的相應脊上。複數個光柵單元根據週期P1週期性地佈置。每個光柵單元包括複數個較小的脊(例如，312a、312b、312c和312d)，形成具有週期P2的光柵。例如，由脊312a-312d形成的光柵單元大致疊加在相應的脊312上。
在一些實施例中，目標層上的疊加標記集合中的光柵簇與參考層上的疊加標記集合中的對應光柵錯開預定的偏離量。如圖3所示，該偏離量可以由層340上的光柵單元(例如，由脊312a-312d形成的光柵單元)的幾何中心與層310上的相應脊(例如，脊312)的中心之間測量的偏離量D表示。在一些實施例中，可以使用不同的偏離量值來設置每個象限中相應光柵的偏離量。例如，參考圖1，對應於光柵122的第一象限相對於其上層較精細的對應部分的偏離量值可以沿Y方向設置為+D。對應於光柵112的第二象限相對於其上層較精細的對應部分 的偏離量值可以沿X方向設置為-D(例如，朝-X方向移動D)。類似地，對應於光柵124的第三象限相對於其上層較精細的對應部分的偏離量值可以沿Y方向設置為-D(例如，朝-Y方向移動D)。對應於光柵114的第四象限相對於其上層較精細的對應部分的偏離量值可以沿X方向設置為D。
圖4示出了半導體元件400，其在參考層和目標層上具有與半導體元件300相同的疊加標記佈置，除了在半導體元件400中使用的疊加標記具有負光柵結構，例如，使用凹槽代替脊。因此，省略了半導體元件400中的疊加標記佈置的詳細說明。
參考層和/或目標層上的疊加標記的資訊可以透過使用成像設備(例如，光學成像設備)對這些層進行成像來獲得。疊加標記的資訊可以包括疊加標記的位置資訊(例如，每個疊加標記的空間位置)、尺寸資訊(例如，每個疊加標記的尺寸/寬度)、偏離量資訊(例如，參考層和目標層之間的對應疊加標記之間的偏離量值)、週期資訊(例如，P1/P2)、層資訊等。
在一些實施例中，可以在獲得疊加標記的資訊之前對半導體元件的目標層進行光學鄰近校準。在一些實施例中，在光學鄰近校準過程期間使用的光學模型和微影膠模型可以與目標層的光學模型和微影膠模型相同。進行光學鄰近校準可以提高成像結果的準確性，據此獲得疊加標記的資訊。
本公開的實施例可以獲得從參考層和目標層上的對應疊加標記測量的複數個繞射參數。例如，繞射參數可以包括由於對參考層和目標層上的對應疊加標記的照射而導致的兩個繞射光訊號之間的強度差。參考圖3，當疊加標記被強度為I0的入射光訊號照射時，入射光訊號將被光柵結構繞射並產生繞射光訊號。DBO系統可以測量一階繞射光訊號之間的強度差A=|I+-I-|。強度差A是固定入射光波長下的疊加偏離量D的函數。因此，當對每個象限使用不同的偏離量時，可以獲得不同的強度差值。如上所述，可以在不同的象限中設置不同的偏 離量值(例如，D和-D)。因此，由於對具有不同偏離量的不同象限中的對應疊加標記進行照射而可以獲得複數個強度差(例如，表示為分別對應於偏離量值D和-D的強度差AD和A-D)。
強度差和偏離量之間的關係可用於評估CD。圖5A和5B示出了示例性曲線，其表示強度差(豎軸A)和偏離量(橫軸偏離量)之間的關係。圖5A示出了理想情形，其中沒有引入由製造過程引起的附加偏離量，而圖5B示出了由製造過程引入附加偏離量Df的情形。參考圖5A，當偏離量為D時(例如，圖1和2所示的第一或第四象限)，可以測量強度差AD0。類似地，當偏離量為-D時(例如，圖1和圖2所示的第二或第三象限)，可以測量另一個強度差A-D0。D和AD0對應於圖5A所示的點502，並且-D和A-D0對應於圖5A中的點504。點502和504可以限定具有特定斜率的線。可以看出，如此定義的線的斜率與目標層上的CD有關。當CD變化時，斜率也會相應變化。例如，假設由點502和504限定的線表示第一CD，被示為CD0，當CD變為另一個值CD1時，相同的繞射測量產生強度差值AD1和A-D1，其與偏離量D一起對應於圖5A中的點512和514。由點512和514限定的線(被示為CD1)與由點502和504限定的線CD0具有不同的斜率。
圖5B示出了由製造過程引入的附加偏離量不會改變由測量點限定的斜率與目標層上的CD之間的關係。參考圖5B，如果由製造過程引入的附加偏離量是Df，則線CD0和CD1將向右移動，使得兩條線在Df處而不是在原點處與橫軸(偏離量)相交。然而，兩條線CD0和CD1的斜率保持不變。Df、D與測得的強度差之間的關係由以下等式(1)決定：
Figure 108145207-A0305-02-0012-1
另外，CD與測量的強度差之間的關係由以下等式(2)決定：
Figure 108145207-A0305-02-0012-2
本公開的實施例可以基於測量的強度差和相應的偏離量D根據等式 (1)來計算由製造過程引入的偏離量。另外，本公開的實施例可以基於測量的強度差和相應的偏離量D根據等式(2)來計算斜率。因為斜率表示目標層上的CD，所以本公開的實施例可以基於斜率確定CD的變化。在一些實施例中，斜率的絕對值可能不是必需的。相反，斜率的相對值(例如，相對於參考)可以用於確定CD的變化。例如，可以基於從在目標層的擴展區域上測量的強度差計算出的斜率值(絕對值或相對值)來確定目標層上的CD的相對變化的分佈。以這種方式，可以使用DBO量測來實現CD變化的評估，而無需求助於傳統的CDSEM或OCD方法，從而大大降低了在半導體製造過程中進行品質控制和保證的總成本。
在一些實施例中，可以使用具有單個波長的光訊號來測量強度差。在其他實施例中，可以使用具有不同波長的光訊號來測量強度差。由等式(1)和(2)表示的關係在不同波長下保持不變。本公開的實施例可以透過對不同波長下的測量結果和/或計算結果進行平均來減小測量誤差。例如，本公開的實施例可以計算不同波長下的製造偏離量(例如，Df)，並且對所計算的製造偏離量進行平均以減小測量誤差。
圖6示出了根據本公開的實施例的用於評估半導體元件的CD的示例性系統600。參考圖6，系統600可以包括至少一個處理器610、通信介面620和記憶體630。記憶體630可以被配置為儲存一個或複數個電腦指令，當由處理器610進行時，所述電腦指令可以使處理器610進行本文公開的各種操作。記憶體630可以是任何非暫時類型的大量存放區，例如，揮發性或非揮發性、磁性、基於半導體、基於磁帶、光學、可移動、不可移動或其他類型的存放裝置或有形的電腦可讀介質，包括但不限於ROM、閃速記憶體、動態RAM和靜態RAM。
處理器610可以被配置為根據儲存在記憶體630中的指令進行操作。處理器610可以包括任何適當類型的通用或專用微處理器、數位訊號處理器或微 控制器。處理器610可以被配置為專用於進行一個或複數個特定操作的單獨的處理器模組。或者，處理器610可以被配置為共用處理器模組，用於進行與本文公開的一個或複數個特定操作無關的其他操作。
通信介面620可以包括任何類型的通信適配器，例如，集成服務數位網(ISDN)卡、纜線數據機、衛星數據機或用於提供資料通信連接的數據機。作為另一個示例，通信介面620可以包括局域網(LAN)卡，以提供到相容LAN的資料通信連接。無線鏈路也可以由通信介面620來實現。在這種實現方式中，通信介面620可以經由網路發送和接收承載代表各種資訊的數位資料流程的電、電磁或光訊號。所述網路通常可以包括蜂窩通信網、無線局域網(WLAN)、廣域網路(WAN)等。在一些實施例中，通信介面620還可以包括輸入/輸出介面，例如，顯示介面(例如，HDMI、DVI、VGA等)、音訊介面、鍵盤介面、滑鼠介面、印表機介面、觸控式螢幕介面等。
通信介面620可以被配置為在系統600和一個或複數個其他系統/設備之間交換資訊。例如，通信介面620可以與資料庫640通信，所述資料庫可以儲存關於半導體元件設計和/或製造的資訊，例如，遮罩資訊、晶圓資訊、特徵圖案資訊等。在一些實施例中，資料庫640可以儲存疊加標記資訊、層資訊、偏離量資訊、繞射參數、臨界尺寸資訊或與CD的評估有關的其他資訊。在一些實施例中，處理器610可以透過通信介面620接收儲存在資料庫640中的資訊。
在另一示例中，顯示器650可以透過通信介面620耦合到系統600。顯示器650可以包括液晶顯示器(LCD)、發光二極體顯示器(LED)、電漿顯示器或任何其他類型的顯示器，並提供在顯示器上呈現的圖形化使用者介面(GUI)，用於使用者輸入和資料描述。顯示器可以包括多種不同類型的材料，例如，塑膠或玻璃，並且可以是觸敏的以從用戶接收輸入。例如，顯示器可以包括基本剛性的觸敏材料，例如，Gorilla GlassTM或基本柔軟的觸敏材料，例如，Willow GlassTM。在一些實施例中，可以在顯示器650上顯示關於半導體層、疊加標記、偏離量、繞射參數、臨界尺寸等的資訊。在一些實施例中，可以在完成由處理器610進行的一個或複數個操作之後觸發警報並將其顯示在顯示器650上。
在另一示例中，終端設備660可以透過通信介面620耦合到系統600。終端設備660可以包括臺式電腦、工作站、膝上型電腦、行動電話、平板電腦、可穿戴設備或任何其他類型的被配置為進行計算任務的設備。在一些實施例中，用戶可以使用終端設備660來控制系統600，例如以發起、監控或終止與設計和分析疊加標記、處理繞射參數和/或評估臨界尺寸有關的操作。在一些實施例中，終端設備660可以接收關於由系統600生成的臨界尺寸的資訊。在一些實施例中，終端設備660可以接收表示由處理器610進行的操作的狀態的通知或警告。例如，表示臨界尺寸的變化透過驗證過程的訊號可以透過通信介面620傳送到終端設備660。在另一個示例中，表示臨界尺寸的變化未能透過驗證過程的訊號可以傳送到終端設備660，並且終端設備660可以發起補救措施以用於回饋到製造過程。
注意，資料庫640、顯示器650和/或終端設備660中的一個或複數個可以是系統600的部分，並且可以與系統600位於同一地點或相對於系統600遠端設置並經由網路或任何適當類型的通訊連結與系統600通信。
圖7示出了根據本公開的一些實施例的用於評估半導體元件的CD的示例性方法700的流程圖。參考圖7，方法700可以包括複數個步驟，其中至少一些可以由處理器610進行。例如，實現方法700的指令可以儲存在記憶體630中並且由處理器610進行。可以想到，方法700的任何適當的步驟可以由處理器610單獨進行或由複數個處理器聯合進行。在下文中，處理器610被用作描述方法700的相關步驟的示例。應當理解，一些步驟對於進行本文提供的實施例而言是可選的。此外，一些步驟可以同時進行，或者以與圖7所示不同的循序執行。
在步驟710中，方法700可以包括分別在半導體元件的第一層和第二層上提供第一疊加標記集合和第二疊加標記集合。例如，第一疊加標記集合可以包括圖1所示的疊加標記，並且第二疊加標記集合可以包括圖2所示的疊加標記。在一些實施例中，步驟710可以包括在半導體元件上形成第一疊加標記集合和第二疊加標記集合。在一些實施例中，步驟710可以包括使第一疊加標記集合和第二疊加標記集合的配置和/或設計可用於評估CD。
在步驟720中，處理器610可以接收第一疊加標記集合和第二疊加標記集合的資訊。例如，處理器610可以透過通信介面620從資料庫640、終端設備660或其他適當的源接收資訊。在一些實施例中，如上所述，可以透過使用成像設備對半導體元件的第一層和第二層進行成像來獲得第一疊加標記集合和第二疊加標記集合的資訊。可以對成像結果進行分析和處理以提取第一疊加標記集合和第二疊加標記集合的資訊，例如，包括位置資訊、尺寸資訊、偏離量資訊、週期資訊、層資訊等。在一些實施例中，在獲得第一疊加標記集合和第二疊加標記集合的資訊之前，可以進行光學鄰近校準以增強成像精度。
在步驟730中，方法700可以包括獲得從第一層和第二層上的對應疊加標記測量的繞射參數。例如，繞射參數可以包括由對第一層和第二層上的對應疊加標記的照射而產生的兩個繞射光訊號之間的強度差，如以上結合圖3和4所描述的。在一些實施例中，如上所述，可以測量複數個強度差，每個強度差是由對具有不同偏離量(例如，針對不同象限設置的不同偏離量)的對應疊加標記的照射所導致的。強度差可以透過DBO系統測量，並且可以處理、分析和/或儲存測量結果。在一些實施例中，可以使用具有單個波長的光訊號來測量強度差。在其他實施例中，可以使用具有不同波長的光訊號來測量強度差。可以對來自不同波長的測量結果進行平均以減小測量誤差。
在步驟740中，處理器610可以接收繞射參數的資訊。例如，處理器 610可以透過通信介面620從DBO系統接收資訊。在另一示例中，資訊可以儲存在資料庫640中，所述資料庫可以由處理器610透過通信介面620進行訪問。在另一示例中，可以在終端設備660處提供資訊，並且處理器610可以透過通信介面620連接到終端設備660以接收資訊。在任何情況下，處理器610都可以接收諸如強度差數據的繞射參數的資訊以供進一步處理。
在步驟750中，處理器610可以基於繞射參數來計算斜率。例如，處理器610可以基於等式(2)來計算斜率，如以上結合圖5A和5B所討論的。斜率與目標層上的特定CD有關。如上所述，斜率可以是絕對值或相對值的形式。在任一種情況下，都可以基於測得的繞射參數(例如，強度差)來確定CD的表示。在一些實施例中，處理器610還可以基於等式(1)計算製造偏離量(例如，Df)。當複數個波長用於照射疊加標記時，處理器610可以計算與複數個波長相對應的複數個製造偏離量，並且對複數個製造偏離量進行平均以減小測量誤差。
在步驟760中，處理器610可以基於斜率來確定第二層上的CD的變化。例如，處理器610可以分析目標層上的區域甚至整個晶圓表面上的斜率分佈。根據等式(2)，可以基於斜率的變化來確定CD的變化。另外，處理器610可以根據等式(1)確定其他相關的參數，例如，由製造過程引起的偏離量值(例如，Df)。可以接著進行驗證過程以驗證CD變化和/或基於製造的偏離量是否在其各自的容限內。以這種方式，可以使用DBO量測來監控和評估目標層上的臨界尺寸。可以回饋評估結果以指導製造過程。
本公開的另一方面有關於一種儲存指令的非暫時性電腦可讀介質，所述指令在被進行時使一個或複數個處理器進行如上所述的方法。電腦可讀介質可以包括揮發性或非揮發性、磁性、基於半導體、基於磁帶、光學、可移動、不可移動的或其他類型的電腦可讀介質或電腦可讀存放裝置。例如，如所公開的，電腦可讀介質可以是其上儲存有電腦指令的存放裝置或儲存模組。在一些 實施例中，電腦可讀介質可以是其上儲存有電腦指令的盤或快閃記憶體驅動器。
根據本公開的一個方面，提供了一種用於評估半導體元件的臨界尺寸的系統。所述系統包括至少一個處理器和儲存指令的至少一個記憶體。所述指令在由至少一個處理器進行時使至少一個處理器進行操作。所述操作包括接收半導體元件的第一層上的第一疊加標記集合的資訊以及半導體元件的第二層上的第二疊加標記集合的資訊。第一層低於第二層。所述操作還包括接收從第一層和第二層上的對應疊加標記測量的複數個繞射參數的資訊。所述操作還包括基於複數個繞射參數來確定第二層上的臨界尺寸的變化。
在一些實施例中，第一疊加標記集合包括複數個繞射光柵。複數個繞射光柵中的每一個具有第一週期。
在一些實施例中，複數個繞射光柵包括在第一方向上取向的第一組繞射光柵和在垂直於第一方向的第二方向上取向的第二組繞射光柵。
在一些實施例中，第一組或第二組中的至少兩個繞射光柵相對於彼此成對角地設置。
在一些實施例中，第一週期在500奈米至10微米之間的範圍內。
在一些實施例中，第二疊加標記集合包括複數個繞射光柵簇。複數個繞射光柵簇中的每一個具有複數個繞射光柵單元。複數個繞射光柵簇中的至少一個中的複數個繞射光柵單元具有第一週期。
在一些實施例中，複數個繞射光柵單元中的至少一個包括具有小於第一週期的第二週期的繞射光柵。
在一些實施例中，第二週期與第二層上的錨定圖案的結構週期基本相同。
在一些實施例中，具有第二週期的繞射光柵包括線性結構。
在一些實施例中，具有第二週期的繞射光柵包括非線性結構。
在一些實施例中，第二週期在1奈米至500奈米之間的範圍內。
在一些實施例中，具有第二週期的繞射光柵相對於相應的繞射光柵單元的幾何中心對稱地佈置。
在一些實施例中，具有第二週期的繞射光柵具有與複數個繞射光柵單元中的至少一個相同的取向。
在一些實施例中，具有第二週期的繞射光柵具有垂直於複數個繞射光柵單元中的至少一個的取向。
在一些實施例中，第二疊加標記集合中的至少一個繞射光柵簇與第一疊加標記集合中的對應繞射光柵錯開預定的偏離量。
在一些實施例中，透過使用成像設備對半導體元件的第一層和第二層進行成像來獲得第一疊加標記集合和第二疊加標記集合的資訊。
在一些實施例中，在獲得第一疊加標記集合和第二疊加標記集合的資訊之前，對半導體元件的第二層進行光學鄰近校準。
在一些實施例中，第一疊加標記集合和第二疊加標記集合包括正光柵結構或負光柵結構中的至少一個。
在一些實施例中，複數個繞射參數包括由對第一層和第二層上的對應疊加標記的照射引起的兩個繞射光訊號之間的至少一個強度差。
在一些實施例中，至少一個強度差包括複數個強度差，每個強度差是由對具有不同偏離量的對應疊加標記的照射引起的。
在一些實施例中，所述操作還包括基於複數個強度差和相應的偏離量來計算斜率。
在一些實施例中，確定第二層上的臨界尺寸的變化包括基於斜率確定所述變化。
在一些實施例中，使用具有第一波長的光訊號來測量至少一個強度 差。
在一些實施例中，使用具有不同波長的光訊號來測量至少一個強度差。
在一些實施例中，所述操作還包括計算與不同波長相對應的製造偏離量，並透過對所計算的製造偏離量進行平均來減小測量誤差。
根據本公開的另一方面，提供了一種用於評估半導體元件的臨界尺寸的方法。所述方法包括提供半導體元件的第一層上的第一疊加標記集合以及半導體元件的第二層上的第二疊加標記集合。第一層低於第二層。所述方法還包括獲得從第一層和第二層上的對應疊加標記測量的複數個繞射參數。所述方法還包括基於複數個繞射參數來確定第二層上的臨界尺寸的變化。
在一些實施例中，第一疊加標記集合包括複數個繞射光柵。複數個繞射光柵中的每一個具有第一週期。
在一些實施例中，複數個繞射光柵包括在第一方向上取向的第一組繞射光柵和在垂直於第一方向的第二方向上取向的第二組繞射光柵。
在一些實施例中，第一組或第二組中的至少兩個繞射光柵相對於彼此成對角地設置。
在一些實施例中，第一週期在500奈米至10微米之間的範圍內。
在一些實施例中，第二疊加標記集合包括複數個繞射光柵簇。複數個繞射光柵簇中的每一個具有複數個繞射光柵單元。複數個繞射光柵簇中的至少一個中的複數個繞射光柵單元具有第一週期。
在一些實施例中，複數個繞射光柵單元中的至少一個包括具有小於第一週期的第二週期的繞射光柵。
在一些實施例中，第二週期與第二層上的錨定圖案的結構週期基本相同。
在一些實施例中，具有第二週期的繞射光柵包括線性結構。
在一些實施例中，具有第二週期的繞射光柵包括非線性結構。
在一些實施例中，第二週期在1奈米至500奈米之間的範圍內。
在一些實施例中，具有第二週期的繞射光柵相對於相應的繞射光柵單元的幾何中心對稱地佈置。
在一些實施例中，具有第二週期的繞射光柵具有與複數個繞射光柵單元中的至少一個相同的取向。
在一些實施例中，具有第二週期的繞射光柵具有垂直於複數個繞射光柵單元中的至少一個的取向。
在一些實施例中，第二疊加標記集合中的至少一個繞射光柵簇與第一疊加標記集合中的對應繞射光柵錯開預定的偏離量。
在一些實施例中，所述方法還包括透過使用成像設備對半導體元件的第一層和第二層進行成像來獲得第一疊加標記集合和第二疊加標記集合的資訊。
在一些實施例中，所述方法還包括在獲得第一疊加標記集合和第二疊加標記集合的資訊之前，對半導體元件的第二層進行光學鄰近校準。
在一些實施例中，第一疊加標記集合和第二疊加標記集合包括正光柵結構或負光柵結構中的至少一個。
在一些實施例中，複數個繞射參數包括由對第一層和第二層上的對應疊加標記的照射引起的兩個繞射光訊號之間的至少一個強度差。
在一些實施例中，至少一個強度差包括複數個強度差，每個強度差是對由具有不同偏離量的對應疊加標記的照射引起的。
在一些實施例中，所述方法還包括基於複數個強度差和相應的偏離量來計算斜率。
在一些實施例中，確定第二層上的臨界尺寸的變化包括基於斜率確定所述變化。
在一些實施例中，所述方法還包括使用具有第一波長的光訊號來測量至少一個強度差。
在一些實施例中，所述方法還包括使用具有不同波長的光訊號來測量至少一個強度差。
在一些實施例中，所述方法還包括計算與不同波長相對應的製造偏離量，並透過對所計算的製造偏離量進行平均來減小測量誤差。
根據本公開的另一方面，提供了一種半導體元件。所述半導體元件包括第一層和第二層，第一層包括第一疊加標記集合，第二層包括第二疊加標記集合。第二層高於第一層。第一疊加標記集合包括複數個繞射光柵。複數個繞射光柵中的每一個具有第一週期。第二疊加標記集合包括複數個繞射光柵簇。複數個繞射光柵簇中的每一個具有複數個繞射光柵單元。複數個繞射光柵簇中的至少一個中的複數個繞射光柵單元具有第一週期，並且複數個繞射光柵單元中的至少一個包括具有小於第一週期的第二週期的繞射光柵。
在一些實施例中，複數個繞射光柵包括在第一方向上取向的第一組繞射光柵和在垂直於第一方向的第二方向上取向的第二組繞射光柵。
在一些實施例中，第一組或第二組中的至少兩個繞射光柵相對於彼此成對角地設置。
在一些實施例中，第一週期在500奈米至10微米之間的範圍內。
在一些實施例中，第二週期與第二層上的錨定圖案的結構週期基本相同。
在一些實施例中，具有第二週期的繞射光柵包括線性結構。
在一些實施例中，具有第二週期的繞射光柵包括非線性結構。
在一些實施例中，第二週期在1奈米至500奈米之間的範圍內。
在一些實施例中，具有第二週期的繞射光柵相對於相應的繞射光柵單元的幾何中心對稱地佈置。
在一些實施例中，具有第二週期的繞射光柵具有與複數個繞射光柵單元中的至少一個相同的取向。
在一些實施例中，具有第二週期的繞射光柵具有垂直於複數個繞射光柵單元中的至少一個的取向。
在一些實施例中，第二疊加標記集合中的至少一個繞射光柵簇與第一疊加標記集合中的對應繞射光柵錯開預定的偏離量。
在一些實施例中，第一疊加標記集合和第二疊加標記集合包括正光柵結構或負光柵結構中的至少一個。
以上對具體實施例的描述將揭示本公開的一般性質，以使得其他人可以透過應用本領域技術內的知識容易地修改和/或適應這些具體實施例的各種應用，無需過度實驗，且不脫離本公開的一般概念。因此，基於本文給出的教導和指導，這樣的適應和修改旨在處於所公開的實施例的等同物的含義和範圍內。應該理解的是，本文中的措辭或術語是出於描述的目的而非限制的目的，使得本說明書的術語或措辭將由本領域技術人員根據教導和指導來解釋。
以上已經借助於功能構建塊描述了本公開的實施例，所述功能構建塊示出了特定功能及其關係的實施方式。為了便於描述，在本文中任意限定了這些功能構建塊的邊界。只要適當地進行特定功能及其關係，就可以限定替換的邊界。
發明內容和摘要部分可以闡述由發明人設想的本公開的一個或複數個但不是全部的示例性實施例，並且因此不旨在以任何方式限制本公開和所附申請專利範圍。
本公開的廣度和範圍不應受任何上述示例性實施例的限制，而應僅根據所附申請專利範圍及其等同方案來限定。
300:半導體元件
310、320、330、340:層
312、312a、312b、312c、312d、314:脊
P1、P2:週期
D:偏離量
I0、I+、I-:強度
X、Y、Z:方向

Claims (50)

  1. 一種用於評估半導體元件的臨界尺寸的系統，包括：至少一個處理器；以及儲存指令的至少一個記憶體，所述指令在由所述至少一個處理器進行時使所述至少一個處理器進行操作，所述操作包括：接收所述半導體元件的第一層上的第一疊加標記集合的資訊以及所述半導體元件的第二層上的第二疊加標記集合的資訊，所述第一層低於所述第二層；接收從所述第一層和所述第二層上的對應疊加標記測量的複數個繞射參數的資訊；以及基於所述複數個繞射參數來確定所述第二層上的所述臨界尺寸的變化。
  2. 根據申請專利範圍1所述的系統，其中，所述第一疊加標記集合包括複數個繞射光柵，所述複數個繞射光柵中的每一個具有第一週期。
  3. 根據申請專利範圍2所述的系統，其中，所述複數個繞射光柵包括在第一方向上取向的第一組繞射光柵和在垂直於所述第一方向的第二方向上取向的第二組繞射光柵。
  4. 根據申請專利範圍3所述的系統，其中，所述第一組繞射光柵或所述第二組繞射光柵中的至少兩個繞射光柵相對於彼此成對角地設置。
  5. 根據申請專利範圍2至4中任一項所述的系統，其中，所述第一週期在500奈米至10微米之間的範圍內。
  6. 根據申請專利範圍2至4中任一項所述的系統，其中，所述第二疊加標記集合包括複數個繞射光柵簇，所述複數個繞射光柵簇中的每一個具有複數個繞射光柵單元，其中，所述複數個繞射光柵簇中的至少一個中的所述複數個繞射光柵單元具有所述第一週期。
  7. 根據申請專利範圍6所述的系統，其中，所述複數個繞射光柵單元中的至少一個包括具有小於所述第一週期的第二週期的繞射光柵。
  8. 根據申請專利範圍7所述的系統，其中，所述第二週期與所述第二層上的錨定圖案的結構週期實質上相同。
  9. 根據申請專利範圍7所述的系統，其中，具有所述第二週期的所述繞射光柵包括線性結構。
  10. 根據申請專利範圍7所述的系統，其中，具有所述第二週期的所述繞射光柵包括非線性結構。
  11. 根據申請專利範圍7所述的系統，其中，所述第二週期在1奈米至500奈米之間的範圍內。
  12. 根據申請專利範圍7所述的系統，其中，具有所述第二週期的 所述繞射光柵相對於相應的繞射光柵單元的幾何中心對稱地佈置。
  13. 根據申請專利範圍7所述的系統，其中，具有所述第二週期的所述繞射光柵具有與所述複數個繞射光柵單元中的所述至少一個相同的取向。
  14. 根據申請專利範圍7所述的系統，其中，具有所述第二週期的所述繞射光柵具有垂直於所述複數個繞射光柵單元中的所述至少一個的取向。
  15. 根據申請專利範圍6所述的系統，其中，所述第二疊加標記集合中的至少一個繞射光柵簇與所述第一疊加標記集合中的對應繞射光柵錯開預定的偏離量。
  16. 根據申請專利範圍1至4中任一項所述的系統，其中，透過使用成像設備對所述半導體元件的所述第一層和所述第二層進行成像來獲得所述第一疊加標記集合和所述第二疊加標記集合的資訊。
  17. 根據申請專利範圍16所述的系統，其中，在獲得所述第一疊加標記集合和所述第二疊加標記集合的資訊之前，對所述半導體元件的所述第二層進行光學鄰近校準。
  18. 根據申請專利範圍1至4中任一項所述的系統，其中，所述第一疊加標記集合和所述第二疊加標記集合包括正光柵結構或負光柵結構中的至少一個。
  19. 根據申請專利範圍1至4中任一項所述的系統，其中，所述複數個繞射參數包括由對所述第一層和所述第二層上的對應疊加標記的照射引起的兩個繞射光訊號之間的至少一個強度差。
  20. 根據申請專利範圍19所述的系統，其中，所述至少一個強度差包括複數個強度差，每個所述強度差是由對具有不同偏離量的所述對應疊加標記的照射引起的。
  21. 根據申請專利範圍20所述的系統，其中，所述操作還包括：基於所述複數個強度差和相應的偏離量來計算斜率。
  22. 根據申請專利範圍21所述的系統，其中，確定所述第二層上的所述臨界尺寸的變化包括基於所述斜率確定所述變化。
  23. 根據申請專利範圍19所述的系統，其中，使用具有第一波長的光訊號來測量所述至少一個強度差。
  24. 根據申請專利範圍19所述的系統，其中，使用具有不同波長的光訊號來測量所述至少一個強度差。
  25. 根據申請專利範圍24所述的系統，其中，所述操作還包括：計算與所述不同波長相對應的製造偏離量；以及透過對所計算得到的與所述不同波長相對應的所述製造偏離量進行平均來減小測量誤差。
  26. 一種用於評估半導體元件的臨界尺寸的方法，所述方法包括：提供所述半導體元件的第一層上的第一疊加標記集合以及所述半導體元件的第二層上的第二疊加標記集合，所述第一層低於所述第二層；獲得從所述第一層和所述第二層上的對應疊加標記測量的複數個繞射參數；以及基於所述複數個繞射參數來確定所述第二層上的所述臨界尺寸的變化。
  27. 根據申請專利範圍26所述的方法，其中，所述第一疊加標記集合包括複數個繞射光柵，所述複數個繞射光柵中的每一個具有第一週期。
  28. 根據申請專利範圍27所述的方法，其中，所述複數個繞射光柵包括在第一方向上取向的第一組繞射光柵和在垂直於所述第一方向的第二方向上取向的第二組繞射光柵。
  29. 根據申請專利範圍28所述的方法，其中，所述第一組繞射光柵或所述第二組繞射光柵中的至少兩個繞射光柵相對於彼此成對角地設置。
  30. 根據申請專利範圍27至29中任一項所述的方法，其中，所述第一週期在500奈米至10微米之間的範圍內。
  31. 根據申請專利範圍27至29中任一項所述的方法，其中，所述第二疊加標記集合包括複數個繞射光柵簇，所述複數個繞射光柵簇中的每一個具有複數個繞射光柵單元，其中，所述複數個繞射光柵簇中的至少一個中的所述 複數個繞射光柵單元具有所述第一週期。
  32. 根據申請專利範圍31所述的方法，其中，所述複數個繞射光柵單元中的至少一個包括具有小於所述第一週期的第二週期的繞射光柵。
  33. 根據申請專利範圍32所述的方法，其中，所述第二週期與所述第二層上的錨定圖案的結構週期基本相同。
  34. 根據申請專利範圍32所述的方法，其中，具有所述第二週期的所述繞射光柵包括線性結構。
  35. 根據申請專利範圍32所述的方法，其中，具有所述第二週期的所述繞射光柵包括非線性結構。
  36. 根據申請專利範圍32所述的方法，其中，所述第二週期在1奈米至500奈米之間的範圍內。
  37. 根據申請專利範圍32所述的方法，其中，具有所述第二週期的所述繞射光柵相對於相應的繞射光柵單元的幾何中心對稱地佈置。
  38. 根據申請專利範圍32所述的方法，其中，具有所述第二週期的所述繞射光柵具有與所述複數個繞射光柵單元中的所述至少一個相同的取向。
  39. 根據申請專利範圍32所述的方法，其中，具有所述第二週期的 所述繞射光柵具有垂直於所述複數個繞射光柵單元中的所述至少一個的取向。
  40. 根據申請專利範圍31所述的方法，其中，所述第二疊加標記集合中的至少一個繞射光柵簇與所述第一疊加標記集合中的對應繞射光柵錯開預定的偏離量。
  41. 根據申請專利範圍26至29中任一項所述的方法，還包括：透過使用成像設備對所述半導體元件的所述第一層和所述第二層進行成像來獲得所述第一疊加標記集合和所述第二疊加標記集合的資訊。
  42. 根據申請專利範圍41所述的方法，還包括：在獲得所述第一疊加標記集合和所述第二疊加標記集合的資訊之前，對所述半導體元件的所述第二層進行光學鄰近校準。
  43. 根據申請專利範圍26至29中任一項所述的方法，其中，所述第一疊加標記集合和所述第二疊加標記集合包括正光柵結構或負光柵結構中的至少一個。
  44. 根據申請專利範圍26至29中任一項所述的方法，其中，所述複數個繞射參數包括由對所述第一層和所述第二層上的對應疊加標記的照射引起的兩個繞射光訊號之間的至少一個強度差。
  45. 根據申請專利範圍44所述的方法，其中，所述至少一個強度差包括複數個強度差，每個所述強度差是由對具有不同偏離量的所述對應疊加標 記的照射引起的。
  46. 根據申請專利範圍45所述的方法，還包括：基於所述複數個強度差和相應的偏離量來計算斜率。
  47. 根據申請專利範圍46所述的方法，其中，確定所述第二層上的所述臨界尺寸的變化包括基於所述斜率確定所述變化。
  48. 根據申請專利範圍44所述的方法，還包括：使用具有第一波長的光訊號來測量所述至少一個強度差。
  49. 根據申請專利範圍44所述的方法，還包括：使用具有不同波長的光訊號來測量所述至少一個強度差。
  50. 根據申請專利範圍49所述的方法，還包括：計算與所述不同波長相對應的製造偏離量；以及透過對所計算得到的與所述不同波長相對應的所述製造偏離量進行平均來減小測量誤差。
TW108145207A 2019-10-18 2019-12-11 用於評估半導體元件的臨界尺寸的系統和方法 TWI730538B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2019/111943 2019-10-18
PCT/CN2019/111943 WO2021072743A1 (en) 2019-10-18 2019-10-18 Systems and methods for evaluating critical dimensions based on diffraction-based overlay metrology

Publications (2)

Publication Number Publication Date
TW202117270A TW202117270A (zh) 2021-05-01
TWI730538B true TWI730538B (zh) 2021-06-11

Family

ID=69814341

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108145207A TWI730538B (zh) 2019-10-18 2019-12-11 用於評估半導體元件的臨界尺寸的系統和方法

Country Status (4)

Country Link
US (2) US11162907B2 (zh)
CN (1) CN110914965B (zh)
TW (1) TWI730538B (zh)
WO (1) WO2021072743A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023000112A (ja) * 2021-06-17 2023-01-04 キオクシア株式会社 計測装置および計測プログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855464B2 (en) * 2001-02-27 2005-02-15 Timbre Technologies, Inc. Grating test patterns and methods for overlay metrology
WO2005069082A1 (en) * 2003-12-19 2005-07-28 International Business Machines Corporation Differential critical dimension and overlay metrology apparatus and measurement method
TWI583917B (zh) * 2013-05-21 2017-05-21 Ａｓｍｌ荷蘭公司 檢測方法及裝置、用於其中的基板及元件製造方法
US9739702B2 (en) * 2012-10-18 2017-08-22 Kla-Tencor Corporation Symmetric target design in scatterometry overlay metrology
TWI618988B (zh) * 2013-06-12 2018-03-21 Ａｓｍｌ荷蘭公司 決定臨界尺寸相關特性之方法、檢測裝置及器件製造方法
TWI634325B (zh) * 2013-10-28 2018-09-01 克萊譚克公司 用於使用ｘ射線度量術量測半導體器件疊加之方法及裝置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574966B1 (ko) * 2004-01-20 2006-05-02 삼성전자주식회사 포토마스크 및 이를 이용한 투과율 및 위상 조절 방법
US7561282B1 (en) * 2006-03-27 2009-07-14 Kla-Tencor Technologies Corporation Techniques for determining overlay and critical dimension using a single metrology tool
US20070292771A1 (en) * 2006-06-20 2007-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for optimizing intra-field critical dimension uniformity using a sacrificial twin mask
US8913237B2 (en) * 2012-06-26 2014-12-16 Kla-Tencor Corporation Device-like scatterometry overlay targets
WO2014194095A1 (en) * 2013-05-30 2014-12-04 Kla-Tencor Corporation Combined imaging and scatterometry metrology
US9875534B2 (en) * 2015-09-04 2018-01-23 Kla-Tencor Corporation Techniques and systems for model-based critical dimension measurements
WO2017108411A1 (en) * 2015-12-23 2017-06-29 Asml Netherlands B.V. Metrology method and apparatus
JP6839720B2 (ja) * 2016-04-22 2021-03-10 エーエスエムエル ネザーランズ ビー．ブイ． スタック差の決定及びスタック差を用いた補正
US9728470B1 (en) * 2016-05-10 2017-08-08 Infineon Technologies Austria Ag Semiconductor structure and methods
CN113552779A (zh) * 2016-07-15 2021-10-26 Asml荷兰有限公司 用于量测目标场的设计的方法和设备
US10656535B2 (en) * 2017-03-31 2020-05-19 Imec Vzw Metrology method for a semiconductor manufacturing process
US10915017B2 (en) * 2017-08-31 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-function overlay marks for reducing noise and extracting focus and critical dimension information
EP3454125A1 (en) * 2017-09-07 2019-03-13 ASML Netherlands B.V. A method of measuring a parameter and apparatus
JP7050150B2 (ja) * 2017-09-22 2022-04-07 エーエスエムエル ネザーランズ ビー．ブイ． パターニングプロセスパラメータを決定する方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855464B2 (en) * 2001-02-27 2005-02-15 Timbre Technologies, Inc. Grating test patterns and methods for overlay metrology
WO2005069082A1 (en) * 2003-12-19 2005-07-28 International Business Machines Corporation Differential critical dimension and overlay metrology apparatus and measurement method
US9739702B2 (en) * 2012-10-18 2017-08-22 Kla-Tencor Corporation Symmetric target design in scatterometry overlay metrology
TWI583917B (zh) * 2013-05-21 2017-05-21 Ａｓｍｌ荷蘭公司 檢測方法及裝置、用於其中的基板及元件製造方法
TWI618988B (zh) * 2013-06-12 2018-03-21 Ａｓｍｌ荷蘭公司 決定臨界尺寸相關特性之方法、檢測裝置及器件製造方法
TWI634325B (zh) * 2013-10-28 2018-09-01 克萊譚克公司 用於使用ｘ射線度量術量測半導體器件疊加之方法及裝置

Also Published As

Publication number Publication date
US11378525B2 (en) 2022-07-05
US11162907B2 (en) 2021-11-02
CN110914965B (zh) 2021-05-25
WO2021072743A1 (en) 2021-04-22
US20210172881A1 (en) 2021-06-10
US20210116389A1 (en) 2021-04-22
CN110914965A (zh) 2020-03-24
TW202117270A (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
US8832611B2 (en) Process aware metrology
JP6025489B2 (ja) 検査装置および検査装置システム
JP6499898B2 (ja) 検査方法、テンプレート基板およびフォーカスオフセット方法
US9970885B2 (en) Inspection apparatus and inspection method
KR101515405B1 (ko) 패턴 평가 방법 및 패턴 평가 장치
US8788981B2 (en) Method of OPC model building, information-processing apparatus, and method of determining process conditions of semiconductor device
JP2011039012A (ja) 検査装置
TW201426891A (zh) 使用晶圓尺寸幾何工具之晶圓高階形狀特徵化及晶圓分類之系統，方法及度量
TWI730538B (zh) 用於評估半導體元件的臨界尺寸的系統和方法
US9007571B2 (en) Measurement method of overlay mark
CN104122272B (zh) 半导体器件缺陷的光学检测方法
CN103868464A (zh) 一种纳米压印工作台主动调平检测用传感器
EP3080568A1 (en) Apparatus and method for profiling a beam of a light emitting semiconductor device
JP2011243871A (ja) 欠陥解析方法
Le Gratiet et al. Pattern placement and shape distortion control using contour-based metrology
Cordes et al. Sidewall slope sensitivity of critical dimension atomic force microscopy
US20240168391A1 (en) Device feature specific edge placement error (epe)
RU2325619C2 (ru) Тестовый объект для калибровки растровых электронных и сканирующих зондовых микроскопов
US20130029434A1 (en) Method of fabricating semiconductor device including calibrating process conditions and configurations by monitoring processes
KR102100211B1 (ko) 검사 장치