TWI730513B - 影像感測器及其形成方法 - Google Patents

影像感測器及其形成方法 Download PDF

Info

Publication number
TWI730513B
TWI730513B TW108143048A TW108143048A TWI730513B TW I730513 B TWI730513 B TW I730513B TW 108143048 A TW108143048 A TW 108143048A TW 108143048 A TW108143048 A TW 108143048A TW I730513 B TWI730513 B TW I730513B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
vertical transfer
transfer gate
storage node
image sensor
Prior art date
Application number
TW108143048A
Other languages
English (en)
Other versions
TW202111938A (zh
Inventor
林政賢
蔡紓婷
許慈軒
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202111938A publication Critical patent/TW202111938A/zh
Application granted granted Critical
Publication of TWI730513B publication Critical patent/TWI730513B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公開的各種實施例涉及影像感測器。影像感測器包含安置在半導體基底中的光電檢測器。層間介電結構安置在半導體基底的第一側上。儲存節點安置在半導體基底中且與光電檢測器間隔開，其中儲存節點與第一側間隔開第一距離。第一隔離結構安置在半導體基底中且位於光電檢測器與儲存節點之間，其中第一隔離結構從半導體基底的與第一側相對的第二側延伸到半導體基底中，且其中第一隔離結構與第一側間隔開小於第一距離的第二距離。

Description

影像感測器及其形成方法
本揭露有關於一種影像感測器及其形成方法。
許多現代電子裝置(例如智能手機、數位相機、生物醫學成像裝置、自動成像裝置等)包括影像感測器。影像感測器包括一或多個光電檢測器(例如光電二極體、光電電晶體、光敏電阻等)，所述光電檢測器配置成吸收入射輻射且輸出對應於入射輻射的電訊號。一些類型的影像感測器包含電荷耦合裝置(charge-coupled device，CCD)影像感測器和互補金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)影像感測器。與CCD影像感測器相比，CMOS影像感測器由於具有低功耗、小尺寸、快速數據處理、數據的直接輸出以及低製造成本等優點而受到青睞。一些類型的CMOS影像感測器包含前側照明式(front-side illuminated，FSI)影像感測器和背側照明式(backside illuminated，BSI)影像感測器。
在一些實施方式中，本揭露提供一種影像感測器。影像感測器包括：安置在半導體基底中的光電檢測器；層間介電(ILD)結構，安置在半導體基底的第一側上；儲存節點安置在半導體基底中且與光電檢測器間隔開，其中所述儲存節點與第一側間隔開第一距離；第一隔離結構安置在半導體基底中且位於光電檢測器與儲存節點之間，其中第一隔離結構從半導體基底的與第一側相對的第二側延伸到半導體基底中，且其中第一隔離結構與第一側間隔開小於第一距離的第二距離。
在一些實施方式中，本揭露提供一種影像感測器。影像感測器包括：安置在半導體基底中的光電檢測器，其中光電檢測器與半導體基底的第一側間隔開第一距離；層間介電(ILD)結構，安置在半導體基底的第一側上；儲存節點，安置在半導體基底中且與光電檢測器間隔開，其中儲存節點與第一側間隔開大於第一距離的第二距離；以及第一垂直轉移閘極，安置在第一側上且配置成選擇性地形成光電檢測器與儲存節點之間的第一導電通道，其中第一垂直轉移閘極的第一部分以第三距離而從第一側延伸到半導體基底中，且其中第三距離大於第一距離且小於第二距離。
在一些實施方式中，本揭露一種提供用於形成影像感測器的方法，包括：在半導體基底中形成光電檢測器；形成處於半導體基底中且與光電檢測器間隔開的儲存節點；在半導體基底的第一側上形成第一垂直轉移閘極和第二垂直轉移閘極，其中第一 垂直轉移閘極的一部分和第二垂直轉移閘極的一部分從第一側延伸到半導體基底中；在第一側上以及第一垂直轉移閘極和第二垂直轉移閘極的上方形成層間介電(ILD)結構；在半導體基底中形成隔離結構，其中隔離結構從半導體基底的與第一側相對的第二側延伸到第一半導體基底中；在半導體基底的第二側上形成反射結構，其中反射結構的至少一部分安置在儲存節點的相對側之間。
100:背側照明式全域快門影像感測器
102:第一半導體基底
102b:背側
102f:前側
104:光電檢測器
106:儲存節點
108:浮動擴散節點
110:第一摻雜區域
112:第二摻雜區域
114:第一隔離結構
116:閘極
116a:第一閘極
116b:第二閘極
116c:第一垂直轉移閘極
116d:第二垂直轉移閘極
118:閘極介電層
118a:第一閘極介電層
118b:第二閘極介電層
118c:第三閘極介電層
118d:第四閘極介電層
120:閘電極
120a:第一閘電極
120b:第二閘電極
120c:第三閘電極
120d:第四閘電極
122:第一ILD結構
124:第一內連線結構
124a:導電接觸結構
124b:導通孔
124c:導電線
124d:第一導電接合墊
126、126a、126b:第二隔離結構
128、128a、128b、128c:反射結構
130:介電結構
130a:第一介電層
130b:第二介電層
202:濾光片
204:微透鏡
206:側壁間隔件
208:第二ILD結構
210:第三ILD結構
212:第二半導體基底
214:接合結構
302:摻雜井
303:摻雜隔離區域
304:積體晶片
306:第三半導體基底
308a、308b:半導體裝置
310:第四ILD結構
312:第二內連線結構
312a:第二導電接合墊
402:第三摻雜區域
404:第四摻雜區域
802a、802b:開口
902:閘極介電層
904:閘電極層
2100:流程圖
2102、2104、2106、2108、2110、2112、2114:動作
圖1示出背側照明式全域快門(backside illuminated global shutter，BSIGS)影像感測器的一些實施例的橫截面圖。
圖2示出圖1的BSIGS影像感測器的一些其它實施例的橫截面圖。
圖3示出圖1的BSIGS影像感測器的一些其它實施例的橫截面圖。
圖4示出圖1的BSIGS影像感測器的一些其它實施例的橫截面圖。
圖5至圖20示出用於形成圖4的BSIGS影像感測器的一些實施例的一系列橫截面圖。
圖21示出用於形成BSIGS影像感測器的方法的一些實施例的流程圖。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述組件和布置的特定實例以簡化本公開。當然，這些組件和布置只是實例且並不意欲為限制性的。舉例來說，在以下描述中，第一特徵在第二特徵上方或第二特徵上的形成可包含第一特徵與第二特徵直接接觸地形成的實施例，並且還可包含額外特徵可在第一特徵與第二特徵之間形成使得第一特徵與第二特徵可不直接接觸的實施例。另外，本公開可在各個實例中重複附圖標號和/或字母。這種重複是出於簡單和清晰的目的，且本身並不指示所論述的各種實施例和/或配置之間的關係。
此外，為易於描述，本文中可使用例如“在...之下(beneath)”、“在...下方(below)”、“下部(lower)”、“在...上方(above)”、“上部(upper)”以及類似術語的空間相對術語來描述如圖中所示出的一個元件或特徵與另一元件或特徵的關係。除了圖中所描繪的定向之外，空間相對術語意圖涵蓋裝置在使用或操作中的不同定向。設備可以其它方式定向(旋轉90度或處於其它定向)，且本文中所使用的空間相對描述詞可同樣相應地進行解釋。
一些互補金屬氧化物半導體影像感測器(complementary metal-oxide semiconductor image sensor，CIS)具有像素感測器陣列。像素感測器使用光電檢測器記錄入射輻射，且用多個像素裝置(例如轉移閘(transfer gate)、複位電晶體(reset transistor)、 源極跟隨器電晶體(source follower transistor)和/或列選擇電晶體(row-select transistor))協助數位化地讀出記錄。一些CIS為全域快門(global shutter，GS)CIS。GSCIS配置成在相同時間開始和停止每一個像素感測器中的暴露。舉例來說，GSCIS可在相同第一時間開始使光學影像暴露於每一個像素感測器，並隨後GSCIS可在相同第二時間停止使光學影像暴露於每一個像素。一些GSCIS為前側照明式(front-side illuminated，FSI)GSCIS。FSIGSCIS配置成記錄穿過半導體基底的前側的入射輻射。舉例來說，層間介電(interlayer dielectric，ILD)結構可以安置在半導體基底的前側上，且FSIGSCIS配置成記錄穿過ILD結構和半導體基底的前側的入射輻射。
上述FSIGSCIS的一個挑戰是改進FSIGSCIS的量子效率(quantum efficiency，QE)和/或角度響應(angular response，AR)同時維持高快門效率(shutter efficiency，SE)。因為FSIGSCIS配置成記錄穿過半導體基底的前側的入射輻射，所以FSIGSCIS具有相對較長的光學路徑，而對FSIGSCIS的QE和/或AR產生不利影響。此外，因為FSIGSCIS配置成記錄穿過半導體基底的前側的入射輻射，安置在ILD結構中的內連線結構可反射一些入射輻射，從而對FSIGSCIS的QE和/或AR產生不利影響。雖然內連線結構可對FSIGSCIS的QE和/或AR產生不利影響，但是內連線結構可保護FSIGSCIS的儲存節點免受大多數入射輻射，從而對SE產生有利影響。
本揭露的各種實施例涉及一種背側照明式全域快門(backside illuminated global shutter，BSIGS)影像感測器。BSIGS影像感測器配置成記錄穿過半導體基底的背側的入射輻射。BSIGS影像感測器包括安置在半導體基底中的光電檢測器。儲存節點安置在半導體基底中且與光電檢測器間隔開。內連線結構安置在半導體基底的前側上。反射結構安置在與前側相對的半導體基底的背側上。反射結構經安置以使得反射結構至少部分地保護儲存節點免受穿過半導體基底的背側的入射輻射影響。
因為BSIGS影像感測器配置成記錄穿過半導體基底的背面的入射輻射，所以在與FSIGSCIS相比時，由於BSIGS影像感測器比FSIGSCIS具有更短的光學路徑，因此BSIGS影像感測器可具有較佳QE和/或AR。此外，因為BSIGS影像感測器配置成記錄穿過半導體基底的背面的入射輻射，所以在與FSIGSCIS相比時，由於由內連線結構反射的入射輻射的減少(或消除)，BSIGS影像感測器可具有較佳QE和/或AR。此外，因為反射結構至少部分地保護儲存節點免受穿過半導體基底的背側的入射輻射影響，所以BSIGS影像感測器可具有高SE。相應地，BSIGS影像感測器可比FSIGSCIS具有改進的QE和/或AR同時維持高SE。
圖1示出背側照明式全域快門(BSIGS)影像感測器100的一些實施例的橫截面圖。
如圖1所示，BSIGS影像感測器100包括第一半導體基底102。第一半導體基底102具有前側102f和與所述前側102f相 對的背側102b。第一半導體基底102可包括任何類型的半導體主體(例如單晶矽/CMOS塊體、矽鍺(SiGe)、絕緣體上矽(silicon on insulator，SOI)等)。BSIGS影像感測器100配置成記錄穿過第一半導體基底102的背側102b的入射輻射(例如光子)。
光電檢測器104(例如光電二極體)安置在第一半導體基底102中。光電檢測器104包括第一半導體基底102的一部分，所述第一半導體基底具有第一摻雜類型(例如n型/p型)。在一些實施例中，鄰接光電檢測器104的第一半導體基底102的部分可具有與第一摻雜類型相反的第二摻雜類型(例如p型/n型)，或可為本徵的(intrinsic)。光電檢測器104配置成吸收入射輻射(例如光)且生成對應於所述入射輻射的電訊號。
儲存節點106安置在第一半導體基底102中且與光電檢測器104間隔開。儲存節點106是第一半導體基底102的具有第一摻雜類型的區域。儲存節點106配置成儲存從光電檢測器104轉移到儲存節點106的電荷。
浮動擴散節點(floating diffusion node)108安置在第一半導體基底102中，且與光電檢測器104以及儲存節點106橫向間隔開。浮動擴散節點108是第一半導體基底102的具有第一摻雜類型的區域。第一摻雜區域110安置在第一半導體基底102中且與浮動擴散節點108間隔開。第一摻雜區域110是第一半導體基底的具有第一摻雜類型的區域。在一些實施例中，第一摻雜區域110是用於抗輝散(anti-blooming，AB)閘的源極/汲極區。第 二摻雜區域112安置在第一半導體基底102中，且與第一摻雜區域110以及浮動擴散節點108間隔開。第二摻雜區域112是第一半導體基底的具有第一摻雜類型的區域。在一些實施例中，第二摻雜區域112是複位電晶體的源極/汲極區。在又其它實施例中，第一隔離結構114(例如淺溝槽隔離(shallowtrench isolation，STI)結構)安置在第一半導體基底102中。
多個閘極116安置在第一半導體基底102的前側102f上。舉例來說，第一閘極116a、第二閘極116b、第一垂直轉移閘極116c以及第二垂直轉移閘極116d可以安置在第一半導體基底102的前側102f上。第一垂直轉移閘極116c配置成在光電檢測器104與儲存節點106之間選擇性地形成第一導電通道，使得(例如經由吸收入射輻射)累積於光電檢測器104中的電荷可轉移到儲存節點106。第二垂直轉移閘極116d配置成在儲存節點106與浮動擴散節點108之間選擇性地形成第二導電通道，使得儲存在儲存節點106中的電荷可轉移到浮動擴散節點108。在一些實施例中，第一閘極116a可以是AB閘極，且第二閘極116b可以是複位閘極。
第一垂直轉移閘極116c和第二垂直轉移閘極116d從前側102f延伸到第一半導體基底102中。舉例來說，第一垂直轉移閘極116c的第一部分安置在前側102f上方，且第一垂直轉移閘極116c的第二部分從前側102f延伸到第一半導體基底102中。多個閘極116分別包括閘極介電層118，且包括分別安置在閘極介電層 118上的閘電極120。舉例來說，第一閘極116a包括第一閘極介電層118a和安置在第一閘極介電層118a上的第一閘電極120a，第二閘極116b包括第二閘極介電層118b和安置在第二閘極介電層118b上的第二閘電極120b，第一垂直轉移閘極116c包括第三閘極介電層118c和安置在第三閘極介電層118c上的第三閘電極120c，且第二垂直轉移閘極116d包括第四閘極介電層118d和安置在第四閘極介電層118d上的第四閘電極120d。
第一層間介電(ILD)結構122安置在第一半導體基底102的前側102f上方。第一內連線結構124(例如銅內連線)安置在第一ILD結構122中。第一內連線結構124包括多個導電接觸結構124a(例如金屬觸點)、多個導通孔124b(例如金屬通孔)以及多個導電線124c(例如金屬線)。在一些實施例中，第一ILD結構122包括一或多個堆疊ILD層，所述一或多個堆疊ILD層可分別包括低k介電(例如具有小於約3.9的介電常數的介電材料)、氧化物(例如二氧化矽(SiO2))或類似者。在另外的實施例中，第一內連線結構124可包括例如銅(Cu)、鋁(Al)、鎢(W)、金(Au)、一些其它導電材料或前述內容的組合。在又其它實施例中，導電接觸結構124a可包括第一導電材料(例如W)，且導通孔124b和導電線124c可包括不同於第一導電材料的第二導電材料(例如銅)。
第二隔離結構126(例如背側深溝槽隔離(back-side deep trench isolation，BDTI)結構)安置在第一半導體基底102中。第 二隔離結構126比第一半導體基底102更不透明。第二隔離結構126從第一半導體基底102的背側102b且沿儲存節點106延伸到第一半導體基底102中。作為第一部分的第二隔離結構126a在儲存節點106與光電檢測器104之間延伸到第一半導體基底102中。作為第二部分的第二隔離結構126b如作為第一部分的第二隔離結構126a一般在儲存節點106的相對側上延伸到第一半導體基底102中。作為第一部分的第二隔離結構126a可稱為第三隔離結構，且作為第二部分的第二隔離結構126b可稱為第四隔離結構。因為第二隔離結構126延伸到第一半導體基底102中並沿儲存節點106延伸，所以第二隔離結構126可至少部分地保護儲存節點106免受入射輻射影響。
在一些實施例中，第一垂直轉移閘極116c和第二垂直轉移閘極116d至少部分地安置在第二隔離結構126a(第二隔離結構126的第一部分)與第二隔離結構126b(第二隔離結構126的第二部分)之間。因為第一垂直轉移閘極116c延伸到第一半導體基底102中，且因為第一垂直轉移閘極116c至少部分地安置在第二隔離結構126a(第二隔離結構126的第一部分)與第二隔離結構126b(第二隔離結構126的第二部分)之間，所以第一垂直轉移閘極116c可改進光電檢測器104與儲存節點106之間的電荷轉移。因為第二垂直轉移閘極116d延伸到第一半導體基底102中，且因為第二垂直轉移閘極116d至少部分地安置在第二隔離結構126a(第二隔離結構126的第一部分)與第二隔離結構126b(第 二隔離結構126的第二部分)之間，所以第二垂直轉移閘極116d可改進儲存節點106與浮動擴散節點108之間的電荷轉移。另外，因為第一垂直轉移閘極116c和第二垂直轉移閘極116d至少部分地安置在第二隔離結構126a(第二隔離結構126的第一部分)與第二隔離結構126b(第二隔離結構126的第二部分)之間，所以第一垂直轉移閘極116c和/或第二垂直轉移閘極116d可至少部分地保護儲存節點106免受入射輻射影響。
在一些實施例中，第二隔離結構126為連續結構。在其它實施例中，第二隔離結構126可包括離散部分(discrete portions)。舉例來說，第二隔離結構126a(第二隔離結構126的第一部分)可與第二隔離結構126b(第二隔離結構126的第二部分)離散。在另外的實施例中，第一垂直轉移閘極116c和第二垂直轉移閘極116d至少部分地安置於第二隔離結構126的內周界(inner perimeter)內。在又其它實施例中，浮動擴散節點108均安置在第二隔離結構126的內周界的外部。在另外的實施例中，第二隔離結構126可包括氧化物(例如SiO2)、氮化物(例如氮化矽(SiN))、氮氧化物(例如氮氧化矽(SiOXNY))、碳化物(例如碳化矽(SiC))或類似者。
反射結構128安置在第一半導體基底102的背側102b上。反射結構128比第一半導體基底102更不透明。在一些實施例中，反射結構128可包括例如W、Al、Cu、一些其它金屬或前述內容的組合。在另外的實施例中，反射結構128可以包埋於介 電結構130中。在又其它實施例中，反射結構128稱為金屬結構。
反射結構128的至少一部分在橫向方向上自光電檢測器104偏移。換句話說，光電檢測器104的至少一部分安置在反射結構128的外周界(outer perimeter)的外部。反射結構128的至少一部分安置在儲存節點106的相對側之間。在一些實施例中，儲存節點106的相對側安置在反射結構128的相對側壁之間。在另外的實施例中，儲存節點106的外周界安置於反射結構128的外周界內。因為反射結構128的至少一部分安置在儲存節點106的相對側之間，所以反射結構128可至少部分地保護儲存節點106免受入射輻射影響。
因為BSIGS影像感測器100配置成記錄穿過第一半導體基底102的背側102b的入射輻射，所以在與前側照明式全域快門(FSIGS)影像感測器相比時，BSIGS影像感測器100可具有較佳量子效率(QE)和/或角度響應(AR)。此外，因為反射結構128至少部分地保護儲存節點106免受入射輻射影響，所以BSIGS影像感測器100可具有高快門效率(SE)。此外，第二隔離結構126可通過至少部分地保護儲存節點106免受入射輻射影響，而有助於使BSIGS影像感測器100具有高SE。此外，第一垂直轉移閘極116c和/或第二垂直轉移閘極116d可通過至少部分地保護儲存節點106免受入射輻射影響，而有助於使BSIGS影像感測器100具有高SE。相應地，BSIGS影像感測器100可比FSIGS影像感測器具有更佳的QE和/或AR，同時還具有高SE。
圖2示出圖1的BSIGS影像感測器100的一些其它實施例的橫截面圖。
如圖2所示，濾光片202(例如紅外濾光片、紅色濾光片、藍色濾光片、綠色濾光片等)安置在介電結構130上。濾光片202配置成傳輸特定波長(或波長的範圍)的入射輻射。應瞭解，在一些實施例中，濾光片202是安置在濾光片陣列中的多個濾光片中的一個。在這類實施例中，多個濾光片可配置成分別傳輸特定波長(或特定波長的範圍)。舉例來說，第一濾光片(例如紅色濾光片)可傳輸具有第一範圍內的波長的光，而第二濾光片(例如藍色濾光片)可傳輸具有不同於第一範圍的第二範圍內的波長的光。
在一些實施例中，介電結構130和反射結構128均安置在濾光片202與第一半導體基底102之間。在其它實施例中，濾光片202可以安置在第一半導體基底102與介電結構130以及反射結構128之間。介電結構130可包括例如氧化物(例如SiO2)、氮化物(例如SiN)、氮氧化物(例如SiOXNY)、高k介電材料(例如二氧化鉿(HfO2)、氧化鋯(ZrO2)或具有大於約3.9的介電常數的一些其它介電材料)、一些其它介電材料或前述內容的組合。在另外的實施例中，介電結構130可包括第一層與第二層。第一層堆疊於第二層上。第一層包括氧化物而第二層包括高k介電材料，或可彼此互換。
在一些實施例中，介電結構130可以是BSI抗反射結 構，所述BSI抗反射結構配置成降低第一半導體基底102對於入射輻射的反射量。在其它實施例中，介電結構130可不同於BSI抗反射結構。在這類實施例中，BSI抗反射結構可以安置在介電結構130與第一半導體基底102之間，或介電結構130可以安置在抗反射結構與第一半導體基底102之間。
對於具有FSI抗反射結構的FSIGS影像感測器，FSI抗反射結構安置在半導體基底的前側上。然而，這種配置(orientation)限制了優化FSI抗反射結構以改進QE和/或AR的能力。然而，因為BSIGS影像感測器100配置成記錄穿過第一半導體基底102的背側102b的入射輻射，所以BSI抗反射結構安置在第一半導體基底102的背側102b上。因為BSI抗反射結構安置在第一半導體基底102的背側102b上，所以在與FSIGS影像感測器相比時，可較佳地優化BSI抗反射結構的能力，且BSIGS影像感測器100可具有較佳QE和/或AR。
在一些實施例中，微透鏡204安置在第一半導體基底102的背側102b上。在另外的實施例中，微透鏡204安置在濾光片202上。微透鏡204配置成使入射輻射聚焦到光電檢測器104。應瞭解，在一些實施例中，微透鏡204是多個微透鏡中的一個，所述多個微透鏡配置成使入射輻射分別聚焦到多個光電檢測器。
在一些實施例中，反射結構128包括作為第一部分的反射結構128a、作為第二部分的反射結構128b以及作為第三部分的反射結構128c。在另外的實施例中，作為第二部分的反射結構128b 和作為第三部分的反射結構128c均耦合到作為第一部分的反射結構128a，使得反射結構128為連續結構。在一些實施例中，作為第一部分的反射結構128a可具有圓形側壁。
作為第二部分的反射結構128b和作為第三部分的反射結構128c從背側102b延伸到第一半導體基底102中。作為第二部分的反射結構128b可以安置在第二隔離結構126a(第二隔離結構126的第一部分)中。作為第三部分的反射結構128c可以安置在第二隔離結構126b(第二隔離結構126的第二部分)中。在一些實施例中，反射結構128比第二隔離結構126更不透明。因為反射結構128b(反射結構128的第二部分)和反射結構128c(反射結構128的第三部分)延伸到第一半導體基底102中且沿儲存節點106延伸，且因為反射結構128比第二隔離結構126更不透明，所以反射結構128可進一步保護儲存節點106免受入射輻射影響。相應地，反射結構128可進一步增加BSIGS影像感測器100的SE。
在一些實施例中，反射結構128b(反射結構128的第二部分)和/或反射結構128c(反射結構的第三部分)至少部分地安置在介電結構130中。在另外的實施例中，反射結構128b(反射結構128的第二部分)和反射結構128c(反射結構128的第三部分)均可以安置在反射結構128a(反射結構128的第一部分)的相對側壁之間。反射結構128b(反射結構128的第二部分)和反射結構128c(反射結構128的第三部分)可具有傾斜側壁。在又 其它實施例中，第二隔離結構126a(第二隔離結構126的第一部分)和第二隔離結構126b(第二隔離結構126的第二部分)可具有傾斜側壁。
多個側壁間隔件206分別沿多個閘極116的側壁安置。為了易於示出，僅標示側壁間隔件206中的一個。在一些實施例中，側壁間隔件206中的每一個沿閘極介電層118中的對應一個和閘電極120中的對應一個的側壁安置。舉例來說，側壁間隔件206中的一個安置在第一半導體基底102的前側102f上，且沿第三閘極介電層118c的側壁和第三閘電極120c的側壁安置。在一些實施例中，側壁間隔件206可包括例如氮化物(例如SiN)、氮氧化物(例如SiOXNY)或類似者。在另外的實施例中，閘極介電層118可包括例如氧化物(例如SiO2)、高k介電材料(例如HfO2、ZrO2或具有大於約3.9的介電常數的一些其它介電材料)或類似者。在又其它實施例中，閘電極120可包括例如多晶矽(例如經摻雜/未摻雜多晶矽)、金屬(例如W、Al、鈦(Ti)、鉬(Mo)或類似者)或類似者。
第一ILD結構122可包括第二ILD結構208和第三ILD結構210。第二ILD結構208安置在第一半導體基底102的前側102f上方和多個閘極116的上方。導電接觸結構124a安置在第二ILD結構208中。在一些實施例中，第二ILD結構208包括一或多個ILD層，所述ILD層可分別包括低k介電(例如具有小於約3.9的介電常數的介電材料)、氧化物(例如SiO2)或類似者。
第三ILD結構210安置在第二ILD結構208和導電接觸結構124a上方。導通孔124b和導電線124c安置在第三ILD結構210中。在一些實施例中，第三ILD結構210包括一或多個ILD層，所述ILD層可分別包括低k介電(例如具有小於約3.9的介電常數的介電材料)、氧化物(例如SiO2)或類似者。
在一些實施例中，第二半導體基底212安置在第一ILD結構122、第一內連線結構124以及第一半導體基底102的前側102f上方。第二半導體基底212可包括任何類型的半導體主體(例如單晶矽/CMOS塊體、SiGe、SOI等)。在另外的實施例中，第二半導體基底212經由接合結構214接合到第一ILD結構122。在其它實施例中，第二半導體基底212直接接合到第一ILD結構122。應瞭解，在一些實施例中，多個導電特徵(例如接合墊、金屬通孔、金屬線、基底通孔等)可以安置在接合結構214和/或第二半導體基底212中，從而在第一內連線結構124與一或多個輸入/輸出(input/output，I/O)結構(例如接觸墊、焊接凸塊等)之間提供電連接。在又其它實施例中，第二半導體基底212可稱為載體基底。
圖2中還示出，光電檢測器104與第一半導體基底102的前側102f間隔開第一距離。儲存節點106與第一半導體基底102的前側102f間隔開大於第一距離的第二距離。第二隔離結構126與第一半導體基底102的前側102f間隔開第三距離。在一些實施例中，第三距離大於第一距離且小於第二距離。在其它實施例中， 第三距離可小於或等於第一距離，或大於或等於第二距離。在另外的實施例中，反射結構128b(反射結構128的第二部分)和/或反射結構128c(反射結構128的第三部分)與第一半導體基底102的前側102f間隔開大於第三距離的第四距離。在又其它實施例中，第四距離可以大於或等於第二距離。在其它實施例中，第四距離可以大於第一距離且小於第二距離。在另外其它實施例中，第四距離可以小於或等於第一距離。
第一垂直轉移閘極116c的最底表面和/或第二垂直轉移閘極116d的最底表面與第一半導體基底102的前側102f間隔開第五距離。在一些實施例中，第五距離小於第二距離。第五距離可以大於第三距離且小於第四距離。在一些實施例中，第五距離小於或等於第三距離。在其它實施例中，第五距離大於或等於第三距離。
圖2中還示出，第一垂直轉移閘極116c延伸到第一半導體基底102中至第一深度。第一深度是第一半導體基底102的前側102f與第三閘極介電層118c的最底表面之間的距離。在一些實施例中，第一深度介於約0.5微米(μm)與約2微米之間。
第一垂直轉移閘極116c的安置在第一半導體基底102中的部分具有第一寬度。第一寬度是第三閘極介電層118c的安置在第一半導體基底102中的彼此相對的外側壁之間的寬度。在一些實施例中，第一寬度是第三閘極介電層118c的安置在第一半導體基底102中的彼此相對的外側壁之間的最大寬度。在另外的實 施例中，第一寬度介於約0.1微米與約0.4微米之間。
第二垂直轉移閘極116d延伸到第一半導體基底102中至第二深度。第二深度是第一半導體基底102的前側102f與第四閘極介電層118d的最底表面之間的距離。在一些實施例中，第一深度介於約0.5微米與約2微米之間。在另外的實施例中，第二深度實質上與第一深度相同。在其它實施例中，第二深度不同於第一深度。
第二垂直轉移閘極116d的安置在第一半導體基底102中的部分具有第二寬度。第二寬度是第四閘極介電層118d的安置在第一半導體基底102中的彼此相對的外側壁之間的寬度。在一些實施例中，第二寬度是第四閘極介電層118d的安置在第一半導體基底102中的彼此相對的外側壁之間的最大寬度。在另外的實施例中，第二寬度介於約0.1微米與約0.4微米之間。在又其它實施例中，第二寬度實質上與第一寬度相同。在其它實施例中，第二寬度不同於第一寬度。
圖3示出圖1的BSIGS影像感測器100的一些其它實施例的橫截面圖。
如圖3所示，在一些實施例中，第二閘極116b安置在儲存節點106的正上方。第二閘極116b可以安置在第一垂直轉移閘極116c與第二垂直轉移閘極116d之間。在另外的實施例中，浮動擴散節點108和/或第二摻雜區域112可以安置在儲存節點106的正上方。浮動擴散節點108和/或第二摻雜區域112可以安 置在第一垂直轉移閘極116c與第二垂直轉移閘極116d之間。
摻雜井(doped well)302安置在第一半導體基底102中。摻雜井302是第一半導體基底的具有第二摻雜類型的區域。在一些實施例中，以第二摻雜類型摻雜劑(例如p型摻雜劑)摻雜的摻雜井302具有比第一半導體基底102的鄰接區域更高的摻雜濃度。在另外的實施例中，第二摻雜區域112和/或浮動擴散節點108安置在摻雜井302的相對側之間。
在一些實施例中，摻雜井302直接安置在第二閘極116b與儲存節點106之間、直接安置在第二摻雜區域112與儲存節點106之間以及直接安置在浮動擴散節點108與儲存節點106之間。在一些實施例中，摻雜井302可在第一隔離結構114的至少一部分之下延伸。在另外的實施例中，摻雜井302可以直接安置在第一垂直轉移閘極116c的一部分與儲存節點106之間和/或第二垂直轉移閘極116d的一部分與儲存節點106之間。在其它實施例中，摻雜井302可與第一垂直轉移閘極116c和/或第二垂直轉移閘極116d間隔開一橫向距離。在又其它實施例中，摻雜井302可以與儲存節點106間隔開。
摻雜隔離區域(doped isolation region)303安置在第一半導體基底102中。摻雜隔離區域303是第一半導體基底的具有第二摻雜類型的區域。在一些實施例中，摻雜隔離區域303與儲存節點106、浮動擴散節點108以及第二摻雜區域112間隔開。摻雜隔離區域303可以與第一隔離結構114間隔開。摻雜隔離區域 303可以直接安置在第二閘極116b與儲存節點106之間、直接安置在第二摻雜區域112與儲存節點106之間和/或直接安置在浮動擴散節點108與儲存節點106之間。
在一些實施例中，摻雜隔離區域303可在第一隔離結構114的至少一部分之下延伸。在另外的實施例中，摻雜隔離區域303可以直接安置在第一垂直轉移閘極116c的一部分與儲存節點106之間和/或第二垂直轉移閘極116d的一部分與儲存節點106之間。在其它實施例中，摻雜隔離區域303可與第一垂直轉移閘極116c和/或第二垂直轉移閘極116d間隔開一橫向距離。
在一些實施例中，以第二摻雜類型摻雜劑形成的摻雜隔離區域303比摻雜井302具有更高摻雜濃度。以第二摻雜類型摻雜劑形成的摻雜隔離區域303可具有介於約5×1015cm-3與約5×1018cm-3之間的摻雜濃度。因為以第二摻雜類型摻雜劑形成的摻雜井302具有介於約5×1015cm-3與約5×1018cm-3之間的摻雜濃度，所以摻雜隔離區域303可通過改進儲存節點106與浮動擴散節點108之間和/或第二摻雜區域112之間的電隔離(例如經由p-n結隔離)，來改進BSIGS影像感測器100的QE、AR和/或SE。
圖3中還示出，積體晶片(integrated chip，IC)304安置在第一半導體基底102、第一ILD結構122以及第一內連線結構124上方。IC 304包括第三半導體基底306。第三半導體基底306可包括任何類型的半導體主體(例如單晶矽/CMOS塊體、SiGe、SOI等)。多個半導體裝置308a到半導體裝置308b(例如p 通道MOSFET、n通道MOSFET等)安置在第三半導體基底306上。在一些實施例中，半導體裝置308a到半導體裝置308b是配置成處理由儲存節點106輸出的訊號的影像處理裝置。
第四ILD結構310安置在第三半導體基底306與第一ILD結構122之間。在一些實施例中，第四ILD結構310包括一或多個堆疊ILD層，所述一或多個堆疊ILD層可分別包括低k介電材料(例如具有小於約3.9的介電常數的介電材料)、氧化物(例如二氧化矽(SiO2))或類似者。第二內連線結構312(例如銅內連線)安置在第四ILD結構310中。第二內連線結構312包括多個導電特徵(例如金屬線、金屬通孔、金屬觸點、接合墊等)。在另外的實施例中，多個導電特徵可包括例如Cu、Al、W、Au、一些其它導電材料或前述內容的組合。應瞭解，在一些實施例中，一或多個導電特徵(例如基底通孔)可以安置在第三半導體基底306中，從而在第二內連線結構312與一或多個I/O結構之間提供電連接。
第四ILD結構310接合至第三ILD結構210。第一內連線結構124可包括多個第一導電接合墊124d。第二內連線結構312可包括多個第二導電接合墊312a。在一些實施例中，第一導電接合墊124d分別接合到第二導電接合墊312a。在另外的實施例中，第一導電接合墊124d分別電耦合到第二導電接合墊312a，從而在安置在第一半導體基底上的特徵(例如AB閘極、垂直轉移閘極、複位閘極、源極跟隨器閘極、源極/汲極區、浮動擴散節點等)之 間將電連接提供到多個安置在第三半導體基底306上的半導體裝置308a到半導體裝置308b。
圖4示出圖1的BSIGS影像感測器100的一些其它實施例的橫截面圖。
如圖4所示，第三摻雜區域402安置在第一半導體基底102中。第三摻雜區域是第一半導體基底102的具有第二摻雜類型的區域。第三摻雜區域402安置在光電檢測器104與第一半導體基底102的前側102f之間。
多個第四摻雜區域404安置在第一半導體基底102中。為了易於示出，僅標示第四摻雜區域404中的一個。第四摻雜區域404是第一半導體基底102的具有第二摻雜類型的區域。第四摻雜區域404可從第一半導體基底102的前側102f延伸到第一半導體基底102中。第四摻雜區域404中的第一個可延伸到光電檢測器104與儲存節點106之間的第一半導體基底102中。第四摻雜區域404中的第二個可如第四摻雜區域404中的第一個一般在光電檢測器104的相對側上延伸到第一半導體基底102中。第四摻雜區域404中的第三個可如第四摻雜區域404中的第一個一般在儲存節點106的相對側上延伸到第一半導體基底102中。在一些實施例中，第四摻雜區域404中的第三個直接安置在第一隔離結構114的一部分的下方。在另外的實施例中，第一摻雜區域110可以安置在第四摻雜區域404中的第二個中。
在一些實施例中，第四摻雜區域404的底部側安置在第 一半導體基底102的背側102b與儲存節點106以及光電檢測器104兩者之間。在另外的實施例中，第四摻雜區域404與第一半導體基底102的背側102b間隔開。第四摻雜區域404可具有不同寬度。舉例來說，第四摻雜區域404中的第一個可具有第三寬度，且第四摻雜區域404中的第二個(和/或第三個)可具有不同於第三寬度的第四寬度。在又其它實施例中，第二隔離結構126至少部分地安置在第四摻雜區域404中。
摻雜隔離區域303可以安置在反射結構128b(反射結構128的第二部分)與反射結構128c(反射結構128的第三部分)之間。在一些實施例中，摻雜隔離區域303的底側可以安置在第一半導體基底102的前側102f與反射結構128b(反射結構128的第二部分)的最上表面之間和/或前側102f與反射結構128c(反射結構128的第三部分)的最上表面之間。在其它實施例中，反射結構128b(反射結構128的第二部分)的最上表面和/或反射結構128c(反射結構128的第三部分)的最上表面安置在摻雜隔離區域303的上側與摻雜隔離區域303的底側之間。在另外其它實施例中，反射結構128b(反射結構128的第二部分)的最上表面和/或反射結構128c(反射結構128的第三部分)的最上表面安置在第一半導體基底102的前側102f與摻雜隔離區域303的上側之間。在另外的實施例中，第一垂直轉移閘極116c的一部分安置在第二隔離結構126a(第二隔離結構126的第一部分)與摻雜隔離區域303之間。在另外的實施例中，第二垂直轉移閘極116d的一 部分安置在第二隔離結構126b(第二隔離結構126的第二部分)與摻雜隔離區域303之間。
在一些實施例中，介電結構130可包括第一介電層130a和第二介電層130b。第一介電層130a安置在第二介電層130b與第一半導體基底102之間。第一介電層130a可具有實質上平坦的底部表面。反射結構128a(反射結構128的第一部分)可以包埋於第一介電層130a中。在另外的實施例中，反射結構128a(反射結構128的第一部分)具有與第一介電層130a的底表面共面的實質上平坦的底部表面。在又其它實施例中，第一介電層130a可包括例如氧化物(例如SiO2)、氮化物(例如SiN)、氮氧化物(例如SiOXNY)、高k介電材料(例如HfO2、ZrO2或具有大於約3.9的介電常數的一些其它介電材料)、一些其它介電材料或前述內容的組合。
第二介電層130b使反射結構128a(反射結構128的第一部分)與濾光片202分隔開。第二介電層130b可具有實質上平坦的底部表面。在一些實施例中，第二介電層130b可包括例如氧化物(例如SiO2)、氮化物(例如SiN)、氮氧化物(例如SiOXNY)、高k介電材料(例如HfO2、ZrO2或具有大於約3.9的介電常數的一些其它介電材料)、一些其它介電材料或前述內容的組合。在另外的實施例中，第二介電層130b可接觸第一介電層130a的底表面和反射結構128a(反射結構128的第一部分)的底表面。在又其它實施例中，第一介電層130a和第二介電層130b可包括同一 介電材料。在其它實施例中，第一介電層130a和第二介電層130b可包括不同介電材料。
圖5至圖20示出用於形成圖4的BSIGS影像感測器100的一些實施例的一系列橫截面圖。
如圖5所示，在第一半導體基底102中形成第一隔離結構114。在一些實施例中，可通過以下來形成第一隔離結構114：選擇性地蝕刻第一半導體基底102以在第一半導體基底102上形成溝槽，且隨後用介電材料填充溝槽。在另外的實施例中，通過以下來選擇性地蝕刻第一半導體基底102：在第一半導體基底102的前側102f上形成遮罩層(例如正型/負型光阻)(未繪示)，且隨後使第一半導體基底102暴露於蝕刻劑(例如濕/乾蝕刻劑)以去除第一半導體基底102的未掩蔽部分。隨後，在一些實施例中，剝離遮罩層。在又其它實施例中，介電材料可包括氧化物(例如SiO2)、氮化物(例如SiN)、氮氧化物(例如SiOXNY)、碳化物(例如SiC)或類似者。應瞭解，在一些實施例中，在形成第一隔離結構114之前，可以用第二摻雜類型(例如p型/n型)摻雜(例如經由離子注入)第一半導體基底102。
如圖6所示，在第一半導體基底102中形成光電檢測器104。光電檢測器104包括第一半導體基底102的具有與第二摻雜類型相對的第一摻雜類型(例如n型/p型)的區域。在一些實施例中，可以由第一注入製程(例如經由離子注入)形成光電檢測器104，所述第一注入製程利用第一半導體基底102的前側102f 上的第一遮罩層(未繪示)來將第一摻雜類型摻雜劑(例如n型摻雜劑)選擇性地注入到第一半導體基底102中。隨後，在一些實施例中，剝離第一遮罩層。
圖6中還示出，在第一半導體基底102中形成儲存節點106。儲存節點106是第一半導體基底102的具有第一摻雜類型的區域。在一些實施例中，儲存節點106在第一半導體基底102中比光電檢測器104中更深(例如與前側102f間隔開更遠)。在一些實施例中，可以由第二注入製程形成儲存節點106，所述第二注入製程利用第一半導體基底102的前側102f上的第二遮罩層(未繪示)來將第一摻雜類型摻雜劑選擇性地注入到第一半導體基底102中。隨後，在一些實施例中，剝離第二遮罩層。在另外的實施例中，可以由相同選擇性注入製程(例如利用相同遮罩層和/或相同離子注入製程)形成儲存節點106和光電檢測器104。
如圖7所示，在第一半導體基底102中形成摻雜井302。摻雜井302是第一半導體基底102的具有第二摻雜類型的區域。在一些實施例中，摻雜井302直接形成在儲存節點106上方。在另外的實施例中，可以由第一注入製程形成摻雜井302，所述第一注入製程利用第一半導體基底102的前側102f上的第一遮罩層(未繪示)來將第二摻雜類型摻雜劑(例如p型摻雜劑)選擇性地注入到第一半導體基底102中。隨後，在一些實施例中，剝離第一遮罩層。
圖7中還示出，在第一半導體基底102中形成摻雜隔離 區域303。摻雜隔離區域303是第一半導體的具有第二摻雜類型的區域。在一些實施例中，以第二摻雜劑形成的摻雜隔離區域303比同樣由第二摻雜劑形成的摻雜井302而具有更高摻雜濃度。在另外的實施例中，摻雜隔離區域303可以形成在摻雜井302中。應瞭解，摻雜隔離區域303可以在摻雜井302形成之前或之後形成。
在一些實施例中，用於形成摻雜隔離區域303的製程包括在第一半導體基底102的前側102f上形成第二遮罩層。其後，在第二遮罩層就位的情況下執行第二注入製程，以將第二摻雜類型摻雜劑注入到第一半導體基底102的未掩蔽部分中，從而形成摻雜隔離區域303。隨後，在一些實施例中，剝離第二遮罩層。
在一些實施例中，第二注入製程將第二摻雜類型摻雜劑注入於第一半導體基底102中，使得摻雜隔離區域303具有介於約5×1015cm-3與約5×1018cm-3之間的第二摻雜類型摻雜劑的摻雜濃度。應瞭解，在一些實施例中，並不形成第二遮罩層，而是可在第二注入製程期間利用第一遮罩層來掩蔽第一半導體基底102。在其它實施例中，第二遮罩層可以形成在第一遮罩層和第一半導體基底102上，且第一遮罩層和第二遮罩層均可以在第二注入製程之後被剝離。
圖7中還示出，在第一半導體基底102中形成多個第四摻雜區域404。第四摻雜區域404是第一半導體基底102的具有第二摻雜類型的區域。在一些實施例中，可以由第三注入製程形成 第四摻雜區域404，所述第三注入製程利用第一半導體基底102的前側102f上的第三遮罩層(未繪示)來將第二摻雜類型摻雜劑選擇性地注入到第一半導體基底102中。隨後，在一些實施例中，剝離第三遮罩層。應瞭解，第四摻雜區域404可以在形成摻雜井302之前或之後形成，或可以在形成摻雜隔離區域303之前或之後形成。
如圖8所示，在第一半導體基底102中形成多個開口802a到開口802b。舉例來說，第一開口802a和第二開口802b形成在第一半導體基底102中且彼此間隔開。第一開口802a和第二開口802b可以形成在摻雜隔離區域303的相對側上。開口802a到開口802b形成為從第一半導體基底102的前側102f延伸到第一半導體基底102中。在一些實施例中，開口802a到開口802b形成有傾斜側壁。開口802a到開口802b可以形成有安置在儲存節點106與第一隔離結構114的底部表面之間的底部表面。在另外的實施例中，用於形成開口802a到開口802b的製程包括在第一半導體基底102的前側102f上形成遮罩層(未繪示)。其後，使第一半導體基底102暴露於蝕刻劑，以去除第一半導體基底102的未掩蔽部分，從而形成開口802a到開口802b。隨後，在一些實施例中，剝離遮罩層。
如圖9所示，在第一半導體基底102的前側102f上形成閘極介電層902，且襯覆開口802a到開口802b。在一些實施例中，用於形成閘極介電層902的製程包括在第一半導體基底102 上沉積或生長閘極介電層902。可以通過例如化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、熱氧化、濺鍍、一些其它沉積或生長製程或前述內容的組合來沉積或生長閘極介電層902。在另外的實施例中，閘極介電層902可包括例如氧化物(例如SiO2)、高k介電材料(例如HfO2、ZrO2或具有大於約3.9的介電常數的一些其它介電材料)或類似者。
圖9中還示出，在閘極介電層902上形成閘電極層904。在一些實施例中，用於形成閘電極層904的製程包括在閘極介電層902上沉積閘電極層904。可以通過例如CVD、PVD、ALD、濺鍍、電化學電鍍、無電極電鍍、一些其它沉積製程或前述內容的組合來沉積閘電極層904。在另外的實施例中，閘電極層904可包括例如多晶矽(例如經摻雜/未摻雜多晶矽)、金屬(例如W、Al、Ti、Mo或類似者)或類似者。
如圖10所示，在第一半導體基底102的前側102f上形成多個閘極116。舉例來說，第一閘極116a、第二閘極116b、第一垂直轉移閘極116c以及第二垂直轉移閘極116d形成為在第一半導體基底102上/中，且相互間隔開。在一些實施例中，用於形成多個閘極116的製程包括在閘電極層904(參見例如圖9)上形成遮罩層(未繪示)。其後，閘電極層904和閘極介電層902暴露於蝕刻劑。蝕刻劑去除閘電極層904的未掩蔽部分從而在閘極介電層902上形成多個閘電極120，且去除閘極介電層902的未掩蔽 部分從而形成多個閘極介電層118。隨後，可以剝離遮罩層。應瞭解，一或多個蝕刻劑和/或遮罩層可用以形成多個閘極116。
如圖11所示，在第一半導體基底102上方且沿多個閘極116的側壁形成多個側壁間隔件206。在一些實施例中，可以通過在第一半導體基底102上方和多個閘極116上方沉積間隔件層(未繪示)來形成側壁間隔件206。在另外的實施例中，可以通過PVD、CVD、ALD、濺鍍或類似者來沉積間隔件層。隨後蝕刻間隔件層以將間隔件層從水平表面去除，留下沿多個閘極116的相對側延伸的間隔件層，而作為側壁間隔件206。在一些實施例中，間隔件層可以包括例如氮化物(例如SiN)、氮氧化物(例如SiOXNY)或類似者。應瞭解，在一些實施例中，在形成側壁間隔件206之前，可以在第一半導體基底102中形成輕摻雜源極/汲極區。
圖11中還示出，在第一半導體基底102中形成第三摻雜區域402。在一些實施例中，第三摻雜區域402具有第二摻雜類型。在另外的實施例中，第三摻雜區域402可以至少部分形成在光電檢測器104中。在又其它實施例中，用於形成第三摻雜區域402的製程包括在第一半導體基底102的前側102f上和多個閘極116的上方形成遮罩層(未繪示)。其後，在遮罩層就位後，執行注入製程以選擇性地將第二摻雜類型摻雜劑注入到第一半導體基底102中。隨後，在一些實施例中，剝離遮罩層。
如圖12所示，在第一半導體基底102中形成浮動擴散 節點108、第一摻雜區域110以及第二摻雜區域112。浮動擴散節點108是第一半導體基底102的具有第一摻雜類型的區域。在一些實施例中，第一摻雜區域110具有第一摻雜類型。在另外的實施例中，第二摻雜區域112具有第一摻雜類型。浮動擴散節點108和第二摻雜區域112可以形成在摻雜井302中。在另外的實施例中，浮動擴散節點108和第二摻雜區域112形成在第一垂直轉移閘極116c與第二垂直轉移閘極116d之間。在又其它實施例中，第一摻雜區域110可以形成在第四摻雜區域404中的一個中。
在一些實施例中，用於形成浮動擴散節點108、第一摻雜區域110以及第二摻雜區域112的製程包括在第一半導體基底102的前側102f上形成覆蓋多個閘極116的遮罩層(未繪示)。其後，在遮罩層就位後，執行注入製程以選擇性地將第一摻雜類型摻雜劑注入到第一半導體基底102中。應瞭解，在一些實施例中，執行多個注入製程以形成浮動擴散節點108、第一摻雜區域110以及第二摻雜區域112。
如圖13所示，在第一半導體基底102的前側102f上方和多個閘極116的上方形成第二ILD結構208。在一些實施例中，第二ILD結構208可以形成有實質上平坦的上部表面。在另外的實施例中，用於形成第二ILD結構208的製程包括在第一半導體基底102上沉積ILD層，以使ILD層覆蓋多個閘極116。可由CVD、PVD、濺鍍或一些其它沉積製程沉積ILD層。其後，可以對ILD層執行平坦化製程(例如化學機械拋光(chemical-mechanical polishing，CMP))。
圖13中還示出，形成延伸穿過第二ILD結構208的多個導電接觸結構124a。導電接觸結構124a可以形成為延伸到多個閘電極120和/或第一半導體基底102(例如浮動擴散節點108、第一摻雜區域110、第二摻雜區域112等)。在一些實施例中，用於形成導電接觸結構124a的製程包括在第二ILD結構208中形成多個導電接觸結構開口，所述導電接觸結構開口延伸到多個閘極116和/或第一半導體基底102。可以由選擇性蝕刻製程形成導電接觸結構開口，所述選擇性蝕刻製程利用第二ILD結構208上的遮罩層(未繪示)來使第二ILD結構208選擇性地暴露於蝕刻劑，而去除第二ILD結構208的未掩蔽部分。隨後，在一些實施例中，剝離遮罩層。
隨後，在第二ILD結構208上沉積導電材料(例如W)，以使導電材料填充導電接觸結構開口。隨後，對導電材料執行平坦化製程(例如CMP)，從而形成導電接觸結構124a。在一些實施例中，可以由CVD、PVD、ALD、濺鍍、電化學電鍍、無電極電鍍、一些其它沉積製程或前述內容的組合來沉積導電材料。
如圖14所示，在第二ILD結構208和導電接觸結構124a的上方形成第三ILD結構210、多個導通孔124b、多個導電線124c以及多個第一導電接合墊124d。第三ILD結構210可以形成有實質上平坦的上部表面。在一些實施例中，用於形成第三ILD結構210的製程包括在第二ILD結構208和導電接觸結構124a的上方 沉積彼此堆疊的多個ILD層。可以由CVD、PVD、ALD、濺鍍、一些其它沉積製程或前述內容的組合來沉積ILD層。在另外的實施例中，可以對多個ILD層中的一或多個執行平坦化製程(例如CMP)。
在一些實施例中，用於形成導電線124c、導通孔124b以及第一導電接合墊124d的製程包括在第二ILD結構208和導電接觸結構124a的上方形成第一ILD層。選擇性地蝕刻第一ILD層以形成對應於第一組導電線124c的第一組導電線開口(未繪示)。在第一ILD層上和第一組導電線開口中沉積導電材料(例如Cu)。對導電材料執行平坦化製程(例如CMP)，從而形成第一組導電線124c。
其後，在第一組導電線和第一ILD層上方形成第二ILD層。選擇性地蝕刻第二ILD層以形成對應於第一組導通孔124b的第一組導通孔開口(未繪示)。在第二ILD層上和第一組導通孔開口中沉積導電材料(例如Cu)。對導電材料執行平坦化製程(例如CMP)，從而形成第一組導通孔124b。重複這種製程(例如交替形成導電線和導通孔)直到形成導電線124c和導通孔124b為止。應瞭解，在一些實施例中，導電線124c和導通孔124b可以由一或多個雙鑲嵌製程形成。
其後，在導電線124c、第一ILD層、導通孔124b以及第二ILD層上方形成第三ILD層。選擇性地蝕刻第三ILD層以在第三ILD層上形成多個接合墊開口(未繪示)。在第三ILD層上並 沉積於接合墊開口中沉積導電材料(例如Cu、Au等)。對導電材料執行平坦化製程(例如CMP)，從而形成第一導電接合墊124d。在又其它實施例中，在形成第一導電接合墊124d之後，完成第一ILD結構122的形成。
如圖15中所展示，將積體晶片(integrated chip，IC)304接合到第一半導體基底102。在一些實施例中，IC 304包括：第三半導體基底306；多個半導體裝置308a到半導體裝置308b；第四ILD結構310；以及包括多個第二導電接合墊312a的第二內連線結構312。在另外的實施例中，用於將IC 304接合到第一半導體基底102的製程包括放置IC 304，使得第二導電接合墊312a分別與第一導電接合墊124d實質上對準且面對第一導電接合墊124d。其後，使第二導電接合墊312a(例如經由混合接合製程、直接接合製程等)分別接合到第一導電接合墊124d。應瞭解，在一些實施例中，第四ILD結構310接合到第三ILD結構210。
如圖16所示，在第一半導體基底102中形成第二隔離結構126。第二隔離結構126形成為從第一半導體基底102的背側102b延伸到第一半導體基底102中。作為第二隔離結構126的第一部分的第二隔離結構126a可以形成為延伸到第一半導體基底102中且在儲存節點106與光電檢測器104之間延伸。作為第二隔離結構126的第二部分的第二隔離結構126b可以形成為延伸到第一半導體基底102中，且可如第二隔離結構126a(第二隔離結構126的第一部分)一般形成在儲存節點106的相對側上。在一些實 施例中，第二隔離結構126a(第二隔離結構126的第一部分)可以形成在第四摻雜區域404中的一個中，且第二隔離結構126b(第二隔離結構126的第二部分)可以形成在第四摻雜區域404中的另一個中。
在一些實施例中，用於形成第二隔離結構126的製程包括選擇性地蝕刻第一半導體基底102，以在第一半導體基底102上形成隔離結構開口，所述隔離結構開口從第一半導體基底102的背側102b延伸到第一半導體基底102中。其後，用介電材料(例如經由CVD、PVD、ALD、熱氧化、濺鍍等)填充隔離結構開口。在另外的實施例中，通過以下來選擇性地蝕刻第一半導體基底102：在第一半導體基底102的背側102b上形成遮罩層(未繪示)，且隨後使第一半導體基底102暴露於配置成去除第一半導體基底102的未掩蔽部分的蝕刻劑。在另外的實施例中，介電材料可包括氧化物(例如SiO2)、氮化物(例如SiN)、氮氧化物(例如SiOXNY)、碳化物(例如SiC)或類似者。在又其它實施例中，可以對介電材料和第一半導體基底102執行平坦化製程(例如CMP)，以形成實質上平坦的表面。應瞭解，在一些實施例中，在形成第二隔離結構126之前(或之後)，可薄化(例如經由研磨、CMP或類似者)第一半導體基底102。
如圖17所示，在第一半導體基底102的背側102b和第二隔離結構126上形成第一介電層130a。在一些實施例中，可以由CVD、PVD、ALD、濺鍍或類似者形成第一介電層130a。隨後， 在一些實施例中，可以對第一介電層130a執行平坦化製程(例如CMP)，以平坦化第一介電層130a的上部表面。
如圖18中所示，在第一半導體基底102的背側102b上形成反射結構128。在一些實施例中，反射結構128形成為從背側102b延伸到第一半導體基底102中。舉例來說，作為反射結構128的第一部分的反射結構128a可以形成在第一介電層130a中，作為反射結構128的第二部分的反射結構128b可以形成在第二隔離結構126a(第二隔離結構126的第一部分)中，且作為反射結構128的第三部分的反射結構128c可以形成在第二隔離結構126b(第二隔離結構126的第二部分)中。
在一些實施例中，用於形成反射結構128的製程包括在第一介電層130a中形成對應於反射結構128a(反射結構128的第一部分)的第一開口(未繪示)。可以由第一選擇性蝕刻製程形成第一開口，所述第一選擇性蝕刻製程利用第一介電層130a上的第一遮罩層(未繪示)來使第一介電層130a選擇性地暴露於去除第一介電層130a的未掩蔽部分的第一蝕刻劑。隨後，在一些實施例中，剝離第一遮罩層。
其後，形成延伸到第二隔離結構中的多個第二開口。第二開口分別對應於反射結構128b(反射結構128的第二部分)和反射結構128c(反射結構128的第三部分)。可以由第二選擇性蝕刻製程形成第二開口，所述第二選擇性蝕刻製程利用第一介電層130a上的第二遮罩層(未繪示)來使第一介電層130a和第二隔離 結構126選擇性地暴露於第二蝕刻劑，所述第二蝕刻劑去除第一介電層130a的未掩蔽部分和第二隔離結構126的未掩蔽部分。接著，在第一介電層130a上、在第一開口中以及在第二開口中沉積導電材料(例如W、Al、Cu等)。對導電材料執行平坦化製程(例如CMP)，從而形成反射結構128。隨後，在一些實施例中，剝離第二遮罩層。應瞭解，在一些實施例中，第二遮罩層可以形成在第一遮罩層和第一介電層130a上，且在沉積導電材料之後，可以剝離第一遮罩層以及第二遮罩層。
如圖19中所示，在第一介電層130a和反射結構128上形成第二介電層130b。在一些實施例中可以由CVD、PVD、ALD、濺鍍或類似者形成，第二介電層130b。隨後，在一些實施例中，可以在第二介電層130b上執行平坦化製程(例如CMP)以平坦化第二介電層130b的上部表面。在一些實施例中，在形成第二介電層130b之後，完成介電結構130的形成。在另外的實施例中，介電結構130可以是BSI抗反射結構，所述BSI抗反射結構配置成降低第一半導體基底102對於入射輻射的反射量。在其它實施例中，介電結構130可以不同於BSI抗反射結構。在這類實施例中，應瞭解，可以在形成介電結構130之前(或之後)形成BSI抗反射層(例如經由CVD、PVD、ALD、濺鍍等)。
如圖20中所示，在介電結構130上形成濾光片202。在一些實施例中，濾光片202形成在第二介電層130b上。在一些實施例中，用於形成濾光片202的製程包括將光過濾材料沉積(例 如經由CVD、PVD、ALD、濺鍍、旋塗法等)到介電結構130上。光過濾材料是允許具有特定波長範圍的輻射(例如光)透射同時阻擋規定範圍之外波長的光的材料。隨後，在一些實施例中，可以對濾光片202執行平坦化製程(例如CMP)以平坦化濾光片202的上部表面。
圖20中還示出，在濾光片202上形成微透鏡204。在一些實施例中，可以通過在濾光片202上沉積微透鏡材料(例如經由CVD、PVD、ALD、濺鍍、旋塗法等)來形成微透鏡204。在微透鏡材料上圖案化出具有弧形上部表面的微透鏡模板(未繪示)。在一些實施例中，微透鏡模板可包括光阻材料，所述光阻材料經使用分配曝光劑量(例如，對於負型光阻，在彎曲部的底部處曝光較多光且在彎曲部的頂部處曝光較少光)而曝光、顯影且烘烤以形成圓形形狀。接著，通過根據微透鏡模板選擇性地蝕刻微透鏡材料來形成微透鏡204。在另外的實施例中，在形成微透鏡204之後，完成BSIGS影像感測器100的形成。
圖21示出用於形成背側照明式全域快門(BSIGS)影像感測器100的方法的一些實施例的流程圖2100。雖然圖21的流程圖2100在本文中示出且描述為一系列動作或事件，但應瞭解不應以限制意義來解譯這些動作或事件的所示次序。舉例來說，除本文中所示出和/或描述的動作或事件之外，一些動作可與其它動作或事件以不同次序和/或同時出現。此外，並非需要所有所說明的動作來實施本文中的描述的一或多個方面或實施例，且可在一或 多個單獨動作和/或階段中執行本文中所描繪的動作中的一或多個。
在動作2102處，在第一半導體基底中形成光電檢測器和儲存節點，其中所述第一半導體基底包括前側和與所述前側相對的背側。圖5至圖6示出對應於動作2102的一些實施例的一系列橫截面圖。
在動作2104處，在半導體基底的前側上形成多個閘極，其中多個閘極包括從前側延伸到半導體基底中的第一垂直轉移閘極和第二垂直轉移閘極。圖7至圖11示出對應於動作2104的一些實施例的一系列橫截面圖。在一些實施例中，在形成多個閘極之前，可以在第一半導體基底中形成摻雜隔離區域。圖7示出用於形成摻雜隔離區域的一些實施例的橫截面圖。
在動作2106處，在第一半導體基底中形成浮動擴散節點、第一摻雜區域以及第二摻雜區域。圖12示出對應於動作2106的一些實施例的橫截面圖。
在動作2108處，在第一半導體基底的前側上和多個閘極上方形成層間介電(ILD)結構。圖13至圖14示出對應於動作2108的一些實施例的一系列橫截面圖。
在動作2110處，將第二半導體基底接合到第一半導體基底，其中通過ILD結構而使第一半導體基底與第二半導體基底分隔開。圖15示出對應於動作2110的一些實施例的橫截面圖。
在動作2112處，在第一半導體基底中形成隔離結構， 其從第一半導體基底的背側延伸到第一半導體基底中。圖16示出對應於動作2112的一些實施例的橫截面圖。
在動作2114處，在第一半導體基底的背側上形成反射結構，其中所述反射結構的至少一部分安置在儲存節點的相對側之間。圖17至圖19示出對應於動作2114的一些實施例的一系列橫截面圖。在一些實施例中，在第一半導體基底的背側上形成濾光片和/或微透鏡。圖20示出用於形成濾光片和/或微透鏡的一些實施例的橫截面圖。
在一些實施方式中，本揭露提供一種影像感測器。影像感測器包括：安置在半導體基底中的光電檢測器；層間介電(ILD)結構，安置在半導體基底的第一側上；儲存節點安置在半導體基底中且與光電檢測器間隔開，其中所述儲存節點與第一側間隔開第一距離；第一隔離結構安置在半導體基底中且位於光電檢測器與儲存節點之間，其中第一隔離結構從半導體基底的與第一側相對的第二側延伸到半導體基底中，且其中第一隔離結構與第一側間隔開小於第一距離的第二距離。
在一些實施例中，影像感測器更包括：金屬結構，安置在所述第二側上，其中所述金屬結構的第一部分安置在所述儲存節點的相對側之間。
在一些實施例中，所述金屬結構的至少一部分在橫向方向上自所述光電檢測器偏移。
在一些實施例中，所述儲存節點的所述相對側安置在所 述金屬結構的彼此相對的側壁之間。
在一些實施例中，所述金屬結構的第二部分安置在所述第一隔離結構中且從所述第二側延伸到所述半導體基底中。
在一些實施例中，所述金屬結構的所述第二部分與所述第一側間隔開大於所述第一距離的第三距離。
在一些實施例中，影像感測器更包括：微透鏡，安置在所述第二側上，其中所述金屬結構安置在所述微透鏡與所述半導體基底之間。
在一些實施例中，影像感測器更包括：介電結構，安置在所述微透鏡與所述半導體基底之間，其中所述金屬結構安置在所述介電結構中。
在一些實施例中，影像感測器更包括：第一垂直轉移閘極，配置成在所述光電檢測器與所述儲存節點之間選擇性地形成第一導電通道，其中所述第一垂直轉移閘極從所述第一側延伸到所述半導體基底中，且其中所述第一垂直轉移閘極的最底表面與所述第一側間隔開大於所述第二距離的第四距離。
在一些實施例中，影像感測器更包括：第二垂直轉移閘極，與所述第一垂直轉移閘極間隔開且配置成在所述儲存節點與浮動擴散節點之間選擇性地形成第二導電通道，其中所述第二垂直轉移閘極從所述第一側延伸到所述半導體基底中，且其中所述第二垂直轉移閘極的最底表面與所述第一側間隔開大於所述第二距離的第五距離。
在一些實施例中，影像感測器更包括：第二隔離結構，安置在所述半導體基底中且由所述儲存節點與所述第一隔離結構分隔開，其中所述第二隔離結構從所述第二側延伸到所述半導體基底中，且其中所述第一垂直轉移閘極和所述第二垂直轉移閘極均至少部分地安置在所述第一隔離結構與所述第二隔離結構之間。
在一些實施例中，所述第二隔離結構與所述第一側間隔開第六距離，所述第六距離小於所述第一距離以及所述第四距離。
在一些實施例中，影像感測器更包括：摻雜隔離區域，安置在所述半導體基底中且位於所述第一垂直轉移閘極與所述第二垂直轉移閘極之間，其中所述摻雜隔離區域安置在所述儲存節點與所述浮動擴散節點之間，且其中所述摻雜隔離區域與所述浮動擴散節點具有相反的摻雜類型。
在一些實施方式中，本揭露提供一種影像感測器。影像感測器包括：安置在半導體基底中的光電檢測器，其中光電檢測器與半導體基底的第一側間隔開第一距離；層間介電(ILD)結構，安置在半導體基底的第一側上；儲存節點，安置在半導體基底中且與光電檢測器間隔開，其中儲存節點與第一側間隔開大於第一距離的第二距離；以及第一垂直轉移閘極，安置在第一側上且配置成選擇性地形成光電檢測器與儲存節點之間的第一導電通道，其中第一垂直轉移閘極的第一部分以第三距離而從第一側延伸到半導體基底中，且其中第三距離大於第一距離且小於第二距離。
在一些實施例中，影像感測器更包括：摻雜隔離區域，安置在所述半導體基底中，其中所述摻雜隔離區域安置在所述儲存節點與所述第一垂直轉移閘極的至少一第二部分之間，且其中所述摻雜隔離區域與所述儲存節點具有相反的摻雜類型。
在一些實施例中，影像感測器更包括：反射結構，安置在所述半導體基底的與所述第一側相對的第二側上，其中所述儲存節點的相對側安置在所述反射結構的彼此相對的側壁之間。
在一些實施例中，影像感測器更包括：第一隔離結構，從所述半導體基底的與所述第一側相對的第二側延伸到所述半導體基底中，其中所述第一隔離結構延伸到所述半導體基底中且位於所述儲存節點與所述光電檢測器之間，且其中所述第一垂直轉移閘極的所述第一部分和所述光電檢測器安置在所述第一隔離結構的相對側上。
在一些實施例中，影像感測器更包括：第二垂直轉移閘極，與所述第一垂直轉移閘極間隔開且配置成在所述儲存節點與浮動擴散節點之間選擇性地形成第二導電通道，其中所述第二垂直轉移閘極的一部分以第四距離從所述第一側延伸到所述半導體基底中，且其中所述第四距離大於所述第一距離且小於所述第二距離。
在一些實施例中，所述第一隔離結構橫向包圍所述儲存節點；所述第一垂直轉移閘極的所述第一部分和所述第二垂直轉移閘極的所述部分均安置在所述第一隔離結構的內周界內；以及 所述浮動擴散節點和所述光電檢測器均安置在所述第一隔離結構的所述內周界的外部。
在一些實施方式中，本揭露一種提供用於形成影像感測器的方法，包括：在半導體基底中形成光電檢測器；形成處於半導體基底中且與光電檢測器間隔開的儲存節點；在半導體基底的第一側上形成第一垂直轉移閘極和第二垂直轉移閘極，其中第一垂直轉移閘極的一部分和第二垂直轉移閘極的一部分從第一側延伸到半導體基底中；在第一側上以及第一垂直轉移閘極和第二垂直轉移閘極的上方形成層間介電(ILD)結構；在半導體基底中形成隔離結構，其中隔離結構從半導體基底的與第一側相對的第二側延伸到第一半導體基底中；在半導體基底的第二側上形成反射結構，其中反射結構的至少一部分安置在儲存節點的相對側之間。
前文概述若干實施例的特徵以使得本領域的技術人員可更好地理解本公開的方面。本領域的技術人員應瞭解，其可易於使用本公開作為設計或修改用於實現本文引入的實施例的相同目的和/或達成相同優勢的其它製程和結構的基礎。本領域的技術人員還應認識到，這類等效構造並不脫離本公開的精神和範圍，且本領域的技術人員可在不脫離本公開的精神和範圍的情況下在本文中進行各種改變、替代以及更改。
100:背側照明式全域快門影像感測器
102:第一半導體基底
102b:背側
102f:前側
104:光電檢測器
106:儲存節點
108:浮動擴散節點
110:第一摻雜區域
112:第二摻雜區域
114:第一隔離結構
116:閘極
116a:第一閘極
116b:第二閘極
116c:第一垂直轉移閘極
116d:第二垂直轉移閘極
118:閘極介電層
118a:第一閘極介電層
118b:第二閘極介電層
118c:第三閘極介電層
118d:第四閘極介電層
120:閘電極
120a:第一閘電極
120b:第二閘電極
120c:第三閘電極
120d:第四閘電極
122:第一ILD結構
124:第一內連線結構
124a:導電接觸結構
124b:導通孔
124c:導電線
126、126a、126b:第二隔離結構
128:反射結構
130:介電結構

Claims (13)

  1. 一種影像感測器，包括：光電檢測器，安置在半導體基底中，層間介電結構，安置在所述半導體基底的第一側上，儲存節點，安置在所述半導體基底中且與所述光電檢測器間隔開，其中所述儲存節點與所述第一側間隔開第一距離；以及第一隔離結構，安置在所述半導體基底中且位於所述光電檢測器與所述儲存節點之間，其中所述第一隔離結構從所述半導體基底的與所述第一側相對的第二側延伸到所述半導體基底中，且其中所述第一隔離結構與所述第一側間隔開小於所述第一距離的第二距離。
  2. 如申請專利範圍第1項所述的影像感測器，更包括：金屬結構，安置在所述第二側上，其中所述金屬結構的第一部分安置在所述儲存節點的相對側之間。
  3. 如申請專利範圍第2項所述的影像感測器，其中所述金屬結構的至少一部分在橫向方向上自所述光電檢測器偏移。
  4. 如申請專利範圍第2項所述的影像感測器，其中所述儲存節點的所述相對側安置在所述金屬結構的彼此相對的側壁之間。
  5. 如申請專利範圍第2項所述的影像感測器，其中所述金屬結構的第二部分安置在所述第一隔離結構中且從所述第二側延伸到所述半導體基底中。
  6. 如申請專利範圍第2項所述的影像感測器，更包括：微透鏡，安置在所述第二側上，其中所述金屬結構安置在所述微透鏡與所述半導體基底之間。
  7. 如申請專利範圍第6項所述的影像感測器，更包括：介電結構，安置在所述微透鏡與所述半導體基底之間，其中所述金屬結構安置在所述介電結構中。
  8. 如申請專利範圍第1項所述的影像感測器，更包括：第一垂直轉移閘極，配置成在所述光電檢測器與所述儲存節點之間選擇性地形成第一導電通道，其中所述第一垂直轉移閘極從所述第一側延伸到所述半導體基底中，且其中所述第一垂直轉移閘極的最底表面與所述第一側間隔開大於所述第二距離的第四距離。
  9. 如申請專利範圍第8項所述的影像感測器，更包括：第二垂直轉移閘極，與所述第一垂直轉移閘極間隔開且配置成在所述儲存節點與浮動擴散節點之間選擇性地形成第二導電通道，其中所述第二垂直轉移閘極從所述第一側延伸到所述半導體基底中，且其中所述第二垂直轉移閘極的最底表面與所述第一側間隔開大於所述第二距離的第五距離。
  10. 如申請專利範圍第9項所述的影像感測器，更包括：第二隔離結構，安置在所述半導體基底中且由所述儲存節點與所述第一隔離結構分隔開，其中所述第二隔離結構從所述第二側延伸到所述半導體基底中，且其中所述第一垂直轉移閘極和所 述第二垂直轉移閘極均至少部分地安置在所述第一隔離結構與所述第二隔離結構之間。
  11. 如申請專利範圍第10項所述的影像感測器，更包括：摻雜隔離區域，安置在所述半導體基底中且位於所述第一垂直轉移閘極與所述第二垂直轉移閘極之間，其中所述摻雜隔離區域安置在所述儲存節點與所述浮動擴散節點之間，且其中所述摻雜隔離區域與所述浮動擴散節點具有相反的摻雜類型。
  12. 一種影像感測器，包括：光電檢測器，安置在半導體基底中，其中所述光電檢測器與所述半導體基底的第一側間隔開第一距離；層間介電結構，安置在所述半導體基底的所述第一側上；儲存節點，安置在所述半導體基底中且與所述光電檢測器間隔開，其中所述儲存節點與所述第一側間隔開大於所述第一距離的第二距離；以及第一垂直轉移閘極，安置在所述第一側上且配置成在所述光電檢測器與所述儲存節點之間選擇性地形成第一導電通道，其中所述第一垂直轉移閘極的第一部分以第三距離而從所述第一側延伸到所述半導體基底中，且其中所述第三距離大於所述第一距離且小於所述第二距離。
  13. 一種用於形成影像感測器的方法，包括：在半導體基底中形成光電檢測器；形成處於所述半導體基底中且與所述光電檢測器間隔開的儲 存節點；在所述半導體基底的第一側上形成第一垂直轉移閘極和第二垂直轉移閘極，其中所述第一垂直轉移閘極的一部分和所述第二垂直轉移閘極的一部分從所述第一側延伸到所述半導體基底中；在所述第一側上以及所述第一垂直轉移閘極和所述第二垂直轉移閘極的上方形成層間介電結構；在所述半導體基底中形成隔離結構，其中所述隔離結構從所述半導體基底的與所述第一側相對的第二側延伸到所述半導體基底中；以及在所述半導體基底的所述第二側上形成反射結構，其中所述反射結構的至少一部分安置在所述儲存節點的相對側之間。
TW108143048A 2019-05-29 2019-11-27 影像感測器及其形成方法 TWI730513B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962853738P 2019-05-29 2019-05-29
US62/853,738 2019-05-29
US16/556,654 US11018177B2 (en) 2019-05-29 2019-08-30 Backside illuminated global shutter image sensor
US16/556,654 2019-08-30

Publications (2)

Publication Number Publication Date
TW202111938A TW202111938A (zh) 2021-03-16
TWI730513B true TWI730513B (zh) 2021-06-11

Family

ID=73550975

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108143048A TWI730513B (zh) 2019-05-29 2019-11-27 影像感測器及其形成方法

Country Status (2)

Country Link
US (2) US11018177B2 (zh)
TW (1) TWI730513B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11810940B2 (en) * 2020-10-26 2023-11-07 Omnivision Technologies, Inc. Pointed-trench pixel-array substrate and associated fabrication method
US20230261021A1 (en) * 2022-02-15 2023-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor having a gate dielectric structure for improved device scaling
KR20230136286A (ko) * 2022-03-18 2023-09-26 삼성전자주식회사 이미지 센서

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140117481A1 (en) * 2012-10-26 2014-05-01 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
US20140246707A1 (en) * 2013-03-04 2014-09-04 Samsung Electronics Co., Ltd. Image Sensors Including Conductive Pixel Separation Structures
TW201517276A (zh) * 2013-10-22 2015-05-01 Semiconductor Energy Lab 半導體裝置
TW201729410A (zh) * 2015-03-19 2017-08-16 豪威科技股份有限公司 用於影像感測器之感光性電容畫素
TW201901814A (zh) * 2013-10-22 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5243984B2 (ja) * 2009-01-30 2013-07-24 浜松ホトニクス株式会社 電子増倍機能内蔵型の固体撮像素子
KR102421726B1 (ko) * 2017-09-25 2022-07-15 삼성전자주식회사 이미지 센서
US10432883B1 (en) * 2018-06-12 2019-10-01 Semiconductor Components Industries, Llc Backside illuminated global shutter pixels
US11510750B2 (en) * 2020-05-08 2022-11-29 Globus Medical, Inc. Leveraging two-dimensional digital imaging and communication in medicine imagery in three-dimensional extended reality applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140117481A1 (en) * 2012-10-26 2014-05-01 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
US20140246707A1 (en) * 2013-03-04 2014-09-04 Samsung Electronics Co., Ltd. Image Sensors Including Conductive Pixel Separation Structures
TW201517276A (zh) * 2013-10-22 2015-05-01 Semiconductor Energy Lab 半導體裝置
TW201901814A (zh) * 2013-10-22 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TW201729410A (zh) * 2015-03-19 2017-08-16 豪威科技股份有限公司 用於影像感測器之感光性電容畫素

Also Published As

Publication number Publication date
US11018177B2 (en) 2021-05-25
US20210272989A1 (en) 2021-09-02
TW202111938A (zh) 2021-03-16
US20200381465A1 (en) 2020-12-03
US11769781B2 (en) 2023-09-26

Similar Documents

Publication Publication Date Title
KR102192867B1 (ko) 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물
TWI722060B (zh) 堆疊式單光子雪崩二極體影像感測器及其形成方法
TWI708380B (zh) 具有改進的電位井容量的影像感測器及相關製造方法
TWI636561B (zh) 影像感測器及其製造方法
TWI683430B (zh) 具有吸收增強半導體層的影像感測器
TWI758586B (zh) 互補金屬氧化物半導體影像感測器及其形成方法
CN111584528B (zh) 图像传感器及形成图像传感器的方法
TWI723662B (zh) 影像感測器、像素感測器與其形成方法
TWI730513B (zh) 影像感測器及其形成方法
TWI723763B (zh) 圖像感測器及其形成方法
TWI691066B (zh) 像素感測器、其形成方法及影像感測器
US20230369366A1 (en) Enhanced design for image sensing technology
CN114765194A (zh) 图像传感器及其形成方法
CN112018134A (zh) 图像传感器及其形成方法
TWI839066B (zh) 影像感測器與其形成方法
US20230307479A1 (en) Image sensor having an improved structure for small pixel designs
US20230261021A1 (en) Image sensor having a gate dielectric structure for improved device scaling