TWI719704B - 電路板走線參數設定裝置、方法及電腦可讀取存儲介質 - Google Patents
電路板走線參數設定裝置、方法及電腦可讀取存儲介質 Download PDFInfo
- Publication number
- TWI719704B TWI719704B TW108140156A TW108140156A TWI719704B TW I719704 B TWI719704 B TW I719704B TW 108140156 A TW108140156 A TW 108140156A TW 108140156 A TW108140156 A TW 108140156A TW I719704 B TWI719704 B TW I719704B
- Authority
- TW
- Taiwan
- Prior art keywords
- parameter
- prediction model
- parameters
- end crosstalk
- training
- Prior art date
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一種PCB走線參數設定方法、裝置及電腦可讀取存儲介質，所述方法包括：獲取多個用於進行PCB走線設計之走線參數組合；將多個走線參數組合輸入至預設PCB走線模擬軟體得到與每一走線參數組合對應之應變參數組合；將多個走線參數組合及多個應變參數組合作為訓練樣本對預設網路模型進行訓練得到第一預測模型；及對第一預測模型進行訓練與測試得到阻抗預測模型，當將多個走線參數組合輸入至阻抗預測模型時，阻抗預測模型所預測得到之阻抗值與藉由預設PCB走線模擬軟體所計算得到之阻抗值之平均誤差小於預設誤差。
Description
本發明涉及印刷電路板(Printed circuit board,PCB)佈線技術領域，尤其涉及一種PCB走線參數設定裝置、方法及電腦可讀取存儲介質。
隨著資訊產品快速發展，伴隨大量信號與影像產生，提高處理器運算速度需求及高速電路之廣泛應用，促使PCB走線設計走向更精密化。以往習知PCB設計方式用以解決通路、斷路、短路之問題顯然不夠，新之PCB設計方法與流程應運而生。於高速電路板上，因其脈衝升降快速，特別需要透過阻抗控制來維持其訊號傳輸之平穩性，而如何快速、準確地進行阻抗設計，成為工程師極為關注之議題之一。
於設計PCB前，設計工程師通常需要考慮十幾種阻抗設計需求，依據過往經驗，針對每一種阻抗設計，列舉出幾組有其機會達成之佈線參數組合，利用Intel所提供之IMLC軟體進行模擬計算，計算每一組控制參數組合其對應之反應變數，如阻抗、介入損失(insertion loss)、遠端串音(Far-end crossTalk,FEXT)及近端串音(Near-end corsstalk,NEXT)等，將滿足阻抗設計之佈線參數組合做提取，綜合評比該等組合後，選擇最佳之控制參數組合，應用至工廠端進行開發產品。然而，於上述IMLC軟體計算過程中，計算每一組控制參數組合大約需要5分鐘，故保守估計至少需要數小時才能完成一片PCB之設計與優化。並且對
於大型通信產品，如伺服器，則是由大小不同幾張電路板組成，需要數天才能完成設計定案，人力、時間成本較高。
有鑑於此，有必要提供一種PCB走線參數設定裝置、方法及電腦可讀取存儲介質，基於機器學習演算法訓練可得到學習PCB走線模擬軟體之預測模型，可減少PCB佈線設計時程，提高設計效率。
本發明一實施方式提供一種PCB走線參數設定方法，所述方法包括：獲取多個用於進行PCB走線設計之走線參數組合；將多個所述走線參數組合輸入至預設PCB走線模擬軟體得到與每一所述走線參數組合對應之應變參數組合，其中所述應變參數組合至少包括阻抗參數；將多個所述走線參數組合及多個所述應變參數組合作為訓練樣本對預設網路模型進行訓練得到第一預測模型；及對所述第一預測模型進行訓練與測試得到所述阻抗參數之阻抗預測模型；其中，當將多個走線參數組合輸入至所述阻抗預測模型時，所述阻抗預測模型所預測得到之阻抗值與藉由所述預設PCB走線模擬軟體所計算得到之阻抗值之平均誤差小於預設誤差。
優選地，所述應變參數組合還包括介入損失參數、遠端串音參數及近端串音參數。
優選地，所述獲取多個用於進行PCB走線設計之走線參數組合之步驟之前還包括：確定影響PCB之阻抗參數、介入損失參數、遠端串音參數及近端串音參數之走線參數；及基於所確定之走線參數及工廠端可施行之設計範圍得到多個所述走線參數組合。
優選地，所述將多個所述走線參數組合及多個所述應變參數組合作為訓練樣本對預設網路模型進行訓練得到第一預測模型之步驟包括：將多個
所述走線參數組合及多個所述應變參數組合構成多個訓練樣本，其中每一所述訓練樣本包括一走線參數組合及與所述走線參數組合對應之應變參數組合；將多個所述訓練樣本隨機劃分為訓練集及測試集，其中所述訓練集之資料量大於所述測試集之資料量；利用所述訓練集對所述預設網路模型進行訓練及利用所述測試集對訓練得到之中間模型進行測試；及當所述中間模型之測試結果符合預設要求時，將訓練得到之中間模型作為所述第一預測模型。
優選地，所述方法還包括：當所述中間模型之測試結果不符合所述預設要求時，調整所述預設網路模型之參數；利用所述訓練集重新對調整後之預設網路模型進行訓練及利用所述測試集對重新訓練得到之中間模型進行測試；及當重新訓練得到之中間模型之測試結果符合所述預設要求時，將重新訓練得到之中間模型作為所述第一預測模型。
優選地，所述預設網路模型為神經網路模型，所述調整所述預設網路模型之參數之步驟包括：調整所述神經網路模型之總層數與/或每一層之神經元數。
優選地，所述方法還包括：對所述第一預測模型進行訓練與測試得到所述介入損失參數之預測模型，其中，當將多個走線參數組合輸入至所述介入損失參數之預測模型時，所述介入損失參數之預測模型所預測得到之介入損失值與藉由所述預設PCB走線模擬軟體所計算得到之介入損失值之平均誤差小於所述預設誤差；對所述第一預測模型進行訓練與測試得到所述遠端串音參數之預測模型，其中，當將多個走線參數組合輸入至所述遠端串音參數之預測模型時，所述遠端串音參數之預測模型所預測得到之遠端串音值與藉由所述預設PCB走線模擬軟體所計算得到之遠端串音值之平均誤差小於所述預設誤差；及對所述第一預測模型進行訓練與測試得到所述近端串音參數之預測模型，其中，當將多個走線參數組合輸入至所述近端串音參數之預測模型時，所述近端
串音參數之預測模型所預測得到之近端串音值與藉由所述預設PCB走線模擬軟體所計算得到之近端串音值之平均誤差小於所述預設誤差。
優選地，所述方法還包括：對所述第一預測模型進行訓練與測試得到用於預測所述介入損失參數、所述遠端串音參數及所述近端串音參數之預測模型；其中，當將多個走線參數組合輸入至所述預測模型時，所述預測模型所預測得到之介入損失值、遠端串音值及近端串音值與藉由所述預設PCB走線模擬軟體所計算得到之介入損失值、遠端串音值及近端串音值之平均誤差均小於所述預設誤差。
本發明一實施方式提供一種PCB走線參數設定裝置，所述裝置包括處理器及記憶體，所述記憶體上存儲有複數電腦程式，所述處理器用於執行記憶體中存儲之電腦程式時實現上述之PCB走線參數設定方法之步驟。
本發明一實施方式還提供一種電腦可讀取存儲介質，所述電腦可讀取存儲介質存儲有多條指令，多條所述指令可被一個或者多個處理器執行，以實現上述之PCB走線參數設定方法之步驟。
與習知技術相比，上述PCB走線參數設定裝置、方法及電腦可讀取存儲介質，基於機器學習演算法訓練得到學習PCB走線模擬軟體之預測模型，藉由該預測模型可計算得到走線參數組合對應之應變參數組合，與PCB走線模擬軟體相比，計算速度更快，可減少PCB佈線設計時程，提高設計效率。
10:記憶體
20:處理器
30:PCB走線參數設定程式
101:獲取模組
102:計算模組
103:第一訓練模組
104:第二訓練模組
100:PCB走線參數設定裝置
圖1是本發明一實施方式之PCB走線參數設定裝置之功能模組圖。
圖2是本發明一實施方式之PCB走線參數設定程式之功能模組圖。
圖3是本發明一實施方式之PCB走線參數設定方法之流程圖。
請參閱圖1，為本發明PCB走線參數設定裝置較佳實施例之示意圖。
於一實施方式中，於高速電路板上，因脈衝升降快速，可藉由阻抗控制來維持信號傳輸之平穩性，以極小化信號反彈之現象，而如何快速、準確地進行阻抗設計，成為PCB佈線人員需面對之問題。於進行PCB設計時，PCB佈線人員通常需要考慮十幾種阻抗設計需求，再依據過往經驗，針對每一種阻抗設計，列舉出幾組有機會達成之走線參數組合，習知做法是將該些走線參數組合輸入至Inter公司提供之IMLC軟體進行類比計算得到每組走線參數組合對應之阻抗，綜合評比該等走線參數組合後，選擇最佳之走線參數組合，應用至工廠端進行PCB開發。於進行PCB設計時，可能還需考量介入損失、遠端串音及近端串音等參數，此時PCB佈線人員需預估可能達成目標阻抗、目標介入損失、目標遠端串音及目標近端串音之走線參數組合，再將該些走線參數組合輸入至Inter公司提供之IMLC軟體進行類比計算得到每組走線參數組合對應之阻抗、介入損失、遠端串音及近端串音，綜合評比該等走線參數組合後，選擇最佳之走線參數組合，應用至工廠端進行PCB開發。所述PCB走線參數設定裝置100可建立學習IMLC軟體計算方式之人工智慧模型，進而可實現減少PCB佈線開發時程，提高設計效率。
於一實施方式中，所述PCB走線參數設定裝置100包括記憶體10、處理器20以及存儲於所述記憶體10中並可於所述處理器20上運行之PCB走線參數設定程式30。所述處理器20執行所述PCB走線參數設定程式30時實現PCB走線參數設定方法實施例中之步驟，例如圖3所示之步驟S300~S306。或者，所述處理器20執行所述PCB走線參數設定程式30時實現PCB走線參數設定程式實施例中各模組之功能，例如圖2中之模組101~104。
所述PCB走線參數設定程式30可被分割成一個或多個模組，所述一個或者多個模組被存儲於所述記憶體10中，並由所述處理器20執行，以完成本發明。所述一個或多個模組可是能夠完成特定功能之一系列電腦程式指令段，所述指令段用於描述所述PCB走線參數設定程式30於所述PCB走線參數設定裝置100中之執行過程。例如，所述PCB走線參數設定程式30可被分割成圖2中之獲取模組101、計算模組102、第一訓練模組103及第二訓練模組104。各模組具體功能參見下圖2中各模組之功能。
本領域技術人員可理解，所述示意圖僅是PCB走線參數設定裝置100之示例，並不構成對PCB走線參數設定裝置100之限定，可包括比圖示更多或更少之部件，或者組合某些部件，或者不同之部件，例如所述PCB走線參數設定裝置100還可包括顯示裝置、網路接入設備、匯流排等。
所稱處理器20可是中央處理單元(Central Processing Unit，CPU)，還可是其他通用處理器、數位訊號處理器(Digital Signal Processor，DSP)、專用積體電路(Application Specific Integrated Circuit，ASIC)、現成可程式設計閘陣列(Field-Programmable Gate Array，FPGA)或者其他可程式設計邏輯器件、分立門或者電晶體邏輯器件、分立硬體元件等。通用處理器可是微處理器或者所述處理器20亦可是任何常規之處理器等，所述處理器20可利用各種介面與匯流排連接PCB走線參數設定裝置100之各個部分。
所述記憶體10可用於存儲所述PCB走線參數設定程式30與/或模組，所述處理器20藉由運行或執行存儲於所述記憶體10內之電腦程式與/或模組，以及調用存儲於記憶體10內之資料，實現所述PCB走線參數設定裝置100之各種功能。所述記憶體10可包括高速隨機存取記憶體，還可包括非易失性記憶體，例如硬碟機、記憶體、插接式硬碟機，智慧存儲卡(Smart Media Card,SMC)，安全數位(Secure Digital,SD)卡，快閃記憶體卡(Flash Card)、至少一個磁碟
記憶體件、快閃記憶體器件、或其他非易失性固態記憶體件。
圖2為本發明PCB走線參數設定程式較佳實施例之功能模組圖。
參閱圖2所示，PCB走線參數設定程式30可包括獲取模組101、計算模組102、第一訓練模組103及第二訓練模組104。於一實施方式中，上述模組可為存儲於所述記憶體10中且可被所述處理器20調用執行之可程式化軟體指令。可理解之是，於其他實施方式中，上述模組亦可為固化於所述處理器20中之程式指令或固件(firmware)。
所述獲取模組101用於獲取多個用於進行PCB走線設計之走線參數組合。
於一實施方式中，所述走線參數組合為可是包含多個可影響PCB(圖未示)之阻抗、介入損失、遠端串音及近端串音等應變參數之組合，每一走線參數組合可包括一個或多個走線參數。所述走線參數可是線寬、線間線寬、絕緣厚度、銅箔厚度、介電常數等。
於一實施方式中，可先建立走線參數組合庫，該走線參數組合庫包括多個走線參數組合，該些走線參數組合可藉由以下方式建立之第：列舉出會影響阻抗、介入損失、遠端串音及近端串音之值之走線參數，再綜合各走線參數與工廠端可施行之設計範圍透過實驗設計手法，設計出多組走線參數組合，該多組走線參數組合可是包含相同或不相同之走線參數。比如，多個走線參數組合可是包括相同之走線參數，但走線參數之具體參數值不同。所述獲取模組101可從所述走線參數組合庫中獲取多個用於進行PCB走線設計之走線參數組合。
所述計算模組102用於將多個所述走線參數組合輸入至預設PCB走線模擬軟體得到與每一所述走線參數組合對應之應變參數組合。
於一實施方式中，所述應變參數組合可包括一個或多個應變參數，
所述應變參數可是阻抗參數、介入損失參數、遠端串音參數及近端串音參數等。所述預設PCB走線模擬軟體可是Inter公司提供之IMLC軟體，該IMLC軟體可根據輸入之走線參數組合得到該走線參數組合對應之應變參數組合，所述預設PCB走線模擬軟體還可是其他可實現PCB設計之模擬軟體。所述計算模組102可將每一所述走線參數組合輸入至所述預設PCB走線模擬軟體得到與每一所述走線參數組合對應之應變參數組合。
所述第一訓練模組103用於將多個所述走線參數組合及多個所述應變參數組合作為訓練樣本對預設網路模型進行訓練得到第一預測模型。
於一實施方式中，多個所述走線參數組合及多個所述應變參數組合可構建一個訓練樣本庫，訓練樣本庫之每一訓練特徵可包括一走線參數組合及與該走線參數組合對應之應變參數組合。所述第一訓練模組103可將多個所述訓練樣本隨機劃分為訓練集及測試集，其中所述訓練集之資料量優選大於所述測試集之資料量，比如可將80%之訓練特徵劃分為所述訓練集，將20%之訓練特徵劃分為所述測試集，再利用所述訓練集對所述預設網路模型進行訓練及利用所述測試集對訓練得到之中間模型進行測試。當所述中間模型之測試結果符合預設要求時，所述第一訓練模組103可將訓練得到之中間模型作為所述第一預測模型。
於一實施方式中，所述預設網路模型可是機器學習模型，比如可是CNN或RNN神經網路模型，但不以此為限。當所述第一訓練模組103利用所述訓練集對所述預設網路模型(或機器學習模型)進行訓練可得到一中間模型，所述測試集之每一測試資料登錄至所述中間模型進行測試可得到一驗證結果，所述第一訓練模組103可統計得到每一測試資料之驗證結果，進而得到所述中間模型之最終測試結果，當所述中間模型之測試結果符合所述預設要求時，表明訓練得到之中間模型滿足要求，所述第一訓練模組103可將訓練得到之中
間模型作為所述第一預測模型。所述預設要求比如可是模型測試準確率大於一預設閾值。
舉例而言，所述應變參數組合包括阻抗參數、介入損失參數、遠端串音參數及近端串音參數，所述預設閾值為95%。測試集中之每一測試資料登錄至所述中間模型可得到一組阻抗值、介入損失值、遠端串音值及近端串音值，若所述中間模型所預測得到之阻抗值、介入損失值、遠端串音值及近端串音值與藉由所述預設PCB走線模擬軟體所計算得到之阻抗值、介入損失值、遠端串音值及近端串音值之誤差均小於預設誤差值(比如10%)時，判斷該測試資料之測試結果為藉由，若測試集中之測試資料測試藉由率大於95%，則表明訓練得到之中間模型可滿足實際要求，所述第一訓練模組103可將訓練得到之中間模型作為所述第一預測模型。
當所述中間模型之測試結果不符合所述預設要求時，所述第一訓練模組103可調整所述預設網路模型之參數，再利用所述訓練集重新對調整後之預設網路模型進行訓練及利用所述測試集對重新訓練得到之中間模型進行測試。當重新訓練得到之中間模型之測試結果符合所述預設要求時，所述第一訓練模組103將重新訓練得到之中間模型作為所述第一預測模型，當重新訓練得到之中間模型之測試結果仍然不符合所述預設要求時，可重複模型參數調整步驟，直至重新訓練得到之中間模型之測試結果符合所述預設要求。
於一實施方式中，所述第一訓練模組103調整所述預設網路模型(或機器學習模型)之參數可是調整所述神經網路模型之總層數(比如，隱藏層之層數)與/或每一層之神經元數(或模型複雜度)。
於一實施方式中，由於應變參數組合包括多種應變參數，第一預測模型根據輸入之走線參數組合可得到與該走線參數組合匹配之應變參數組合。於實際模型訓練過程中，為使得每一應變參數之預測準確率均符合測試要求，
誤差值可能設置之比較大，比如當預測得到之阻抗值、介入損失值、遠端串音值及近端串音值之誤差值均於10%以內時，即認定預測準確，而下述方式可對所述第一預測模型進行繼續訓練，可得到各個反應變數之最佳預測模型，比如阻抗參數之最佳預測模型。
所述第二訓練模組104用於對所述第一預測模型進行訓練與測試得到所述阻抗參數之阻抗預測模型。
於一實施方式中，所述第二訓練模組104可利用所述訓練集之部分或者全部資料對所述第一預測模型進行訓練，再利用所述測試集之部分或者全部資料對訓練後之第一預測模型進行測試，若測試結果符合要求，則將經過訓練之第一預測模型作為所述阻抗預測模型。當將測試集中之多個走線參數組合輸入至所述阻抗預測模型時，所述阻抗預測模型所預測得到之阻抗值與藉由所述預設PCB走線模擬軟體所計算得到之阻抗值之平均誤差小於預設誤差。所述預設誤差可根據實際需求進行設定，比如所述預設誤差為5%。
當訓練得到所述阻抗預測模型時，可將預先設計之走線參數組合輸入至所述阻抗預測模型，所述阻抗預測模型可輸出得到該走線參數組合所對應之阻抗值。所述阻抗預測模型計算速度快，大約僅需0.02秒，與IMLC軟體計算速度相比，大約提升了15000倍，大幅減少PCB佈線設計時程。
可理解所述第二訓練模組104還可對所述第一預測模型進行繼續訓練與測試得到所述介入損失參數之預測模型。當將測試集中之多個走線參數組合輸入至所述介入損失參數之預測模型時，所述介入損失參數之預測模型所預測得到之介入損失值與藉由所述預設PCB走線模擬軟體所計算得到之介入損失值之平均誤差小於5%。所述第二訓練模組104還可對所述第一預測模型進行訓練與測試得到所述遠端串音參數之預測模型。當將測試集中之多個走線參數組合輸入至所述遠端串音參數之預測模型時，所述遠端串音參數之預測模型所
預測得到之遠端串音值與藉由所述預設PCB走線模擬軟體所計算得到之遠端串音值之平均誤差小於5%。所述第二訓練模組104還可對所述第一預測模型進行訓練與測試得到所述近端串音參數之預測模型。當將多個走線參數組合輸入至所述近端串音參數之預測模型時，所述近端串音參數之預測模型所預測得到之近端串音值與藉由所述預設PCB走線模擬軟體所計算得到之近端串音值之平均誤差小於5%。
於一實施方式中，所述第二訓練模組104還可對所述第一預測模型進行訓練與測試得到用於預測所述介入損失參數、所述遠端串音參數及所述近端串音參數之預測模型。當將多個走線參數組合輸入至所述預測模型時，所述預測模型所預測得到之介入損失值、遠端串音值及近端串音值與藉由所述預設PCB走線模擬軟體所計算得到之介入損失值、遠端串音值及近端串音值之平均誤差均小於預設誤差，比如小於5%。
圖3為本發明一實施方式中PCB走線參數設定方法之流程圖。根據不同之需求，所述流程圖中步驟之順序可改變，某些步驟可省略。
步驟S300，獲取多個用於進行PCB走線設計之走線參數組合。
於一實施方式中，所述走線參數組合為可是包含多個可影響PCB之阻抗、介入損失、遠端串音及近端串音等應變參數之組合，每一走線參數組合可包括一個或多個走線參數。比如，所述走線參數可是線寬、線間線寬、絕緣厚度、銅箔厚度、介電常數等。
於一實施方式中，可先建立走線參數組合庫，再從走線參數組合庫中獲取多個用於進行PCB走線設計之走線參數組合，該走線參數組合庫包括多個走線參數組合，該些走線參數組合可藉由以下方式建立之第：列舉出會影響阻抗、介入損失、遠端串音及近端串音之值之走線參數，再綜合各走線參數與工廠端可施行之設計範圍透過實驗設計手法，設計出多組走線參數組合，該
多組走線參數組合可是包含相同或不相同之走線參數。比如，多個走線參數組合可是包括相同之走線參數，但走線參數之具體參數值不同。
步驟S302，將多個所述走線參數組合輸入至預設PCB走線模擬軟體得到與每一所述走線參數組合對應之應變參數組合，其中所述應變參數組合至少包括阻抗參數。
於一實施方式中，所述應變參數組合可包括一個或多個應變參數，所述應變參數可是阻抗參數、介入損失參數、遠端串音參數及近端串音參數等。所述預設PCB走線模擬軟體可是Inter公司提供之IMLC軟體，該IMLC軟體可根據輸入之走線參數組合得到該走線參數組合對應之應變參數組合，所述預設PCB走線模擬軟體還可是其他可實現PCB設計之模擬軟體。可將每一所述走線參數組合輸入至所述預設PCB走線模擬軟體得到與每一所述走線參數組合對應之應變參數組合。
步驟S304，將多個所述走線參數組合及多個所述應變參數組合作為訓練樣本對預設網路模型進行訓練得到第一預測模型。
於一實施方式中，多個所述走線參數組合及多個所述應變參數組合可構建一個訓練樣本庫，訓練樣本庫之每一訓練特徵可包括一走線參數組合及與該走線參數組合對應之應變參數組合。可將多個所述訓練樣本隨機劃分為訓練集及測試集，其中所述訓練集之資料量優選大於所述測試集之資料量，比如可將80%之訓練特徵劃分為所述訓練集，將20%之訓練特徵劃分為所述測試集，再利用所述訓練集對所述預設網路模型進行訓練及利用所述測試集對訓練得到之中間模型進行測試。當所述中間模型之測試結果符合預設要求時，可將訓練得到之中間模型作為所述第一預測模型。
於一實施方式中，所述預設網路模型可是機器學習模型，比如可是CNN或RNN神經網路模型。當所述訓練集對所述預設網路模型進行訓練可
得到一中間模型，所述測試集之每一測試資料登錄至所述中間模型進行測試可得到一驗證結果，進而可統計得到每一測試資料之驗證結果，進而得到所述中間模型之最終測試結果，當所述中間模型之測試結果符合所述預設要求時，表明訓練得到之中間模型滿足要求，可將訓練得到之中間模型作為所述第一預測模型。所述預設要求比如可是模型測試準確率大於一預設閾值。
步驟S306，對所述第一預測模型進行訓練與測試得到所述阻抗參數之阻抗預測模型。
於一實施方式中，當將多個走線參數組合輸入至所述阻抗預測模型時，所述阻抗預測模型所預測得到之阻抗值與藉由所述預設PCB走線模擬軟體所計算得到之阻抗值之平均誤差小於預設誤差。
於一實施方式中，可利用所述訓練集之部分或者全部資料對所述第一預測模型進行訓練，再利用所述測試集之部分或者全部資料對訓練後之第一預測模型進行測試，若測試結果符合要求，則將經過訓練之第一預測模型作為所述阻抗預測模型。當將測試集中之多個走線參數組合輸入至所述阻抗預測模型時，所述阻抗預測模型所預測得到之阻抗值與藉由所述預設PCB走線模擬軟體所計算得到之阻抗值之平均誤差小於預設誤差。所述預設誤差可根據實際需求進行設定，比如所述預設誤差為5%。
當訓練得到所述阻抗預測模型時，可將預先設計之走線參數組合輸入至所述阻抗預測模型，所述阻抗預測模型可輸出得到該走線參數組合所對應之阻抗值。所述阻抗預測模型計算速度快，大約僅需0.02秒，與IMLC軟體計算速度相比，大約提升了15000倍，大幅減少PCB佈線設計時程。
上述PCB走線參數設定裝置、方法及電腦可讀取存儲介質，基於機器學習演算法訓練得到學習PCB走線模擬軟體之預測模型，藉由該預測模型可計算得到走線參數組合對應之應變參數組合，與PCB走線模擬軟體相比，計
算速度更快，可減少PCB佈線設計時程，提高設計效率。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，本發明之範圍並不以上述實施方式為限，舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
Claims (10)
- 一種PCB走線參數設定方法，所述方法包括：獲取多個用於進行PCB走線設計之走線參數組合；將多個所述走線參數組合輸入至預設PCB走線模擬軟體得到與每一所述走線參數組合對應之應變參數組合，其中所述應變參數組合至少包括阻抗參數；將多個所述走線參數組合及多個所述應變參數組合作為訓練樣本對預設網路模型進行訓練得到第一預測模型；及對所述第一預測模型進行訓練與測試得到所述阻抗參數之阻抗預測模型；其中，當將多個所述走線參數組合輸入至所述阻抗預測模型時，所述阻抗預測模型所預測得到之阻抗值與藉由所述預設PCB走線模擬軟體所計算得到之阻抗值之平均誤差小於預設誤差。
- 如請求項1所述之方法，其中所述應變參數組合還包括介入損失參數、遠端串音參數及近端串音參數。
- 如請求項2所述之方法，其中所述獲取多個用於進行PCB走線設計之走線參數組合之步驟之前還包括：確定影響PCB之阻抗參數、介入損失參數、遠端串音參數及近端串音參數之走線參數；及基於所確定之所述走線參數及工廠端可施行之設計範圍得到多個所述走線參數組合。
- 如請求項1所述之方法，其中所述將多個所述走線參數組合及多個所述應變參數組合作為訓練樣本對預設網路模型進行訓練得到第一預測模型之步驟包括：將多個所述走線參數組合及多個所述應變參數組合構成多個訓練樣本，其中每一所述訓練樣本包括一走線參數組合及與所述走線參數組合對應之應變參 數組合；將多個所述訓練樣本隨機劃分為訓練集及測試集，其中所述訓練集之資料量大於所述測試集之資料量；利用所述訓練集對所述預設網路模型進行訓練及利用所述測試集對訓練得到之中間模型進行測試；及當所述中間模型之測試結果符合預設要求時，將訓練得到之所述中間模型作為所述第一預測模型。
- 如請求項4所述之方法，還包括：當所述中間模型之測試結果不符合所述預設要求時，調整所述預設網路模型之參數；利用所述訓練集重新對調整後之所述預設網路模型進行訓練及利用所述測試集對重新訓練得到之所述中間模型進行測試；及當重新訓練得到之所述中間模型之測試結果符合所述預設要求時，將重新訓練得到之所述中間模型作為所述第一預測模型。
- 如請求項5所述之方法，其中所述預設網路模型為神經網路模型，所述調整所述預設網路模型之參數之步驟包括：調整所述神經網路模型之總層數與/或每一層之神經元數。
- 如請求項2所述之方法，還包括：對所述第一預測模型進行訓練與測試得到所述介入損失參數之預測模型，其中，當將多個所述走線參數組合輸入至所述介入損失參數之預測模型時，所述介入損失參數之預測模型所預測得到之介入損失值與藉由所述預設PCB走線模擬軟體所計算得到之介入損失值之平均誤差小於所述預設誤差；對所述第一預測模型進行訓練與測試得到所述遠端串音參數之預測模型，其中，當將多個所述走線參數組合輸入至所述遠端串音參數之預測模型時，所 述遠端串音參數之預測模型所預測得到之遠端串音值與藉由所述預設PCB走線模擬軟體所計算得到之遠端串音值之平均誤差小於所述預設誤差；及對所述第一預測模型進行訓練與測試得到所述近端串音參數之預測模型，其中，當將多個所述走線參數組合輸入至所述近端串音參數之預測模型時，所述近端串音參數之預測模型所預測得到之近端串音值與藉由所述預設PCB走線模擬軟體所計算得到之近端串音值之平均誤差小於所述預設誤差。
- 如請求項2所述之方法，還包括：對所述第一預測模型進行訓練與測試得到用於預測所述介入損失參數、所述遠端串音參數及所述近端串音參數之預測模型；其中，當將多個所述走線參數組合輸入至所述預測模型時，所述預測模型所預測得到之介入損失值、遠端串音值及近端串音值與藉由所述預設PCB走線模擬軟體所計算得到之介入損失值、遠端串音值及近端串音值之平均誤差均小於所述預設誤差。
- 一種PCB走線參數設定裝置，包括處理器及記憶體，所述記憶體上存儲有複數電腦程式，所述處理器用於執行記憶體中存儲之電腦程式時實現如請求項1至8任一項所述之PCB走線參數設定方法之步驟。
- 一種電腦可讀取存儲介質，所述電腦可讀取存儲介質存儲有多條指令，多條所述指令可被一個或者多個處理器執行，以實現如請求項1至8任一項所述之PCB走線參數設定方法之步驟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108140156A TWI719704B (zh) | 2019-11-05 | 2019-11-05 | 電路板走線參數設定裝置、方法及電腦可讀取存儲介質 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108140156A TWI719704B (zh) | 2019-11-05 | 2019-11-05 | 電路板走線參數設定裝置、方法及電腦可讀取存儲介質 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI719704B true TWI719704B (zh) | 2021-02-21 |
| TW202119889A TW202119889A (zh) | 2021-05-16 |
Family
ID=75745877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108140156A TWI719704B (zh) | 2019-11-05 | 2019-11-05 | 電路板走線參數設定裝置、方法及電腦可讀取存儲介質 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI719704B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201427518A (zh) * | 2012-12-28 | 2014-07-01 | Pegatron Corp | 用於金屬焊墊之阻抗匹配方法及系統 |
| CN106658941A (zh) * | 2016-10-26 | 2017-05-10 | 努比亚技术有限公司 | 信号的抗干扰电路、pcb板及其设计方法 |
| CN106998627A (zh) * | 2017-05-26 | 2017-08-01 | 东莞翔国光电科技有限公司 | 一种pcb阻抗板的设计方法 |
| CN107094349A (zh) * | 2017-06-20 | 2017-08-25 | 广州兴森快捷电路科技有限公司 | 印制电路板及其制作方法 |
-
2019
- 2019-11-05 TW TW108140156A patent/TWI719704B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201427518A (zh) * | 2012-12-28 | 2014-07-01 | Pegatron Corp | 用於金屬焊墊之阻抗匹配方法及系統 |
| CN106658941A (zh) * | 2016-10-26 | 2017-05-10 | 努比亚技术有限公司 | 信号的抗干扰电路、pcb板及其设计方法 |
| CN106998627A (zh) * | 2017-05-26 | 2017-08-01 | 东莞翔国光电科技有限公司 | 一种pcb阻抗板的设计方法 |
| CN107094349A (zh) * | 2017-06-20 | 2017-08-25 | 广州兴森快捷电路科技有限公司 | 印制电路板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202119889A (zh) | 2021-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10936781B1 (en) | Method for setting parameters in design of printed circuit board, device employing method, and non-transitory storage medium | |
| CN110263921B (zh) | 一种联邦学习模型的训练方法及装置 | |
| TWI689833B (zh) | 調整用於靜態時序分析的時序降額的方法與電腦設備 | |
| US20080155483A1 (en) | Database-aided circuit design system and method therefor | |
| US20220050949A1 (en) | Layout method of a chip and electronic equipment | |
| TWI727323B (zh) | 返修板檢測裝置、方法及電腦可讀取存儲介質 | |
| US11416664B2 (en) | AI-driven self adapting microelectronic circuits | |
| Shin-ike | A two phase method for determining the number of neurons in the hidden layer of a 3-layer neural network | |
| US11984334B2 (en) | Anomaly detection method and system for manufacturing processes | |
| CN109492326B (zh) | 一种基于云技术的pcb信号完整性仿真系统及其仿真方法 | |
| CN106815639A (zh) | 流数据的异常点检测方法及装置 | |
| WO2023160162A1 (zh) | 预测碰撞仿真结果的方法、装置、设备及存储介质 | |
| US11341780B2 (en) | Maintenance of an aircraft via similarity detection and modeling | |
| Chen et al. | Semi-supervised learning based on hybrid neural network for the signal integrity analysis | |
| Xu et al. | Application of deep learning for high-speed differential via TDR impedance fast prediction | |
| CN111475355A (zh) | 高速链路信号完整性评估方法、系统、终端及存储介质 | |
| TWI719704B (zh) | 電路板走線參數設定裝置、方法及電腦可讀取存儲介質 | |
| Ma et al. | Comparison of machine learning techniques for predictive modeling of high-speed links | |
| Ambasana et al. | S-parameter and frequency identification method for ANN-based eye-height/width prediction | |
| Ambasana et al. | Application of artificial neural networks for eye-height/width prediction from S-parameters | |
| US20170330072A1 (en) | System and Method for Optimizing the Design of Circuit Traces in a Printed Circuit Board for High Speed Communications | |
| US10338547B2 (en) | System, method and apparatuses for determining parameter settings for a power generation system and a tangible computer readable medium | |
| TWI715289B (zh) | 產品印刷參數設定裝置、方法及電腦可讀取存儲介質 | |
| JP7410476B2 (ja) | ハードウエアトロイ検出方法、ハードウエアトロイ検出装置及びハードウエアトロイ検出用プログラム | |
| CN113779910A (zh) | 产品性能分布预测方法及装置、电子设备及存储介质 |