TWI716313B - 具有空氣間隔物的半導體元件及其製造方法 - Google Patents

具有空氣間隔物的半導體元件及其製造方法 Download PDF

Info

Publication number
TWI716313B
TWI716313B TW109113305A TW109113305A TWI716313B TW I716313 B TWI716313 B TW I716313B TW 109113305 A TW109113305 A TW 109113305A TW 109113305 A TW109113305 A TW 109113305A TW I716313 B TWI716313 B TW I716313B
Authority
TW
Taiwan
Prior art keywords
air spacer
conductive
dielectric
semiconductor device
pillars
Prior art date
Application number
TW109113305A
Other languages
English (en)
Other versions
TW202109751A (zh
Inventor
簡榮興
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI716313B publication Critical patent/TWI716313B/zh
Publication of TW202109751A publication Critical patent/TW202109751A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation

Abstract

本揭露提供一種半導體元件及其製造方法。該製造方法包括形成一第一導電層於一基板之上；形成一第一介電結構於該第一導電層之上；將該第一導電層的一側壁部分轉換為一第一轉換部分；移除該第一轉換部分，使得該第一介電結構的寬度大於該第一導電層的一剩餘部分的寬度；以及形成覆蓋該第一介電結構的一側壁的一層間介電(inter-layer dielectric; ILD)層，從而在該ILD層和該第一導電層的該剩餘部分之間形成一第一空氣間隔物。

Description

具有空氣間隔物的半導體元件及其製造方法
本申請案主張2019/08/21申請之美國正式申請案第16/547,099號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體元件及其製造方法。特別是關於一種具有空氣間隔物的半導體元件及其製造方法。
半導體元件對於許多現代應用至關重要。隨著電子技術的進步，半導體元件的尺寸越來越小的同時，也具有更多的功能和更大量的積體電路。由於半導體元件的小型化，執行不同功能之各種類型和尺寸的半導體元件被整合並封裝到單一模組中。此外，實行多種製造操作以將各種類型的半導體元件整合在一起。
然而，半導體元件的製造和整合涉及許多複雜的步驟和操作。半導體元件中的整合變得越來越複雜。半導體元件在製造和整合上複雜性的增加可能引起缺陷，例如導電元件之間的訊號干擾。因此，需要持續改進半導體元件的製造製程，才能解決所述缺陷。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應做為本案之任一部分。
本揭露的一實施例提供一種半導體元件。該半導體元件包括設置於一基板之上的複數個複合柱，其中該些複合柱包括複數個導電柱和位於該些導電柱之上的複數個介電蓋；位於相鄰的兩個該些複合柱之間的一支撐柱；以及至少與該些支撐柱的一頂部分和該些介電蓋的一頂部分接觸的一密封層，且複數個空氣間隔物形成於該密封層、該支撐柱和該些導電柱之剩餘部分之間。
在一些實施例中，該支撐柱的一頂端與該些介電蓋的一頂端水平地對齊。
在一些實施例中，該些導電柱的一寬度小於該些介電蓋的一寬度。
在一些實施例中，該密封層具有一中間部分(intervening portion)，與該支撐柱的該頂部分和該些介電蓋的該頂部分接觸，且該中間部分的一底端低於該些介電蓋的一底端。
在一些實施例中，該密封層具有一中間部分，與該支撐柱的該頂部分和該介電蓋的該頂部分接觸，且該中間部分的一底端高於該些介電蓋的一底端。
在一些實施例中，該半導體元件更包括位於該些導電柱的一側上的一第一空氣間隔物和位於該些導電柱的另一側上的一第二空氣間隔物，其中該第一空氣間隔物的一第一形狀與該第二空氣間隔物的一第二形狀不同。
在一些實施例中，該半導體元件更包括位於該些導電柱的一側上的一第一空氣間隔物和位於該些導電柱的另一側上的一第二空氣間隔物，其中該第一空氣間隔物的一第一尺寸與該第二空氣間隔物的一第二尺寸不同。
在一些實施例中，該第一空氣間隔物位於該支撐柱和該些導電柱之間，該第二空氣間隔物位於該些導電柱的另一側上，且該第一空氣間隔物大於該第二空氣間隔物。
在一些實施例中，該支撐柱的一頂端高於該些介電蓋的一底端。
在一些實施例中，該支撐柱的一頂端高於該些導電柱的一頂端。
本揭露也提供一種半導體元件的製造方法。該製造方法包括提供形成複數個複合柱於一基板之上，其中該些複合柱包括複數個導電柱和位於該些導電柱之上的複數個介電蓋；將該些導電柱的一側壁部分轉換為一第一轉換部分；移除該第一轉換部分，使得該些介電蓋的一寬度大於該導電柱的一剩餘部分的一寬度；形成一支撐柱於相鄰的兩個該些複合柱之間；以及形成至少與該支撐柱的一頂部分和該些介電蓋的一頂部分接觸的一密封層，且複數個空氣間隔物形成於該密封層、該支撐柱和該些導電柱的該剩餘部分之間。
在一些實施例中，形成該支撐柱於該相鄰的兩個該些複合柱之間包括：形成一臨時層，該臨時層具有位於該基板之上和位於該相鄰的兩個該些複合柱之間的一開口；形成該支撐柱於該開口中；以及從該基板移除該臨時層，同時將該支撐柱留在該相鄰的兩個該些複合柱之間。
在一些實施例中，在該些導電柱的該側壁部分被轉換之前，該些導電柱的一側壁與該些介電蓋的一側壁實質上共平面。
在一些實施例中，轉換該些導電柱的該側壁部分的步驟更包括：在該些導電柱上進行一熱處理製程以形成該第一轉換部分於該些導電柱的該剩餘部分的相對兩側之上，其中該第一轉換部分的一材料與該些介電蓋的一材料不同。
在一些實施例中，該熱處理製程為一氧化製程或一氮化製程，且該些介電蓋覆蓋該第一轉換部分。
在一些實施例中，該密封層具有一中間部分，與該支撐柱的該頂部分和該些介電蓋的該頂部分接觸，且該中間部分的一底端低於該些介電蓋的一底端。
在一些實施例中，該密封層具有一中間部分，與該支撐柱的該頂部分和該些介電蓋的該頂部分接觸，且該中間部分的一底端高於該些介電蓋的一底端
在一些實施例中，形成該密封層以在該些導電柱的一側上包圍出一第一空氣間隔物，並在該些導電柱的另一側上包圍出一第二空氣間隔物，該第一空氣間隔物的一第一形狀與該第二空氣間隔物的一第二形狀不同。
在一些實施例中，形成該密封層以在該些導電柱的一側上包圍出一第一空氣間隔物，並在該些導電柱的另一側上包圍出一第二空氣間隔物，該第一空氣間隔物的一第一尺寸與該第二空氣間隔物的一第二尺寸不同。
在一些實施例中，該第一空氣間隔物位於該支撐柱和該些導電柱之間，該第二空氣間隔物位於該些導電柱的另一側上，且該第一空氣間隔物大於該第二空氣間隔物。
本揭露提供一種半導體元件及其製造方法。該半導體元件的製造方法包括藉由進行一次或多次重複的熱處理製程將導電柱的側壁部分轉換成轉換部分(例如，介電部分)，並移除上述轉換部分，使得每一個介電結構(例如，介電蓋)的寬度大於導電層的每一個剩餘部分(例如，導電柱的剩餘部分)的寬度。如此，在形成密封層以覆蓋介電結構的側壁之後，在密封層與導電層的剩餘部分之間形成空氣間隔物。
在導電層的側壁之上形成空氣間隔物有助於防止相鄰導電柱之間的交擾(crosstalk)(亦即，訊號干擾或耦合)，並且可以改善半導體元件的性能。此外，由於密封層是在導電層形成之後才形成於導電層的相對側壁之上，所以可以防止在導電層的頂部附近的夾斷(pinch-off)問題並防止在導電層中產生空隙或接縫(seams)。
本揭露的一實施例提供一種半導體元件的製造方法。該製造方法包括形成第一導電層於一基板之上，以及形成一第一介電結構於該第一導電層之上。該製造方法也包括將該第一導電層的一側壁部分轉換成一第一轉換部分，以及移除該第一轉換部分，使得該第一介電結構的寬度大於該第一導電層的一剩餘部分的寬度。該製造方法更包括形成覆蓋該第一介電結構的一側壁的一層間介電(inter-layer dielectric; ILD)層，從而在該ILD層和該第一導電層的該剩餘部分之間形成一第一空氣間隔物。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可做為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
以下揭示提供許多不同的實施例或是例子來實行本揭露實施例之不同部件。以下描述具體的元件及其排列的例子以簡化本揭露實施例。當然這些僅是例子且不該以此限定本揭露實施例的範圍。例如，在描述中提及第一個部件形成於第二個部件“之上”或“上”時，其可能包括第一個部件與第二個部件直接接觸的實施例，也可能包括兩者之間有其他部件形成而沒有直接接觸的實施例。另外，本揭露可能在不同實施例中重複參照符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以定義所討論的不同實施例及/或結構之間的關係。
此外，其中用到與空間相關的用詞，例如：“在…下方”、“下方”、“較低的”、“上方”、“較高的”、及其類似的用詞係為了便於描述圖式中所示的一個元件或部件與另一個元件或部件之間的關係。這些空間關係詞係用以涵蓋圖式所描繪的方位之外的使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則其中使用的空間相關形容詞也可相同地照著解釋。
圖1係根據本揭露一些實施例顯示形成半導體元件的方法10之流程圖。製造方法10包括步驟S11、S13、S15、S17、S19、S21、S23、S25和S27。
首先簡要地介紹圖1的步驟S11至S27，然後結合圖2至圖11進行詳細說明。製造方法10從步驟S11開始，形成一導電層於一基板之上。在一些實施例中，基板包括各種被動和主動微電子元件，且導電層用於在微電子元件與形成在導電層之上的其他元件之間形成電性連接。在步驟S13，形成一介電層於該導電層之上。
在步驟S15中，接著對該介電層和該導電層進行圖案化以形成複數個複合柱於該基板之上，其中複合柱分別包括導電柱和位於導電柱之上的介電蓋。在一些實施例中，使用位於介電層之上的罩幕在介電層和導電層上進行圖案化製程。在步驟S17，將該導電柱的側壁部分轉換成複數個轉換部分。在一些實施例中，藉由進行熱處理製程以將導電柱的側壁部分轉換成介電質部分來形成轉換部分。
在步驟S19，移除該些轉換部分以使得該介電蓋的一寬度大於該導電柱之剩餘部分的一寬度。在一些實施例中，轉換部分相對於介電蓋具有高蝕刻選擇性。在步驟S21，形成具有一開口的一臨時層於該基板之上和該些複合柱之間。在步驟S23，形成一支撐柱於該基板之上的該開口中和該些複合柱之間。在步驟S25，移除該臨時層的同時將該支撐柱留在該些複合柱之間。
在步驟S27中，形成像是層間介電(ILD)層的一密封層以覆蓋介電蓋的側壁。在一些實施例中，該密封層至少接觸支撐柱的頂部分和介電蓋的頂部分，且複數個空氣間隔物形成於該密封層、該支撐柱和該些導電柱的該剩餘部分之間。
圖2至圖11係根據本揭露一些實施例顯示由圖1的方法形成半導體元件100a的各階段剖面示意圖。
如圖2所示，提供或接收一基板101。在一些實施例中，基板101可以包括一半導體基板，像是一矽基板。在一些實施例中，基板101包括其他元素半導體材料，像是鍺(Ge)。在一些實施例中，基板101包括一化合物半導體，像是砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦。在一些實施例中，基板101包括一合金半導體，像是SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP。或者，基板101可以是一絕緣體上半導體(semiconductor-on-insulator)基板，像是絕緣體上覆矽(silicon-on-insulator; SOI)基板、絕緣體上覆矽鍺(silicon germanium-on-insulator; SGOI)基板、或絕緣體上覆鍺(germanium-on-insulator; GOI)基板。可使用氧植入隔離(separation by implantation oxygen; SIMOX)、晶圓接合、及/或其他合適的方法來製造絕緣體上半導體基板。
此外，基板101可以是積體電路(IC)晶片的一部分，所述積體電路晶片包括各種被動和主動微電子元件，像是電阻器、電容器、電感器、二極體、p-型場效電晶體(p-type field-effect transistors; pFETs)、n-型場效電晶體(n-type field-effect transistors; nFETs)、金氧半場效電晶體(metal-oxide semiconductor field-effect transistors; MOSFETs)、互補式金氧半(complementary metal-oxide semiconductor; CMOS)電晶體、雙極性接面電晶體(bipolar junction transistors; BJTs)、橫向擴散MOS(laterally-diffused MOS; LDMOS)電晶體、高壓電晶體(high-voltage transistor)、高頻電晶體(high-frequency transistor)、鰭狀場效電晶體(fin field-effect transistors; FinFETs)、其他合適的IC元件、或前述之組合。
根據IC製造階段的不同，基板101可包括用來配置以形成IC部件(例如：摻雜區域、隔離部件、閘極部件、源/汲極部件、內連線部件、其他部件、或前述之組合)的各種材料層(例如：介電層、半導體層、及/或導電層)。例如，如圖2所示，介電層103形成於基板101之上。在一些實施例中，介電層103是由氧化矽(SiO 2)、氮化矽(SiN)、碳化矽(SiC)、氮氧化矽(SiON)、碳氧化矽(SiOC)、氮碳化矽(SiCN)、氮碳氧化矽 (SiOCN)、另一種合適的介電材料、或前述之組合構成。
為了清楚起見，簡化了圖2的基板101。應注意的是，可在基板101中加入額外的部件，且可在其他實施例中置換、修飾、或移除下述的一些部件。
在所述實施例中，形成複數個導電通孔(conductive vias)105於基板101和介電層103中。更具體地，形成導電通孔105以穿過介電層103和基板101。然而，在其他實施例中，導電通孔105並未穿過基板101。在一些實施例中，導電通孔105被設置以在半導體基板101中的元件與形成於介電層103之上的其他元件之間形成電性連接。
在一些實施例中，導電通孔105是由銅(Cu)、鋁(Al)、銀(Ag)、鎢(W)、另一種導電材料、或前述之組合構成，並且藉由蝕刻製程和隨後的沉積製程來形成導電通孔105。此外，根據一些實施例，導電插塞105可為矽穿孔(through-silicon vias)或基板穿孔(through-substrate vias; TSVs)。
此外，基板101包括第一區域1000和第二區域2000。在一些實施例中，基板101的第一區域1000中的元件密度大於第二區域2000中的元件密度。因此，在這些實施例中，第一區域1000可被稱為圖案密集區域，而第二區域2000可被稱為圖案稀疏區域。
依然參照圖2，製造方法10在步驟S11形成一導電層107於介電層103之上，且製造方法10在步驟S13形成一介電層109於導電層107之上。在一些實施例中，導電層107是由多晶矽(polysilicon)、鎢(W)、鋁(Al)、銅(Cu)、另一種導電材料、或前述之組合構成，且介電層109是由氧化矽(SiO 2)、氮化矽(SiN)、碳化矽(SiC)、氮氧化矽(SiON)、碳氧化矽(SiOC)、氮碳化矽(SiCN)、氮碳氧化矽 (SiOCN)、另一種合適的介電材料、或前述之組合構成。此外，可藉由像是化學氣相沉積(chemical vapor deposition; CVD)製程、物理氣相沉積(physical vapor deposition; PVD)製程、原子層沉積(atomic layer deposition; ALD)製程、旋塗製程、濺鍍製程、其他合適的製程、或前述之組合來形成導電層107和介電層109。
因為在第一區域1000(亦即，圖案密集區域)中鄰近的導電結構(導電層)之間的交擾問題(亦即，訊號干擾)比第二區域2000(亦即，圖案稀疏區域)更為嚴重，因此對第一區域1000進行接下來的製程。然而，這些僅為示例而非意圖用以限制本揭露。例如，在一些其他實施例中，同樣對第二區域2000進行接下來的製程。
參照圖2和圖3，製造方法10在步驟S15對介電層109和導電層107進行圖案化製程以在基板101之上形成複數個複合柱106，其中，複合柱106包括導電柱107和分別位於導電柱107之上的介電層109。在一些實施例中，在一些實施例中，圖案化製程始於在介電層109之上形成包括罩幕圖案111a和罩幕圖案111b的罩幕，其中一開口110形成於罩幕圖案111a和111b之間，如圖2所示。可藉由沈積覆蓋介電層109的一罩幕層(未顯示)來形成罩幕圖案111a和111b。接著，可在罩幕層之上形成像是光阻層的圖案化層(未顯示)。
可藉由沈積製程或圖案化製程來形成圖案化層。用來製備圖案化層的沈積製程可包括CVD製程、高密度電漿化學氣相沈積(high-density plasma chemical vapor deposition; HDPCVD)製程、旋塗製程、濺鍍製程、或另一種合適的製程。用來製備圖案化層的圖案化製程可包括微影製程和蝕刻製程。微影製程可包括光阻塗佈(例如：旋塗式塗佈)、軟烤、光罩對準、曝光、曝光後烘烤、光阻顯影、沖洗和乾燥(例如：硬烤)。蝕刻製程可包括乾蝕刻如反應性離子蝕刻(reactive-ion etching; RIE)、濕蝕刻及/或其他蝕刻方法。
在一些實施例中，罩幕層是由氧化矽、氮化矽、氮氧化矽、或另一種合適的材料構成，且可藉由一沈積製程來形成罩幕層，所述沈積製程可包括CVD製程、HDPCVD製程、旋塗製程、濺鍍製程、或另一種合適的製程。在形成圖案化層之後，使用該圖案化層做為罩幕來蝕刻罩幕層。如此，得到包括罩幕圖案111a和111b且在兩者之間具有開口110的罩幕。接著，可將該圖案化層移除。
接下來，如圖3所示，使用罩幕圖案111a和111b做為罩幕來蝕刻介電層109和導電層107。如此，形成具有開口210位於其間的介電蓋109a和介電蓋109b，並且形成具有開口310位於其間的導電柱107a和導電柱107b。在一些實施例中，開口310暴露出介電層103的頂表面。
應注意的是，使用相同的罩幕對介電層109和導電層107進行蝕刻。因此，在一些實施例中，導電柱107a的側壁和介電蓋109a的側壁實質上共平面，且導電柱107b的側壁和介電蓋109b的側壁實質上共平面。在本揭露的上下文中，用詞“實質上”意味著較佳為至少90%、更佳為95%、進一步更佳為98%、且最佳為99%。
更具體地，介電蓋109a和109b完全地覆蓋導電柱107a和107b的頂表面。在一些實施例中，如圖3的剖面圖所示，介電蓋109a的寬度和導電柱107a的寬度實質上相同，且被定義為寬度W1。類似地，介電蓋109b的寬度和導電柱107b的寬度實質上相同。在形成開口210和310之後，將包括罩幕圖案111a和111b的罩幕移除。
如圖4所示，製造方法10在步驟S17將導電柱107a的側壁部分和導電柱107b的側壁部分轉換成轉換部分113a和113b。如此，形成轉換部分113a於導電柱之剩餘部分107a’的相對側壁上，並且形成轉換部分113b於導電柱之剩餘部分107b’的相對側壁上。
在一些實施例中，介電蓋109a覆蓋轉換部分113a，且介電蓋109b覆蓋轉換部分113b。在一些實施例中，轉換部分113a從介電蓋109a的側壁突出，且轉換部分113b從介電蓋109b的側壁突出。然而，介電蓋109a和109b分別至少部分地覆蓋轉換部分113a和113b。
此外，在一些實施例中，藉由進行熱處理製程來形成轉換部分113a和113b，所述熱處理製程包括氧化製程、氮化製程、另一種合適的製程、或前述之組合。為了在後續的蝕刻製程期間提供高蝕刻選擇性，轉換部分113a和113b的材料應不同於介電蓋109a和109b的材料。因此，根據介電蓋109a和109b的材料來選擇應用於熱處理製程期間的氣體。
例如，如果介電蓋109a和109b是由氧化矽構成，則氮氣可在熱處理製程(亦即，氮化製程)期間擴散至導電柱107a和107b的側壁表面中，且轉換部分 113a和113b可由像是氮化矽的氮化物構成。
此外，如果介電蓋109a和109b是由氮化矽構成，則氧氣可在熱處理製程(亦即，氧化製程)期間擴散至導電柱107a和107b的側壁表面中，且根據導電柱107a和107b的材料，轉換部分113a和113b可由氧化矽(SiO 2)、氧化鎢(WO)、氧化鋁(Al 2O 3)、氧化銅(CuO)、或前述之組合構成。
如圖5所示，製造方法10在步驟S19移除轉換部分113a和113b。在一些實施例中，藉由蝕刻製程移除轉換部分113a和113b。蝕刻製程可以包括乾蝕刻(例如：RIE)、濕蝕刻、及/或其他蝕刻方法。
在一些實施例中，選擇轉換部分113a、113b和介電蓋109a、109b的材料，使得轉換部分113a、113b相對於介電蓋109a、109b具有高蝕刻選擇性。因此，藉由蝕刻製程移除轉換部分113a和113b的同時，可使介電蓋109a和109b實質上保持完整。
在移除轉換部分113a和113b之後，得到一擴大的開口310’。應注意的是，導電柱之剩餘部分107a’和107b’之間的距離D2(亦即，擴大的開口310’的寬度)大於介電蓋109a和109b之間的距離D1(亦即，開口210的寬度)，且介電蓋109a的寬度W1大於導電柱之剩餘部分107a’的寬度W2。類似地，介電蓋109b的寬度大於導電柱之剩餘部分107b’的寬度。
根據一些實施例，在移除轉換部分113a和113b之後，可對導電柱之剩餘部分107a’和107b’的側壁進行第二熱處理製程，如圖6所示。可選擇性地進行第二熱處理製程。例如，在一些實施例中，在移除轉換部分113a和113b之後，如果達到了導電柱之剩餘部分107a’和107b’的預期寬度，則可省略第二熱處理製程。
參照圖6，在進行第二熱處理製程之後，將導電柱之剩餘部分107a’和107b’的側壁部分轉換為轉換部分213a和213b。如此，在導電柱之剩餘部分107a’’和107b’’的側壁之上分別形成轉換部分213a和213b。在一些實施例中，導電柱之剩餘部分107a’’的寬度W3小於在進行第二熱處理製程之前的導電柱之剩餘部分107a’的寬度W2(如圖5所示)，且寬度W2小於介電蓋109a的寬度W1。
根據一些實施例，在第二熱處理製程之後，藉由蝕刻製程來移除轉換部分213a和213b。接下來，可選擇性地進行另一個熱處理製程，直到達到導電柱之剩餘部分107a’’和107b’’的預期寬度。
如圖7所示，一旦達到預期的寬度，就得到導電柱之剩餘部分1107a和1107b。在一些實施例中，導電柱之剩餘部分1107a和1107b用作矽穿孔(through-silicon vias)或基板穿孔(through-substrate vias; TSVs)。在一些實施例中，導電柱1107a之剩餘部分的寬度W4小於介電蓋109a的寬度W1。類似地，導電柱1107b之剩餘部分的寬度小於介電蓋109b的寬度。
此外，在一些實施例中，開口1310隔離了導電柱之剩餘部分1107a和1107b，所述開口1310比圖6中擴大的開口310’寬。應注意的是，介電蓋109a和109b分別完全地覆蓋導電柱之剩餘部分1107a和1107b，且導電柱之剩餘部分1107a和1107b覆蓋導電插塞105。
如圖8所示，製造方法10在步驟S21形成具有開口104-1的一臨時層104於該介電層103之上，其中該臨時層104覆蓋導電柱1107a和1107b以及介電蓋109a和109b，同時暴露出介電蓋109a和109b的頂表面。在一些實施例中，開口104-1暴露出介電層103的頂表面。可藉由在介電層103之上沉積一介電層(未顯示)來形成臨時層104，然後可以在臨時層104之上形成像是光阻層(未顯示)的圖案化層。在一些實施例中，臨時層104的頂端104-2與介電蓋109a和109b的頂端109-1水平地對齊。
可藉由沈積製程或圖案化製程來製備圖案化層。用來製備圖案化層的沈積製程可包括CVD製程、高密度電漿化學氣相沈積(HDPCVD)製程、旋塗製程、濺鍍製程、或另一種合適的製程。用來製備圖案化層的圖案化製程可包括微影製程和蝕刻製程。微影製程可包括光阻塗佈(例如：旋塗式塗佈)、軟烤、光罩對準、曝光、曝光後烘烤、光阻顯影、沖洗和乾燥(例如：硬烤)。蝕刻製程可包括乾蝕刻如反應性離子蝕刻(RIE)、濕蝕刻及/或其他蝕刻方法。
在一些實施例中，臨時層104是由氧化矽、氮化矽、氮氧化矽、或另一種合適的材料構成，且可藉由一沈積製程來形成臨時層104，所述沈積製程可包括CVD製程、HDPCVD製程、旋塗製程、濺鍍製程、或另一種合適的製程。在形成圖案化層之後，使用該圖案化層做為罩幕來蝕刻臨時層104。如此，得到在複合柱106之間具有開口104-1的臨時層104。接著，可將該圖案化層移除。
如圖9所示，製造方法10在步驟S23形成支撐柱108於介電層103之上的開口104-1中和該些複合柱106之間。在一些實施例中，支撐柱108的形成可以包括沉積一高介電常數(high-k)介電材料於圖8所示的結構之上，並進行回蝕刻製程(或CMP製程)以移除介電蓋109a和109b的頂端109-1上方一部分沉積的高介電常數介電材料，同時將沉積的高介電常數介電材料留在開口104-1中，形成支撐柱108。在一些實施例中，支撐柱108的頂端108-1與介電蓋109a和109b的頂端109-1水平地對齊。在一些實施例中，支撐柱108的頂端108-1與臨時層104的頂端104-2水平地對齊。
如圖10所示，製造方法10在步驟S25從介電層103移除臨時層140，同時將支撐柱108和複合柱106留在介電層103之上。在一些實施例中，支撐柱108位於複合柱106之間，並與複合柱106相隔一空間108-2。在一些實施例中，空間108-2的寬度W5小於介電蓋109a的寬度W1。在一些實施例中，空間108-2的寬度W5大於支撐柱108的寬度W6，且空間108-2的寬度W5小於導電柱之剩餘部分1107a和1107b的寬度W4。在一些實施例中，複合柱106之間的支撐柱108的設計將兩個介電蓋109a和109b之間的空間縮小到寬度W5，且縮小的空間(寬度W5)比兩個介電蓋109a和109b之間的原始空間更容易被隨後的製程密封以形成空氣空間。
如圖11所示，製造方法10在步驟S27形成像是層間介電(ILD)層的密封層115a，其至少接觸支撐柱108的頂部分以及介電蓋109a和109b的頂部分。因為介電蓋109a的寬度W1大於導電柱之剩餘部分1107a和1107b的寬度W4，所以形成被封閉在介電蓋109a、導電柱之剩餘部分1107a、介電層103和密封層115a之間的空氣間隔物150。類似地，介電蓋109b、導電柱之剩餘部分1107b、介電層103和密封層115a封閉空氣間隔物150。
應注意的是，導電柱之剩餘部分1107a和1107b的較低側壁與密封層115a直接接觸，使得空氣間隔物150的底端150-1(請確認)高於導電柱之剩餘部分1107a和1107b的底端1107a-1、1107b-1。在一些實施例中，比起介電蓋109a和109b的底端109-2，空氣間隔物150的底端150-1(請確認)更靠近底端1107a-1、1107b-1。
在一些實施例中，回頭參照圖7，密封層115a形成於介電蓋109a和109b之間的開口210和導電柱1107a和1107b之間的擴大的開口1310中，開口210被密封層115a完全填充，而擴大的開口1310則是被密封層115a部分地填充。更具體地，根據一些實施例，每一個空氣間隔物150的寬度沿著從介電蓋109a和109b到基板101的方向逐漸縮小。
在一些實施例中，藉由一沈積製程來形成密封層115a，所述沈積製程像是CVD製程、流動式CVD(flowable CVD; FCVD)製程、HDPCVD製程、ALD製程、旋塗製程、另一種可應用的製程、或前述之組合。在一些實施例中，密封層115a是由氧化矽、氮化矽、氮氧化矽、磷矽玻璃(phosphosilicate glass; PSG)、硼磷矽玻璃(borophosphosilicate glass; BPSG)、低介電常數(low-k)介電材料、及/或其他可應用的介電材料構成。低介電常數介電材料的例子包括但不限於：氟矽玻璃(fluorinated silica glass; FSG)、碳摻雜氧化矽、非晶質氟化碳、聚對二甲苯、雙苯基環丁烯(bis-benzocyclobutenes; BCB)、及聚醯亞胺。
在進行用來製備密封層115a的沈積製程之後，可進行一平坦化製程來移除一部分的密封層115a和一部分的介電蓋109a和109b，以校正在之前的蝕刻製程期間形成於介電蓋109a和109b中的缺陷。在平坦化製程之後，得到半導體元件100a。
圖12係根據本揭露一些實施例顯示一半導體元件100b的剖面示意圖。除了空氣間隔物160和密封層115b的輪廓不同之外，半導體元件100b類似於圖11的半導體元件100a。
如圖12所示，密封層115b與介電蓋109a和109b的底端109-2直接接觸，且半導體元件100b的每一個空氣間隔物160所佔用的面積小於圖11中半導體裝置100a的每一個空氣間隔物150所佔用的面積。應注意的是，當選擇具有較好的台階覆蓋率(例如，比圖11中密封層115a的材料之台階覆蓋率好)的密封層115b材料時，可得到空氣間隔物160的輪廓。在一些實施例中，選擇具有比圖11中密封層115a的材料之黏度低的材料做為密封層115b的材料。在一些實施例中，比起底端1107a-1、1107b-1，空氣間隔物160的底端160-1更靠近介電蓋109a和109b的底端109-2(請確認)。
圖13係根據本揭露一些實施例顯示一半導體元件100c的剖面示意圖。除了密封層115c的位置和空氣間隔物150A-1、150A-2的輪廓的不同之外，半導體元件100c類似於圖11的半導體元件100a。應注意的是，當選擇具有低台階覆蓋率(例如，比圖11中密封層115a的材料之台階覆蓋率低)的密封層115c材料時，可以得到半導體元件100c的輪廓。
如圖13所示，密封層115c包括在支撐柱108與介電蓋109a、109b(導電柱1107a和1107b)之間接觸支撐柱108的頂部分和介電蓋109a、109b的頂部分的中間部分115-2。在一些實施例中，中間部分115-2的底端115-3低於介電蓋109a、109b的底端109-2。在一些實施例中，位於導電柱1107a左側的空氣間隔物150A-1的形狀與位於導電柱1107a右側的空氣間隔物150A-2的形狀不同。在一些實施例中，位於導電柱1107a左側的空氣間隔物150A-1的尺寸小於位於導電柱1107a右側的空氣間隔物150A-2(在支撐柱108和導電柱1107a的空氣間隔物150A-2)的尺寸。在一些實施例中，空氣間隔物150A-2、支撐柱108和中間部分115-2做為一複合去耦結構，其降低了導電柱1107a和1107b的電耦合。在一些實施例中，複合柱106之間的支撐柱108之設計將兩個介電蓋109a和109b之間的空間縮小到支撐柱108與介電蓋109a和109b之一之間的寬度W5，且縮小的空間(寬度W5)比起兩個介電蓋109a和109b之間的原始空間更容易被密封層115c密封以形成空氣間隔物105-2。
圖14係根據本揭露一些實施例顯示一半導體元件100d的剖面示意圖。除了密封層115d的位置和空氣間隔物160-1、160-2的輪廓不同之外，半導體元件100d類似於圖13的半導體元件100c。
如圖14所示，密封層115d包括與支撐柱108的頂部分和介電蓋109a、109b的頂部分接觸的中間部分115-4。在一些實施例中，中間部分115-4的底端115-5高於介電蓋109a、109b的底端109-2。在一些實施例中，位於導電柱1107a左側的空氣間隔物160A-1的形狀與位於導電柱1107a的右側的空氣間隔物160A-2的形狀不同。在一些實施例中，位於導電柱1107a左側的空氣間隔物160A-1的尺寸小於位於導電柱1107a右側的空氣間隔物160A-2(在支撐柱108和導電柱1107a之間的空氣間隔物160-2)的尺寸。在一些實施例中，空氣間隔物160A-2和支撐柱108做為一複合去耦結構，其降低了導電柱1107a和1107b的電耦合。
本揭露提供一種半導體元件及其製造方法。該半導體元件的製造方法包括藉由進行一次或多次重複的熱處理製程將導電柱的側壁部分轉換成轉換部分(例如，介電部分)，並移除上述轉換部分，使得每一個介電結構(例如，介電蓋)的寬度大於導電層的每一個剩餘部分(例如，導電柱的剩餘部分)的寬度。如此，在形成密封層以覆蓋介電結構的側壁之後，在密封層與導電層的剩餘部分之間形成空氣間隔物。
在導電層的側壁之上形成空氣間隔物有助於防止相鄰導電柱之間的交擾(亦即，訊號干擾或耦合)，並且可以改善半導體元件的性能。此外，由於密封層是在導電層形成之後才形成於導電層的相對側壁之上，所以可以防止在導電層的頂部附近的夾斷問題並防止在導電層中產生空隙或接縫。
本揭露的一實施例提供一種半導體元件的製造方法。該製造方法包括形成第一導電層於一基板之上，以及形成一第一介電結構於該第一導電層之上。該製造方法也包括將該第一導電層的一側壁部分轉換成一第一轉換部分，以及移除該第一轉換部分，使得該第一介電結構的寬度大於該第一導電層的一剩餘部分的寬度。該製造方法更包括形成覆蓋該第一介電結構的一側壁的一層間介電(ILD)層，從而在該ILD層和該第一導電層的該剩餘部分之間形成一第一空氣間隔物。
此外，複合柱之間的支撐柱的設計將兩個介電蓋之間的空間縮小至一縮小的寬度(W5)，且縮小的寬度(W5)比起兩個介電蓋之間的原始空間更容易被後續製程(密封層)密封以形成空氣空間。
本揭露的一實施例提供一種半導體元件。該半導體元件包括設置於一基板之上的複數個複合柱，其中該些複合柱包括複數個導電柱和位於該些導電柱之上的複數個介電蓋；位於相鄰的兩個該些複合柱之間的一支撐柱；以及至少與該支撐柱的一頂部分和該介電蓋的一頂部分接觸的一密封層，且複數個空氣間隔物形成於該密封層、該支撐柱和該些導電柱的該些剩餘部分之間。
本揭露也提供一種半導體元件的製造方法。該製造方法包括提供形成複數個複合柱於一基板之上，其中該些複合柱包括複數個導電柱和位於該些導電柱之上的複數個介電蓋；將該些導電柱的一側壁部分轉換為一第一轉換部分；移除該第一轉換部分，使得該介電蓋的一寬度大於該導電柱的一剩餘部分的一寬度；形成一支撐柱於相鄰的兩個該些複合柱之間；以及形成至少與該支撐柱的一頂部分和該介電蓋的一頂部分接觸的一密封層，且複數個空氣間隔物形成於該密封層、該支撐柱和該些導電柱的該剩餘部分之間。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或前述之組合替代上述的許多製程。
再者，本揭露案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本揭露案之申請專利範圍內。
10:製造方法 100a:半導體元件 100b:半導體元件 100c:半導體元件 100d:半導體元件 101:基板 103:介電層 104:臨時層 104-1:開口 104-2:頂端 105:導電插塞 106:複合柱 107:導電層 107a:導電柱 107b:導電柱 107a’:導電柱之剩餘部分 107b’:導電柱之剩餘部分 107a’’:導電柱之剩餘部分 107b’’:導電柱之剩餘部分 108:支撐柱 108-1:頂端 108-2:空間 109:介電層 109-1:頂端 109-2:底端 109a:介電蓋 109b:介電蓋 110:開口 111a:罩幕圖案 111b:罩幕圖案 113a:轉換部分 113b:轉換部分 115-2:中間部分 115-3:底端 115-4:中間部分 115-5:底端 115a:密封層 115b:密封層 115c:密封層 115d:密封層 150:空氣間隔物 150-1:底端 150A-1:空氣間隔物 150A-2:空氣間隔物 160:空氣間隔物 160-1:底端 160A-1:空氣間隔物 160A-2:空氣間隔物 210:開口 213a:轉換部分 213b:轉換部分 310:開口 310’:擴大的開口 1000: 第一區域 1107a:導電柱之剩餘部分/導電柱 1107b:導電柱之剩餘部分/導電柱 1107a-1:底端 1107b-1:底端 1310:開口 2000: 第二區域 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 S21:步驟 S23:步驟 S25:步驟 S27:步驟 W1:寬度 W2:寬度 W3:寬度 W4:寬度 W5:寬度 W6:寬度 D1:距離 D2:距離
本揭露各方面可配合以下圖式及詳細說明閱讀以便了解。要強調的是，依照工業上的標準慣例，各個部件(feature)並未按照比例繪製。事實上，為了清楚之討論，可能任意的放大或縮小各個部件的尺寸。 圖1係根據本揭露一些實施例顯示形成半導體元件的方法之流程圖。 圖2至11係根據本揭露一些實施例顯示由圖1的方法形成半導體元件的各階段剖面示意圖。 圖12係根據本揭露一些實施例顯示一半導體元件的剖面示意圖。 圖13係根據本揭露一些實施例顯示一半導體元件的剖面示意圖。 圖14係根據本揭露一些實施例顯示一半導體元件的剖面示意圖。
100d:半導體元件
101:基板
103:介電層
105:導電插塞
108:支撐柱
108-1:頂端
109-1:頂端
109-2:底端
109a:介電蓋
109b:介電蓋
115-4:中間部分
115-5:底端
115d:密封層
160A-1:空氣間隔物
160A-2:空氣間隔物
1000:第一區域
1107a:導電柱
1107b:導電柱
W1:寬度
W4:寬度

Claims (20)

  1. 一種半導體元件，包括： 複數個複合柱，設置於一基板之上，其中該些複合柱包括複數個導電柱和位於該些導電柱之上的複數個介電蓋； 一支撐柱，位於相鄰的兩個該些複合柱之間；以及 一密封層，至少與該些支撐柱的一頂部分和該些介電蓋的一頂部分接觸，且複數個空氣間隔物形成於該密封層、該支撐柱和該些導電柱之剩餘部分之間。
  2. 如請求項1所述之半導體元件，其中該支撐柱的一頂端與該些介電蓋的一頂端水平地對齊。
  3. 如請求項1所述之半導體元件，其中該些導電柱的一寬度小於該些介電蓋的一寬度。
  4. 如請求項1所述之半導體元件，其中該密封層具有一中間部分，與該支撐柱的該頂部分和該些介電蓋的該頂部分接觸，且該中間部分的一底端低於該些介電蓋的一底端。
  5. 如請求項1所述之半導體元件，其中該密封層具有一中間部分，與該支撐柱的該頂部分和該些介電蓋的該頂部分接觸，且該中間部分的一底端高於該些介電蓋的一底端。
  6. 如請求項1所述之半導體元件，包括位於該些導電柱的一側上的一第一空氣間隔物和位於該些導電柱的另一側上的一第二空氣間隔物，其中該第一空氣間隔物的一第一形狀與該第二空氣間隔物的一第二形狀不同。
  7. 如請求項1所述之半導體元件，包括位於該些導電柱的一側上的一第一空氣間隔物和位於該些導電柱的另一側上的一第二空氣間隔物，其中該第一空氣間隔物的一第一尺寸與該第二空氣間隔物的一第二尺寸不同。
  8. 如請求項7所述之半導體元件，其中該第一空氣間隔物位於該支撐柱和該些導電柱之間，該第二空氣間隔物位於該些導電柱的另一側上，且該第一空氣間隔物大於該第二空氣間隔物。
  9. 如請求項1所述之半導體元件，其中該支撐柱的一頂端高於該些介電蓋的一底端。
  10. 如請求項1所述之半導體元件，其中該支撐柱的一頂端高於該些導電柱的一頂端。
  11. 一種半導體元件的製造方法，包括： 形成複數個複合柱於一基板之上，其中該些複合柱包括複數個導電柱和位於該些導電柱之上的複數個介電蓋； 將該些導電柱的一側壁部分轉換為一第一轉換部分； 移除該第一轉換部分，使得該些介電蓋的一寬度大於該些導電柱的一剩餘部分的一寬度； 形成一支撐柱於相鄰的兩個該些複合柱之間；以及 形成至少與該支撐柱的一頂部分和該些介電蓋的一頂部分接觸的一密封層，且複數個空氣間隔物形成於該密封層、該支撐柱和該些導電柱的該剩餘部分之間。
  12. 如請求項11所述之半導體元件的製造方法，其中形成該支撐柱於該相鄰的兩個該些複合柱之間包括： 形成一臨時層，該臨時層具有位於該基板之上和位於該相鄰的兩個該些複合柱之間的一開口； 形成該支撐柱於該開口中；以及 從該基板移除該臨時層，同時將該支撐柱留在該相鄰的兩個該些複合柱之間。
  13. 如請求項11所述之半導體元件的製造方法，其中在該些導電柱的該側壁部分被轉換之前，該些導電柱的一側壁與該些介電蓋的一側壁實質上共平面。
  14. 如請求項11所述之半導體元件的製造方法，其中轉換該些導電柱的該側壁部分的步驟更包括： 在該些導電柱上進行一熱處理製程以形成該第一轉換部分於該些導電柱的該剩餘部分的相對兩側之上，其中該第一轉換部分的一材料與該些介電蓋的一材料不同。
  15. 如請求項14所述之半導體元件的製造方法，其中該熱處理製程為一氧化製程或一氮化製程，且該些介電蓋覆蓋該第一轉換部分。
  16. 如請求項11所述之半導體元件的製造方法，其中該密封層具有一中間部分，與該支撐柱的該頂部分和該些介電蓋的該頂部分接觸，且該中間部分的一底端低於該些介電蓋的一底端。
  17. 如請求項11所述之半導體元件的製造方法，其中該密封層具有一中間部分，與該支撐柱的該頂部分和該些介電蓋的該頂部分接觸，且該中間部分的一底端高於該些介電蓋的一底端。
  18. 如請求項11所述之半導體元件的製造方法，其中形成該密封層以在該些導電柱的一側上包圍出一第一空氣間隔物，並在該些導電柱的另一側上包圍出一第二空氣間隔物，該第一空氣間隔物的一第一形狀與該第二空氣間隔物的一第二形狀不同。
  19. 如請求項11所述之半導體元件的製造方法，其中形成該密封層以在該些導電柱的一側上包圍出一第一空氣間隔物，並在該些導電柱的另一側上包圍出一第二空氣間隔物，該第一空氣間隔物的一第一尺寸與該第二空氣間隔物的一第二尺寸不同。
  20. 如請求項19所述之半導體元件的製造方法，其中該第一空氣間隔物位於該支撐柱和該些導電柱之間，該第二空氣間隔物位於該些導電柱的另一側上，且該第一空氣間隔物大於該第二空氣間隔物。
TW109113305A 2019-08-21 2020-04-21 具有空氣間隔物的半導體元件及其製造方法 TWI716313B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/547,099 2019-08-21
US16/547,099 US11121029B2 (en) 2019-08-21 2019-08-21 Semiconductor device with air spacer and method for preparing the same

Publications (2)

Publication Number Publication Date
TWI716313B true TWI716313B (zh) 2021-01-11
TW202109751A TW202109751A (zh) 2021-03-01

Family

ID=74647333

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109113305A TWI716313B (zh) 2019-08-21 2020-04-21 具有空氣間隔物的半導體元件及其製造方法

Country Status (3)

Country Link
US (2) US11121029B2 (zh)
CN (1) CN112420665A (zh)
TW (1) TWI716313B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023043608A1 (en) * 2021-09-14 2023-03-23 Corning Incorporated Methods and apparatus for manufacturing an electronic apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5783864A (en) * 1996-06-05 1998-07-21 Advanced Micro Devices, Inc. Multilevel interconnect structure of an integrated circuit having air gaps and pillars separating levels of interconnect
US20030013298A1 (en) * 2001-07-16 2003-01-16 Lsi Logic Corporation Coupling capacitance reduction
US20030168747A1 (en) * 2002-03-11 2003-09-11 Hussein Makarem A. Method of forming an air gap intermetal layer dielectric (ILD) by utilizing a dielectric material to bridge underlying metal lines

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030113298A1 (en) 1997-10-31 2003-06-19 Vincent Fischetti Use of bacterial phage associated lysing proteins for the prophylactic and therapeutic treatment of various illnesses
KR101536333B1 (ko) * 2009-03-26 2015-07-14 삼성전자주식회사 배선 구조물 및 이의 형성 방법
KR101096164B1 (ko) * 2009-11-30 2011-12-22 주식회사 하이닉스반도체 이중 트렌치 공정을 이용한 반도체장치의 측벽콘택 제조 방법
US8030202B1 (en) * 2010-12-10 2011-10-04 International Business Machines Corporation Temporary etchable liner for forming air gap
KR101926610B1 (ko) * 2012-09-06 2018-12-07 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US9837305B1 (en) * 2016-07-05 2017-12-05 International Business Machines Corporation Forming deep airgaps without flop over
US9786760B1 (en) * 2016-09-29 2017-10-10 International Business Machines Corporation Air gap and air spacer pinch off
CN108962825B (zh) * 2017-05-17 2019-08-23 联华电子股份有限公司 半导体元件及其制作方法
CN109216357B (zh) * 2017-06-30 2021-04-20 联华电子股份有限公司 半导体结构及其制作方法
US10957760B2 (en) * 2019-08-14 2021-03-23 Nanya Technology Corporation Semiconductor structure having air gap dielectric and method of preparing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5783864A (en) * 1996-06-05 1998-07-21 Advanced Micro Devices, Inc. Multilevel interconnect structure of an integrated circuit having air gaps and pillars separating levels of interconnect
US20030013298A1 (en) * 2001-07-16 2003-01-16 Lsi Logic Corporation Coupling capacitance reduction
US20030168747A1 (en) * 2002-03-11 2003-09-11 Hussein Makarem A. Method of forming an air gap intermetal layer dielectric (ILD) by utilizing a dielectric material to bridge underlying metal lines

Also Published As

Publication number Publication date
US20210057265A1 (en) 2021-02-25
US11694923B2 (en) 2023-07-04
TW202109751A (zh) 2021-03-01
US20210335656A1 (en) 2021-10-28
CN112420665A (zh) 2021-02-26
US11121029B2 (en) 2021-09-14

Similar Documents

Publication Publication Date Title
TWI726592B (zh) 具有氣隙介電質的半導體結構及其製備方法
CN103383937B (zh) 具有自对准金属线互连件的无通孔互连结构
TW202119581A (zh) 具有位在接合墊上之間隙子的半導體元件
TWI716313B (zh) 具有空氣間隔物的半導體元件及其製造方法
TWI749847B (zh) 具有氣隙的半導體元件結構及其製備方法
TWI779638B (zh) 積體電路結構及其製備方法
TWI731122B (zh) 半導體裝置之形成方法
TWI722698B (zh) 導電通孔的製備方法
TWI728803B (zh) 半導體裝置及其形成方法
TWI708326B (zh) 具有空氣間隔的半導體元件及其製備方法
US20230274974A1 (en) Method for preparing semiconductor device with air spacer
TWI798887B (zh) 著陸墊下方具有氣隙的半導體元件及其製備方法
TWI809525B (zh) 在環繞式閘極電晶體之間具有氣隙之半導體元件及其製備方法
TWI776577B (zh) 半導體結構及其形成方法
TWI793742B (zh) 位元線與電容器接觸點之間具有氣隙的半導體元件的製備方法