TWI714618B - 鍺表面之鈍化 - Google Patents

鍺表面之鈍化 Download PDF

Info

Publication number
TWI714618B
TWI714618B TW105125926A TW105125926A TWI714618B TW I714618 B TWI714618 B TW I714618B TW 105125926 A TW105125926 A TW 105125926A TW 105125926 A TW105125926 A TW 105125926A TW I714618 B TWI714618 B TW I714618B
Authority
TW
Taiwan
Prior art keywords
acid
germanium
glycol
thiodipropionate
ether
Prior art date
Application number
TW105125926A
Other languages
English (en)
Other versions
TW201714219A (zh
Inventor
史蒂芬 碧蘿
艾曼紐 庫珀
吳幸臻
楊民杰
Original Assignee
美商恩特葛瑞斯股份有限公司
美商恩特葛瑞斯亞洲有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商恩特葛瑞斯股份有限公司, 美商恩特葛瑞斯亞洲有限責任公司 filed Critical 美商恩特葛瑞斯股份有限公司
Publication of TW201714219A publication Critical patent/TW201714219A/zh
Application granted granted Critical
Publication of TWI714618B publication Critical patent/TWI714618B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本發明係關於適用於鈍化其上具有含鍺材料之微電子裝置上之該含鍺材料的組成物。

Description

鍺表面之鈍化
本發明係關於一種用於鈍化微電子裝置表面上之含鍺材料的組成物及方法。
過去數十年來，積體電路中之特徵縮放導致半導體晶片上之功能單元的密度增加。舉例來說，縮小電晶體尺寸容許於晶片上納入增加數目的記憶體裝置，從而導致製得具有增加容量之產品。
在用於積體電路裝置之金屬氧化物半導體場效電晶體(MOSFET)的製造中，除矽之外的半傳導性結晶材料可能為有利的。一此種材料的實例為Ge，其提供相對於矽的許多潛在有利特徵，諸如，但不限於，高電荷載體(電洞)移動率、帶隙偏移、不同晶格常數、及與矽合金化形成SiGe之半傳導性二元合金的能力。
於新型電晶體設計中使用Ge的一個問題係目前針對這些年來積極縮放之矽FET所達成的極細特徵(例如，22nm及以下)現於Ge中難以達成，當以較不積極縮放的形式實施時通常使潛在基於材料的效能增益重新開始。舉例來說，MOSFET之效能強烈地受通道閘極介電質界面處之電活性缺陷影響。在具有矽通道之裝置中，可藉由於通道表面上謹慎形成薄氧化物來達成低界面陷阱密度(Dit；interface trap density)。對於具有鍺通道之裝置，不可藉由 此氧化過程輕易地達成低Dit。
本發明之一目的係提供用於鈍化微電子裝置上之含鍺表面的組成物。不受限於理論，據認為於含鍺表面上形成表面層(即鈍化)將抑制含鍺表面處之氧化及提供低界面陷阱密度。
本發明係關於一種用於鈍化包含含鍺表面之微電子裝置上之該含鍺表面的組成物及方法。
在一態樣中，描述一種鈍化微電子裝置表面上之含鍺材料的方法，該方法包括使包含含鍺材料之微電子裝置與鈍化組成物接觸，該鈍化組成物包含水及至少一種選自由α羥基酸、胺、唑類、羧酸、二醇、二硫化物、二硫醇、硒化物、亞硫酸鹽、硫醚、硫醇、硫基醇、硫二醇、鄰羥基硫酚、及其組合所組成之群之表面活性化合物。
本發明之其他態樣、特徵及具體例將可由隨後之揭示內容及隨附之申請專利範圍而更完整明瞭。
一般而言，本發明係關於鈍化微電子裝置表面上之含鍺材料的組成物。
為容易參考起見，「微電子裝置」係對應於經製造用於微電子、積體電路、能量收集或電腦晶片應用中之半導體基板、平板顯示器、相變記憶體裝置、太陽能面板及包括太陽能電池裝置、光伏打元件、及微機電系統(MEMS)的其他產品。應瞭解術語 「微電子裝置」、「微電子基板」及「微電子裝置結構」不具任何限制意味，且包括任何最終將成為微電子裝置或微電子組件的基板或結構。微電子裝置可為圖案化、毯覆式、控制及/或測試裝置。
「矽」可經定義為包括Si、多晶Si、及單晶Si。矽係包含於可用作(例如)諸如FET及積體電路之電子裝置之基板或部分基板的絕緣體上矽(SOI；silicon-on-insulator)晶圓中。其他類型的晶圓亦可包含矽。
如本文中所使用，「含矽材料」係相當於矽；p型摻雜矽；n型摻雜矽；氧化矽，包括閘極氧化物(例如，熱或化學生長之SiO2)及TEOS；氮化矽；熱氧化物；SiOH；SiCOH；矽化鈦；矽化鎢；矽化鎳；矽化鈷；及低k介電材料。如本文所定義，「低k介電材料」係相當於任何在層狀微電子裝置中使用作為介電材料的材料，其中該材料具有小於約3.5之介電常數。較佳地，低k介電材料包括低極性材料諸如含矽有機聚合物、含矽之有機/無機混合材料、有機矽酸鹽玻璃(OSG)、TEOS、氟化矽酸鹽玻璃(FSG)、二氧化矽、及摻碳氧化物(CDO)玻璃。應明瞭低k介電材料可具有不同密度及不同孔隙度。
如本文所述，「氧化矽」或「SiO2」材料係相當於自氧化矽前體來源沉積之材料，例如，TEOS、熱沉積氧化矽、或使用市售前體諸如SiLKTM、AURORATM、CORALTM、或BLACK DIAMONDTM沉積之摻碳氧化物(CDO)。針對本說明之目的，「氧化矽」意欲廣泛地包括SiO2、CDO、矽氧烷及熱氧化物。氧化矽或SiO2材料係相當於純氧化矽(SiO2)以及於結構中包括雜質的不純氧化矽。
如本文所定義，「含鍺材料」可為塊狀鍺晶圓、n型摻雜鍺、p型摻雜鍺、絕緣體上鍺(GOI)晶圓(在此情況該層係形成於基板頂部上之介電層上的鍺層)、及基板上之鍺層。含鍺材料可為至少部分延伸於基板上方之連續層或可分割成個別區域。應明瞭針對本申請案之目的，含鍺材料亦可包括具有通式Si1-xGex之矽鍺(SiGe)合金，其中Ge之含量係大於約70重量%，更佳大於80重量%，及最佳大於90重量%。
如本文所使用，「約」係意指相當於所述值之±5%。
如本文所定義，「高k介電」材料係相當於：鉿氧化物(例如，HfO2)；鋯氧化物(例如，ZrO2)；鉿氧矽酸鹽；鉿矽酸鹽；鋯矽酸鹽；鈦矽酸鹽；鋁氧化物；其之摻鑭類似物(例如，LaAlO3)；鋁矽酸鹽；鈦酸鹽(例如，Ta2O5)；鉿及矽之氧化物及氮化物(例如，HfSiON)；其之摻鑭類似物(例如，HFSiON(La))；鋇鍶鈦酸鹽(BST)；鉿及鋁之氧化物(例如，HfxAlyOz)；鈦酸鍶(SrTiO3)；鈦酸鋇(BaTiO3)；及其組合。
如本文所用，「鈍化」微電子裝置表面上之含鍺材料係相當於在含鍺表面上形成至少一個表面層。
在第一態樣中，描述一種用於鈍化微電子裝置表面上之含鍺材料的鈍化組成物及其使用方法，該鈍化組成物包含以下組分，由其等所組成，或基本上由其等所組成：水及至少一種選自由α羥基酸、胺、唑類、羧酸、二醇、二硫化物、二硫醇、硒化物、亞硫酸鹽、硫醚、硫醇、硫基醇、硫二醇、鄰羥基硫酚、及其組合所組成之群之表面活性化合物。
必要時，該至少一種表面活性化合物可能需溶解於共 溶劑中。用於此鈍化組成物之適宜的共溶劑物質包括，但不限於：四亞甲碸；直鏈或分支鏈C1-C6醇，包括，但不限於，甲醇、乙醇、1-丙醇、2-丙醇、1-丁醇、2-丁醇、第三丁醇、1-戊醇、己醇、環己醇、2-乙基-1-己醇；苯甲醇、呋喃甲醇；二醇諸如乙二醇、二甘醇、丙二醇(1,2-丙二醇)、四亞甲二醇(1,4-丁二醇)、2,3-丁二醇、1,3-丁二醇、及新戊二醇；或二醇醚諸如二甘醇單甲醚、三甘醇單甲醚、二甘醇單乙醚、三甘醇單乙醚、乙二醇單丙醚、乙二醇單丁醚、二甘醇單丁醚、三甘醇單丁醚、丙二醇甲基醚、二丙二醇甲基醚、三丙二醇甲基醚、丙二醇正丙醚、二丙二醇正丙醚、三丙二醇正丙醚、丙二醇正丁醚、二丙二醇正丁醚、及三丙二醇正丁醚。其他可用的溶劑係典型的極性溶劑諸如二甲基乙醯胺、甲醯胺、二甲基甲醯胺、1-甲基-2-吡咯啶酮、二亞甲碸、四氫呋喃甲醇(THFA)、及其他極性溶劑。此處亦涵蓋兩種或更多種共溶劑種類之組合。
不受限於理論，據認為表面活性化合物強烈地吸引至含鍺材料表面且於沖洗後保留於該處。舉例來說，如表面活性化合物包含硫(例如，二硫化物、二硫醇、亞硫酸鹽、硫醚、硫醇、硫基醇、硫二醇、鄰羥基硫酚)，則可於含鍺材料表面上形成硫基鈍化層，或如表面活性化合物包含硒(例如，硒化物)，則可於含鍺材料表面上形成硒基鈍化層。此處涵蓋的表面活性化合物包括，但不限於，α羥基酸、胺、唑類、羧酸、二醇、二硫化物、二硫醇、硒化物、亞硫酸鹽、硫醚、硫醇、硫基醇、硫二醇、鄰羥基硫酚、及其組合。舉例來說，該至少一種表面活性化合物可選自由下列組成之群：α羥基酸(例如，2-羥基-正辛酸)、胺(例如，牛磺酸、硫脲)、唑(例如，咪唑、氯化1-己基-3-甲基咪唑鎓、1,2,4-三唑、1-十二烷 基咪唑、N-辛基咪唑、1-辛基苯并咪唑、1-(正丁基)咪唑、1-甲基咪唑、4-甲基咪唑)、羧酸(例如，苯乙醇酸、丙酮酸、2-酮基辛酸、苯基乙醛酸、2-羥基辛酸)、二醇(例如，1,2-丁二醇、1,2-己二醇)、二硫化物(例如，對甲苯基二硫化物、二苯甲基二硫醚、苯甲基二硫醚、丙基二硫化物、胱胺二鹽酸鹽、二硫基二羥乙酸、2,2’-二硫基二吡啶)、二硫醇(例如，3,6-二氧雜-1,8-辛烷二硫醇、雙(2-巰乙基)醚、七乙二醇二硫醇、四乙二醇二硫醇、雙(2-巰乙基)3,3’-硫基二丙酸酯、雙(2-巰乙基)硫醚)、硒化物(例如，二氧化硒)、亞硫酸鹽(例如，亞硫酸銨)、硫醚(例如，2,2’-硫基二乙酸、3,3’-硫基二丙酸、硫基二丙酸二乙醯基酯、硫基苯甲醚(甲基苯基硫醚)、3,3’-硫基二丙酸雙(2-乙基己基)酯、硫基二丙酸二(十三烷基)酯、硫基二丙酸二月桂基酯、二苯基硫醚、3,3’-二硫基二丙酸二甲基酯、3,3’-二硫基二丙酸二乙基酯、3,3’-三硫基二丙酸二甲基酯、3,3’-硫基二丙酸二異丁基酯、硫二酚、硫基二丙酸二-十二烷基酯、3,3’-二硫基二丙酸二異辛基酯、3,3’-硫基二丙酸二甲基酯、1,3二硫環己烷、3,3’-硫基二丙酸二乙基酯、3,3’-二硫基二丙酸雙(2,3-二羥丙基)酯、3,3’-硫基二丙酸雙(2,3-二羥丙基)酯、3,3’-硫基二丙酸二丁基酯、苯基二硫醚、3,3’-硫基二丙酸月桂基硬脂基酯、硫基二丙酸二肉豆蔻基酯、3,3’-硫基二丙酸二油基酯、硫基二丙酸二-十八烷基酯、二辛基錫-3,3’-硫基二丙酸酯、3,3’-二硫基丙酸二硬脂基酯、硫基二丙酸二硬脂基酯、3,3’-硫基二丙酸、1,3,4-噻二唑-2,5-二硫醇)、硫醇(例如，硫基羥乙酸甲酯、1-辛烷硫醇、1-十二烷硫醇、1-癸烷硫醇、6-巰基己酸、環己烷硫醇、1-庚烷硫醇、9-巰基茀、聯苯-4-硫醇、硫基羥乙酸、11-巰基-1-十一烷醇、2-萘硫醇、硫基苯甲酸、 甲硫咪唑、半胱胺酸)、硫基醇及硫二醇(例如，2-巰基乙醇、1-巰基-2-丙醇、3-巰基-1-丙醇、1-硫基甘油)及鄰羥基硫酚(例如，2-羥基硫酚)。較佳地，該表面活性化合物係選自由3,3’-硫基二丙酸、2,2’-硫基二乙酸、3,6-二氧雜-1,8-辛烷二硫醇、硫基羥乙酸甲酯、及其組合所組成之群。基於鈍化組成物之總重量，該至少一種表面活性化合物於鈍化組成物中之濃度係在約0.00001重量%至約10重量%之範圍內。
當明瞭一般實務係製造濃縮形式的鈍化組成物以在使用之前稀釋。舉例而言，鈍化組成物可以更為濃縮的形式製造，其後再在製造商處、在使用前、及/或在工廠在使用期間以額外的水稀釋。稀釋比率可在約0.1份稀釋劑：1份鈍化組成物濃縮物至約100份稀釋劑：1份鈍化組成物濃縮物範圍內。
文中所述之鈍化組成物係經由簡單地添加各別成分及混合至均勻狀態而容易地調配得。各別成分的濃度可在鈍化組成物的特定倍數內寬廣地改變，即更稀或更濃，且當明瞭鈍化組成物可變化及替代地包含與本文揭示內容一致之成分的任何組合，由其等所組成，或基本上由其等所組成。
在第二態樣中，描述一種鈍化微電子裝置表面上之含鍺材料的方法，該方法包括使包含含鍺材料之微電子裝置與如本文所述之鈍化組成物接觸，該鈍化組成物包含以下組分，由其等所組成，或基本上由其等所組成：水及至少一種選自由α羥基酸、胺、唑類、羧酸、二醇、二硫化物、二硫醇、硒化物、亞硫酸鹽、硫醚、硫醇、硫基醇、硫二醇、鄰羥基硫酚、及其組合所組成之群之表面活性化合物。該鈍化組成物係以任何適當方式與微電子裝置之表面 接觸，例如，經由將鈍化組成物噴塗於裝置之表面上，經由(於靜態或動態體積之鈍化組成物中)浸泡裝置，經由使裝置與已於其上吸收鈍化組成物之另一材料(例如，墊、或纖維吸收性塗布器元件)接觸，經由使裝置與循環的鈍化組成物接觸，或藉由任何其他藉以使鈍化組成物與含鍺材料進行移除接觸之適當手段、方式或技術。該應用可係於批式或單一晶圓裝置中用於動態或靜態清洗。
在使用文中所述之鈍化組成物時，典型上使該鈍化組成物與裝置結構在約20℃至約100℃範圍內，較佳約20℃至約40℃之溫度下接觸約10秒至約100分鐘，較佳約30秒至約30分鐘之足夠時間。該等接觸時間及溫度係為說明性，可使用任何其他可有效地達成所需鈍化的適宜時間及溫度條件。
於達成期望的鈍化後，可輕易地將過剩的鈍化組成物自其先前經施用的微電子裝置移除，例如，藉由可能係在本發明鈍化組成物的給定最終應用中所期望且有效的沖洗、洗滌、或其他移除步驟。舉例來說，裝置可經包括去離子水的沖洗溶液沖洗及/或乾燥(例如，旋轉乾燥、N2、蒸氣乾燥等)。或者，沖洗可係實質上非水性的，例如，異丙醇(IPA)，隨後接著乾燥步驟(例如，旋轉乾燥、N2、蒸氣乾燥等)。於沖洗後，據認為來自如本文所述之至少一種選自由α羥基酸、胺、唑類、羧酸、二醇、二硫化物、二硫醇、硒化物、亞硫酸鹽、硫醚、硫醇、硫基醇、硫二醇、鄰羥基硫酚、及其組合所組成之群之表面活性化合物之分子吸附(即化學及/或物理吸附)於含鍺材料上。
在第二態樣之一具體例中，該鈍化微電子裝置表面上之含鍺材料的方法包括： 使包含含鍺材料之微電子裝置與氧化物移除組成物接觸；及使包含含鍺材料之微電子裝置與鈍化組成物接觸，其中該鈍化組成物包含以下組分，由其等所組成，或基本上由其等所組成：水及如本文所述之至少一種選自由α羥基酸、胺、唑類、羧酸、二醇、二硫化物、二硫醇、硒化物、亞硫酸鹽、硫醚、硫醇、硫基醇、硫二醇、鄰羥基硫酚、及其組合所組成之群之表面活性化合物。該氧化物移除組成物包括，但不限於，氫氟酸溶液、氫氯酸溶液、HCl/H2O2/水溶液(即SC-2)、及NH4OH/H2O2/水溶液(即SC-1)。在與氧化物移除組成物接觸及與鈍化組成物接觸之間可存在視需要的沖洗步驟。
在第二態樣之另一具體例中，該鈍化微電子裝置表面上之含鍺材料的方法包括：使包含含鍺材料之微電子裝置與氧化物移除組成物接觸；使包含含鍺材料之微電子裝置與鈍化組成物接觸；沖洗包含含鍺材料之微電子裝置；及乾燥包含含鍺材料之微電子裝置，其中該鈍化組成物包含以下組分，由其等所組成，或基本上由其等所組成：水及如本文所述之至少一種選自由α羥基酸、胺、唑類、羧酸、二醇、二硫化物、二硫醇、硒化物、亞硫酸鹽、硫醚、硫醇、硫基醇、硫二醇、鄰羥基硫酚、及其組合所組成之群之表面活性化合物。該氧化物移除組成物包括，但不限於，氫氟酸溶液、氫氯酸溶液、HCl/H2O2/水溶液(即SC-2)、及NH4OH/H2O2/水溶液(即SC-1)。在與氧化物移除組成物接觸及與鈍化組成物接觸之間可存在視需要的沖洗步驟。
在又另一具體例中，該鈍化微電子裝置表面上之含鍺材料的方法包括：使包含含鍺材料之微電子裝置與氧化物移除組成物接觸；使包含含鍺材料之微電子裝置與鈍化組成物接觸；沖洗包含含鍺材料之微電子裝置；乾燥包含含鍺材料之微電子裝置；及沉積高k介電材料於包含含鍺材料之微電子裝置上，其中該鈍化組成物包含以下組分，由其等所組成，或基本上由其等所組成：水及如本文所述之至少一種選自由α羥基酸、胺、唑類、羧酸、二醇、二硫化物、二硫醇、硒化物、亞硫酸鹽、硫醚、硫醇、硫基醇、硫二醇、鄰羥基硫酚、及其組合所組成之群之表面活性化合物。該氧化物移除組成物包括，但不限於，氫氟酸溶液、氫氯酸溶液、HCl/H2O2/水溶液(即SC-2)、及NH4OH/H2O2/水溶液(即SC-1)。在與氧化物移除組成物接觸及與鈍化組成物接觸之間可存在視需要的沖洗步驟。
本發明之另一態樣係關於一種製造物件，其包括以下各物，由其等所組成或基本上由其等所組成：微電子裝置基板、含鍺材料、及如文中所述之鈍化組成物。
本發明之特徵及優點由以下論述的說明性實施例作更完整展示。
[實施例1]
使用以下的六步驟氧化物移除過程來清潔具有0.02歐姆-公分(ohm-cm)之電阻率之摻雜鎵的p型鍺基板及具有0.04歐姆-公分之電阻率之n型鍺基板：
1. HCl/H2O2/H2O(100：1：500)沖洗20秒
2. DIW沖洗
3. NH4OH/H2O2/H2O(1：1：100)沖洗40秒
4. DIW沖洗
5. 4% HF沖洗1分鐘
6. DIW沖洗
然後使鍺基板暴露至包含硫化銨(1%水溶液)、硫基羥乙酸甲酯(1%水溶液)、3,6-二氧雜-1,8-辛烷二硫醇(1% DMSO溶液)中之一者的鈍化組成物持續5分鐘，接著進行DIW沖洗及氮氣乾燥。所有處理係於環境溫度下進行。使用來自625nm、700mW光電二極體的照明測量光致發光(PL)。積分的PL強度顯示於下表1中。表面缺陷導致非輻射復合及較低的PL強度。硫基羥乙酸甲酯之更高的PL強度係其較硫化銨對於表面鈍化更有效的證據。
Figure 105125926-A0101-12-0011-1
[實施例2]
使具有0.02歐姆-公分之電阻率之摻雜鎵的p型鍺基板接受以下過程：
1. 使用丙酮及接著異丙醇清洗
2. 暴露至包含硫化銨(1%水溶液)、3,3’-硫基二丙酸(1%水溶液)、2,2’-硫基二乙酸(1%水溶液)、3,6-二氧雜-1,8-辛烷二硫醇(1% DMSO溶液)中之一者的鈍化組成物持續20分鐘
3. DI水沖洗
4. 氮氣吹乾
5. 10個脈衝的三甲基鋁(於ALD反應器中)
6. 使用三甲基鋁於250℃下進行Al2O3之100個循環的ALD
7. 於氮氣中進行450℃退火2分鐘
8. 通過遮罩進行Ni/Au頂部電極沉積
9. 與Ge基板底部形成Ti/Au歐姆接觸
10. 後金屬退火(300℃，於氮氣中30秒)
11. 測量電容相對電壓。
電容相對電壓的測量係在介於100Hz與1MHz間的25個頻率下以介於2.25與-2.25伏特之間的閘極電壓進行。將此等測量模型化以得到界面狀態之密度。以下給出若干配方的結果。3,3’-硫基二丙酸顯示Dit降低且無Q-時間與Dit之較少增加及24小時的Q-時間。2,2’-硫基二乙酸顯示較硫化銨低的Dit與24小時的佇列時間。對於p型Ge，3,6-二氧雜-1,8-辛烷二硫醇及硫基羥乙酸甲酯顯示較硫化銨低的頻率分散與相當的Dit及遲滯。
Figure 105125926-A0101-12-0013-2
雖然本發明已參照本發明之特定態樣、特徵及說明具體例說明於文中，但當明瞭本發明之效用並不因此受限，而係可延伸至涵蓋熟悉本發明領域人士基於文中揭示內容所可明白的許多其他變化、修改及替代具體例。因此，後文所主張之發明意欲經廣泛解釋及詮釋為包括在其精神及範疇內的所有此等變化、修改及替代具體例。

Claims (12)

  1. 一種鈍化微電子裝置表面上之含鍺材料的方法，該方法包括使包含含鍺材料之微電子裝置與鈍化組成物接觸，該鈍化組成物包含水及至少一種選自由α羥基酸、胺、唑類、羧酸、二醇、二硫化物、二硫醇、硒化物、亞硫酸鹽、硫醚、硫基醇、硫二醇、鄰羥基硫酚、及其組合所組成之群之表面活性化合物。
  2. 如請求項1之方法，其中，該接觸包括選自由下列所組成之群之方法：將鈍化組成物噴塗於裝置之表面上，將裝置浸泡於鈍化組成物中，使裝置與已於其上吸收鈍化組成物之另一材料接觸，及使裝置與循環的鈍化組成物接觸。
  3. 如請求項1或2之方法，其中，該至少一種表面活性化合物包括至少一種選自由下列所組成之群之物質：2-羥基-正辛酸、牛磺酸、硫脲、咪唑、氯化1-己基-3-甲基咪唑鎓、1,2,4-三唑、1-十二烷基咪唑、N-辛基咪唑、1-辛基苯并咪唑、1-(正丁基)咪唑、1-甲基咪唑、4-甲基咪唑、苯乙醇酸、丙酮酸、2-酮基辛酸、苯基乙醛酸、2-羥基辛酸、1,2-丁二醇、1,2-己二醇、對甲苯基二硫化物、二苯甲基二硫醚、苯甲基二硫醚、丙基二硫化物、胱胺二鹽酸鹽、二硫基二羥乙酸、2,2’-二硫基二吡啶、3,6-二氧雜-1,8-辛烷二硫醇、雙(2-巰乙基)醚、七乙二醇二硫醇、四乙二醇二硫醇、雙(2-巰乙基)3,3’-硫基二丙酸酯、雙(2-巰乙基)硫醚、二氧化硒、亞硫酸銨、2,2’-硫基二乙酸、3,3’-硫基二丙酸、硫基二丙酸二乙醯基酯、硫基苯甲醚(甲基苯基硫醚)、3,3’-硫基二丙酸雙(2-乙基己基)酯、硫基二丙酸二(十三烷基)酯、硫基二丙酸二月桂基酯、二苯基硫醚、3,3’-二硫基二丙酸二甲基酯、3,3’-二硫基二丙酸二乙基酯、3,3’-三硫基二丙酸 二甲基酯、3,3’-硫基二丙酸二異丁基酯、硫二酚、硫基二丙酸二-十二烷基酯、3,3’-二硫基二丙酸二異辛基酯、3,3’-硫基二丙酸二甲基酯、1,3二硫環己烷、3,3’-硫基二丙酸二乙基酯、3,3’-二硫基二丙酸雙(2,3-二羥丙基)酯、3,3’-硫基二丙酸雙(2,3-二羥丙基)酯、3,3’-硫基二丙酸二丁基酯、苯基二硫醚、3,3’-硫基二丙酸月桂基硬脂基酯、硫基二丙酸二肉豆蔻基酯、3,3’-硫基二丙酸二油基酯、硫基二丙酸二-十八烷基酯、二辛基錫-3,3’-硫基二丙酸酯、3,3’-二硫基丙酸二硬脂基酯、硫基二丙酸二硬脂基酯、3,3’-硫基二丙酸、1,3,4-噻二唑-2,5-二硫醇、硫基羥乙酸甲酯、6-巰基己酸、9-巰基茀、硫基羥乙酸、11-巰基-1-十一烷醇、硫基苯甲酸、甲硫咪唑、半胱胺酸、2-巰基乙醇、1-巰基-2-丙醇、3-巰基-1-丙醇、1-硫基甘油、2-羥基硫酚、及其組合，較佳為3,3’-硫基二丙酸、2,2’-硫基二乙酸、3,6-二氧雜-1,8-辛烷二硫醇、硫基羥乙酸甲酯、及其組合。
  4. 如請求項1或2之方法，其中，該鈍化組成物進一步包含至少一種共溶劑，其中該至少一種共溶劑包括選自由下列所組成之群之物質：四亞甲碸、甲醇、乙醇、1-丙醇、2-丙醇、1-丁醇、2-丁醇、第三丁醇、1-戊醇、己醇、環己醇、2-乙基-1-己醇、苯甲醇、呋喃甲醇、乙二醇、二甘醇、丙二醇(1,2-丙二醇)、四亞甲二醇(1,4-丁二醇)、2,3-丁二醇、1,3-丁二醇、新戊二醇、二甘醇單甲醚、三甘醇單甲醚、二甘醇單乙醚、三甘醇單乙醚、乙二醇單丙醚、乙二醇單丁醚、二甘醇單丁醚、三甘醇單丁醚、丙二醇甲基醚、二丙二醇甲基醚、三丙二醇甲基醚、丙二醇正丙醚、二丙二醇正丙醚、三丙二醇正丙醚、丙二醇正丁醚、二丙二醇正丁醚、三丙二醇正丁醚、二甲基乙醯胺、甲醯胺、二甲基甲醯胺、1-甲基-2-吡咯啶酮、二亞 甲碸、四氫呋喃甲醇(THFA)、及其組合。
  5. 如請求項1或2之方法，其中，該接觸包括約10秒至約100分鐘，較佳約30秒至約30分鐘之時間。
  6. 如請求項1或2之方法，其中，該接觸包括約20℃至約100℃，較佳約20℃至約40℃之溫度。
  7. 如請求項1或2之方法，其進一步包括使包含含鍺材料之微電子裝置在與鈍化組成物接觸之前先與氧化物移除組成物接觸。
  8. 如請求項7之方法，其中，該氧化物移除組成物包含氫氟酸溶液、氫氯酸溶液、HCl/H2O2/水溶液、或NH4OH/H2O2/水溶液。
  9. 如請求項1或2之方法，其進一步包括在與鈍化組成物接觸之後沖洗該包含含鍺材料之微電子裝置。
  10. 如請求項9之方法，其進一步包括在沖洗後乾燥該包含含鍺材料之微電子裝置。
  11. 如請求項10之方法，其進一步包括在乾燥後將高k介電材料沉積於該包含含鍺材料之微電子裝置上。
  12. 如請求項1或2之方法，其中，該含鍺材料包含下列中之至少一者：塊狀鍺晶圓、n型摻雜鍺、p型摻雜鍺、絕緣體上鍺(GOI)晶圓(在此情況該層係形成於基板頂部上之介電層上的鍺層)、基板上之鍺層、及具有通式Si1-xGex之矽鍺(SiGe)合金(其中Ge之含量係大於約70重量%，更佳大於80重量%，及最佳大於90重量%)。
TW105125926A 2015-08-14 2016-08-15 鍺表面之鈍化 TWI714618B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562205319P 2015-08-14 2015-08-14
US62/205,319 2015-08-14

Publications (2)

Publication Number Publication Date
TW201714219A TW201714219A (zh) 2017-04-16
TWI714618B true TWI714618B (zh) 2021-01-01

Family

ID=58051374

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125926A TWI714618B (zh) 2015-08-14 2016-08-15 鍺表面之鈍化

Country Status (7)

Country Link
US (1) US10290505B2 (zh)
EP (1) EP3335238A4 (zh)
JP (1) JP6735337B2 (zh)
KR (1) KR102066438B1 (zh)
CN (2) CN116759290A (zh)
TW (1) TWI714618B (zh)
WO (1) WO2017030967A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290719B1 (en) * 2017-12-27 2019-05-14 International Business Machines Corporation Indium gallium arsenide metal oxide semiconductor field effect transistor having a low contact resistance to metal electrode
US10847375B2 (en) 2018-06-26 2020-11-24 Lam Research Corporation Selective atomic layer etching
CN113745965A (zh) * 2020-05-27 2021-12-03 山东华光光电子股份有限公司 一种液体环境下解理钝化半导体激光器腔面的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241116A (zh) * 2014-08-15 2014-12-24 中国科学院上海微系统与信息技术研究所 一种锗材料表面稳定钝化的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1652226A2 (en) * 2003-08-04 2006-05-03 ASM America, Inc. Surface preparation prior to deposition on germanium
US7521376B2 (en) * 2005-10-26 2009-04-21 International Business Machines Corporation Method of forming a semiconductor structure using a non-oxygen chalcogen passivation treatment
KR101463011B1 (ko) * 2007-05-31 2014-11-18 더 어드미니스트레이터즈 오브 더 튜래인 어듀케이셔널 훤드 안정한 작용성화된 나노입자를 형성하는 방법
CN102664144B (zh) * 2012-05-18 2015-04-15 北京大学 一种适于锗基器件的界面处理方法
US9558931B2 (en) * 2012-07-27 2017-01-31 Asm Ip Holding B.V. System and method for gas-phase sulfur passivation of a semiconductor surface
DE102013010099B4 (de) * 2013-06-18 2015-07-09 Evonik Industries Ag Verfahren zur Herstellung strukturierter Beschichtungen, mit dem Verfahren hergestellte strukturierte Beschichtungen und ihre Verwendung
US20150118834A1 (en) * 2013-10-25 2015-04-30 Sematech, Inc. Sulfur and selenium passivation of semiconductors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241116A (zh) * 2014-08-15 2014-12-24 中国科学院上海微系统与信息技术研究所 一种锗材料表面稳定钝化的方法

Also Published As

Publication number Publication date
EP3335238A1 (en) 2018-06-20
KR102066438B1 (ko) 2020-01-16
JP6735337B2 (ja) 2020-08-05
CN108028174A (zh) 2018-05-11
US20180240674A1 (en) 2018-08-23
WO2017030967A1 (en) 2017-02-23
JP2018525833A (ja) 2018-09-06
EP3335238A4 (en) 2019-03-13
TW201714219A (zh) 2017-04-16
CN116759290A (zh) 2023-09-15
KR20180030714A (ko) 2018-03-23
US10290505B2 (en) 2019-05-14

Similar Documents

Publication Publication Date Title
TWI714618B (zh) 鍺表面之鈍化
Gao et al. Passivation of Ge surface treated with trimethylaluminum and investigation of electrical properties of HfTiO/Ge gate stacks
US7521376B2 (en) Method of forming a semiconductor structure using a non-oxygen chalcogen passivation treatment
Karabulut Barrier height modification in Au/Ti/n-GaAs devices with a HfO 2 interfacial layer formed by atomic layer deposition
WO2006100186A1 (en) Transistor device and methods of manufacture thereof
JP2013500503A (ja) 高度な半導体応用のためのポストイオン注入フォトレジスト剥離用組成物
JP2016207789A (ja) パッシベーション処理方法、半導体構造の形成方法及び半導体構造
JPH0718011B2 (ja) ＳｉＯ２の付着方法
Altuntas et al. Electrical conduction mechanisms and dielectric relaxation in Al2O3 thin films deposited by thermal atomic layer deposition
Wang et al. Solution-driven HfLaO x-based gate dielectrics for thin film transistors and unipolar inverters
KR101455263B1 (ko) 기판의 산화물 제거 방법 및 이를 이용한 반도체 소자 제조 방법
CN104966673A (zh) 一种改善Al2O3/InP MOS电容界面特性及漏电特性的界面钝化方法
Lee et al. Variation of surface roughness on Ge substrate by cleaning in deionized water and its influence on electrical properties in Ge metal–oxide–semiconductor field-effect transistors
CN205177850U (zh) 一种锗基mos器件
KR20200120589A (ko) 반도체 장치 및 이의 제조 방법
Wu et al. GaSb p-channel metal-oxide-semiconductor field-effect transistors with Ni/Pt/Au source/drain ohmic contacts
CN105374689A (zh) 一种锗基mos器件衬底的表面钝化方法及得到的锗基mos器件
Qiu et al. Effect of monoethanolamine stabilizer on the solution-processed InGaZnO thin-film transistors
Suwa et al. Study on Influence of O2 Concentration in Wafer Cleaning Ambient for Smoothness of Silicon (110) Surface Appearing at Sidewall of Three-Dimensional Transistors
KR100613455B1 (ko) 반도체 소자의 제조방법
Kim et al. Effects of Ultra-Violet Wet Annealing on Electrical Performance of Back Channel Etching Cu/Mo/IGZO 4 Mask Thin Film Transistor
Chen et al. Experimentally effective clean process to CV characteristic variation reduction of HKMG MOS devices
TW479321B (en) Manufacturing method of semiconductor device with a high dielectric constant gate dielectric layer
Lu Electrical characteristics of atomic layer deposited lanthanum oxide (La2O3) films on In0. 53Ga0. 47As channel
Yurasik et al. Effect of annealing in an inert atmosphere on the electrical properties of crystalline pentacene films