KR20180030714A - 게르마늄 표면의 패시베이션 - Google Patents

게르마늄 표면의 패시베이션 Download PDF

Info

Publication number
KR20180030714A
KR20180030714A KR1020187006864A KR20187006864A KR20180030714A KR 20180030714 A KR20180030714 A KR 20180030714A KR 1020187006864 A KR1020187006864 A KR 1020187006864A KR 20187006864 A KR20187006864 A KR 20187006864A KR 20180030714 A KR20180030714 A KR 20180030714A
Authority
KR
South Korea
Prior art keywords
germanium
acid
thiodipropionate
glycol
composition
Prior art date
Application number
KR1020187006864A
Other languages
English (en)
Other versions
KR102066438B1 (ko
Inventor
스티븐 빌로도
엠마누엘 1세 쿠퍼
싱-첸 우
민-치에 양
Original Assignee
엔테그리스, 아이엔씨.
엔테그리스 아시아 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔테그리스, 아이엔씨., 엔테그리스 아시아 엘엘씨 filed Critical 엔테그리스, 아이엔씨.
Publication of KR20180030714A publication Critical patent/KR20180030714A/ko
Application granted granted Critical
Publication of KR102066438B1 publication Critical patent/KR102066438B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

게르마늄 함유 표면을 그 위에 가지는 마이크로 전자장치 상의 게르마늄 함유 물질의 패시베이션에 유용한 조성물.

Description

게르마늄 표면의 패시베이션
본 발명은 마이크로 전자장치의 표면 상의 게르마늄 함유 물질을 패시베이션(passivation) 하기위한 조성물 및 프로세스에 관한 것이다.
지난 수십 년 동안, 집적 회로의 피쳐(feature)의 스케일링은 반도체 칩의 기능 단위의 밀도를 증가시킬 수 있었다. 예를 들어, 트랜지스터의 사이즈를 줄이는 것은 칩 상에서 증가된 수의 메모리 장치의 통합을 가능하게 하여, 증가된 용량의 제품의 제작을 이끌었다.
집적 회로 장치를 위한 금속 산화물 반도체 전계 효과 트랜지스터(MOSFETs)의 제조에 있어서, 실리콘 이외의 반도체 결정 물질이 바람직할 수 있다. 이러한 물질 중 하나의 예로서 게르마늄(Ge)은, 실리콘에 비하여 다수의 잠재적으로 바람직한 특성, 예를 들어, 이에 한정되지는 않지만, 높은 전하 캐리어(정공) 이동도, 밴드갭 오프셋, 상이한 격자 상수 및 반도체성 이원합금인 SiGe을 형성하기 위해 실리콘과 합금하는 능력을 제공한다.
최근의 트랜지스터 설계에서 게르마늄을 사용하는 데 있어 한 가지 문제점은 현재 실리콘 FET에서 달성되는 수년 간에 걸쳐 적극적으로 스케일 된 매우 미세한 특성(예컨대, 22 nm 이하)이 현재 게르마늄에서 달성되기 어렵고, 덜 적극적으로 스케일 된 형태로 구현되는 경우 잠재적인 물질 기반 성능 이득에 종종 워시(wash)가 발생한다. 예를 들어, MOSFETS의 성능은 채널 게이트 유전체 인터페이스에서 전기적 활성 결함에 의해 크게 영향 받는다. 실리콘 채널을 갖는 장치에서, 낮은 인터페이스 트랩 밀도(Dit)는 채널 표면 상에 얇은 산화물을 신중하게 형성하여 달성될 수 있다. 게르마늄 채널을 갖는 장치에서는, 낮은 Dit가 이 산화 프로세스에 의해 쉽게 달성될 수 없다.
본 발명의 목적은 마이크로 전자장치 상의 게르마늄 함유 표면을 패시베이션 하기 위한 조성물을 제공하는 것이다. 이론에 구애되지 않고, 게르마늄 함유 표면 상의 표면층의 형성, 즉, 패시베이션은 게르마늄 함유 표면에서 산화를 억제하고 낮은 인터페이스 트랩 밀도를 제공할 것으로 생각된다.
본 발명은 게르마늄 함유 표면을 포함하는 마이크로 전자장치 상의 게르마늄 함유 표면을 패시베이션 하기 위한 조성물 및 프로세스에 관한 것이다.
일 양태에서, 마이크로 전자장치의 표면 상의 게르마늄 함유 물질을 패시베이션 하는 방법이 기술되고, 상기 방법은 게르마늄 함유 물질을 포함하는 마이크로 전자장치를 물 및 알파 히드록시산, 아민, 아졸, 카르복시산, 디올, 디술피드, 디티올, 셀레나이드, 술파이트, 티오에테르, 티올, 티오알콜, 티오글리콜, 오르토-히드록시티오페놀 및 이들의 조합으로 이루어지는 군으로부터 선택되는 하나 이상의 표면 활성 화합물을 포함하는 패시베이션 조성물에 접촉시키는 단계를 포함한다.
본 발명의 다른 양태, 특징 및 실시예는 후속하는 개시내용 및 첨부된 청구 범위로부터 더욱 완전히 명확해질 것이다.
일반적으로, 본 발명은 마이크로 전자장치의 표면 상의 게르마늄 함유 물질을 패시베이션하는 조성물에 관한 것이다.
편의상, “마이크로 전자장치”는 반도체 기판, 평판 디스플레이, 상 변화 메모리장치, 태양 전지판 및 그 외 태양 전지 장치, 광전지 및 마이크로 전자 기계 시스템(MEMS)을 포함하고 마이크로 전자, 집적 회로, 에너지 수집 또는 컴퓨터 칩 어플리케이션에 사용되기 위해 제조된 제품에 대응한다. “마이크로 전자장치”, “마이크로 전자기판” 및 “마이크로 전자장치 구조”라는 용어들은 결코 제한하려는 의미가 아니며, 최종적으로 마이크로 전자장치 또는 마이크로전자 어셈블리가 되는 임의의 기판 또는 구조를 포함하는 것으로 이해되어야 한다. 마이크로 전자장치는 패턴화, 블랭킷화 될 수 있고, 제어 및/또는 테스트 장치일 수 있다.
“실리콘”은 Si, 다결정 Si 및 단결정 Si를 포함하는 것으로 정의될 수 있다. 실리콘은 SOI(silicon-on-insulator) 웨이퍼에 포함되고, SOI 웨이퍼는, 예를 들어, FET 및 집적 회로와 같은 전자장치의 기판 또는 기판의 일부로서 사용될 수 있다. 다른 유형의 웨이퍼 또한 실리콘을 포함할 수 있다.
본원에 사용된 바와 같이, “실리콘 함유 물질”은 실리콘; p-도핑된 실리콘; n-도핑된 실리콘; 게이트 산화물(예컨대, 열적으로 또는 화학적으로 성장된 SiO2)및 TEOS를 포함하는 실리콘 산화물; 실리콘 질화물; 열 산화물; SiOH; SiCOH; 티타늄 실리사이드; 텅스텐 실리사이드; 니켈 실리사이드; 코발트 실리사이드; 및 로우-K 유전 물질에 대응한다. 본원에 정의된 바와 같이, “로우-K 유전 물질”은 층화된 마이크로 전자장치에 유전 물질로서 사용된 임의의 물질에 대응하고, 상기 물질은 약 3.5 미만의 유전상수를 가진다. 바람직하게는, 로우-K 유전 물질은 실리콘 함유 유기 중합체, 실리콘 함유 하이브리드 유기/무기 물질, 유기 실리케이트 유리(OSG), TEOS, 플루오린화 실리케이트 유리(FSG), 실리콘 이산화물 및 탄소-도핑된 산화물(CDO) 유리와 같은 저극성 물질을 포함한다. 로우-K 유전 물질이 다양한 밀도 및 다공성을 가질 수 있다는 것이 이해되어야 한다.
본원에 기술된 바와 같이, “실리콘 산화물” 또는 “SiO2” 물질은 실리콘 산화물 전구체 소스, 예컨대, TEOS, 열 증착 실리콘 산화물 또는 SiLK™, AURORA™, CORAL™, 또는 BLACK DIAMOND™와 같은 상업적으로 이용 가능한 전구체를 이용하여 증착된 탄소-도핑된 산화물(CDO)로부터 증착된 물질에 대응한다. 본 명세서의 목적을 위해, “실리콘 산화물”은 SiO2, CDO's, 실록산 및 열 산화물을 광범위하게 포함하는 것을 의미한다. 실리콘 산화물 또는 SiO2 물질은 순수 실리콘 산화물(SiO2) 뿐만 아니라 불순물을 구조에 포함하는 불순물이 섞인 실리콘 산화물에도 대응한다.
본원에 정의된 바와 같이, “게르마늄 함유 물질”은 벌크 게르마늄 웨이퍼, n-도핑된 게르마늄, p-도핑된 게르마늄, 게르마늄 온 인슐레이터(GOI) 웨이퍼일 수 있고, 이 경우 층은 기판 상부의 유전체층 상에 형성된 게르마늄층 및 기판 상의 게르마늄층이다. 게르마늄 함유 물질은 적어도 부분적으로 기판을 넘어 연장되는 연속층이거나 별도의 영역으로 분할될 수 있다. 본 출원의 목적을 위해, 게르마늄 함유 물질은 또한 일반식 Si1-xGex을 가지는 실리콘-게르마늄(SiGe) 합금을 포함할 수 있고, 여기서 게르마늄의 함량은 약 70 wt% 초과, 더 바람직하게는 80 wt% 초과, 가장 바람직하게는 90 wt% 초과한다는 것이 이해되어야 한다.
본원에 사용된 바와 같이, “약”은 언급된 값의 ± 5 %에 대응하도록 의도된다.
본원에 정의된 바와 같이, “하이-K 유전” 물질은 하프늄 산화물(예컨대, HfO2); 지르코늄 산화물(예컨대, ZrO2), 하프늄 옥시실리케이트; 하프늄 실리케이트; 지르코늄 실리케이트; 티타늄 실리케이트; 알루미늄 산화물; 란탄-도핑된 그 유사체(예컨대, LaAlO3); 알루미늄 실리케이트; 티타네이트(예컨대, Ta2O5); 하프늄 및 실리콘의 산화물 및 질화물(예컨대, HfSiON); 란탄-도핑된 그 유사체(예컨대, HFSiON(La)); 바륨 스트론튬 티타네이트(BST); 하프늄 및 알루미늄의 산화물(예컨대, HfxAlyOz); 스트론튬 티타네이트(SrTiO3); 바륨 티타네이트(BaTiO3); 및 이들의 조합에 대응한다.
본원에 사용된 바와 같이, 마이크로 전자장치의 표면 상의 게르마늄 함유 물질의 “패시베이션”은 게르마늄 함유 표면 상에 하나 이상의 표면층의 형성에 대응한다.
제1 양태에서, 마이크로 전자장치의 표면 상의 게르마늄 함유 물질을 패시베이션 하기 위한 패시베이션 조성물 및 이를 사용하는 방법이 기술되고, 상기 패시베이션 조성물은 물 및 알파 히드록시산, 아민, 아졸, 카르복시산, 디올, 디술피드, 디티올, 셀레나이드, 술파이트, 티오에테르, 티올, 티오알콜, 티오글리콜, 오르토-히드록시티오페놀 및 이들의 조합으로 이루어지는 군으로부터 선택되는 하나 이상의 표면 활성 화합물을 포함하거나, 이들로 구성되거나, 또는 본질적으로 구성된다.
필요한 경우, 하나 이상의 표면 활성 화합물은 보조용매에 용해될 필요가 있을 수 있다. 이러한 패시베이션 조성물을 위한 적합한 보조용매 종은, 제한 없이, 다음을 포함한다: 테트라메틸렌 술폰; 이에 한정되지는 않지만, 메탄올, 에탄올, 1-프로판올, 2-프로판올, 1-부탄올, 2-부탄올, t-부탄올, 1-펜탄올, 헥산올, 시클로헥산올, 2-에틸-1-헥산올을 포함하는 직쇄 또는 가지형 Ci-Ce 알콜; 벤질 알콜, 푸르푸릴 알콜; 글리콜, 예를 들면 에틸렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜 (1,2-프로판디올), 테트라메틸렌 글리콜(1,4-부탄디올), 2,3-부탄디올, 1,3-부탄디올, 및 네오펜틸 글리콜; 또는 글리콜 에테르, 예를 들면 디에틸렌 글리콜 모노메틸 에테르, 트리에틸렌 글리콜 모노메틸 에테르, 디에틸렌 글리콜 모노에틸 에테르, 트리에틸렌 글리콜 모노에틸 에테르, 에틸렌 글리콜 모노프로필 에테르, 에틸렌 글리콜 모노부틸 에테르, 디에틸렌 글리콜 모노부틸 에테르, 트리에틸렌 글리콜 모노부틸 에테르, 프로필렌 글리콜 메틸 에테르, 디프로필렌 글리콜 메틸 에테르, 트리프로필렌 글리콜 메틸 에테르, 프로필렌 글리콜 n-프로필 에테르, 디프로필렌 글리콜 n-프로필 에테르, 트리프로필렌 글리콜 n-프로필 에테르, 프로필렌 글리콜 n-부틸 에테르, 디프로필렌 글리콜 n-부틸 에테르 및 트리프로필렌 글리콜 n-부틸 에테르. 유용한 다른 용매는 전형적인 극성 용매, 예를 들어 디메틸아세트아미드, 포름아미드, 디메틸포름아미드, 1-메틸-2-피롤리디논, 디메틸 술폭시드, 테트라하이드로푸르푸릴 알콜 (THFA) 및 기타 극성 용매와 같은 것들이다. 2개 이상의 보조용매 종의 조합 또한 본원에서 고려된다.
이론에 구애되지 않고, 표면 활성 화합물은 게르마늄 함유 물질 표면에 강하게 끌어당겨지고 린싱(rinsing) 후에도 그곳에 잔류한다고 여겨진다. 예를 들어, 만약 표면 활성 화합물이 황, 예컨대, 디술피드, 디티올, 술파이트, 티오에테르, 티올, 티오알콜, 티오글리콜, 오르토-히드록시티오페놀을 포함하는 경우, 황계 패시베이션층이 게르마늄 함유 물질 표면 상에 형성될 수 있고, 또는 만약 표면 활성 화합물이 셀레늄, 예컨대, 셀레나이드를 포함하는 경우, 셀레늄계 패시베이션층이 게르마늄 함유 물질 표면상에 형성될 수 있다. 본원에서 고려되는 표면 활성 화합물은, 이에 한정되지는 않지만, 알파 히드록시산, 아민, 아졸, 카르복시산, 디올, 디술피드, 디티올, 셀레나이드, 술파이트, 티오에테르, 티올, 티오알콜, 티오글리콜, 오르토-히드록시티오페놀 및 이들의 조합을 포함한다. 예를 들어, 하나 이상의 표면 활성 화합물은, 알파 히드록시산(예컨대, 2-히드록시-n-옥탄산), 아민(예컨대, 타우린, 티오우레아), 아졸(예컨대, 이미다졸, 1-헥실-3-메틸이미다졸리움 클로라이드, 1,2,4-트리아졸, 1-도데실이미다졸, N-옥틸이미다졸, 1-옥틸벤즈이미다졸, 1-(n-부틸)이미다졸, 1-메틸이미다졸, 4-메틸이미다졸), 카르복시산(예컨대, 만델산, 피루브산, 2-옥소옥탄산, 페닐글리옥실산, 2-히드록시옥탄산), 디올(예컨대, 1,2-부탄디올, 1,2-헥산디올), 디술피드(예컨대, p-톨릴 디술피드, 디벤질 디티오에테르, 벤질 디티오에테르, 프로필디술피드, 시스타민 디하이드로클로라이드, 에이티오디글리콜산, 2,2'-디티오디피리딘), 디티올(예컨대, 3,6-디옥사-1,8-옥탄디티올, 비스(2-머캅토에틸) 에테르, 헵타에틸렌 글리콜 디티올, 테트라에틸렌 글리콜 디티올, 비스(2-머캅토에틸) 3,3'-티오디프로피오네이트, 비스(2-머캅토에틸) 티오에테르), 셀레나이드(예컨대, 셀레늄 이산화물), 술파이트(예컨대, 암모늄 술파이트), 티오에테르(예컨대, 2,2'-티오디아세트산, 3,3'-티오디프로피온산, 디세틸 티오디프로피오네이트, 티오아니솔 (메틸 페닐 티오에테르), 비스(2-에틸헥실) 3,3'-티오디프로피오네이트, 디(트리데실) 티오디프로피오네이트, 디라우릴 티오디프로피오네이트, 디페닐 티오에테르, 디메틸 3,3'-디티오디프로피오네이트, 디에틸 3,3'-디티오디프로피오네이트, 디메틸 3,3'-트리티오디프로피오네이트, 디이소부틸 3,3'-티오디프로피오네이트, 티오디페놀, 디도데실 티오디프로피오네이트, 디이소옥틸 3,3'-디티오디프로피오네이트, 디메틸 3,3'-티오디프로피오네이트, 1,3 디티안, 디에틸 3,3'-티오디프로피오네이트, 비스(2,3-디히드록시프로필) 3,3'-디티오디프로피오네이트, 비스(2,3-디히드록시프로필) 3,3'-티오디프로피오네이트, 디부틸 3,3'-티오디프로피오네이트, 페닐 디티오에테르, 라우릴 스테아릴 3,3'-티오디프로피오네이트, 디미리스틸 티오디프로피오네이트, 디올레일 3,3'-티오디프로피오네이트, 디옥타데실 티오디프로피오네이트, 디옥틸틴-3,3'-티오디프로피오네이트, 디스테아릴 3,3'-디티오프로피오네이트, 디스테아릴 티오디프로피오네이트, 3,3'-티오디프로피온산, 1,3,4-티아디아졸-2,5-디티올), 티올(예컨대, 메틸 티오글리콜레이트, 1-옥탄티올, 1-도데칸티올, 1-데칸티올, 6-머캅토헥산산, 시클로헥산티올, 1-헵탄티올, 9-머캅토플루오렌, 비페닐-4-티올, 티오글리콜산, 1 1- 머캅토-1-운데칸올, 2-나프탈렌티올, 티오벤조산, 메티마졸, 시스테인), 티오알콜 및 티오글리콜(예컨대, 2-머캅토에탄올, 1-머캅토-2-프로판올, 3-머캅토-1-프로판올, 1-티오글리세롤) 및 오르토-히드록시티오페놀(예컨대, 2-히드록시티오페놀)으로 이루어지는 군으로부터 선택될 수 있다. 바람직하게는, 표면 활성 화합물은 3,3'-티오디프로피온산, 2,2'-티오디아세트산, 3,6-디옥사-1,8-옥탄디티올, 메틸 티오글리콜레이트 및 이들의 조합으로 이루어지는 군으로부터 선택될 수 있다. 패시베이션 조성물에서 하나 이상의 표면 활성 화합물의 농도는 패시베이션 조성물의 총 중량을 기준으로 약 0.00001 wt% 내지 약 10 wt% 범위이다.
패시베이션 조성물의 농축된 형태를 사용 전에 희석하는 것이 통상적인 방법으로 이해될 것이다. 예를 들어, 패시베이션 조성물은 더욱 농축된 형태로 제조될 수 있고, 그 후 팹(fab)에서 사용 전, 및/또는 사용 중에 제조사에서 추가적 물로 희석될 수 있다. 희석 농도는 약 0.1부 희석제 : 1부 패시베이션 조성물 농축물 내지 약 100부 희석제 : 1부 패시베이션 조성물 농축물의 범위일 수 있다.
본원에 기술된 패시베이션 조성물은 각 성분의 단순한 첨가 및 균일한 조건으로 혼합에 의해 용이하게 제조된다. 각 성분의 농도는 패시베이션 조성물의 특정 배수, 즉, 더 희석하거나 더 농축하여 광범위하게 다양해질 수 있고, 패시베이션 조성물은 다양하고 대안적으로 본원에 개시된 내용과 같은 성분의 임의의 조합을 포함하거나, 이들로 구성되거나, 또는 본질적으로 구성되는 것으로 이해될 것이다.
제2 양태에서, 마이크로 전자장치의 표면 상의 게르마늄 함유 물질을 패시베이션 하는 방법이 기술되고, 본원에 기술된 바와 같이, 상기 방법은 게르마늄 함유 물질을 포함하는 마이크로 전자장치를 물 및, 알파 히드록시산, 아민, 아졸, 카르복시산, 디올, 디술피드, 디티올, 셀레나이드, 술파이트, 티오에테르, 티올, 티오알콜, 티오글리콜, 오르토-히드록시티오페놀 및 이들의 조합으로 이루어지는 군에서 선택되는 하나 이상의 표면 활성 화합물을 포함하거나, 이들로 구성되거나, 또는 본질적으로 구성되는 패시베이션 조성물에 접촉시키는 것을 포함한다. 패시베이션 조성물은 임의의 적합한 방식, 예컨대, 장치의 표면 상에 패시베이션 조성물을 분무하거나, 장치의 (패시베이션 조성물의 정적 또는 동적 체적으로) 디핑(dipping)하거나, 장치를 패시베이션 조성물이 그 위에 흡수된 또 다른 재료, 예컨대, 패드 또는 섬유질 흡착 어플리케이터 요소에 접촉시키거나, 장치를 순환 패시베이션 조성물에 접촉시키거나, 또는 패시베이션 조성물이 게르마늄 함유 물질과 제거 가능하게 접촉하게 되는 기타 적절한 수단, 방식 또는 기술에 의해 마이크로 전자장치의 표면에 접촉된다. 어플리케이션은 동적 또는 정적 클리닝을 위하여 배치(batch) 또는 단일 웨이퍼 장치에서 이루어질 수 있다.
본원에 기술된 패시베이션 조성물의 용도에서, 패시베이션 조성물은 통상적으로 약 10초 내지 약 100분, 바람직하게는 약 30초 내지 약 30분의 충분한 시간동안, 약 20°C 내지 약 100°C, 바람직하게는 약 20°C 내지 약 40°C의 범위의 온도에서 장치 구조에 접촉된다. 이러한 접촉 시간 및 온도는 예시적인 것이고, 요구되는 패시베이션을 달성하기에 효과적인 그 외 다른 적합한 시간 및 온도 조건이 사용될 수 있다.
바람직한 패시베이션의 달성 후에, 잉여의 패시베이션 조성물은 이전에 적용된 마이크로 전자장치로부터 본 발명의 패시베이션 조성물의 주어진 최종 용도 어플리케이션에서 바람직하고 효과적일 수 있는, 예컨대, 린스, 워시, 또는 다른 제거 단계(들)에 의해 용이하게 제거될 수 있다. 예를 들어, 장치는 탈이온수를 포함하는 린스 용액으로 린스, 및/또는 건조(예컨대, 스핀드라이, N2, 증기건조 등)될 수 있다. 대안적으로, 린스는 실질적으로 비수성, 예컨대, 이소프로필 알콜 (IPA)일 수 있고, 건조 단계(예컨대, 스핀드라이, N2, 증기 건조 등)로 이어진다. 본원에 기술된 바와 같이, 린스 후에, 알파 히드록시산, 아민, 아졸, 카르복시산, 디올, 디술피드, 디티올, 셀레나이드, 술파이트, 티오에테르, 티올, 티오알콜, 티오글리콜, 오르토-히드록시티오페놀 및 이들의 조합으로 이루어지는 군에서 선택되는 하나 이상의 표면 활성 화합물의 분자는, 게르마늄 함유 물질 상에 흡수(즉, 화학적으로 및/또는 물리적으로)된 것으로 여겨진다.
제2 양태의 일 실시예에서, 마이크로 전자장치의 표면 상의 게르마늄 함유 물질을 패시베이션 하는 방법은 게르마늄 함유 물질을 포함하는 마이크로 전자장치를 산화물 제거 조성물에 접촉시키는 단계; 및 게르마늄 함유 물질을 포함하는 마이크로 전자장치를 패시베이션 조성물에 접촉시키는 단계를 포함하고, 본원에 기술된 바와 같이, 상기 패시베이션 조성물은 물 및, 알파 히드록시산, 아민, 아졸, 카르복시산, 디올, 디술피드, 디티올, 셀레나이드, 술파이트, 티오에테르, 티올, 티오알콜, 티오글리콜, 오르토-히드록시티오페놀 및 이들의 조합으로 이루어지는 군에서 선택되는 하나 이상의 표면 활성 화합물을 포함하거나, 이들로 구성되거나, 또는 본질적으로 구성된다. 산화물 제거 조성물은, 이에 한정되지는 않지만, 플루오르화수소산 용액, 염산 용액, HCl/H2O2 수용액(즉, SC-2) 및 NH4OH/H2O2 수용액(즉, SC-1)을 포함한다. 임의의 린싱 단계는 산화물 제거 조성물과의 접촉과 패시베이션 조성물과의 접촉 사이에 발생할 수 있다.
제2 양태의 또다른 실시예에서, 마이크로 전자장치의 표면 상의 게르마늄 함유 물질을 패시베이션 하는 방법은 게르마늄 함유 물질을 포함하는 마이크로 전자장치를 산화물 제거 조성물에 접촉시키는 단계; 게르마늄 함유 물질을 포함하는 마이크로 전자장치를 패시베이션 조성물에 접촉시키는 단계; 게르마늄 함유 물질을 포함하는 마이크로 전자장치를 린싱하는 단계; 및 게르마늄 함유 물질을 포함하는 마이크로 전자장치를 건조하는 단계를 포함하고, 본원에 기술된 바와 같이, 상기 패시베이션 조성물은 물 및, 알파 히드록시산, 아민, 아졸, 카르복시산, 디올, 디술피드, 디티올, 셀레나이드, 술파이트, 티오에테르, 티올, 티오알콜, 티오글리콜, 오르토-히드록시티오페놀 및 이들의 조합으로 이루어지는 군에서 선택되는 하나 이상의 표면 활성 화합물을 포함하거나, 이들로 구성되거나, 또는 본질적으로 구성된다. 산화물 제거 조성물은, 이에 한정되지는 않지만, 플루오르화수소산 용액, 염산 용액, HCl/H2O2 수용액(즉, SC-2) 및 NH4OH/H2O2 수용액(즉, SC-1)을을 포함한다. 선택적인 린싱 단계는 산화물 제거 조성물과의 접촉과 패시베이션 조성물과의 접촉 사이에 발생할 수 있다.
또다른 실시예에서, 마이크로 전자장치의 표면 상의 게르마늄 함유 물질을 패시베이션 하는 방법은 게르마늄 함유 물질을 포함하는 마이크로 전자장치를 산화물 제거 조성물에 접촉시키는 단계; 게르마늄 함유 물질을 포함하는 마이크로 전자장치를 패시베이션 조성물에 접촉시키는 단계; 게르마늄 함유 물질을 포함하는 마이크로 전자장치를 린싱하는 단계; 게르마늄 함유 물질을 포함하는 마이크로 전자장치를 건조하는 단계; 및 하이-K 유전 물질을 게르마늄 함유 물질을 포함하는 마이크로 전자장치 상에 증착하는 단계를 포함하고, 본원에 기술된 바와 같이, 상기 패시베이션 조성물은, 물 및, 알파 히드록시산, 아민, 아졸, 카르복시산, 디올, 디술피드, 디티올, 셀레나이드, 술파이트, 티오에테르, 티올, 티오알콜, 티오글리콜, 오르토-히드록시티오페놀 및 이들의 조합으로 이루어지는 군에서 선택되는 하나 이상의 표면 활성 화합물을 포함하거나, 이들로 구성되거나, 또는 본질적으로 구성된다. 산화물 제거 조성물은, 이에 한정되지는 않지만, 플루오르화수소산 용액, 염산 용액, HCl/H2O2 수용액(즉, SC-2) 및 NH4OH/H2O2 수용액(즉, SC-1)을 포함한다. 선택적인 린싱 단계는 산화물 제거 조성물과의 접촉과 패시베이션 조성물과의 접촉 사이에 발생할 수 있다.
본원에 기술된 바와 같이 본 발명의 또다른 양태는, 마이크로 전자장치 기판, 게르마늄 함유 물질 및 패시베이션 조성물을 포함하거나, 이들로 구성되거나, 또는 본질적으로 구성되는 제조품에 관한 것이다.
본 발명의 특징 및 이점은 하기에 설명되는 예시적인 예에 의해 더 완전히 도시된다.
갈륨으로 도핑된 0.02 ohm-cm의 비저항을 갖는 p-형 게르마늄 기판 및 0.04 ohm-cm의 비저항을 갖는 n-형 게르마늄 기판이 다음의 6단계 산화물 제거 프로세스를 사용하여 세정되었다:
1. 20초 간 HCl/H2O2/H2O (100 : 1 : 500) 린스
2. DIW 린스
3. 40초 간 NH4OH/H2O2/H2O ( 1 : 1 : 100) 린스
4. DIW 린스
5. 1분 간 4% HF 린스
6. DIW 린스
그 다음에, 게르마늄 기판은 암모늄 술피드(물 중 1%), 메틸 티오글리콜레이트(물 중 1%), 3,6-디옥사-1,8-옥탄디티올(DMSO 중 1%) 중 어느 하나를 포함하는 패시베이션 조성물에 5분 간 노출되었고, 이후 DIW 린스 및 질소 건조하였다. 모든 프로세스는 상온에서 이루어졌다. 광루미네선스(PL)는 625nm, 700mW 포토다이오드로부터의 조명(illumination)를 이용하여 측정되었다. PL 적분 강도는 하기의 표 1에 도시된다. 표면 결함은 비방사 재조합 및 낮은 PL 강도를 초래한다. 메틸 티오글리콜레이트에 대한 더 높은 PL 강도는 그것이 암모늄 술피드보다 표면 패시베이션을 위하여 더욱 효과적이라는 증거이다.
Figure pct00001
갈륨으로 도핑된 0.02 ohm-cm 비저항을 갖는 p-형 게르마늄 기판에 다음 프로세스가 적용되었다:
1. 아세톤을 사용하여 세정 후 이소프로판올을 사용하여 세정
2. 20분 간 암모늄 술피드(물 중 1%), 3,3'-티오디프로피온산(물 중 1%), 2,2'-티오디아세트산(물 중 1%), 3,6-디옥사-1,8-옥탄디티올(DMSO 중 1%) 중 어느 하나를 포함하는 패시베이션 조성물에 노출
3. DI 워터로 린스
4. 질소 송풍 건조
5. ALD 반응기에서 트리 메틸 알루미늄의 10 펄스
6. 트리메틸 알루미늄을 사용하여 250°C에서 AI2O3의 ALD 100 사이클
7. 2분 간 질소에서 450°C 어닐링
8. 섀도우 마스크를 통한 Ni/Au 상부 전극 증착
9. 게르마늄 기판의 하부에 Ti/Au 오믹 접촉
10. 포스트 금속 어닐링 (300°C, 질소에서 30초)
11. 커패시턴스 대 전압 측정.
커패시턴스 대 전압 측정은 게이트 전압 2.25 내지 -2.25에서 100Hz 내지 1MHz 사이의 25개 주파수에서 이루어졌다. 이 측정은 인터페이스 상태의 밀도를 추출하기 위해 모델링 되었다. 다수의 제제에 대한 결과가 하기에 주어진다. 3,3'-티오디프로피온산은 Q-타임 없는 Dit의 저하 및 24시간의 Q-타임을 가지면서 Dit의 적은 증가를 보인다. 2,2'-티오디아세트산은 24시간의 Q-타임을 가지면서 암모늄 술피드보다 낮은 Dit를 보인다. p-형 게르마늄에서 3,6-디옥사-1,8-옥탄디티올 및 메틸 티오글리콜레이트는 암모늄 술피드보다 낮은 주파수 분산을 보이면서 동등한 Dit와 히스테리시스를 가진다.
Figure pct00002
본 발명은 본 발명의 특정 양태, 특징 및 예시적인 실시예를 참조하여 본원에 기술되었으나, 본 발명의 유용성은 제한되지 않고, 오히려 다수의 다른 변경, 수정 및 대안적인 실시예로 확장되고 이들을 포함하는 것으로 이해될 것이고, 이는 본원의 개시내용에 기초할 때, 본 발명이 속하는 기술 분야에서 통상의 지식을 갖는 사람에게 자명할 것이다. 상응하여, 하기에 청구된 바와 같이 모든 이러한 변경, 수정 및 대안적인 실시예를 포함하는 것으로서, 그 기술 사상과 범위 내에서, 본 발명은 폭넓게 이해되고 해석되는 것으로 의도된다.

Claims (12)

  1. 마이크로 전자장치의 표면 상의 게르마늄 함유 물질을 패시베이션 하는 방법으로서, 상기 방법은 게르마늄 함유 물질을 포함하는 마이크로 전자장치를 물 및 알파 히드록시산, 아민, 아졸, 카르복시산, 디올, 디술피드, 디티올, 셀레나이드, 술파이트, 티오에테르, 티올, 티오알콜, 티오글리콜, 오르토-히드록시티오페놀 및 이들의 조합으로 이루어지는 군에서 선택되는 하나 이상의 표면 활성 화합물을 포함하는 패시베이션 조성물과 접촉시키는 단계를 포함하는 방법.
  2. 제1항에 있어서, 상기 접촉시키는 단계는 장치의 표면 상에 패시베이션 조성물을 분무하는 단계, 장치를 패시베이션 조성물에 디핑(dipping)하는 단계, 장치를 패시베이션 조성물이 그 위에 흡수된 다른 재료에 접촉시키는 단계, 및 장치를 순환 패시베이션 조성물에 접촉시키는 단계로 이루어지는 군에서 선택되는 방법을 포함하는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 하나 이상의 표면 활성 화합물은 2-히드록시-n-옥탄산, 타우린, 티오우레아, 이미다졸, 1-헥실-3-메틸이미다졸리움 클로라이드, 1,2,4-트리아졸, 1-도데실이미다졸, N-옥틸이미다졸, 1-옥틸벤즈이미다졸, 1-(n-부틸)이미다졸, 1-메틸이미다졸, 4-메틸이미다졸, 만델산, 피루브산, 2-옥소옥탄산, 페닐글리옥실산, 2-히드록시옥탄산, 1,2- 부탄디올, 1,2-헥산디올, p-톨릴 디술피드, 디벤질 디티오에테르, 벤질 디티오에테르, 프로필디술피드, 시스타민 디하이드로클로라이드, 에이티오디글리콜산, 2,2'-디티오디피리딘, 3,6-디옥사-1,8-옥탄디티올, 비스(2-머캅토에틸) 에테르, 헵타에틸렌 글리콜 디티올, 테트라에틸렌 글리콜 디티올, 비스(2-머캅토에틸) 3,3'-티오디프로피오네이트, 비스(2-머캅토에틸) 티오에테르, 셀레늄 이산화물, 암모늄 술파이트, 2,2'-티오디아세트산, 3,3'-티오디프로피온산, 디세틸 티오디프로피오네이트, 티오아니솔 (메틸 페닐 티오에테르), 비스(2-에틸헥실) 3,3'-티오디프로피오네이트, 디(트리데실) 티오디프로피오네이트, 디라우릴 티오디프로피오네이트, 디페닐 티오에테르, 디메틸 3,3'-디티오디프로피오네이트, 디에틸 3,3'-디티오디프로피오네이트, 디메틸 3,3'-트리티오디프로피오네이트, 디이소부틸 3,3'-티오디프로피오네이트, 티오디페놀, 디도데실 티오디프로피오네이트, 디이소옥틸 3,3'-디티오디프로피오네이트, 디메틸 3,3 '-티오디프로피오네이트, 1,3 디티안, 디에틸 3,3'-티오디프로피오네이트, 비스(2,3-디히드록시프로필) 3,3'-디티오디프로피오네이트, 비스(2,3- 디히드록시프로필) 3,3'-티오디프로피오네이트, 디부틸 3,3'-티오디프로피오네이트, 페닐 디티오에테르, 라우릴 스테아릴 3,3'-티오디프로피오네이트, 디미리스틸 티오디프로피오네이트, 디올레일 3,3'-티오디프로피오네이트, 디옥타데실 티오디프로피오네이트, 디옥틸틴-3,3'-티오디프로피오네이트, 디스테아릴 3,3'-디티오프로피오네이트, 디스테아릴 티오디프로피오네이트, 3,3'-티오디프로피온산, 1,3,4-티아디아졸-2,5-디티올, 메틸 티오글리콜레이트, 1-옥탄티올, 1-도데칸티올, 1-데칸티올, 6-머캅토헥산산, 시클로헥산티올, 1-헵탄티올, 9-머캅토플루오렌, 비페닐-4-티올, 티오글리콜산, 11-머캅토-1-운데칸올, 2-나프탈렌티올, 티오벤조산, 메티마졸, 시스테인, 2-머캅토에탄올, 1-머캅토-2-프로판올, 3-머캅토-1-프로판올, 1-티오글리세롤, 2-히드록시티오페놀 및 이들의 조합으로 이루어지는 군에서 선택되는 하나 이상의 종을 포함하고, 바람직하게는, 3,3'-티오디프로피온산, 2,2'-티오디아세트산, 3,6-디옥사-1,8-옥탄디티올, 메틸 티오글리콜레이트 및 이들로 이루어지는 군에서 선택되는 하나 이상의 종을 포함하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 패시베이션 조성물은 하나 이상의 보조용매를 더 포함하고, 상기 하나 이상의 보조 용매는 테트라메틸렌 술폰, 메탄올, 에탄올, 1-프로판올, 2-프로판올, 1-부탄올, 2- 부탄올, t-부탄올, 1-펜탄올, 헥산올, 시클로헥산올, 2-에틸-1-헥산올, 벤질 알콜, 푸르푸릴 알콜, 에틸렌 글리콜, 디에틸렌 글리콜, 프로필렌 글리콜 (1,2-프로판디올), 테트라메틸렌 글리콜 (1,4-부탄디올), 2,3-부탄디올, 1,3-부탄디올, 네오펜틸 글리콜, 디에틸렌 글리콜 모노메틸 에테르, 트리에틸렌 글리콜 모노메틸 에테르, 디에틸렌 글리콜 모노에틸 에테르, 트리에틸렌 글리콜 모노에틸 에테르, 에틸렌 글리콜 모노프로필 에테르, 에틸렌 글리콜 모노부틸 에테르, 디에틸렌 글리콜 모노부틸 에테르, 트리에틸렌 글리콜 모노부틸 에테르, 프로필렌 글리콜 메틸 에테르, 디프로필렌 글리콜 메틸 에테르, 트리프로필렌 글리콜 메틸 에테르, 프로필렌 글리콜 n-프로필 에테르, 디프로필렌 글리콜 n-프로필 에테르, 트리프로필렌 글리콜 n-프로필 에테르, 프로필렌 글리콜 n-부틸 에테르, 디프로필렌 글리콜 n-부틸 에테르, 트리프로필렌 글리콜 n-부틸 에테르, 디메틸아세트아미드, 포름아미드, 디메틸포름아미드, 1-메틸-2-피롤리디논, 디메틸 술폭시드, 테트라하이드로푸르푸릴 알콜 (THFA) 및 이들의 조합으로 이루어지는 군에서 선택되는 종을 포함하는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 접촉은 약 10초 내지 약 100분, 바람직하게는 약 30초 내지 약 30분의 시간으로 이루어지는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 접촉은 약 20°C 내지 약 100°C, 바람직하게는 약 20°C 내지 약 40°C의 온도로 이루어지는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 게르마늄 함유 물질을 포함하는 마이크로 전자장치를 패시베이션 조성물과 접촉시키기 전에 산화물 제거 조성물에 접촉시키는 단계를 더 포함하는 방법.
  8. 제7항에 있어서, 상기 산화물 제거 조성물은 플루오르화수소산 용액, 염산 용액, HCl/H2O2 수용액 및 NH4OH/H2O2 수용액을 포함하는 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 패시베이션 조성물과의 접촉 후에 게르마늄 함유 물질을 포함하는 마이크로 전자장치를 린싱하는 단계를 더 포함하는 방법.
  10. 제9항에 있어서, 린싱 후에 게르마늄 함유 물질을 포함하는 마이크로 전자장치를 건조하는 단계를 더 포함하는 방법.
  11. 제10항에 있어서, 건조 후에 게르마늄 함유 물질을 포함하는 마이크로 전자장치 상에 하이-K 유전 물질을 증착하는 단계를 더 포함하는 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 게르마늄 함유 물질은 벌크 게르마늄 웨이퍼, n-도핑된 게르마늄, p-도핑된 게르마늄, 게르마늄 온 인슐레이터(GOI) 웨이퍼 중 하나 이상을 포함하고, 이 경우 층은 기판 상부의 유전체층 상에 형성된 게르마늄층, 기판 상의 게르마늄층이고, 실리콘-게르마늄(SiGe) 합금은 일반식 Si1-xGex을 가지고, 여기서 게르마늄의 함량은 약 70 wt% 초과, 더 바람직하게는 80 wt% 초과, 가장 바람직하게는 90 wt% 초과인 방법.
KR1020187006864A 2015-08-14 2016-08-12 게르마늄 표면의 패시베이션 KR102066438B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562205319P 2015-08-14 2015-08-14
US62/205,319 2015-08-14
PCT/US2016/046793 WO2017030967A1 (en) 2015-08-14 2016-08-12 Passivation of germanium surfaces

Publications (2)

Publication Number Publication Date
KR20180030714A true KR20180030714A (ko) 2018-03-23
KR102066438B1 KR102066438B1 (ko) 2020-01-16

Family

ID=58051374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187006864A KR102066438B1 (ko) 2015-08-14 2016-08-12 게르마늄 표면의 패시베이션

Country Status (7)

Country Link
US (1) US10290505B2 (ko)
EP (1) EP3335238A4 (ko)
JP (1) JP6735337B2 (ko)
KR (1) KR102066438B1 (ko)
CN (2) CN108028174A (ko)
TW (1) TWI714618B (ko)
WO (1) WO2017030967A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290719B1 (en) * 2017-12-27 2019-05-14 International Business Machines Corporation Indium gallium arsenide metal oxide semiconductor field effect transistor having a low contact resistance to metal electrode
US10847375B2 (en) 2018-06-26 2020-11-24 Lam Research Corporation Selective atomic layer etching
CN113745965A (zh) * 2020-05-27 2021-12-03 山东华光光电子股份有限公司 一种液体环境下解理钝化半导体激光器腔面的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070093074A1 (en) * 2005-10-26 2007-04-26 International Business Machines Corporation Ge-based semiconductor structure fabricated using a non-oxygen chalcogen passivation step
US20150118834A1 (en) * 2013-10-25 2015-04-30 Sematech, Inc. Sulfur and selenium passivation of semiconductors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202166B2 (en) * 2003-08-04 2007-04-10 Asm America, Inc. Surface preparation prior to deposition on germanium
CA2724951C (en) * 2007-05-31 2021-09-07 The Administrators Of The Tulane Educational Fund Method of forming stable functionalized nanoparticles
CN102664144B (zh) * 2012-05-18 2015-04-15 北京大学 一种适于锗基器件的界面处理方法
US9558931B2 (en) * 2012-07-27 2017-01-31 Asm Ip Holding B.V. System and method for gas-phase sulfur passivation of a semiconductor surface
DE102013010099B4 (de) * 2013-06-18 2015-07-09 Evonik Industries Ag Verfahren zur Herstellung strukturierter Beschichtungen, mit dem Verfahren hergestellte strukturierte Beschichtungen und ihre Verwendung
CN104241116B (zh) 2014-08-15 2017-09-22 中国科学院上海微系统与信息技术研究所 一种锗材料表面稳定钝化的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070093074A1 (en) * 2005-10-26 2007-04-26 International Business Machines Corporation Ge-based semiconductor structure fabricated using a non-oxygen chalcogen passivation step
US20150118834A1 (en) * 2013-10-25 2015-04-30 Sematech, Inc. Sulfur and selenium passivation of semiconductors

Also Published As

Publication number Publication date
TWI714618B (zh) 2021-01-01
EP3335238A4 (en) 2019-03-13
WO2017030967A1 (en) 2017-02-23
US10290505B2 (en) 2019-05-14
KR102066438B1 (ko) 2020-01-16
TW201714219A (zh) 2017-04-16
JP2018525833A (ja) 2018-09-06
EP3335238A1 (en) 2018-06-20
US20180240674A1 (en) 2018-08-23
JP6735337B2 (ja) 2020-08-05
CN108028174A (zh) 2018-05-11
CN116759290A (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
US8269289B2 (en) Transistor device and methods of manufacture thereof
JP5455518B2 (ja) 非シリコンチャネルｍｏｓデバイス中のフェルミレベルピンニングの低減方法
US7521376B2 (en) Method of forming a semiconductor structure using a non-oxygen chalcogen passivation treatment
KR102066438B1 (ko) 게르마늄 표면의 패시베이션
Karabulut Barrier height modification in Au/Ti/n-GaAs devices with a HfO 2 interfacial layer formed by atomic layer deposition
US8455372B2 (en) Method for cleaning and passivating gallium arsenide surface autologous oxide and depositing AL203 dielectric
JP2006511095A (ja) 硫化物封止パッシベーション技法
Remashan et al. Stable gallium arsenide MIS capacitors and MIS field effect transistors by (NH/sub 4/)/sub 2/S/sub x/treatment and hydrogenation using plasma deposited silicon nitride gate insulator
CN105977218B (zh) 半导体结构及其制造方法
US20130099330A1 (en) Controllable Undercut Etching of Tin Metal Gate Using DSP+
US11201049B2 (en) Thiourea organic compound for gallium arsenide based optoelectronics surface passivation
KR20200120589A (ko) 반도체 장치 및 이의 제조 방법
Etschmaier et al. Continuous tuning of the threshold voltage of organic thin-film transistors by a chemically reactive interfacial layer
CN205177850U (zh) 一种锗基mos器件
Xue et al. High-mobility germanium p-MOSFETs by using HCl and (NH4) 2S surface passivation
Elogail et al. Investigation of Ge-based P-channel planar-doped barrier FETs integrated on Si
Qiu et al. Effect of monoethanolamine stabilizer on the solution-processed InGaZnO thin-film transistors
Kuo et al. Metamorphic In0. 53Ga0. 47As Metal–Oxide–Semiconductor Structure on a GaAs Substrate with ZrO2 High-k Dielectrics
CN105374689A (zh) 一种锗基mos器件衬底的表面钝化方法及得到的锗基mos器件
Sun et al. Impact of gate-electrode material on channel-carrier mobility of thin-film transistor with high-k gate dielectric
Elogail Vertical Ge/SiGeSn-based p-channel nano field-effect transistors integrated on Si
KR100613455B1 (ko) 반도체 소자의 제조방법
Lu Electrical characteristics of atomic layer deposited lanthanum oxide (La2O3) films on In0. 53Ga0. 47As channel
Bersuker et al. Requirements of Oxides as Gate Dielectricsfor CMOS Devices
Houssa et al. High mobility channels

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)