TWI713957B - 具有解鎖除錯功能的電子裝置 - Google Patents

Abstract

一種具有解鎖除錯功能的電子裝置，包括除錯模組與控制模組。除錯模組產生解鎖信號，其中解鎖信號以波型形式或封包形式產生。控制模組包括比對單元與除錯單元。比對單元耦接除錯模組，接收解鎖信號，並將解鎖信號與預設參數進行比對，產生解鎖控制信號。除錯單元耦接比對單元與除錯模組，接收解鎖控制信號，以對除錯單元解鎖，使除錯單元與除錯模組通訊，以便對控制模組進行除錯操作。

Description

具有解鎖除錯功能的電子裝置

本發明關於一種電子裝置，特別是關於一種具有解鎖除錯功能的電子裝置。

一般來說，在微控制器(Micro Controller Unit,MCU)系統中會設置除錯單元，以便於開發人員可在微控制器系統製造完成後，透過除錯工具與微控制器系統的除錯單元連接及通訊，以對微控制器系統進行除錯。

在現行微控制器系統的架構下，微控制器系統中的除錯單元可分為保護(Secure)部分與未保護(Non-secure)部分。其中，保護部分為開發人員將其開發的除錯程式燒錄至除錯單元的部分，而未保護部分為開發人員以外的人員可將其開發除錯程式燒錄至除錯單元的部分。為了要避免除錯單元之保護部分的內容被隨意更動，在將除錯程式燒錄至除錯單元後，開發人員會透過設定的方式將保護部分的除錯功能鎖定，使得開發人員以外的人員僅能使用除錯單元之未保護部分對微控制器系統進行除錯，或將其開發除錯程式燒錄至除錯單元之未保護部分。

然而，在除錯單元之保護部分被鎖定後，若是無 法對已鎖定的保護部分進行解鎖，使得開發人員無法修改保護部分的內容，以及無法使用保護部分之除錯功能對微控制器系統進行除錯，而造成使用上的不便。因此，微控制器之除錯單元的解鎖仍有改善的空間。

本發明在於提供一種具有解鎖除錯功能的電子裝置，藉以有效地解鎖此電子裝置的除錯功能，並增加解鎖上的安全性及使用上的便利性。

本發明提供一種具有解鎖除錯功能的電子裝置，其包括除錯模組與控制模組。除錯模組產生解鎖信號，其中解鎖信號以波型形式或封包形式產生。控制模組包括比對單元與除錯單元。比對單元耦接除錯模組，接收解鎖信號，並將解鎖信號與預設參數進行比對，產生解鎖控制信號。除錯單元耦接比對單元與除錯模組，接收解鎖控制信號，以對除錯單元解鎖，使除錯單元與除錯模組通訊，以便對控制模組進行除錯操作。

在本發明之一實施例中，當解鎖信號以波型形式產生時，解鎖信號包括解鎖資料信號與解鎖時脈信號。

在本發明之一實施例中，當比對單元接收解鎖資料信號與解鎖時脈信號時，依據解鎖資料信號與解鎖時脈信號的對應關係，產生比對參數，並將比對參數與預設參數進行比對，以產生解鎖控制信號。

在本發明之一實施例中，上述比對參數依據解鎖資料信號與解鎖時脈信號的正緣對應而產生。

在本發明之一實施例中，上述比對參數依據解鎖資料信號與解鎖時脈信號的負緣對應而產生。

在本發明之一實施例中，上述比對參數包括標頭、密碼及結尾驗證碼。

在本發明之一實施例中，當解鎖信號以封包形式產生時，解鎖信號具有比對參數，其中比對參數設置於封包的一區段中。

在本發明之一實施例中，當比對單元接收解鎖信號時，比對單元於上述區段中取得比對參數，並將比對參數與預設參數進行比對，以產生解鎖控制信號。

在本發明之一實施例中，上述比對參數為明文或密文。

在本發明之一實施例中，上述區段為封包中未使用的區段。

在本發明之一實施例中，上述控制模組更包括儲存單元。儲存單元耦接比對單元，儲存預設參數。

在本發明之一實施例中，上述除錯模組透過第一通訊介面與比對單元耦接及透過第二通訊介面與除錯單元耦接，其中第一通訊介面與第二通訊介面為相同或不同。

在本發明之一實施例中，當該解鎖信號以該封包形式產生時，上述第一通訊介面與第二通訊介面為聯合測試工作群組標準介面或串行線除錯介面。

本發明所揭露之具有解鎖除錯功能的電子裝置，透過除錯模組以波型形式或封包形式產生解鎖信號，且比對單 元將解鎖信號與預設參數進行比對，以產生對應的解鎖控制信號給除錯單元，使得除錯單元據以進行解鎖。接著，在除錯單元處於解鎖狀態的情況下，除錯單元可以與除錯模組進行通訊，以便除錯模組可以透過儲存單元對控制模組進行除錯操作。如此一來，可有效地解鎖具有解鎖除錯功能的電子裝置的除錯功能，並增加解鎖上的安全性及使用上的便利性。

100‧‧‧具有解鎖功能的電子裝置

110‧‧‧除錯模組

120‧‧‧控制模組

130‧‧‧比對單元

140‧‧‧除錯單元

150‧‧‧儲存單元

400‧‧‧封包

402、404、406、410‧‧‧區段

US‧‧‧解鎖信號

UCS‧‧‧解鎖控制信號

DATA‧‧‧解鎖資料信號

CLK‧‧‧解鎖時脈信號

CP1、CP2‧‧‧比對參數

第1圖為依據本發明之一實施例之具有解鎖除錯功能的電子裝置的示意圖。

第2圖為依據本發明之一實施例之解鎖資料信號、解鎖時脈信號與比對參數的對應關係示意圖。

第3圖為依據本發明之另一實施例之解鎖資料信號、解鎖時脈信號與比對參數的對應關係示意圖。

第4圖為依據本發明之一實施例之解鎖信號以封包形式產生的示意圖。

在以下所列舉的各實施例中，將以相同的標號代表相同或相似的元件或組件。

第1圖為依據本發明之一實施例之電子裝置的方塊圖。請參考第1圖，本實施例之具有解鎖除錯功能的電子裝置100包括除錯模組110與控制模組120。除錯模組110產生解鎖信號US，其中解鎖信號US以波型形式產生或以封包形式產生。

也就是說，上述解鎖信號為波型信號或是封包信 號。並且，使用者可以透過使用者介面操作輸入解鎖指令給除錯模組110，使得除錯模組110可以依據解鎖指令而產生對應的解鎖信號US。

控制模組120包括比對單元130與除錯單元140。比對單元130耦接除錯模組110，接收解鎖信號，並將解鎖信號US與預設參數進行比對，產生解鎖控制信號USC。

也就是說，當比對單元130接收到解鎖信號US時，比對單元130會對解鎖信號US進行分析，以取得解鎖信號US中的比對參數，再將比對參數與預設參數進行比對，以產生對應的解鎖控制信號USC。

舉例來說，當比對參數與預設參數相同時，表示解鎖信號US具有正確的解鎖訊息，比對單元130產生例如高邏輯準位的解鎖控制信號USC。當比對參數與預設參數不同時，表示解鎖信號US不具有正確的解鎖訊息，比對單元130產生例如低邏輯準位的解鎖控制信號UCS。

進一步來說，當比對參數與預設參數不同時，比對單元130除了產生低邏輯準位的解鎖控制信號UCS之外，比對單元130也會對比對參數與預設參數不同之比對不同的次數進行計數，以產生計數值並記錄此計數值。接著，比對單元130會接收下一次的解鎖信號US，以再次對比對參數與預設參數進行比對。並且，當比對單元130判斷出上述計數值到達預設計數值(例如5次)時，比對單元130會持續產生低邏輯準位的解鎖控制信號UCS，以保持控制模組120處於鎖定狀態。

也就是說，本實施例是在比對單元130連續比對出 比對參數與預設參數不同的情況下，且比對單元130判斷出比對不同的次數達到預設計數值時，比對單元130才會使解鎖控制信號UCS持續維持在低邏輯準位，以保持控制模組120處於鎖定狀態。

另外，假設上述計數值未到達預設計數值且比對單元130接收到下一次的解鎖信號US。此時，當比對單元130比對出解鎖信號US的比對參數與預設參數相同時，比對單元130除了產生高邏輯準位的解鎖控制信號UCS外，比對單元130也可將上述計數值進行重置，使得比對單元130可以重新對上述計數值進行計數，進而增加使用上的便利性。

除錯單元140耦接比對單元130與除錯模組110，接收解鎖控制信號UCS，以對除錯單元140解鎖，且在除錯單元140解鎖後，使除錯單元140與除錯模組110通訊，以便對控制模組120進行除錯操作。

舉例來說，當除錯單元140接收到低邏輯準位的解鎖控制信號UCS時，表示解鎖控制信UCS對應之解鎖信號US中不具有正確的解鎖訊息，除錯單元140不會進行解鎖，使得除錯單元140仍處於鎖定狀態。在除錯單元140處於鎖定狀態的情況下，除錯單元140不會與除錯模組110進行通訊，也就是除錯模組110無法對除錯單元140進行存取，且無法透過除錯單元140對控制模組120進行除錯操作。

當除錯單元140接收到高邏輯準位的解鎖控制信號UCS時，表示解鎖控制信UCS對應之解鎖信號US中具有正確的解鎖訊息，除錯單元140會進行解鎖，使得除錯單元140處於 解鎖狀態。在除錯單元140處於解鎖狀態的情況下，除錯單元140可與除錯模組110進行通訊，也就是除錯模組110可對除錯單元140進行存取，以便透過除錯單元140對控制模組120進行除錯操作。

在本發明之實施例中，除錯模組110例如透過第一通訊介面(未圖示)與比對單元130耦接及透過第二通訊介面(未圖示)與除錯單元140耦接，使得除錯模組110可以分別透過第一通訊介面及第二通訊介面與比對單元130及除錯單元140進行通訊，以便進行資料的傳輸。在本實施例中，上述第一通訊介面(即比對單元130的通訊介面)可能與第二通訊介面(即除錯單元140的通訊介面)相同或不同，也可能是特有的(proprietary)介面。

在一實施例中，當解鎖信號US以波型形式產生且第一通訊介面與第二通訊介面都例如為聯合測試工作群組(Joint Test Action Group，以下簡稱JTAG)標準介面或串行線除錯(Serial Wire Debug，以下簡稱SWD)介面時，第一通訊介面(即比對單元130的通訊介面)僅線路與JTAG標準介面或SWD介面複用，但解鎖信號US的波型本身不是JTAG或SWD所規範的。在另一實施例中，當解鎖信號US以封包形式產生時，上述第一通訊介面與第二通訊介面都例如是JTAG標準介面或SWD介面，亦即解鎖信號US的封包格式為JTAG或SWD所規範的。另外，在本發明之實施例中，控制模組120例如為微控制器(Microcontroller unit,MCU)。

此外，在本發明之實施例中，前述預設參數例如 是儲存於比對單元130的暫存器中，亦即比對單元130需要使用預設參數時，可對比對單元130的暫存器進行存取，以取得預設參數。上述預設參數儲存於比對單元130的暫存器僅為本發明之實施例的一種實施範例，但本發明之實施例不限於此。

在另一實施例中，第1圖之控制模組120更包括儲存單元150。儲存單元150耦接比對單元130，用以儲存預設參數。並且，當比對單元130需要使用預設參數時，可對儲存單元150進行存取，以取得預設參數。其中，儲存單元150例如為隨機存取記憶體(Random Access Memory,RAM)或唯讀記憶體(Read-Only Memory,ROM)等。

上述已說明本實施例之具有解鎖除錯功能的電子裝置100的內部元件、各元件之間的連接關係及其對應的操作，以下將列舉其他實施例，對除錯模組120之解鎖信號US的產生方式進行詳細說明。

第2圖為依據本發明之一實施例之解鎖資料信號、解鎖時脈信號與比對參數的對應關係示意圖。第3圖為依據本發明之另一實施例之解鎖資料信號、解鎖時脈信號與比對參數的對應關係示意圖。在本發明之實施例中，當除錯模組110之解鎖信號US以波型形式產生時，除錯模組110之解鎖信號US可以包括解鎖資料信號DATA與解鎖時脈信號CLK，如第2圖或第3圖所示。其中，解鎖資料信號DATA中的密碼可以直接編碼在數位的波型中。

並且，當比對單元130接收解鎖資料信號DATA與解鎖時脈信號CLK時，比對單元130可以依據解鎖資料信號 DATA與解鎖時脈信號CLK的對應關係，產生比對參數CP1。接著，比對單元130將比對參數CP1與預設參數進行比對，以產生解鎖控制信號UCS。

進一步來說，在一實施例中，上述比對參數CP1可以依據解鎖資料信號DATA與解鎖時脈信號CLK的正緣對應而產生，如第2圖所示。也就是說，比對單元130例如可設置有多個移位暫存器(Shift Register)，且這些移位暫存器依序串聯連接，並可以依據解鎖時脈信號CLK的正緣進行觸發，以對移位暫存器所接收之解鎖資料信號DATA進行截取操作。

當解鎖時脈信號CLK由低邏輯準位轉換至高邏輯準位(即解鎖時脈信號CLK的正緣)時，比對單元130可以透過上述多個移位暫存器依據解鎖時脈信號CLK的正緣進行觸發，對解鎖資料信號DATA的當前邏輯準位進行截取，以產生對應的輸出信號。

舉例來說，當解鎖時脈信號CLK由低邏輯準位轉換至高邏輯準位(即解鎖時脈信號CLK的正緣)，且解鎖資料信號DATA的當前邏輯準位為高邏輯準位時，移位暫存器所截取之對應的輸出信號為高邏輯準位。當解鎖時脈信號CLK由低邏輯準位轉換至高邏輯準位(即解鎖時脈信號CLK的正緣)，且解鎖資料信號DATA的當前邏輯準位為低邏輯準位時，則移位暫存器所截取之對應的輸出信號為低邏輯準位。

因此，在第2圖中，移位暫存器將前述對應的輸出訊號依序輸出，且比對單元130將上述移位暫存器所輸出之輸出信號組合後，即為比對參數CP1，例如“101101001...”。接 著，比對單元130將此比對參數CP1“101101001...”與預設參數進行比對，以確認比對參數CP1是否與預設參數相同，例如確認比對參數CP1的數值或波型是否與預設參數所設置的數值或波型相同，進而產生對應的解鎖控制信號UCS。

在另一實施例中，上述比對參數CP1可以依據解鎖資料信號DATA與解鎖時脈信號CLK的負緣對應而產生，如第3圖所示。也就是說，比對單元130例如可設置有多個移位暫存器，且這些移位暫存器依序串聯連接，可以依據解鎖時脈信號CLK的負緣進行觸發，以對移位暫存器所接收之解鎖資料信號DATA進行截取操作。

當解鎖時脈信號CLK由高邏輯準位轉換至低邏輯準位(即解鎖時脈信號CLK的負緣)時，比對單元130可以透過上述多個移位暫存器依據解鎖時脈信號CLK的負緣進行觸發，對解鎖資料信號DATA的當前邏輯準位進行截取，以產生對應的輸出信號。

舉例來說，當解鎖時脈信號CLK由高邏輯準位轉換至低邏輯準位時，解鎖資料信號DATA的當前邏輯準位為高邏輯準位，則移位暫存器所截取之對應的輸出信號為高邏輯準位。當解鎖時脈信號CLK由高邏輯準位轉換至低邏輯準位時，解鎖資料信號DATA的當前邏輯準位為低邏輯準位，則移位暫存器所截取之對應的輸出信號為低邏輯準位。

因此，在第3圖中，移位暫存器將前述對應的輸出訊號依序輸出，且比對單元130將移位暫存器所輸出之輸出信號組合後，即為比對參數CP1，例如“101101001...”。接著， 比對單元130將此比對參數CP1“101101001...”與預設參數進行比對，以確認比對參數CP1是否與預設參數相同，例如確認比對參數CP1的數值或波型是否與預設參數所設置的數值或波型相同，進而產生對應的解鎖控制信號UCS。

另外，在其他實施例中，前述比對參數CP1的結構可以包括標頭(Header)(或開始位元(start bit))、密碼及結尾驗證碼(Checksum)。也就是說，當比對單元130取得如第2圖或第3圖之比對參數CP1“101101001...”時，比對單元130會對比對參數CP1進行分析，以區分出比對參數CP1中的標頭(或開始位元)、密碼及結尾驗證碼。

假設比對參數CP1為16位元(bit)，標頭(或開始位元)佔用比對參數CP1的前4位元，且標頭(或開始位元)例如是“1011”，結尾驗證碼例如佔用比對參數CP1的最後4位元，則密碼佔用比對參數CP1的剩餘8位元。

接著，比對單元130會將包括標頭(或開始位元)、密碼及結尾驗證碼之比對參數CP1與預設參數所設置之標頭(或開始位元)、密碼及結尾驗證碼進行比對，以確認比對參數CP1的結構是否與預設參數的結構相同，進而產生對應的解鎖控制信號UCS。

在上述實施例中，比對參數CPI的位元數以16位元為例、標頭(或開始位元)的位元數以4位元為例、結尾驗證碼的位元數以4位元、密碼的位元數以8位元為例，此僅為本發明之實施例的一種實施範例。然而，本發明之實施例不限於此，使用者可視其需求調整比對參數CP1的位元數、標頭(或開始位元) 的位元數、結尾驗證碼的位元數，密碼的位元數，且調整後之位元數的實施方式仍屬於本發明的保護範圍。

第4圖為依據本發明之一實施例之解鎖信號以封包形式產生的示意圖。在本發明之實施例中，當除錯模組110之解鎖信號US以封包形式產生(例如JTAG或SWD)時，除錯模組110之解鎖信號US可以具有比對參數CP2，其中比對參數CP2設置於封包400的區段410中，如第4圖所示。其中，封包400的封包格式例如為JTAG或SWD所規範的。

進一步來說，上述區段410為封包400中未使用的區段。舉例來說，假設封包400例如包括區段402、404、406、410。其中，上述區段402、404、406、410分別佔用封包400的位元數可相同或不同。並且，區段402、404、406、410所佔用的位元數可由使用者視其需求調整或由通訊介面的傳輸協定所定義。

另外，區段402用於設置封包400的標頭，區段404用於設置封包400中欲傳送的資料訊息，區段406用於設置封包400的結尾驗證碼，區段410為未使用的區段，例如為封包400之資料格式中的保留(Reserved)區段。在本發明之實施例中，區段410所示之位置僅為本發明的一種實施範例，不用於限制本發明之實施例。區段410也可以位於區段402中，即標頭中的保留區段，或是區段410也可以位於區段404中，即資料區段中的保留區段。因此，在本發明之實施例中，在解鎖信號US輸出前，除錯模組110會將比對參數CP2設置於封包400的區段410中，再將解鎖信號US以封包形式產生並輸出。

接著，當比對單元130接收解鎖信號US時，比對單元130會對解鎖信號US進行分析，以於封包400的區段410中取得比對參數CP2。接著，比對單元130將比對參數CP2與預設參數進行比對，以確認比對參數CP2是否與預設參數相同，進而產生對應的解鎖控制信號UCS。

在一實施例中，比對參數CP2例如為明文。也就是說，使用者透過使用者介面將比對參數CP2輸入至除錯模組110，除錯模組110不會對比對參數CP2進行加密，並將未經加密之比對參數CP2直接設置於封包400的區段410中，再將封包400作為解鎖信號US輸出。

在另一實施例中，比對參數CP2例如為密文。也就是說，使用者透過使用者介面將比對參數CP2輸入至除錯模組110，除錯模組110會先將比對參數CP2進行加密，再將經加密後之比對參數CP2設置於封包400的區段410中，再將封包400作為解鎖信號US輸出。如此一來，本實施例可以增加解鎖上的安全性。

綜上所述，本發明所揭露之具有解鎖除錯功能的電子裝置，透過除錯模組以波型形式或封包形式產生解鎖信號，且比對單元將解鎖信號與預設參數進行比對，以產生對應的解鎖控制信號給除錯單元，使得除錯單元據以進行解鎖。接著，在除錯單元處於解鎖狀態的情況下，除錯單元可以與除錯模組進行通訊，以便除錯模組可以透過儲存單元對控制模組進行除錯操作。如此一來，可有效地解鎖具有解鎖除錯功能的電子裝置的除錯功能，並增加解鎖上的安全性及使用上的便利 性。

本發明雖以實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧具有解鎖除錯功能的電子裝置

110‧‧‧除錯模組

120‧‧‧控制模組

130‧‧‧比對單元

140‧‧‧除錯單元

150‧‧‧儲存單元

US‧‧‧解鎖信號

UCS‧‧‧解鎖控制信號

Claims (10)

1. 一種具有解鎖除錯功能的電子裝置，包括：一除錯模組，產生一解鎖信號，該解鎖信號以一波型形式或一封包形式產生；以及一控制模組，包括：一比對單元，耦接該除錯模組，接收該解鎖信號，並將該解鎖信號與一預設參數進行比對，產生一解鎖控制信號；以及一除錯單元，耦接該比對單元與該除錯模組，其中該除錯單元包括被鎖定之一保護部分，該保護部分燒錄有一除錯程式，該除錯單元接收該解鎖控制信號，以對該除錯單元之該保護部分解鎖，使該除錯單元與該除錯模組通訊，以便透過該保護部分的該除錯程式對該控制模組進行除錯操作。
2. 如申請專利範圍第1項所述之具有解鎖除錯功能的電子裝置，其中當該解鎖信號以該波型形式產生時，該解鎖信號包括一解鎖資料信號與一解鎖時脈信號。
3. 如申請專利範圍第2項所述之具有解鎖除錯功能的電子裝置，其中當該比對單元接收該解鎖資料信號與該解鎖時脈信號時，依據該解鎖資料信號與該解鎖時脈信號的對應關係，產生一比對參數，並將該比對參數與該預設參數進行比對，以產生該解鎖控制信號。
4. 如申請專利範圍第3項所述之具有解鎖除錯功能的電子裝置，其中該比對參數依據該解鎖資料信號與該解鎖時脈信號的正緣對應而產生。
5. 如申請專利範圍第3項所述之具有解鎖除錯功能的電子裝 置，其中該比對參數依據該解鎖資料信號與該解鎖時脈信號的負緣對應而產生。
6. 如申請專利範圍第3項所述之具有解鎖除錯功能的電子裝置，其中該比對參數包括一標頭、一密碼及一結尾驗證碼。
7. 如申請專利範圍第1項所述之具有解鎖除錯功能的電子裝置，其中當該解鎖信號以該封包形式產生時，該解鎖信號具有一比對參數，其中該比對參數設置於一封包的一區段中。
8. 如申請專利範圍第7項所述之具有解鎖除錯功能的電子裝置，其中該區段為該封包中未使用的區段。
9. 如申請專利範圍第1項所述之具有解鎖除錯功能的電子裝置，其中該控制模組更包括：一儲存單元，耦接該比對單元，儲存該預設參數。
10. 如申請專利範圍第1項所述之具有解鎖除錯功能的電子裝置，其中該除錯模組透過一第一通訊介面與該比對單元耦接及透過一第二通訊介面與該除錯單元耦接，其中該第一通訊介面與該第二通訊介面為相同或不同。

Images