TWI713808B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI713808B
TWI713808B TW106143137A TW106143137A TWI713808B TW I713808 B TWI713808 B TW I713808B TW 106143137 A TW106143137 A TW 106143137A TW 106143137 A TW106143137 A TW 106143137A TW I713808 B TWI713808 B TW I713808B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
conductive layer
bonding metal
substrate
Prior art date
Application number
TW106143137A
Other languages
English (en)
Other versions
TW201843846A (zh
Inventor
張麗暘
Original Assignee
中國商蘇州晶湛半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國商蘇州晶湛半導體有限公司 filed Critical 中國商蘇州晶湛半導體有限公司
Publication of TW201843846A publication Critical patent/TW201843846A/zh
Application granted granted Critical
Publication of TWI713808B publication Critical patent/TWI713808B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本發明提供了一種半導體裝置及其製造方法，上述半導體裝置包括：基底、鍵合金屬層、反射層、第一導電層、活性層、第二導電層、第一電極、第二電極。上述第一電極從上述鍵合金屬層之遠離上述基底的一側延伸至上述第一導電層，與上述鍵合金屬層及第一導電層連接。上述第二電極貫穿上述基底、鍵合金屬層與上述反射層接觸。上述半導體裝置形成共用第一導電層的結構，出光更均勻，光提取率更高，消除了畫素單元間的干擾，發光波長的均勻性更好，流過不同畫素單元的電流更加均勻。

Description

半導體裝置及其製造方法
本發明關於半導體裝置領域，具體而言，關於半導體裝置及其製造方法。
LED微顯示技術是在晶片上集成高密度二維發光二極體陣列的全固體發光裝置。相比其他微顯示技術，LED微顯示系統設計簡單、可以減少整體系統體積、重量，製造成本低，同時兼顧低功耗、光能利用率高、回應速度快及工作溫度範圍寬、抗干擾能力強等優點。但本發明人發現，現有技術中，LED微顯示晶片的發光波長一致性較差，光提取率較低。
有鑑於此，本發明的目的在於提供一種半導體裝置及其製造方法，其出光更均勻，光提取率更高，消除了畫素單元間的干擾，發光波長的均勻性更好，流過不同畫素單元的電流更加均勻。
為了實現上述目的，本發明一方面提供了一種半導體裝置，其包括：基底、鍵合金屬層、反射層、第一導電層、活性層、第二導電層、至少一個第一電極以及至少一個第二電極；其中：上述鍵合金屬層設置在上述基底的一側；上述反射層設置在上述鍵合金屬層之遠離上述基底的一側，上述鍵合金屬層和上述反射層之間絕緣阻斷；上述第二導電層設置在上述反射層之遠離上述鍵合金屬層的一側；上述活性層設置在上述第二導電層之遠離上述反射層的一側；上述第一導電層設置在上述活性層之遠離上述第二導電層的一側；上述第一電極從上述鍵合金屬層之遠離上述基底的一側依次貫穿上述反射層、上述第二導電層以及活性層並延伸至上述第一導電層，與上述鍵合金屬層以及第一導電層連接，上述第一電極與上述反射層、第二導電層以及活性層絕緣阻斷；以及上述第二電極貫穿上述基底以及鍵合金屬層與上述反射層接觸，上述第二電極與上述鍵合金屬層及基底絕緣阻斷。
進一步，上述半導體裝置還包括：至少一個從上述鍵合金屬層貫通至上述第一導電層的第一填充槽，上述第一填充槽部分貫穿上述第一導電層，上述第一電極位於上述填充槽的內部並連接上述第一導電層及上述鍵合金屬層；至少一個從上述基底之遠離鍵合金屬層的一側貫通至上述反射層的第二填充槽，上述第二電極位於上述第二填充槽並與上述反射層連接；以及上述第一填充槽的側壁和第一電極之間具有絕緣材料以實現上述第一電極與上述反射層、第二導電層以及活性層之間的絕緣阻斷；上述第二填充槽的側壁與上述第二電極之間具有絕緣材料，以實現上述第二電極與上述鍵合金屬層以及基底之間的絕緣阻斷；上述鍵合金屬層與上述反射層之間具有絕緣材料，以實現上述鍵合金屬層與上述反射層之間的絕緣阻斷。
進一步，上述第一導電層之遠離上述活性層的一側設置有至少貫通上述第一導電層、活性層、第二導電層、以及反射層的至少一個溝槽，上述溝槽將上述半導體裝置分隔成不同的畫素單元。
優選地，上述溝槽的底部和側壁上設置有絕緣層。
進一步，上述半導體裝置還包括設置在上述第一導電層上的螢光粉層，上述螢光粉層採用量子點螢光粉製成。
進一步，上述半導體裝置還包括從上述第一導電層之遠離上述活性層的一側至少貫通第一導電層、活性層、第二導電層以及反射層的溝槽，上述溝槽將上述半導體裝置分隔成不同的畫素單元。
進一步，上述半導體裝置還包括位於上述基底之遠離上述鍵合金屬層的一側的至少一個連接墊，每個連接墊與一個上述第一電極連接。
本發明另一方面提供了一種半導體裝置的製造方法，上述方法包括：在一基板上依次生長第一導電層、活性層、第二導電層和 反射層；在上述反射層之遠離第二導電層的一側形成至少一個第一填充槽，上述第一填充槽完全貫穿第二導電層、活性層並部分貫穿第一導電層；在上述反射層之遠離第二導電層的一側生長一層絕緣材料；在上述第一填充槽中製作第一電極，上述第一電極與上述反射層、第二導電層以及活性層絕緣阻斷，並使上述第一電極與上述第一導電層連接；在上述反射層之遠離第二導電層的一側形成鍵合金屬層和基底，其中上述第一電極從上述鍵合金屬層之遠離上述基底的一側依次貫穿上述反射層、第二導電層以及活性層並延伸至上述第一導電層，從而與上述鍵合金屬層以及第一導電層連接；從上述基底之遠離上述反射層的一側形成依次貫通基底以及鍵合金屬層的至少一個第二填充槽；在上述第二填充槽中製作第二電極，使第二電極與上述反射層接觸並與上述鍵合金屬層以及基底絕緣阻斷。
進一步，在上述第一填充槽中製作第一電極的步驟包括：在上述第一填充槽中填充絕緣材料；蝕刻上述第一填充槽中的絕緣材料而形成用於容納電極材料的容納空間；在上述容納空間中填充電極材料而形成上述第一電極，上 述第一電極通過上述第一填充槽中剩餘的絕緣材料而與上述反射層、第二導電層以及活性層絕緣阻斷。
進一步，在上述第二填充槽中填充電極材料而形成上述第二電極的步驟包括：在上述第二填充槽中填充絕緣材料；蝕刻上述第二填充槽中的絕緣材料而形成用於容納上述電極材料的容納空間；在上述容納空間中填充上述電極材料而形成上述第二電極，上述第二電極通過第二填充槽中剩餘的絕緣材料而與上述鍵合金屬層以及基底絕緣阻斷。
進一步，上述方法還包括：去除上述基板，從上述第一導電層之遠離上述活性層的一側形成至少貫通第一導電層、活性層、第二導電層、以及反射層的至少一個溝槽，上述溝槽將上述半導體裝置分隔成不同的畫素單元。
進一步，上述方法還包括：從上述第一導電層之遠離上述活性層的一側生長絕緣材料，形成生長於第一導電層及上述溝槽的底部和側壁的絕緣層；以及蝕刻生長於上述第一導電層上的絕緣材料，並在上述第一導電層上形成螢光粉層。
本申請提供的半導體裝置採用薄膜倒裝製程製作，基底容易剝離，上述半導體裝置具有出光均勻，光提取率更高的特點，每個畫素單元中設置單獨的第一電極和第二電 極，且第一電極和第二電極的端面位於裝置的同一側，更方便後續對半導體裝置的使用。每個畫素單元中設置單獨的第一電極和第二電極，使畫素單元之間等效電阻的差異減小，消除了畫素單元間的干擾，發光波長的均勻性更好，並且流過不同畫素單元的電流分佈更加均勻。
100‧‧‧基板
101‧‧‧第一導電層
102‧‧‧活性層
103‧‧‧第二導電層
104‧‧‧反射層
105‧‧‧鍵合金屬層
106‧‧‧基底
107‧‧‧第一電極
108‧‧‧第二電極
109‧‧‧溝槽
110‧‧‧絕緣材料
111‧‧‧連接墊
112‧‧‧絕緣層
113‧‧‧螢光粉層
114‧‧‧陰極
115‧‧‧陽極
1071‧‧‧第一填充槽
1081‧‧‧第二填充槽
1131‧‧‧遮罩版
1132‧‧‧量子點螢光粉
為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例中所需要使用的圖式作簡單地介紹，顯而易見地，下面描述中的圖式僅僅是本發明的一些實施例，對於本發明所屬技術領域中具有通常知識者來講，在不付出創意活動的前提下，還可以根據這些圖式獲得其他的圖式。通過圖式所示，本發明的上述及其它目的、特徵和優勢將更加清晰。在全部圖式中相同的圖式標記指示相同的部分。並未刻意按實際尺寸等比例縮放繪製圖式，重點在於示出本發明的主旨。
第1圖是本發明實施例提供的半導體裝置的一種製造方法的流程示意圖。
第2圖至第18為圖實施例提供的半導體裝置的製造方法中各流程製程步驟對應的半導體裝置的結構示意圖。
第19圖為本發明實施例提供的半導體裝置中塗布量子點螢光粉的示意圖。
第20圖為本發明實施例提供的半導體裝置的一種剖面示意圖。
第21圖為本發明實施例提供的另一種半導體裝置的剖面 示意圖。
第22圖為是本發明實施例提供的半導體裝置採用主動驅動方式的示意圖。
第23圖為是本發明實施例提供的半導體裝置採用被動驅動方式的示意圖。
下面將結合本發明實施例中的圖式，對本發明實施例中的技術方案進行清楚、完整的描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本發明所屬技術中具有通常知識者在沒有做出創意活動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
應注意到：相似的標號和字母在下面的圖式中表示類似項，因此，一旦某一項在一個圖式中被定義，則在隨後的圖式中不需要對其進行進一步定義和解釋。同時，在本發明的描述中，術語“第一”、“第二”等僅用於區分描述，而不能理解為指示或暗示相對重要性。在本發明實施例的描述中，將理解的是：當層(或膜)、區域、圖案或結構被稱作在另一基底、另一層(或膜)、另一區域、另一墊或另一圖案“上”或“下”時，其可以“直接地”或“間接地”在另一基底、層(或膜)、區域、墊或圖案上，或者還可以存在一個或更多個中間層。已經參照圖式描述了層的這種位置。出於方便或清楚的目的，圖式中所示出的每個層的厚度和尺寸可能被放大、省略或示意性地繪製。此外，元件的尺寸不完全反映實際尺寸。
第1圖至第18圖示出了本發明較佳實施例中上述半導體裝置的製造方法的製程流程。下面結合圖式對上述流程進行詳細的說明。所應說明的是，本發明上述的方法並不以第1圖以及以下上述的具體順序為限制。應當理解，在其它實施例中，本發明上述的方法其中部分步驟的順序可以根據實際需要相互交換，或者其中的部分步驟也可以省略或刪除。如第1圖所示，上述製造方法包括以下上述的步驟。
步驟S101，如第2圖所示，在一基板100上依次生長第一導電層101、活性層102、第二導電層103和反射層104。
步驟S102，如第3圖所示，在上述反射層104之遠離第二導電層103的一側形成至少一第一填充槽1071，上述第一填充槽1071完全貫穿第二導電層103、活性層102並部分貫穿第一導電層101。
本實施例中，可採用蝕刻的方法形成上述第一填充槽1071，上述第一填充槽1071依次貫通上述反射層104、第二導電層103、活性層102並延伸至第一導電層101，但不貫通第一導電層101。詳細地，如第4圖所示，第4圖示出了形成第一填充槽1071後從反射層104一側觀看的俯視圖。上述第一填充槽1071在平面上可以延伸一定距離。
步驟S103，在上述第一填充槽1071中製作第一電極107，使上述第一電極107與上述反射層104、第二導電層103、以及活性層102絕緣阻斷，並使上述第一電極107與上述第一導電層101連接。
本實施例中，在形成上述第一電極107的步驟S103中，具體可以包括以下子步驟：子步驟a，如第5圖所示，從上述反射層104之遠離第二導電層103的一側生長一層絕緣材料110，並在第一填充槽1071中填充上述絕緣材料110；子步驟b，如第6圖所示，蝕刻上述第一填充槽1071中的絕緣材料110而形成用於容納電極材料的容納空間，然後在上述容納空間中填充上述電極材料而形成上述第一電極107。
本實施例中，上述第一電極107與上述第一填充槽1071的側壁之間剩餘部分上述絕緣材料110，從而實現第一電極107與上述反射層104、第二導電層103以及活性層102之間的絕緣阻斷，並使第一電極107與第一導電層101連接。
步驟S104，如第7圖所示，從上述反射層104之遠離第二導電層103的一側依次形成鍵合金屬層105和基底106。上述鍵合金屬層105與上述第一電極107連接。
步驟S105，如第8圖所示，從上述基底106之遠離絕緣材料110的一側形成依次貫通基底106、鍵合金屬層105的第二填充槽1081。
本實施例中，可採用蝕刻的方法形成上述第二填充槽1081，上述第二填充槽1081依次貫通上述基底106以及鍵合金屬層105，上述第二填充槽1081還貫通上述鍵合金屬層105與反射層104之間的絕緣材料110並延伸至反射層104的表面。詳細地，如第9圖所示，第9圖示出了形成第二填充槽1081後從基底106一側觀看的俯視圖。與上述第一填充槽1071 相似，上述第二填充槽1081在平面上可以延伸一定距離。
步驟S106，在上述第二填充槽1081中製作第二電極108，使第二電極108與上述反射層104連接。
本實施例中，形成上述第二電極108的步驟具體可以包括如下子步驟：子步驟c，如第10圖所示，在上述第二填充槽1081中填充絕緣材料110；子步驟d，如第11圖所示，蝕刻上述第二填充槽1081中的絕緣材料110而形成用於容納電極材料的容納空間，並在上述容納空間中填充電極材料而形成上述第二電極108。
本實施例中，上述第二電極108與上述第二填充槽1081的側壁之間具有蝕刻剩餘的絕緣材料110，從而實現第二電極108與上述鍵合金屬層105之間絕緣阻斷的效果，且實現第二電極108與反射層104連接的效果。
本實施例中，上述絕緣材料110可以是二氧化矽或者氮化矽等，但並不以此作為限制，也可以是其他任何適用的絕緣材料110。具體上，可以通過化學氣相沉積法等方式直接在第一填充槽1071和第二填充槽1081中分別形成可以起到電阻斷作用的絕緣材料110，而無需通過填充、蝕刻等過程來實現必要的電阻斷。
步驟S107，如第12至14圖所示，去除上述基板100，從上述第一導電層101之遠離活性層102的一側形成依次貫通第一導電層101、活性層102、第二導電層103、以及反射層104的至少一溝槽109。優選地，上述溝槽109的數量為 多個。
此外，上述方法在剝離上述基板100之前，還可以先在上述基底106之遠離鍵合金屬層105的一側製作分別與上述第一電極107相連的連接墊111(第13圖所示)的步驟。製作上述連接墊111的方法可以採用現有的任意可行製程實現，此處不再贅述。
上述連接墊111用於與外部驅動電路連接，製作第一電極107和連接墊111的電極材料可以從以下材料中選擇一種或多種組成，例如：石墨、銅、銀、鋅、鉑、氮化鉭、氮化鈦、鉭、鎢基金屬、鎳基金屬等具有良導電性的材料，本發明實施例並不對此作出限制。
上述溝槽109用於將第一導電層101、活性層102、第二導電層103、以及反射層104分割為多個不同的部分，形成多個畫素單元，相鄰畫素單元之間通過一個溝槽109間隔開，每個畫素都包含一第一電極107、一第二電極108及一連接墊111。一較佳實施例中，上述第一導電層101可以具有N型導電性，第二導電層103可以具有P型導電性。在本申請的其它實施例中，可以使溝槽109將絕緣材料110穿透，而不穿透鍵合金屬層105。
如第13圖所示，為去除基板100後，將整體結構翻轉後的示意圖。在此基礎上進行溝槽109的製作。此外，上述方法也可以在上述基板100剝離之後再在上述基底106之遠離鍵合金屬層105的一側製作分別與上述第一電極107相連的連接墊111的步驟。製作上述連接墊111的方法可以採用現有 的任意可行製程實現，此處不再贅述。
可以理解的是，如第14圖所示，在本實施例提供的半導體裝置的具體結構中，上述溝槽109是以貫通上述反射層104為佳，其可以貫通鍵合金屬層105的一部分但不貫通整個鍵合金屬層105。本實施例中，可以採用蝕刻的方法形成上述溝槽109。
可以理解的是，剝離基板100的步驟還可以在形成溝槽109的步驟之後進行。或者，在形成第一電極107和第二電極108後，即可去除基板100，將整體結構翻轉，並根據畫素單元的不同結構蝕刻不同深度的溝槽109。
可以理解的是，如第14圖所示，在本實施例中，上述溝槽109的深度等於上述第一導電層101、活性層102、第二導電層103、及反射層104的厚度之和，但本發明不以此為限，上述溝槽109還可以更深地以至蝕刻到鍵合金屬層105中，但不至於將鍵合金屬層105蝕刻穿。上述第一電極107的一端與上述第一導電層101連接，另一端與上述鍵合金屬層105連接，使得上述鍵合金屬層105通過上述第一電極107與每個畫素單元的第一導電層101連通，形成共用第一導電層101的結構。上述第二電極108的一端與上述反射層104相連接，另一端位於上述基底106之遠離上述鍵合金屬層105的一側。
詳細地，如第15圖所示，第15圖示出了形成上述溝槽109後從第一導電層101一側觀看的俯視圖。上述溝槽109在平面上可以從第一導電層101的一端延伸至另一端。
綜上所述，上述第一電極107和第二電極108的端面位於基底106的同一側，可方便後續對半導體裝置的使用。
進一步，上述製造方法還可以包括以下步驟。
如第16圖所示，從上述第一導電層101之遠離上述活性層102的一側生長絕緣材料110，形成生長於第一導電層101及上述溝槽109的底部和側壁的絕緣層112。
如第17圖和第18圖所示，蝕刻生長於上述第一導電層101上的絕緣層112，並在上述第一導電層101上形成螢光粉層113。
可以理解的是，在本申請的其它實施例中，可以不形成上述絕緣層112，可以在形成溝槽109後，直接在第一導電層101上形成螢光粉層113。
上述螢光粉層113可以採用量子點形式的螢光粉。如第19圖所示，可通過利用遮罩版1131和含有量子點螢光粉1132的溶液通過噴霧沉積的方式，在特定區域沉積螢光粉，形成上述螢光粉層113，從而實現半導體裝置的彩色化顯示。
通過本發明實施例的方法製造而成的半導體裝置出光均勻，光提取率更高，並且通過為每一個畫素單元設置獨立的兩個電極，使畫素單元之間的等效電阻減小，消除了畫素單元間的干擾，發光波長的均勻性更好，可使得流過不同畫素單元的電流分佈更加均勻。
如第20圖所示，本申請實施例提供了一種半導體裝置的結構示意圖。上述半導體裝置包括：第一導電層101、 活性層102、第二導電層103、反射層104、鍵合金屬層105和基底106。上述鍵合金屬層105設置在上述基底106一側。上述反射層104設置在上述鍵合金屬層105之遠離上述基底106的一側。上述第二導電層103設置在上述反射層104之遠離上述鍵合金屬層105的一側。上述活性層102設置在上述第二導電層103之遠離上述反射層104的一側。上述第一導電層101設置在上述活性層102之遠離上述第二導電層103的一側。
上述半導體裝置還包括至少一第一電極107、至少一第二電極108以及位於上述鍵合金屬層105與反射層104之間的絕緣材料110。
上述第一電極107從上述鍵合金屬層105之遠離上述基底106的一側依次貫穿上述反射層104、第二導電層103以及活性層102並延伸至上述第一導電層101，與上述鍵合金屬層105以及第一導電層101連接，上述第一電極107與上述反射層104、第二導電層103以及活性層102絕緣阻斷。本實施例中，上述半導體裝置開設有至少從上述反射層104貫通至上述第一導電層101的一第一填充槽1071，上述第一電極107通過填充於上述第一填充槽1071的電極材料製作而形成。上述第一填充槽1071的側壁與第一電極107之間具有絕緣材料110以實現第一電極107與上述反射層104、第二導電層103以及活性層102之間必要的絕緣阻斷。
上述第二電極108貫穿上述基底106、鍵合金屬層105與上述反射層104接觸，上述第二電極108與上述鍵合金屬層105絕緣阻斷。本實施例中，上述半導體裝置開設有至少 從上述基底106之遠離鍵合金屬層105的一側貫通至上述反射層104的一第二填充槽1081，上述第二電極108通過填充於上述第二填充槽1081的電極材料製作而形成。上述第二填充槽1081的側壁與第二電極108之間具有絕緣材料110以實現上述第二電極108與上述鍵合金屬層105之間必要的絕緣阻斷。
本實施例中，第一導電層101可以是具有P型導電性，第二導電層103可以是具有N型導電性。可選地，第二導電層103也可以是具有P型導電性，而第一導電層101具有N型導電性。
具體上，再參閱第20圖所示，本實施例提供的半導體裝置還包括從上述第一導電層101之遠離上述活性層102的一側貫通至上述反射層104的多個溝槽109。上述溝槽109將上述半導體裝置分隔成多個畫素單元。上述溝槽109依次穿透上述第一導電層101、活性層102、第二導電層103和反射層104且未穿透上述絕緣材料110。上述溝槽109的深度等於上述第一導電層101、活性層102、第二導電層103、反射層104的厚度之和。
在本申請實施例中，每個上述畫素單元包括一個第一電極107和一個第二電極108。每個畫素單元內的第一電極107都與鍵合金屬層105連接，使上述畫素單元形成共用第一導電層101的結構。優選地，可將第二導電層103設置為具有P型導電性而第一導電層101具有N型導電性，從而形成共用N極的半導體裝置結構。需要說明的是，為描述方便，在圖中僅示出了三個畫素單元，本申請實施例對畫素單元的具體個 數並不做出限制。
具體上，基底106較佳為矽基底，當然也可以使用其他材料，本申請實施例並不對基底106的材料做出限制。當基底106採用矽時，基於矽晶圓製作的畫素單元可以獲得均勻性更好的光線。並且，矽晶圓基底相較藍寶石基底更易剝離。
上述反射層104可以使活性層102發出的部分光經反射後從第一導電層101的方向射出。反射層104的材料可以是銀、鋁、鎳或其他對光有反射作用的金屬中的一種，或多種金屬組成的金屬合金或者金屬組合層，也可以是合金超晶格結構。
上述活性層102位於第一導電層101和第二導電層103之間，活性層102可以具有量子阱結構。量子阱結構可以包括多個量子阱層和形成在量子阱層之間的多個量子壘層。量子阱層和量子壘層較佳的可由AlxInyGa1-x-yN(0<x<1，0<y<1，0<x+y<1)組成，但需滿足量子壘層的能帶比量子阱層寬。舉例來說，如果為氮化鎵基發光二極體，則第一導電層101可以由摻雜有n型雜質的GaN形成，而第二導電層103則可以由摻雜有P型雜質的GaN形成，並且活性層102可以通過交替地堆疊由AlxInyGa1-x-yN(0<x<1，0<y<1，0<x+y<1)形成的量子阱層和由具有更寬能帶的AlInGaN形成的量子壘層來形成。
通過第一導電層101和第二導電層103注入的電子和電洞在活性層102中彼此結合而發射光，發射的光穿過第一導電層101出射。
可以理解的是，鍵合金屬層105的材料可以為鈦、金、鎳、錫、鉑等金屬中的一種金屬，又或是多種金屬組合而成的合金或多金屬層。
上述第一導電層101之遠離上述活性層102的一側設置的多個溝槽109，將上述半導體裝置分隔成多個畫素單元，通過將溝槽109的深度進行不同的設置，可以與第一電極107和第二電極108配合形成不同的畫素單元結構。
通過上述的裝置結構，畫素單元之間形成共用第一導電層101的結構，並且第二導電層103可以具有P型導電性，第一導電層101可以具有N型導電性。每個畫素單元中設置第一電極107和第二電極108，使得畫素單元之間的等效電阻的差異減小，解決了由於畫素距離陽極115接觸電極長度增加，導電通路的等效電阻增大而帶來的流向不同畫素單元的電流分佈不均的問題。
可以理解的是，如第21圖所示，在上述溝槽109的底部和側壁上還可以設置有絕緣層112。
進一步，為了實現半導體裝置的彩色顯示，本申請實施例中，上述半導體裝置還可以包括設置在上述第一導電層101上的螢光粉層113，上述螢光粉層113可以採用量子點形式的螢光粉。
本申請實施例中的半導體裝置需要外部驅動電路的驅動才可以發出光線。如第22圖和第23圖所示，具體上，可以製成主動驅動或被動驅動的驅動形式。
可以理解的是，如第22圖所示，在共用第一導電 層101的結構中，在使用主動驅動方式時，每一行上述畫素單元中的上述第一電極107連接到外部驅動電路，各第一電極107相互之間電導通。由於第一電極107與第一導電層101連接，第一導電層101可以是具有N型導電性，從而形成用於與外部驅動電路的負極連接的陰極114。每個畫素單元的第二電極108作為陽極115，相互之間是各自獨立的部分，分別與驅動電路直接進行鍵合。
在使用被動驅動方式中，如第23圖所示，每一列上述畫素單元中的各個獨立的第二電極108相互之間電連接之後再與外部驅動電路相連，形成用於與外部驅動電路的正極連接的陽極115。每一行上述畫素單元的第一電極107通過上述鍵合金屬層105電導通之後與上述外部驅動電路相連。
主動驅動方式的反應速度較快，不受掃描電極數量的限制，每個畫素單元可以單獨實現定址，獨立控制，適合多數應用場合。而被動驅動方式，採用逐行掃描的方式顯示，製作成本和技術門檻較低，但不能很好地實現高解析度顯示。
綜上所述，本發明實施例中的半導體裝置出光均勻，光提取率更高，並且通過為每一個畫素單元設置獨立的兩個電極，使畫素單元之間的等效電阻減小，消除了畫素單元間的干擾，發光波長的均勻性更好，並且流過不同畫素單元的電流分佈更加均勻。
還需要說明的是，在本發明的描述中，除非另有明確的規定和限定，術語“設置”、“安裝”、“相連”、“連接”應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接， 或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內部的連通。對於本發明所屬技術中具有通常知識者而言，可以具體情況理解上述術語在本發明中的具體含義。
應注意到：相似的標號和字母在下面的圖式中表示類似項，因此，一旦某一項在一個圖式中被定義，則在隨後的圖式中不需要對其進行進一步定義和解釋。
在本發明的描述中，需要說明的是，術語“中心”、“上”、“下”、“左”、“右”、“豎直”、“水準”、“內”、“外”等指示的方位或位置關係為基於圖式所示的方位或位置關係，或者是上述發明產品使用時慣常擺放的方位或位置關係，僅是為了便於描述本發明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本發明的限制。此外，術語“第一”、“第二”、“第三”等僅用於區分描述，而不能理解為指示或暗示相對重要性。
以上所述僅為本發明的較佳實施例而已，並不用於限制本發明，對於本發明所屬技術中具有通常知識者來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
101‧‧‧第一導電層
102‧‧‧活性層
103‧‧‧第二導電層
104‧‧‧反射層
105‧‧‧鍵合金屬層
106‧‧‧基底
107‧‧‧第一電極
108‧‧‧第二電極
109‧‧‧溝槽
110‧‧‧絕緣材料
111‧‧‧連接墊
113‧‧‧螢光粉層
1071‧‧‧第一填充槽
1081‧‧‧第二填充槽

Claims (11)

  1. 一種半導體裝置，其特徵在於，包括：基底、鍵合金屬層、反射層、第一導電層、活性層、第二導電層、至少一個第一電極以及至少一個第二電極；其中：該鍵合金屬層設置在該基底的一側；該反射層設置在該鍵合金屬層之遠離該基底的一側，該鍵合金屬層和反射層之間絕緣阻斷；該第二導電層設置在該反射層之遠離該鍵合金屬層的一側；該活性層設置在該第二導電層之遠離該反射層的一側；該第一導電層設置在該活性層之遠離該第二導電層的一側；該第一電極從該鍵合金屬層之遠離該基底的一側依次貫穿該反射層、該第二導電層以及該活性層並延伸至該第一導電層，與該鍵合金屬層以及第一導電層連接，該第一電極與該反射層、第二導電層以及活性層絕緣阻斷；以及該第二電極貫穿該基底以及鍵合金屬層與該反射層連接，該第二電極與該鍵合金屬層及基底絕緣阻斷。
  2. 如申請專利範圍第1項所述的半導體裝置，還包括：至少一個從該鍵合金屬層貫通至該第一導電層的第一填充槽，該第一填充槽部分貫穿該第一導電層，該第一電極位於該填充槽的內部並連接該第一導電層及該鍵合金屬層；至少一個從該基底之遠離該鍵合金屬層的一側貫通至該反射層的第二填充槽，該第二電極位於該第二填充槽並與該 反射層連接；以及該第一填充槽的側壁和該第一電極之間具有絕緣材料以實現該第一電極與該反射層、第二導電層以及活性層之間的絕緣阻斷；該第二填充槽的側壁與該第二電極之間具有絕緣材料，以實現該第二電極與該鍵合金屬層以及基底之間的絕緣阻斷；該鍵合金屬層與該反射層之間具有絕緣材料，以實現該鍵合金屬層與該反射層之間的絕緣阻斷。
  3. 如申請專利範圍第1或2項所述的半導體裝置，還包括：該第一導電層之遠離該活性層的一側設置有至少貫通該第一導電層、活性層、第二導電層以及反射層的至少一個溝槽，該溝槽將該半導體裝置分隔成不同的畫素單元。
  4. 如申請專利範圍第3項所述的半導體裝置，其中，該溝槽的底部和側壁上設置有絕緣層。
  5. 如申請專利範圍第1或2項所述的半導體裝置，還包括：設置在該第一導電層上的螢光粉層，該螢光粉層採用量子點螢光粉製成。
  6. 如申請專利範圍第1項所述的半導體裝置，還包括：位於該基底之遠離該鍵合金屬層的一側的至少一個連接墊，每個連接墊與一個該第一電極連接。
  7. 一種半導體裝置的製造方法，其特徵在於，該方法包括：在一基板上依次生長第一導電層、活性層、第二導電層和反射層； 在該反射層之遠離該第二導電層的一側形成至少一個第一填充槽，該第一填充槽完全貫穿該第二導電層、活性層並部分貫穿該第一導電層；在該反射層之遠離第二導電層的一側生長一層絕緣材料；在該第一填充槽中製作第一電極，該第一電極與該反射層、第二導電層以及活性層絕緣阻斷，並使該第一電極與該第一導電層連接；在該反射層之遠離該第二導電層的一側形成鍵合金屬層和基底，其中該第一電極從該鍵合金屬層之遠離該基底的一側依次貫穿該反射層、第二導電層以及活性層並延伸至該第一導電層，從而與該鍵合金屬層以及第一導電層連接；從該基底之遠離該反射層的一側形成依次貫通該基底以及鍵合金屬層的至少一個第二填充槽；在該第二填充槽中製作第二電極，使該第二電極與該反射層接觸並與該鍵合金屬層以及基底絕緣阻斷。
  8. 如申請專利範圍第7項所述的製造方法，其中，在該第一填充槽中製作該第一電極的步驟包括：在該第一填充槽中填充絕緣材料；蝕刻該第一填充槽中的絕緣材料而形成用於容納電極材料的容納空間；在該容納空間中填充該電極材料而形成該第一電極，該第一電極通過該第一填充槽中剩餘的絕緣材料而與該反射層、第二導電層以及活性層絕緣阻斷。
  9. 如申請專利範圍第7項所述的製造方法，其中，在該第二 填充槽中填充電極材料而形成該第二電極的步驟包括：在該第二填充槽中填充絕緣材料；蝕刻該第二填充槽中的絕緣材料而形成用於容納該電極材料的容納空間；在該容納空間中填充該電極材料而形成該第二電極，該第二電極通過該第二填充槽中剩餘的絕緣材料而與該鍵合金屬層以及基底絕緣阻斷。
  10. 如申請專利範圍第7項所述的製造方法，還包括：去除該基板，從該第一導電層之遠離該活性層的一側形成至少貫通該第一導電層、活性層、第二導電層以及反射層的至少一個溝槽，該溝槽將該半導體裝置分隔成不同的畫素單元。
  11. 如申請專利範圍第10項所述的製造方法，還包括：從該第一導電層之遠離該活性層的一側生長絕緣材料，形成生長於該第一導電層及該溝槽的底部和側壁的絕緣層；以及蝕刻生長於該第一導電層上的絕緣材料，並在該第一導電層上形成螢光粉層。
TW106143137A 2017-01-12 2017-12-08 半導體裝置及其製造方法 TWI713808B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
WOPCT/CN2017/070990 2017-01-12
??PCT/CN2017/070990 2017-01-12
PCT/CN2017/070990 WO2018129697A1 (zh) 2017-01-12 2017-01-12 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
TW201843846A TW201843846A (zh) 2018-12-16
TWI713808B true TWI713808B (zh) 2020-12-21

Family

ID=62839179

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143137A TWI713808B (zh) 2017-01-12 2017-12-08 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US10446605B2 (zh)
KR (1) KR102355049B1 (zh)
CN (1) CN111033766B (zh)
TW (1) TWI713808B (zh)
WO (1) WO2018129697A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664363B2 (en) 2018-10-17 2023-05-30 Seoul Viosys Co., Ltd. Light emitting device and method of manufacturing the same
CN110767642B (zh) * 2019-12-25 2020-09-01 佛山市国星半导体技术有限公司 一种阵列集成微型led芯片及其制作方法
US11114587B1 (en) * 2020-02-25 2021-09-07 Odyssey Semiconductor, Inc. Streamlined GaN-based fabrication of light emitting diode structures
CN114171540A (zh) * 2021-12-08 2022-03-11 镭昱光电科技(苏州)有限公司 微显示led芯片结构及其制作方法
CN114512504A (zh) * 2022-01-28 2022-05-17 上海芯元基半导体科技有限公司 防光串扰Micro-LED芯片结构、制备方法以及Micro-LED显示装置
CN114628432B (zh) * 2022-02-28 2023-03-10 诺视科技(苏州)有限公司 一种半导体装置的制作方法及半导体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140014990A1 (en) * 2012-07-12 2014-01-16 Samsung Electronics Co., Ltd. Light-emitting device packages and methods of manufacturing the same
CN103794689A (zh) * 2014-02-25 2014-05-14 深圳市兆明芯科技控股有限公司 覆晶式led芯片的制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI533473B (zh) * 2009-12-16 2016-05-11 晶元光電股份有限公司 發光元件及其製造方法
US8901586B2 (en) * 2010-07-12 2014-12-02 Samsung Electronics Co., Ltd. Light emitting device and method of manufacturing the same
KR101766298B1 (ko) 2011-03-30 2017-08-08 삼성전자 주식회사 발광소자 및 그 제조방법
TW201347141A (zh) 2012-05-04 2013-11-16 Chi Mei Lighting Tech Corp 發光二極體結構及其製造方法
CN103390713B (zh) * 2013-07-19 2016-04-13 深圳大道半导体有限公司 带光反射层的半导体发光器件
JP6499400B2 (ja) * 2014-04-04 2019-04-10 キヤノン株式会社 半導体装置の製造方法
CN108475712B (zh) * 2015-12-01 2021-11-09 夏普株式会社 图像形成元件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140014990A1 (en) * 2012-07-12 2014-01-16 Samsung Electronics Co., Ltd. Light-emitting device packages and methods of manufacturing the same
CN103794689A (zh) * 2014-02-25 2014-05-14 深圳市兆明芯科技控股有限公司 覆晶式led芯片的制作方法

Also Published As

Publication number Publication date
WO2018129697A1 (zh) 2018-07-19
CN111033766A (zh) 2020-04-17
CN111033766B (zh) 2022-07-08
KR102355049B1 (ko) 2022-01-25
TW201843846A (zh) 2018-12-16
US10446605B2 (en) 2019-10-15
US20190051697A1 (en) 2019-02-14
KR20190140435A (ko) 2019-12-19

Similar Documents

Publication Publication Date Title
TWI713808B (zh) 半導體裝置及其製造方法
TWI712164B (zh) 半導體裝置及其製造方法
US11784294B2 (en) Vertical solid-state transducers having backside terminals and associated systems and methods
KR102135352B1 (ko) 표시장치
JP4699287B2 (ja) 白色発光素子およびその製造方法
WO2021017497A1 (zh) 显示面板、显示装置和显示面板的制作方法
US11393951B2 (en) Semiconductor structure and method for manufacturing the same
KR101258583B1 (ko) 나노 로드 발광 소자 및 그 제조 방법
WO2019053923A1 (ja) Ｌｅｄユニット、画像表示素子およびその製造方法
JP2014003283A (ja) 半導体発光装置および光源ユニット
TW201810720A (zh) 半導體發光器件及其製造方法
CN110429098B (zh) 一种显示面板及其制作方法、显示装置
CN102054914B (zh) 发光二极管及其制造方法、发光装置
US20160365482A1 (en) Method for manufacturing high voltage led flip chip
CN101937967B (zh) 发光二极管、发光装置及制造方法
CN112510130A (zh) 一种倒装结构蓝光Mico-LED芯片设计制造方法
CN102054913B (zh) 发光二极管及其制造方法、发光装置
US20230163107A1 (en) Optical projection device having a grid structure
CN215342604U (zh) Led芯片结构及显示模组
CN104241476A (zh) 发光装置及其制造方法
WO2022052560A1 (zh) 微发光二极管芯片及其制备方法、显示面板
US20190273183A1 (en) Display devices, light emitting diode chips and methods for manufacturing the same
TWI528583B (zh) 發光二極體及其製造方法
CN116093233A (zh) 高可靠性薄膜倒装Micro-LED显示芯片及其制备方法
CN116344724A (zh) 一种微型发光元件及其制备方法