TWI713745B - 具有擊穿電流保護的堆疊開關電路設備及運算系統 - Google Patents

具有擊穿電流保護的堆疊開關電路設備及運算系統 Download PDF

Info

Publication number
TWI713745B
TWI713745B TW106116140A TW106116140A TWI713745B TW I713745 B TWI713745 B TW I713745B TW 106116140 A TW106116140 A TW 106116140A TW 106116140 A TW106116140 A TW 106116140A TW I713745 B TWI713745 B TW I713745B
Authority
TW
Taiwan
Prior art keywords
switch
transistor
input
circuit
output terminals
Prior art date
Application number
TW106116140A
Other languages
English (en)
Other versions
TW201817170A (zh
Inventor
馬里安 胡魯布
馬辛 丹尼爾
Original Assignee
美商英特爾智財公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾智財公司 filed Critical 美商英特爾智財公司
Publication of TW201817170A publication Critical patent/TW201817170A/zh
Application granted granted Critical
Publication of TWI713745B publication Critical patent/TWI713745B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
    • H02H11/006—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of too high or too low voltage
    • H02H11/007—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of too high or too low voltage involving automatic switching for adapting the protected apparatus to the supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Transmitters (AREA)

Abstract

本文揭露一種設備。該設備包括堆疊開關電路，其具有保護電路，用以當開關處於關斷狀態以及在該開關的端子的各自電壓改變時防止擊穿電流，使得在改變前該開關的該等端子其中一者具有較高的電壓以及在該改變後該開關的另一端子具有較高的電壓。

Description

具有擊穿電流保護的堆疊開關電路設備及運算系統
發明領域大致有關於半導體技術，且尤有關於具有擊穿電流保護的堆疊開關電路。
電路設計者持續提升其電路的穩健性。在類比或混合信號電路的情況下，常常某一由外部施加的條件可造成電路「故障glitch」。作為回應，負責的電路設計會修改原始電路來直接處理由外部施加的條件以便從電路的操作排除該故障。
501‧‧‧CPU
502‧‧‧系統記憶體
503‧‧‧顯示器
504‧‧‧USB介面
505‧‧‧網路I/O功能
506‧‧‧WiFi介面
507‧‧‧藍牙介面(BT)
508‧‧‧GPS介面
509_1、…509_N‧‧‧感測器
510‧‧‧攝像機
511‧‧‧電池
512‧‧‧電源管理控制單元
513‧‧‧揚聲器及麥克風
514‧‧‧編解碼器
515‧‧‧通用處理核心
516‧‧‧圖形處理單元(GPU)
517‧‧‧記憶體管理功能(MC)
518‧‧‧I/O控制功能
550‧‧‧應用處理器/多核心處理器
本發明的較佳瞭解可由接下來連同以下圖式的詳細說明獲得，其中：圖1a、1b及1c顯示習知技術堆疊開關電路；圖2a、2b及2c顯示圖1a、1b及1c之習知技術堆疊開關電路的問題； 圖3a及3b比較習知技術堆疊開關電路的問題與改良堆疊開關電路的操作；圖4顯示改良堆疊開關電路的實施例；圖5顯示一運算系統。
【發明內容及實施方式】
圖1顯示「堆疊」雙向開關101的基本實施例。如在圖1a所觀察到的，堆疊雙向開關101包括第一電晶體Q1及第二電晶體Q2，其中第一電晶體Q1及第二電晶體Q2二者皆具有比開關整體還低的額定電壓(voltage rating)，且他們聯合的各自額定電壓對應於開關整體的額定電壓。舉例來說，倘若電晶體Q1及Q2二者皆具有+/- 2.5V最大汲極源極額定電壓，則該雙向開關可額定為+/- 5V最大值開關。亦即，|(V_I/O_1)-(V_I/O_2)|
Figure 106116140-A0305-02-0004-1
5V有效地界定該開關的工作範圍。
當該開關為「on」時，施加一低電壓到p型電晶體Q1和Q2二者的閘極。倘若V_I/O_1高於V_I/O_2，則電流從V_I/O_1節點經由串聯電晶體Q1和Q2流到V_I/O_2節點。倘若V_I/O_2高於V_I/O_1，則逆時鐘地，電流從V_I/O_2節點經由串聯電晶體Q2和Q1流到V_I/O_1。此處，V_I/O_1及V_I/O_2二節點皆可耦合到半導體晶片的不同的各自的插腳輸出(pin-out)。在此情況下，V_I/O_1及V_I/O_2電壓皆是晶片外(off-chip)產生且分別由在Q1和Q2電晶體的二相對端的該雙向開關接收的外部電壓，如圖1a所示。
在各種實施例中，如在圖1b及1c所觀察到的，當該開關關斷(「off」)時，特別產生電晶體Q1和Q2的閘極電壓。此處，圖1b顯示開關為「off」時其可受到的可能的外部V_I/O_1和V_I/O_2電壓的簡化的例子。如可在圖1b所觀察到的，在時間T1之前，V_I/O_1大於V_I/O_2，然而，在時間T1之後，V_I/O_1小於V_I/O_2。
圖1c顯示回應於外部電壓V_I/O_1和V_I/O_2的改變，電晶體Q1和Q2的閘極電壓的操控。如可在圖1c所觀察到的，在時間T1之前，V_I/O_1和V_I/O_2的較大者是具有V1電壓位準的V_I/O_1。因此，Q1上的閘極被設為V1而Q2上的閘極被設為V1-VX。換言之，在開關那側接收較大外部電壓之電晶體(Q1)的閘極被設為較大外部電壓(V1)。在開關那側接收較小外部電壓(Q2)之電晶體的閘極被設成較大外部電壓減去一些補償電壓VX(亦即，電晶體Q2的閘極被設為V1-VX)。
相同的方法可在時間T2之後觀察到。在時間T2之後，V_I/O_1和V_I/O_2的較大者是具有V2電壓的V_I/O_2。因此，在開關那側接收較大外部電壓之電晶體(Q2)的閘極被設為較大的外部電壓(V2)，而且，在開關那側接收較小外部電壓之電晶體(Q1)的閘極被設為較大外部電壓減去一補償電壓VX(亦即電晶體Q1的閘極被設為V2-VX)。
此處，VX保證在開關那側接收較小外部電壓 之電晶體的閘極電壓不超過該電晶體的額定值。在一實施例中，VX是開關的全額定值的一半，或者，電晶體Q1和Q2的其中一者的額定值。舉例來說，回顧前述例子，其中兩個電晶體的額定值皆為2.5V且整個開關的額定值是5V，同一實施例中，VX可設定為2.5V。
因此，倘若電壓差跨開關兩端施加的最槽情況下，則在較高端的電晶體會在其源極/汲極節點接收5V以及在其閘極節點接收5V，且在較低端的電晶體會在其源極/汲極節點接收0V以及在其閘極節點接收2.5V。這裡，在較高端的電晶體明顯為關斷，其關閉開關，而在較低端的電晶體僅看到其最大閘極到源極/汲極額定電壓(亦即，(閘極=2.5V)-(閘極/源極=0V))。
此外，重要地，注意在「off」狀態的開關的正常偏置包括其中一電晶體為關斷(「off」)但另一電晶體可為導通(「on」)。精確而言，在開關那側接收較大外部I/O電壓之電晶體處於「off」狀態。然而，在開關另一側的電晶體(即，接收較小外部I/O電壓的電晶體)可為「on」或近乎「on」。舉例來說，如果較小外部I/O電壓僅僅稍微小於較高外部I/O電壓。
在開關中的其中一電晶體為導通而開關整體應該為關閉的情況下，則會產生問題。圖2a到2c以較詳細的方式探索此問題。為了較佳說明此問題，圖2a的外部V_I/O_1和V_I/O_2電壓有別於圖1b的外部電壓。尤其是，如在圖2a中觀察到的，在時間T0之前，V_I/O_1保持恆定 在V3的電壓位準而V_I/O_2僅僅稍微在它下面。在此狀態下，Q1為「off」但Q2為「on」。這裡，Q2的汲極/源極電壓僅稍微小於V3但其閘極電壓完全在V3之下(為V3-VX)。
在時間T0之後，在V_I/O_2的電壓上升到高於V3的新的電壓位準V4。參見圖2b，就在時間T0之後，電晶體Q1的閘極電壓(V_IN_Q1)開始下降，使電晶體Q1開始過渡到準導通(quasi-on)狀態或全導通狀態。同時，電晶體Q2的閘極電壓(V_IN_Q2)尚未上升到足以完全關斷電晶體Q2。
因此，電晶體Q1和Q2二者皆沒有完全關斷，導致當開關應該要保持完全關斷時開關卻處於短暫「on」狀態。短暫「on」狀態可在圖2c中觀察到。這裡，可看到「擊穿」電流從開關的Q2端經由電晶體Q2和Q1流到開關的Q1端(流進開關的電流具有正極性而流出開關的電流具有負極性)。
圖3a及3b顯示前述問題的解決方案。圖3a再現圖2b之相同的Q1和Q2閘極電壓波形，其與展現出擊穿電流問題的電路相關聯。相較之下，圖3b顯示用於改良電路的Q1和Q2閘極電壓波形，其消除問題是藉由保證應該要以新的外部電壓位準被關斷的電晶體在以先前外部電壓位準被關斷且可以該新的外部電壓位準被導通之電晶體能開始導通之前被關斷。
精確而言，在T0之前，電晶體Q1關斷且電晶體Q2導通，但是，在T2之後，電晶體Q2關斷且電晶體Q1 導通。這裡，在圖3b的改良方法中，因為到Q1之閘極電壓的改變相對於到Q2之閘極電壓的改變被有效地延遲，電晶體Q1被保證在電晶體Q1導通之前保持關斷。比較圖3a與3b，注意圖3b中到電晶體Q1之閘極電壓的下降明顯發生在圖3a中的下降之後。
圖4顯示設計來與上述有關圖3b之操作一致操作的電路的實施例。在圖4的電路中，最大電壓選擇電路405被供以外部電壓V_I/O_1、V_I/O_2且在其標示為Vmax的輸出節點上呈現二者中較高者。Vmax節點耦合到一對位準偏移器401、402作為它們的高電壓位準。位準偏移器的較低電壓位準為Vmax-VX，其中，如上述，VX可以是在整體開關的額定電壓中間的偏置電壓及/或電晶體Q1和Q2任一者的額定電壓。
當開關為「off」且藉由關斷電晶體Q1和Q2至少其中一者而在二外部節點406、407之間插置一開路(open circuit)時。這裡，「OFF」信號(「on/off」=「off」)施加到二個位準偏移器401、402。位準偏移器401、402二者皆亦接收一個信號，該信號指出外部節點406、407的哪一者具有較高電壓(即「I/O_1/I/O_2」輸入信號指出V_I/O_1和V_I/O_2哪一者較大)。此處，I/O_1/I/O_2信號能由最大選擇電路405提供，因為其認知哪一外部電壓較大以便選擇二電壓中的較高者。
在V_I/O_1大於V_I/O_2且開關將被開路(on/off=「OFF」)的情況下，位準偏移器401在其輸出處提 供其電壓軌電壓中的較高者，因為位準偏移器401位在具有較大外部電壓(V_I/O_1)之電路的那側。位準偏移器的電壓軌包括Xmax作為較高的電壓軌電壓而Vmax-VX作為其較低的電壓軌電壓。因此，位準偏移器401在其輸出處提供Vmax，該輸出要提供到反相器403之輸入，其具有與位準偏移器401相同的電壓軌設定。因為反相器403本質上被提供一相對其電軌設定邏輯高輸入電壓(Vmax)，反相器403會在其輸出處提供較低軌電壓Vmax-VX。
來自反相器403的Vmax-VX輸出電壓被提供到電晶體配置Q3、Q5、Q7。因Vmax-VX被提供到該電晶體配置，電晶體Q3和Q5會導通而Q7會關斷。因此，V_I/O_1的電壓將經由電晶體Q3和Q5流到電晶體Q1的基極。因此，V_IN_Q1被設為Vmax，其依次對應於V_I/O_1。
相比之下，再繼續V_I/O_1大於V_I/O_2的例子，位準偏移器402將選擇其較小的軌電壓Vmax-VX，因為其在具有較小外部電壓(V_I/O_2)的電路那側。因此，Vmax-VX的邏輯低電壓將被提供到反相器404，其將在其輸出處提供邏輯高電壓Vmax以作為回應。回應於在反相器404之輸出處提供的該邏輯高電壓Vmax，電晶體Q4和Q6將為關斷且電晶體Q8將為導通。因此，Vmax-VX的電壓將提供到電晶體Q2的閘極(亦即，V_IN_Q2=Vmax-VX)。
該電路的兩側將與在V_I/O_2大於V_I/O_1的例子中所述的方式相反操作。因此，如電晶體Q1和Q2之間當該開關為「OFF」時，接收較高外部電壓的電晶體將 接收Vmax的閘極電壓(其使該電晶體保持OFF)，以及接收較小外部電壓的電晶體將接收Vmax-VX的閘極電壓，其保護該電晶體免於最壞情況的電壓但亦可取決於其所接收的該外部電壓使該電晶體保持導通。
在開開關為「ON」的情況下，電晶體Q1和Q2二者皆為「ON」，其可受到透過致使電晶體Q1和Q2二者接收Vmax-VX的閘極電壓的影響。藉由設計位準偏移器401、402在他們的各自輸出處提供Vmax-VX以回應於為「ON」的on/off信號，能使電晶體Q1和Q2二者接收Vmax-VX的閘極電壓。在位準偏移器401、402二者的各自輸出處提供Vmax-VX，反相器403、404二者將在他們的各自輸出處提供邏輯高電壓Vmax。為作為回應，電晶體Q3到Q6將為關斷且電晶體Q7和Q8將為導通，此提供了Vmax-VX給電晶體Q1和Q2二者的閘極。
現在回到當時的情況下，當開關要為OFF，在外部電壓雙態切換(toggle)於較大外部電壓與較小外部電壓之間的情況，想起會產生擊穿電流的問題。然而，為防止此問題，如關於圖3b的論述，圖4的電路使電晶體Q1和Q2中正在接收較高電壓且因而為關斷的那個電晶體在該雙態切換之前保持關斷，直到在該雙態切換之後電晶體Q1和Q2中的另一者確實為關斷且在其閘極處接收較高電壓為止。
此處，電晶體網路Q9到Q14提供此特定特性。考量V_I/O_1原本大於V_I/O_2且接著V_I/O_2突然變成大 於V_I/O_1的情況。剛開始，當V_I/O_1高於V_I/O_2時，如以上長篇幅所敘述者，Q1的閘極將設在Vmax=V_I/O_1且Q2的閘極將設在Vmax-VX。在此狀態中，電晶體Q10和Q12將為「off」，因為施加到電晶體Q1的閘極的Vmax電壓位準將被電晶體Q14接收且流經電晶體Q14。相較之下，電晶體Q9和Q11將為「on」，因為Vmax-VX將被電晶體Q13接收並流經電晶體Q13。
Q9和Q11為導通，到反相器403的輸入將藉由電晶體Q9和Q11所提供的額外驅動被硬驅動到Vmax的值。這裡，電阻器R1降低位準偏移器401驅動反相器403的能力，使得一旦該電路處於穩態，電晶體Q9和Q11主要來驅動反相器401。然而，因為電晶體Q10和Q12關斷，到反相器404的輸入將不會接收任何額外硬驅動。
當V_I/O_2突然變成大於V_I/O_1時，該電路整體會企圖倒裝(flip)，該電路的相對兩側會在外部電壓突然改變之前嘗試像他們的相反對等者(counterpart)般操作。然而，因為電晶體Q10和Q12關斷且不從該改變前就存在的電路狀態硬驅動，在該改變之前(本示例中圖4的右側)正在接收較小外部電壓的該電路的那側可以自由地馬上倒裝，相較之下，因為電晶體Q9和Q11導通且從該改變前就存在的電路狀態硬驅動，在該改變之前(本示例中圖4的左側)正在接收較大外部電壓的該電路的那側不可以自由地馬上倒裝。
以一較佳的方式來說，電晶體Q1的閘極電壓 不會從Vmax改變到Vmax-VX直到電晶體Q9和Q11關斷為止，此不會發生直到Vmax的閘極電壓施加到電晶體Q2為止。然而，一旦Vmax的閘極電壓施加到電晶體Q2，電晶體Q2會關斷。因此，電晶體Q1會保持關斷直到電晶體Q2被關斷為止。因此，因為電晶體Q1和Q2的至少其中一者於從較高的V_I/O_1狀態切換到較低的V_I/O_2狀態期間保持關斷，防止了擊穿電流。
在V_I/O_2起初較高然後V_I/O_1突然變高的情形中，該電路兩側的運轉和剛剛所論述者相反。
在種種實施例中，Q9和Q10是用以提供他們較大通道電容的薄氧化物裝置，較大通道電容轉而減慢他們的切換能力。倘若該等裝置不是薄氧化物裝置，此會對起初使關斷的電晶體保持關斷一較長時間有效果。
圖5顯示例示運算系統500，諸如個人運算系統(例如，桌上型電腦或膝上型電腦)或諸如平板裝置或智慧型電話的行動或手持運算系統、或諸如伺服器系統的大型運算系統。如可在圖5中所觀察到的，基本運算系統可包括中央處理單元501(其可包括，例如，複數個通用處理核心及配置於應用處理器或多核心處理器上的主要記憶體控制器)、系統記憶體502、顯示器503(例如，觸控螢幕、扁平面板(flat-panel))、區域有線點對點連結(例如，USB)介面504、各種網路I/O功能505(諸如乙大網路介面及/或蜂巢式數據機子系統)、無線區域網路(例如，WiFi)介面506、無線點對點連結(例如，藍牙)介面507以及全球定位 系統介面508、各種感測器509_1到509_N(例如，陀螺儀、加速度計、磁力計、溫度感測器、壓力感測器、濕度感測器等之一或多個)、攝像機510、電池511、電源管理控制單元512、揚聲器及麥克風513以及音頻編解碼器514。
應用處理器或多核心處理器550可包括在其CPU 501內的一或多個通用處理核心515、一或多個圖形處理單元516、記憶體管理功能517(例如，記憶體控制器)以及I/O控制功能518。通用處理核心515典型地執行運算系統的作業系統以及應用軟體。圖形處理單元516典型地執行圖形加強功能(graphics intensive function)，用以例如產生例如呈現在顯示器503上的圖形資訊。記憶體控制功能517與系統記憶體502介接。
觸控螢幕顯示器503、通訊介面504-507、GPS介面508、感測器509、攝像機510以及揚聲器/麥克風513、編解碼器514之各者相對於整體運算系統都能被視為I/O(輸入及/或輸出)的各種形式，在適當的情形下，整體運算系統也包括整合周邊裝置(例如，攝像機510)。取決於實施，此等I/O組件之各種者可被整合到應用處理器/多核心處理器550上或是可位於晶粒或在應用處理器/多核心處理器550之封裝外部。
前述開關電路可與上述不同的運算系統組件之各種者整合，諸如整合於半導體晶片裡面。與該開關整合的特定電路可以是邏輯電路，其可實施為任何特定應用積體電路(ASIC)、可程式化邏輯裝置(PLD)電路或現場可 程式化閘陣列(FPGA)電路，其中，前述開關電路與供電給該邏輯電路的電路耦合或在電路裡面。
在前述說明書中，本發明已參照其特定例示性實施例加以說明。然而，顯然，可在不背離如所附申請專利範圍中所述之本發明的較廣泛的精神及範圍下，進行對其的各種修改和改變。據此，說明書及圖式將從闡述性而非限制性意義加以看待。
401、402:位準偏移器
403、404:反相器
405:電路
406、407:外部節點
Q1~Q4:電晶體

Claims (18)

  1. 一種具有擊穿電流保護的堆疊開關電路設備，包含：堆疊雙向開關電路，其具有保護電路，用以當該開關處於關斷狀態以及在該開關的輸入/輸出端子處的各自電壓改變時防止擊穿電流，使得在該改變前該開關的該等輸入/輸出端子其中一者具有較高的電壓以及在該改變後該開關的另一輸入/輸出端子具有較高的電壓，該保護電路用以於該改變期間使該開關的電流路徑中的電晶體的第一者保持在該改變之前關斷的狀態，至少直到回應於該改變而將該開關的電流路徑中的該等電晶體的第二者關斷為止，沿該電流路徑存在的雙向開關電路的隔離內部節點耦合到該第一電晶體及該第二電晶體的第一對應通道端，該等輸入/輸出端子的第一者耦合到該第一電晶體的第二對應通道端，該等輸入/輸出端子的第二者耦合到該第二電晶體的第二對應通道端，該隔離的內部節點不耦合到除該第一電晶體及該第二電晶體的該第一對應通道端以外的任何節點，該開關的電流路徑流經該第一電晶體及該第二電晶體的該等對應通道。
  2. 如申請專利範圍第1項之設備，其中，該等輸入/輸出端子分別耦合到該堆疊雙向開關整合於內的半導體晶片的第一及第二I/O。
  3. 如申請專利範圍第1項之設備，其中，當該堆疊雙向開關電路處於該關斷狀態時，該保護電路使在該開關的電路路徑中在第一穩態中關斷的電晶體保持關斷，直到另一電晶體將在第二穩態中關斷為止，該第一穩態係當該開關的其中一輸入/輸出端子已有較高電壓時，該第二穩態係當該開關的該另一輸入/輸出端子有該較高電壓時。
  4. 如申請專利範圍第1項之設備，其中，該堆疊雙向開關電路包含電路，其用以當該堆疊雙向開關電路處於該關斷狀態時，將在該開關之該等輸入/輸出端子處的各自電壓的較高者施加到在該開關的電流路徑中之電晶體的閘極，該閘極在該開關之接收該等各自電壓的較高者的該輸入/輸出端子處。
  5. 如申請專利範圍第4項之設備，其中，該堆疊雙向開關電路包含電路，其用以當該堆疊雙向開關電路處於該關斷狀態時，將該等各自電壓的該較高者減去第二電壓施加到在該開關的電流路徑中之另一電晶體的閘極，該閘極在該開關之該等輸入/輸出端子處接收該等各自電壓的較小者。
  6. 如申請專利範圍第5項之設備，其中，將該等各自電壓的該較高者減去該第二電壓施加到該另一電晶體的閘極防止其他電晶體超過最大額定值。
  7. 一種具有擊穿電流保護的堆疊開關電路設備，包含：堆疊雙向開關電路，其具有保護電路，用以當該開關處於關斷狀態以及在該開關的輸入/輸出端子處的各自電壓改變時防止擊穿電流，使得在該改變前該開關的該等輸入/輸出端子其中一者具有較高的電壓以及在該改變後該開關的另一輸入/輸出端子具有較高的電壓，其中，該堆疊雙向開關電路具有互相反映的第一及第二半部分且該保護電路耦合該第一及第二半部分，該保護電路用以於該改變期間使該開關的電流路徑中的電晶體的第一者保持在該改變之前關斷的狀態，至少直到回應於該改變而將該開關的電流路徑中的該等電晶體的第二者關斷為止，沿該電流路徑存在的雙向開關電路的隔離內部節點耦合到該第一電晶體及該第二電晶體的第一對應通道端，該等輸入/輸出端子的第一者耦合到該第一電晶體的第二對應通道端，該等輸入/輸出端子的第二者耦合到該第二電晶體的第二對應通道端，該隔離的內部節點不耦合到除該第一電晶體及該第二電晶體的該第一對應通道端以外的任何節點，該開關的電流路徑流經該第一電晶體及該第二電晶體的該等對應通道。
  8. 如申請專利範圍第7項之設備，其中，該等輸入/輸出端子分別耦合到該堆疊雙向開關整合於內的半導體晶片的第一及第二I/O。
  9. 如申請專利範圍第7項之設備，其中，當該堆疊雙向開關電路處於該關斷狀態時，該保護電路使在該開關的電路路徑中在第一穩態中關斷的電晶體保持關斷，直到另一電晶體將在第二穩態中關斷為止，該第一穩態係當該開關的其中一輸入/輸出端子已具有較高電壓時，該第二穩態係當該開關的該另一輸入/輸出端子具有該較高電壓時。
  10. 如申請專利範圍第7項之設備，其中，該堆疊雙向開關電路包含電路，其用以當該堆疊雙向開關電路處於該關斷狀態時，將在該開關之該等輸入/輸出端子處的各自電壓的較高者施加到在該開關的電流路徑中之電晶體的閘極，其在該開關之接收該等各自電壓的較高者的該輸入/輸出端子處。
  11. 如申請專利範圍第10項之設備，其中，該堆疊雙向開關電路包含電路，其用以當該堆疊雙向開關電路處於該關斷狀態時，將該等各自電壓的該較高者減去第二電壓施加到在該開關的電流路徑中之另一電晶體的閘極，該閘極在該開關之該等輸入/輸出端子處接收該等各自電壓的較小者。
  12. 申請專利範圍第11項之設備，其中，將該等各自電壓的該較高者減去該第二電壓施加到該另一電晶體的閘極防 止其他電晶體超過最大額定值。
  13. 一種運算系統，包含：一或多個處理核心；系統記憶體；記憶體控制器，係耦合到該系統記憶體；以及電源電路，該電源電路包含堆疊雙向開關電路，其具有保護電路，用以當該開關處於關斷狀態以及在該開關的輸入/輸出端子處的各自電壓改變時防止擊穿電流，使得在該改變前該開關的該等輸入/輸出端子其中一者具有較高的電壓以及在該改變後該開關的另一輸入/輸出端子具有較高的電壓，該保護電路用以於該改變期間使該開關的電流路徑中的電晶體的第一者保持在該改變之前關斷的狀態，至少直到回應於該改變而將該開關的電流路徑中的該等電晶體的第二者關斷為止，沿該電流路徑存在的雙向開關電路的隔離內部節點耦合到該第一電晶體及該第二電晶體的第一對應通道端，該等輸入/輸出端子的第一者耦合到該第一電晶體的第二對應通道端，該等輸入/輸出端子的第二者耦合到該第二電晶體的第二對應通道端，該隔離的內部節點不耦合到除該第一電晶體及該第二電晶體的該第一對應通道端以外的任何節點，該開關的電流路徑流經該第一電晶體及該第二電晶體的該等對應通道。
  14. 如申請專利範圍第13項之運算系統，其中，該等輸入 /輸出端子分別耦合到該堆疊雙向開關整合於內的半導體晶片的第一及第二I/O。
  15. 如申請專利範圍第13項之運算系統，其中，當該堆疊雙向開關電路處於該關斷狀態時，該保護電路使在該開關的電流路徑中在第一穩態中關斷的電晶體保持關斷，直到另一電晶體將在第二穩態中關斷為止，該第一穩態係當該開關的其中一輸入/輸出端子已具有較高電壓時，該第二穩態係當該開關的該另一輸入/輸出端子具有該較高電壓時。
  16. 如申請專利範圍第13項之運算系統，其中，該堆疊雙向開關電路包含電路，其用以當該堆疊雙向開關電路處於該關斷狀態時，將在該開關之該等輸入/輸出之電晶體的閘極，其在該開關之接收該等各自電壓的較高者的該輸入/輸出端子處。
  17. 如申請專利範圍第16項之運算系統，其中，該堆疊雙向開關電路包含電路，其用以當該堆疊雙向開關電路處於該關斷狀態時，將該等各自電壓的該較高者減去第二電壓施加到在該開關的電流路徑中之另一電晶體的閘極，該閘極在該開關之該等輸入/輸出端子處接收該等各自電壓的較小者。
  18. 如申請專利範圍第17項之運算系統，其中，將該等各自電壓的該較高者減去該第二電壓施加到該另一電晶體的閘極防止其他電晶體超過最大額定值。
TW106116140A 2016-06-27 2017-05-16 具有擊穿電流保護的堆疊開關電路設備及運算系統 TWI713745B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/193,710 US10135240B2 (en) 2016-06-27 2016-06-27 Stacked switch circuit having shoot through current protection
US15/193,710 2016-06-27

Publications (2)

Publication Number Publication Date
TW201817170A TW201817170A (zh) 2018-05-01
TWI713745B true TWI713745B (zh) 2020-12-21

Family

ID=60677585

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109142457A TWI788738B (zh) 2016-06-27 2017-05-16 具有擊穿電流保護的堆疊開關電路設備、堆疊開關電路及運算系統
TW106116140A TWI713745B (zh) 2016-06-27 2017-05-16 具有擊穿電流保護的堆疊開關電路設備及運算系統

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109142457A TWI788738B (zh) 2016-06-27 2017-05-16 具有擊穿電流保護的堆疊開關電路設備、堆疊開關電路及運算系統

Country Status (3)

Country Link
US (2) US10135240B2 (zh)
TW (2) TWI788738B (zh)
WO (1) WO2018004800A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110471307A (zh) * 2019-06-27 2019-11-19 广州白云电器设备股份有限公司 一种地铁直流继电保护装置的电流保护模拟仿真系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060001176A1 (en) * 2004-06-30 2006-01-05 Nec Corporation Stacked semiconductor device
US20120262954A1 (en) * 2011-04-15 2012-10-18 Power Integrations, Inc. Off line resonant converter with merged line rectification and power factor correction
TW201414198A (zh) * 2012-09-27 2014-04-01 Intersil Americas LLC 提供過壓、欠壓及關機保護之低功率類比開關電路及相關方法和系統
US20160134198A1 (en) * 2014-10-28 2016-05-12 Advanced Charging Technologies, LLC Electrical circuit for delivering power to consumer electronic devices

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014641C2 (de) * 2000-03-24 2002-03-07 Siemens Ag Schaltungsanordnung mit einem bidirektionalen Leistungsschalter in Common Kollektor Mode und mit einer aktiven Überspannungsschutzvorrichtung
DE10047620B4 (de) 2000-09-26 2012-01-26 Infineon Technologies Ag Schaltung zum Erzeugen einer Referenzspannung auf einem Halbleiterchip
EP1351391A1 (en) 2002-04-02 2003-10-08 Dialog Semiconductor GmbH Dynamic biasing cuicuit for continuous time comparators
DE10243885A1 (de) 2002-09-21 2004-04-01 Philips Intellectual Property & Standards Gmbh Konverterschaltung und Ansteuerverfahren hierfür
US6940262B2 (en) 2002-12-31 2005-09-06 Intersil Americas Inc. PWM-based DC-DC converter with assured dead time control exhibiting no shoot-through current and independent of type of FET used
US7706545B2 (en) * 2003-03-21 2010-04-27 D2Audio Corporation Systems and methods for protection of audio amplifier circuits
US7424018B2 (en) * 2004-05-05 2008-09-09 Gigamon Systems Llc Asymmetric packet switch and a method of use
DK1635240T3 (da) 2004-09-14 2010-06-07 Dialog Semiconductor Gmbh Dynamiske transkonduktansboostingteknikker til strømspejle
TWI235554B (en) * 2004-09-29 2005-07-01 Faraday Tech Corp Method of implementing multi-transfer curve phase lock loop
EP1657815A1 (en) 2004-11-12 2006-05-17 Dialog Semiconductor GmbH Frequency stabilization technique for self oscillating modulator
EP1681761A1 (en) 2005-01-14 2006-07-19 Dialog Semiconductor GmbH Current sensing structure for integrated power switches
US7236003B2 (en) * 2005-09-29 2007-06-26 Texas Instruments Incorporated H-bridge circuit with shoot through current prevention during power-up
US7969704B2 (en) * 2007-10-01 2011-06-28 Broadcom Corporation Snubber circuit
US8710903B2 (en) * 2008-06-30 2014-04-29 Intel Corporation Drive and startup for a switched capacitor divider
US9035625B2 (en) * 2009-12-23 2015-05-19 R2 Semiconductor Common cascode routing bus for high-efficiency DC-to-DC conversion
US8233250B2 (en) * 2009-12-23 2012-07-31 R2 Semiconductor, Inc. Over voltage protection of switching converter
US8760891B2 (en) 2010-06-03 2014-06-24 Honeywell International Inc. Real time dynamic optimization of deadtime
US20120032657A1 (en) 2010-08-07 2012-02-09 Intersil Americas Inc. Reducing shoot-through in a switching voltage regulator
TW201214966A (en) * 2010-09-21 2012-04-01 Green Solution Tech Co Ltd Circuit for restraining shoot through current
CN103765777B (zh) * 2011-06-29 2017-06-06 辛纳普蒂克斯公司 使用中压装置的高压驱动器
DE102012002615B3 (de) 2012-02-13 2013-02-07 Tesat-Spacecom Gmbh & Co.Kg Verfahren und Einrichtung zum gesteuerten Treiben einer Ausgangsspannung
US20140118876A1 (en) * 2012-10-26 2014-05-01 Unison Industries, Llc Circuit input protection device and method of assembling the same
US9018914B2 (en) * 2012-10-26 2015-04-28 Maxim Integrated Products, Inc. Low side NMOS protection circuit for battery pack application
US9240775B2 (en) 2013-03-12 2016-01-19 Intel Deutschland Gmbh Circuit arrangements
US9490699B2 (en) 2013-03-14 2016-11-08 Intel Deutschland Gmbh Digitally controlled current mode power converter
US9122290B2 (en) 2013-03-15 2015-09-01 Intel Deutschland Gmbh Bandgap reference circuit
WO2015012798A1 (en) 2013-07-22 2015-01-29 Intel Corporation Current-mode digital temperature sensor apparatus
US9007117B2 (en) * 2013-08-02 2015-04-14 Infineon Technologies Dresden Gmbh Solid-state switching device having a high-voltage switching transistor and a low-voltage driver transistor
US9966946B2 (en) * 2014-04-02 2018-05-08 Infineon Technologies Ag System and method for a driving a radio frequency switch
US9568929B2 (en) 2014-07-28 2017-02-14 Intel Corporation Bandgap reference circuit with beta-compensation
US9503074B2 (en) * 2015-03-06 2016-11-22 Qualcomm Incorporated RF circuit with switch transistor with body connection
US9912327B2 (en) * 2015-03-18 2018-03-06 Peregrine Semiconductor Corporation Dead time control circuit for a level shifter
WO2016205553A1 (en) * 2015-06-16 2016-12-22 Tagore Technology, Inc. High performance radio frequency switch
US9816871B2 (en) 2015-09-25 2017-11-14 Intel IP Corporation Thermal sensor including pulse-width modulation output
US9761284B1 (en) 2016-06-30 2017-09-12 Intel Corporation Current starved voltage comparator and selector

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060001176A1 (en) * 2004-06-30 2006-01-05 Nec Corporation Stacked semiconductor device
US20120262954A1 (en) * 2011-04-15 2012-10-18 Power Integrations, Inc. Off line resonant converter with merged line rectification and power factor correction
TW201414198A (zh) * 2012-09-27 2014-04-01 Intersil Americas LLC 提供過壓、欠壓及關機保護之低功率類比開關電路及相關方法和系統
US20160134198A1 (en) * 2014-10-28 2016-05-12 Advanced Charging Technologies, LLC Electrical circuit for delivering power to consumer electronic devices

Also Published As

Publication number Publication date
US20190356129A1 (en) 2019-11-21
US10135240B2 (en) 2018-11-20
TWI788738B (zh) 2023-01-01
TW201817170A (zh) 2018-05-01
US20170373495A1 (en) 2017-12-28
TW202127800A (zh) 2021-07-16
US10637236B2 (en) 2020-04-28
WO2018004800A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
JP5199458B2 (ja) クロック・ゲーティング・システム及び方法
JP5499222B2 (ja) ラッチング回路
US20180145663A1 (en) Shared keeper and footer flip-flop
US20070285165A1 (en) Low voltage CMOS differential amplifier
US20170169874A1 (en) High voltage tolerant word-line driver
TWI575519B (zh) 負微分電阻式記憶體
TW201503131A (zh) 記憶體儲存電路及驅動記憶體儲存電路之方法
US9979181B2 (en) Low power circuit for transistor electrical overstress protection in high voltage applications
US8354872B2 (en) Cascode switching circuit
TWI713745B (zh) 具有擊穿電流保護的堆疊開關電路設備及運算系統
US20060192606A1 (en) Forward biasing protection circuit
US11128121B2 (en) Protection circuit for decoupling a low voltage circuitry from a high voltage circuitry
US20150089250A1 (en) Contention Prevention for Sequenced Power Up of Electronic Systems
US9621163B2 (en) Current steering level shifter
US11307644B2 (en) Cross-domain power control circuit
TWI715109B (zh) 物理不可複製函數電路以及用於電子元件的電子簽章的判定方法
US9276575B2 (en) Low leakage state retention synchronizer
US10536148B2 (en) Apparatus and system of a level shifter
US8307226B1 (en) Method, apparatus, and system for reducing leakage power consumption
US8634256B2 (en) Multi-mode interface circuit
US10879898B2 (en) Power gating circuit for holding data in logic block
US20070040585A1 (en) High speed, low power CMOS logic gate
KR100914553B1 (ko) 반도체 집적회로
Chauhan et al. Fail-safe I/O to control RESET# pin of DDR3 SDRAM and achieve ultra-low system power