-
Die Erfindung betrifft ein Verfahren und eine Einrichtung zum gesteuerten Treiben einer Ausgangsspannung unter Verwendung einer zweistufigen Schaltung, die mit zwei bezüglich eines Bezugspegels hinsichtlich der Amplitude oder des Vorzeichens unterschiedlichen Spannungen betrieben wird, und die wenigstens zwei mittels einer Treiberschaltung gesteuerte Ausgangsstufen aufweist, die in Abhängigkeit vom Verlauf der Eingangsspannung derart angesteuert werden, dass die Amplitude der Ausgangsspannung (Vout) etwa die Amplitude der zweiten Spannung (VH) erreicht.
-
Eine vergleichbare Schaltung zur Spannungsverdoppelung ist in der
US 2010/0109705 A1 beschrieben. Das Prinzip dieser Schaltung beruht darauf, dass die Ausgangsstufen/-transistoren wechselweise so angesteuert werden, dass der Ausgang entweder auf den niedrigen oder auf den hohen Spannungspegel geschaltet wird. Ein etwa in der Mitte zwischen dem niedrigen und dem hohen Spannungspegel liegende weiterer Spannungspegel wird dazu benutzt um mit Hilfe von Kaskodenschaltungen die Ausgangstransistoren vor Überlastung zu schützen.
-
Die Problematik derartiger Schaltungen ist darin begründet, dass bei der Ansteuerung durch Rechtecksignale beim Umladen ausgangsseitig angeschlossener Kapazitäten die zulässige Drain-Source-Spannung der Transistoren überschritten wird. Diese Spannungsüberhöhung überlastet die davon betroffenen Bauteile kurzzeitig und führt möglicherweise zu deren Funktionsunfähigkeit. In einer alternativen Lösung – ebenfalls Stand der Technik – wird eine Spannungsüberhöhung durch eine aktive Regelschaltung zwar vermieden, jedoch müsste über diesen Regler ständig ein Ruhestrom fließen, was jedoch ebenso nicht erwünscht ist. Insbesondere bei Raumfahrtanwendungen wie beispielsweise Satelliten ist in besonderer Weise darauf zu achten, dass beide genannten Nachteile strikt vermieden werden. Gerade bei Raumfahrtanwendungen werden bevorzugt Thin-Oxid-Transistoren (Transistoren mit dünnem Gate-Oxid) verwendet, da sie radioaktive Strahlung besser tolerieren. Sie sind jedoch nur für geringe Betriebsspannungen geeignet, wobei zur Ansteuerung von Leistungsstufen höhere Spannungspegel benötigt werden.
-
Es ist deshalb Aufgabe der Erfindung, ein Verfahren zum gesteuerten Treiben einer Ausgangsspannung zu entwickeln, welches die beiden vorgenannten Nachteile des bekannten Standes der Technik vermeidet. Weiterhin sollen Beispiele von Schaltungen angegeben werden, welche das Verfahren anwenden.
-
Die Aufgabe wird erfindungsgemäß dadurch gelöst, dass in einer aus einer Logik-Schaltung und wenigstens zwei mit dem Ausgang verbundenen Ausgangsstufen bestehenden Schaltung zum gesteuerten Treiben einer Ausgangsspannung in Abhängigkeit vom Verlauf der Eingangsspannung zyklisch folgende Schritte nacheinander ablaufen:
- – die Logik-Schaltung steuert jeweils in Abhängigkeit von der Eingangsspannung ausgehend von der Bezugsspannung mittels des Ausgangs zuerst einen vierten Transistor leitend bis die Ausgangsspannung die Amplitude einer ersten Spannung erreicht, wobei ein dritter Transistor und die zweite Ausgangsstufe zunächst gesperrt sind,
dann steuert die Logik-Schaltung mittels des Ausgangs einen zweiten Transistor der zweiten Ausgangsstufe leitend bis die Ausgangsspannung die Amplitude einer zweiten Spannung erreicht, wobei die erste Ausgangsstufe gesperrt bleibt,
- – die Logik-Schaltung steuert jeweils in Abhängigkeit von der Eingangsspannung ausgehend von der Ausgangsspannung mit einer Amplitude einer zweiten Spannung zunächst mittels eines Ausgangs den dritten Transistor leitend bis die Ausgangsspannung die Amplitude der ersten Spannung erreicht, wo die zweite Ausgangsstufe gesperrt ist,
dann steuert die Logik-Schaltung mittels eines Ausgangs einen ersten Transistor der ersten Ausgangsstufe leitend bis die Ausgangsspannung die Amplitude der Bezugsspannung erreicht,
- – wobei zu jedem Zeitpunkt des Zyklus die Ausgangsspannung als Eingangsgröße eine Kontrollschaltung ansteuert, die ihrerseits nach Maßgabe des gerade aktuellen Pegels der Ausgangsspannung die Logik-Schaltung ansteuert und damit in der Logik-Schaltung die Zeitpunkte der Ansteuerung der beiden Ausgangsstufen und des dritten und vierten Transistors beeinflusst.
-
Der besondere Vorteil des erfindungsgemäßen Verfahrens liegt in der bewussten Trennung der Ansteuerungszeiten der ersten und der zweiten Ausgangsstufe und der gleichzeitigen Überwachung der Ausgangsspannung und der damit über eine Logikschaltung beeinflussten Ansteuerung der Ausgangsstufen. Damit wird sichergestellt, dass keines der in den Ausgangsstufen enthaltenen Bauteile mit einer über der zulässigen Betriebsspannung liegenden Spannung beaufschlagt wird. Gleichzeitig wird erreicht, dass mit Hilfe des vorgeschlagenen Ansteuerungszyklus die aus dem Stand der Technik bekannten Ruheströme in dieser Schaltung vollständig vermieden werden.
-
In einer vorteilhaften Ausführung des Verfahrens wird die Kontrollschaltung von denjenigen Ausgangssignalen der Logik-Schaltung angesteuert, welche in der ersten Ausgangsstufe oder in der zweiten Ausgangsstufe die Bezugsspannung oder die zweite Spannung durchschalten oder sperren.
-
Eine besonders geeignete Einrichtung zum gesteuerten Treiben einer Ausgangsspannung ist dadurch gekennzeichnet, dass die die Eingangsspannung unmittelbar und invertiert zuführenden Leitungen mit Eingängen einer Logik-Schaltung verbunden sind, dass die Logik-Schaltung einen ersten Ausgang aufweist, der einen ersten Transistor ansteuert, welcher die Bezugsspannung über einen Schutztransistor auf den Ausgang der Schaltung zum gesteuerten Treiben einer Ausgangsspannung schaltet und dass die Logik-Schaltung einen zweiten Ausgang aufweist, der einen zweiten Transistor ansteuert, welcher die zweite Spannung über einen Schutztransistor auf den Ausgang der Schaltung schaltet, wobei die Gate-Anschlüsse der Schutztransistoren mit der ersten Spannung verbunden sind, dass die Logik-Schaltung einen dritten und einen vierten Ausgang aufweist, welche wechselweise einen dritten und einen vierten Transistor ansteuern, deren einer Ausgangsanschluss gemeinsam mit dem Ausgang der Schaltung zum gesteuerten Treiben einer Ausgangsspannung verbunden ist und deren weiterer Ausgang mit der ersten Spannung verbunden ist, dass die Logik-Schaltung an die Bezugsspannung und die zweite Spannung angeschlossen ist, und dass die Ausgangsspannung mit einem ersten Eingang einer Kontrollschaltung verbunden ist und der erste Ausgang und der zweite Ausgang der Logik-Schaltung mit weiteren Eingängen verbunden sind, wobei wenigstens ein Ausgang der Kontrollschaltung mit wenigstens einem weiteren Eingang der Logik-Schaltung verbunden ist.
-
Diese Schaltung zum gesteuerten Treiben einer Ausgangsspannung ist zur Umsetzung des erfindungsgemäßen Verfahrens hervorragend geeignet und zeichnet sich dadurch aus, dass damit die bei Schaltungen nach dem Stand der Technik benötigten Ruheströme in dieser Schaltung vermieden werden können. Weiterhin wird sichergestellt, dass keines der in den Ausgangsstufen enthaltenen Bauteile mit einer über der zulässigen Betriebsspannung liegenden Spannung beaufschlagt wird.
-
Das Verfahren und die erfindungsgemäße Einrichtung zum gesteuerten Treiben einer Ausgangsspannung werden anhand von schematisch vereinfachten Figuren der Zeichnung beispielhaft erläutert, ohne dass die Erfindung allein auf diese Ausführungsform beschränkt wäre. Es zeigen:
-
1: ein Prinzipschaltbild einer erfindungsgemäßen Schaltung zum gesteuerten Treiben einer Ausgangsspannung,
-
2: ein beispielhafter Signalverlauf der Signale der Logik-Schaltung L und des Ausgangssignals in Abhängigkeit von der Eingangsspannung Vin
-
3: eine mögliche Ausführung der Logik-Schaltung L,
-
4: ein Ausführungsbeispiel der Kontroll-Schaltung S.
-
In der 1 ist ein Ausführungsbeispiel einer erfindungsgemäßen Schaltung dargestellt, welche das erfindungsgemäße Verfahren zum gesteuerten Treiben einer Ausgangsspannung umsetzt. Die Schaltung weist drei unterschiedliche Spannungspegel zu ihrer Versorgung auf. Ausgehend von einer Bezugsspannung V0 ist eine erste Spannung VL vorgesehen, die etwa die halbe Amplitude der zweiten Spannung VH aufweist. Die Eingangsspannung Vin weist einen Pegel kleiner gleich der ersten Spannung VL auf. Der Verlauf der Ausgangsspannung Vout entspricht demjenigen der Eingangsspannung Vin, erreicht jedoch die Amplitude der zweiten Spannung Vout.
-
Die Eingangsspannung Vin wird direkt auf den einen Eingang LS2 und invertiert auf den weiteren Eingang LS1 der Logik-Schaltung L eingespeist. Die Spannungsversorgung der Logik-Schaltung L erfolgt über die Bezugsspannung V0 und die zweite Spannung VH.
-
Die Logik-Schaltung L wird sowohl von den Eingängen LS1 und LS2 als auch von wenigstens einem Eingang E angesteuert, der von der Kontrollschaltung S kommt und später näher beschrieben wird. Die Logik-Schaltung L weist vier logische Schaltausgänge G0, G3, und G4, G5 auf, welche im Fall der Verwendung von CMOS-Transistoren die Gates der Transistoren M0, M3 und M4, M5 ansteuern. Aufgabe der Logik-Schaltung L ist die Bereitstellung der Signale G0, G3, G4, G5 in zeitlicher Abhängigkeit vom Eingangssignal Vin und vom Trigger-Ausgangssignal Sout H beziehungsweise Sout L der Kontrollschaltung S. Für die Logik-Schaltung L gibt es grundsätzlich verschiedene Realisierungsmöglichkeiten. Ein mögliches Beispiel ist in der 3 dargestellt und wird anhand dieser kurz beschrieben.
-
Die Ausgangsstufen A1 und A2 bestehen aus dem ersten Transistor M0 und dem zweiten Transistor M3. An der Drain-Source-Strecke der beiden Transistoren liegt unter statischen Bedingungen und mit VH = 2 × VL keine höhere Spannung als VL an. Den beiden Transistoren M0 und M3 sind in bekannter Weise Schutztransistoren M1 und M2 zugeordnet, welche die Drain-Spannung auf maximal den Wert von VL begrenzen.
-
Die weiteren Transistoren, nämlich der dritte und der vierte Transistor M4 und M5 dienen als Lade- bzw. Entladetransistoren für die Ausgangsspannung Vout auf den Zwischenwert VL. Dies wird nachfolgend anhand der in 2 dargestellten Signalverläufe während eines Zyklus des Eingangssignals erläutert. Erst nach eindeutigem Erreichen des Zwischenwertes VL erfolgt mittels Triggerung der Logik-Schaltung L der zweite Lade- bzw. Entladevorgang auf den endgültigen Wert von Vout auf den Pegel von V0 oder VH. Aufgrund der Steuerung der Kontrollschaltung S durch die logischen Schaltsignale G0 und G3 kann sie nur während der genannten Lade- bzw. Entladephasen aktiviert werden. Auf diese Weise wird erreicht, dass die Schaltung mit einem Ruhestrom von annähernd Null realisiert werden kann. Um dies zu erreichen muss die Logik-Schaltung so ausgelegt sein, dass die logischen Schaltausgänge G3, G4 und G5 in der gewünschten Abfolge drei Spannungspegel V0, VL und VH einnehmen können.
-
Damit der Lade- bzw. Entladevorgang immer ohne Überschreitung der zulässigen Betriebsspannung eines beliebigen Bauteils der Schaltung abläuft ist erfindungsgemäß die Kontrollschaltung S vorgesehen.
-
Die Kontrollschaltung S nutzt als Referenz die Spannung VL und als Eingangsgröße den jeweils aktuellen Status des Ausgangssignals Vout, das über den Eingang V eingespeist wird. Als weitere Eingangsgrößen sind die logischen Schaltsignale G0 und G3 vorgesehen. Die Kontrollschaltung S erzeugt das Ausgangssignal Sout H bzw. Sout L, welches als Triggersignal dem Eingang E der Logik-Schaltung L zugeführt wird. Grundsätzlich könnte auch nur eines der beiden Signale genutzt werden, wobei das andere mittels eines RS-Flip-Flops in der Logik-Schaltung erzeugt werden kann.
-
Die 2 zeigt vereinfacht die Verläufe der wesentlichen Signale der erfindungsgemäßen Schaltung in Abhängigkeit von Eingangssignal Vin und dem aktuell erreichten Ausgangssignal Vout in Abhängigkeit von der Zeit t. Zum leichteren Verständnis sind die wesentlichen Zeitpunkte eines Zyklus auf der Zeitachse mit t1, t4 bezeichnet.
-
Der Zyklus beginnt zum Zeitpunkt t1 mit dem Wechsel des Eingangssignals Vin von Low auf High, was einem Spannungshub von V0 auf etwa VL entspricht. Damit wird der Ladevorgang der Ausgangsspannung Vout von V0 auf VL dadurch gestartet, dass der dritte Transistor M4 auf leitend geschaltet wird, was durch den Anstieg des Signals G4 von Pegel V0 auf VL angedeutet ist und gleichzeitig G0 von High auf Low umschaltet. Zu diesem Zeitpunkt ist der zweite Transistor M3 gesperrt, was in 2 dadurch erkennbar ist, dass sich der Signalpegel vom Ausgang G3 noch auf High befindet.
-
Erst wenn Vout zum Zeitpunkt t2 die erste Spannung VL erreicht hat, was auch daran erkennbar ist, dass das Ausgangssignal der Kontrollschaltung S von Low auf High geht, wird der zweite Transistor M3 dadurch leitend geschaltet, dass das Signal G3 von High auf Low absinkt. Nach kurzem Ladevorgang über M3 erreicht dann das Ausgangssignal Vout den Pegel VH.
-
Bemerkenswert ist, dass die Signale Sout in 2 mit flacher Flanke dargestellt sind. Dies bedeutet, dass zwar ein entsprechender Schaltvorgang stattfindet, der jedoch zu diesem Zeitpunkt nicht relevant ist und auch im zeitlichen Bezug zu anderen Signalen nicht exakt definiert sein muss.
-
Hinsichtlich der Funktion der Logik-Schaltung L ist darauf hinzuweisen, dass die Ausgangssignale G4 und G5 tatsächlich drei unterschiedliche Pegel einnehmen müssen. Dies ergibt sich aus der Funktion der in 1 dargestellten Schaltung.
-
Im Ausgangszustand (Vout = V0), den man auch als Ruhezustand bezeichnen kann, ist der Ausgang G0 auf High und damit der erste Transistor M0 im Sperrzustand. Damit auch gleichzeitig der dritte Transistor M4 und der vierte Transistor M5 gesperrt sind muss sich der Ausgang G4 auf V0 und der Ausgang G5 auf dem Pegel VL befinden. Der Ausgang G5 darf sich jedoch zu diesem Zeitpunkt nicht auf dem Pegel VH befinden, da sonst die Anschlüsse des vierten Transistors M5 überlastet würden, was gemäß der erfindungsgemäßen Aufgabenstellung zu vermeiden ist.
-
Wenn das Eingangssignal Vin auf High umschaltet muss der Ausgang G0 auf Low gehen, wodurch der erste Transistor M0 sperrt. Gleichzeitig fällt der Pegel von G5 von VL auf V0. Damit leitet der vierte Transistor M5 und der erste Schritt des Ladevorgangs der Ausgangsspannung beginnt. Zu diesem Zeitpunkt kann der Ausgang G4 beliebig auf V0 bleiben oder auf VL ansteigen. Nach Beendigung des ersten Schritts des Ladevorgangs von Vout, die durch die Signale Sout der Kontrollschaltung S angezeigt werden, folgt der zweite Schritt des Ladevorgangs von Vout auf den Pegel VH. Hierzu fällt der Ausgang G3 von High auf Low und der zweite Transistor M3 leitet. Gleichzeitig muss jedoch auch zwingend gelten, dass sich der Ausgang G4 auf dem Pegel VL befindet. Sonst würde der dritte Transistor M4 überlastet werden, da dessen Drain-Anschluss auf VH ansteigt. Ebenso muss zum Zeitpunkt t2 zwingend der Ausgang G5 von V0 auf VH wechseln, damit der vierte Transistor M5 vollständig sperrt. Anderenfalls wäre eine Art Rückwärtsentladung der Ausgangsspannung Vout nach VL möglich. Somit nimmt der Ausgang G5 im Ablauf eines Zyklus alle drei Pegel ein. Wenn ab dem Zeitpunkt t3 die Ausgangsspannung Vout von VL auf V0 sinkt, muss komplementär dazu der Ausgang G4 die Pegel V0, VL und VH einnehmen.
-
In der
3 ist beispielhaft eine mögliche Realisierung einer Logik-Schaltung L vereinfacht dargestellt. Weitere Realisierungsmöglichkeiten sind damit nicht ausgeschlossen. Die Schaltung besteht aus CMOS-Transistoren M12, ..., M23, NAND- und NOR-Gattern, sowie einem vereinfacht dargestellten Low-to-High Level Shifter und einem High-to-Low Level Shifter, die bezüglich ihrer Schaltung aus dem Stand der Technik wie beispielsweise der
US 2010/0109705 A1 bekannt sind.
-
Aufgrund der hier vorgeschlagenen Verschaltung der Transistoren wird erreicht dass zu keinem Zeitpunkt irgendein Bauelement einer Spannung höher als VL ausgesetzt ist. Somit ist die gestellte Aufgabe erfüllt. Unter anderem wird dies durch die Bindung der Transistoren M14, ..., M17 an die erste Spannung VL erreicht. Ein weiterer Vorteil dieser Schaltung ist, dass der statische Stromverbrauch gleich Null ist. Auffällig ist der spiegelsymmetrische Aufbau der Schaltung. Grundsätzlich kann die rechte und die linke Seite bezüglich ihrer Funktion unabhängig voneinander betrachtet werden. Anzumerken ist noch, dass neben dem Eingangssignal Vin auch dessen invertiertes Signal Vin-q benutzt wird.
-
Im Anfangszustand eines Zyklus (Vin = V0) sperren die Transistoren M12 und M22. Der Zustand von G5 = VL wird durch die Verbindung über die leitenden Transistoren M18 und M20 erreicht, da sich G3 auf dem Pegel VH befindet und GO auf dem Pegel High ist. Somit leitet der Transistor M13 und der Ausgang G4 liegt auf V0.
-
Gleichzeitig sperren die Transistoren M19 und M23, so dass auch in der rechten Hälfte der Schaltung kein Ruhestrom fließt. Der Transistor M21 leitet, weil das Gatter NAND3 aufgrund der Konstellation von Sout L und Vin-q auf dem Pegel High ist und dies dem Pegel VH entspricht. Somit liegen die beiden Knoten [A] und [B] auf dem Pegel VH.
-
Wenn Vin zum Zeitpunkt t1 auf High wechselt sperrt der Transistor M13 und der Transistor M19 leitet. Dadurch steigt Ausgang G4 auf den Pegel VL. Der Ausgang des Gatters NAND3 bleibt unverändert und damit auch der Status der Transistoren M21 und M23. Gleiches gilt analog auch für das Gatter NAND2 und die Transistoren M20 und M22. Nur der Transistor M12 wird leitend und zieht damit den Ausgang G5 auf den Pegel V0. Da jetzt der Transistor M18 sperrt fließt auch in der rechten Hälfte der Schaltung kein Ruhestrom. Die Knoten [A] und [B] liegen nun auf dem Pegel VL, da die Transistoren M20 und M21 leitend geschaltet sind.
-
Wechselt zum Zeitpunkt t2 das Signal Sout H von Low auf High dann ändern auch die Gatter-Ausgänge von NAND2 und NOR1 ihren Status. Transistor M12 sperrt und Transistor M22 wird leitend und zieht damit den Ausgang G5 auf VH. Da Ausgang G3 nun auf Pegel VL liegt ist Transistor M20 gesperrt und verhindert damit einen Ruhe- bzw. Kurzschlussstrom vom Knoten [A] auf VL. Die rechte Schaltungshälfte bleibt dabei unverändert und auch ein Schaltvorgang von Sout L hat hier keine Auswirkung. Somit liegt Knoten [A] auf dem Pegel VH und Knoten [B] auf dem Pegel VL. Da die Gates der Transistoren M18 und M20 jeweils auf dem Pegel VL liegen können auch in diesem Teil des Zyklus die Bauteile nicht überlastet werden. Dies entspricht nun dem weiteren Ruhezustand für die Eingangsspannung Vin = High und Ausgangsspannung Vout = VH.
-
Wechselt zum Zeitpunkt t3 die Eingangsspannung Vin wieder auf den Pegel Low = V0 dann geht Transistor M22 in den Sperrzustand und Transistor M20 wird leitend. Somit liegt der Ausgang G3 auf dem Pegel VH. Weil jetzt der Transistor M18 leitet wird der Ausgang G5 über den Transistor M20 auf den Pegel VL gezogen.
-
In der rechten Schaltungshälfte bleibt Transistor M13 gesperrt, jedoch ist wegen des Ausgangspegels von Gatter NAND3 = Low der Transistor M23 leitend und der Transistor M21 gesperrt. Dadurch steigt Ausgang G4 auf den Pegel VH und es kann über den gesperrten Transistor M21 kein Ruhestrom fließen. Damit liegt der Knoten [A] auf dem Pegel VL und der Knoten [B] auf dem Pegel VH. Deshalb kann Transistor M19 nicht überlastet werden, da das invertierte Eingangssignal Vin-q auf dem Pegel VL liegt.
-
Am Ende dieses Schrittes des Zyklus geht zum Zeitpunkt t4 das Ausgangssignal Sout L der Kontroll-Schaltung S von High auf Low, womit sich wieder der Anfangszustand der Logik-Schaltung L einstellt. Transistor M23 ist gesperrt, Transistor M13 leitet und der Ausgang G0 liegt auf High, wodurch der Ausgang G4 auf den Pegel V0 absinkt. Transistor M19 sperrt ebenfalls, da der beide Knoten [A] und [B] auf dem Pegel VL liegen. Somit kann kein Ruhestrom fließen. Die linke Schaltungshälfte bleibt hierbei unverändert.
-
In der 4 ist beispielhaft eine mögliche Realisierung einer Kontroll-Schaltung S vereinfacht dargestellt. Andere Realisierungsmöglichkeiten sind damit nicht ausgeschlossen. Die verwendeten Bauteile entsprechen denen der Logik-Schaltung gemäß 3. Für die Funktion ist es dabei wesentlich, dass die Treiberstärke von M8 bzw. M9 wesentlich größer ist als diejenige von M6 bzw. M11.
-
In Abhängigkeit von der aktuellen Ausgangsspannung Vout der erfindungsgemäßen Schaltung erzeugt diese Ausführung der Kontroll-Schaltung S zwei Ausgangssignale Sout H und Sout L, die der Logikschaltung L als Triggersignale zugeleitet werden.
-
Wenn das Ausgangssignal Vout von V0 auf VH angehoben wird fällt Ausgang G0 auf den Pegel Low, wodurch der Transistor M6 leitend wird. Andererseits leitet auch der Transistor M8, wodurch aufgrund der größeren Treiberstärke von M8 der Ausgang Sout H auf den Pegel Low gedrückt wird. Während die Ausgangsspannung Vout von V0 auf VL ansteigt fällt die Gate-Source-Spannung am Transistor M8. Wenn die Ausgangsspannung Vout den Pegel VL erreicht hat wird M8 abgeschnürt und der Ausgang Sout H wird durch M6 auf den Pegel High gezogen und signalisiert damit der Logik-Schaltung L den Abschluss des ersten Schritts des Treibens der Ausgangsspannung Vout.
-
Wenn die Ausgangsspannung Vout in Richtung V0 fällt verhält sich die Kontrollschaltung genau gegenteilig. Der Transistor M9 zieht das Ausgangssignal Sout L auf den Pegel High, obwohl der weniger leitfähige Transistor M11 auch leitend ist. Die beiden Transistoren M7 und M10 dienen als Schutztransistoren gegen Überspannung.
-
Die vorgeschlagene Kontroll-Schaltung S unterstützt das gemäß der Erfindung vorgeschlagene zweistufige Treiben der Ausgangsspannung unter dem Aspekt der gestellten Aufgabe, da die beiden Transistoren M6 und M11 nur während der jeweiligen Übergangsphasen der Ausgangsspannung Vout leitend geschaltet sind. Somit verbraucht auch diese Schaltung keinen Ruhestrom. Der weitere Vorteil dieser Ausführungsform liegt darin begründet, dass ausschließlich Thin-Oxid-Bauteile (Transistoren mit dünnem Gate-Oxid) verwendet werden können, da sie keinesfalls mit einer die zulässige Betriebsspannung überschreitenden Spannung betrieben werden.
