TWI713656B - 設計佈局的方法與設計佈局的系統 - Google Patents

設計佈局的方法與設計佈局的系統 Download PDF

Info

Publication number
TWI713656B
TWI713656B TW105141880A TW105141880A TWI713656B TW I713656 B TWI713656 B TW I713656B TW 105141880 A TW105141880 A TW 105141880A TW 105141880 A TW105141880 A TW 105141880A TW I713656 B TWI713656 B TW I713656B
Authority
TW
Taiwan
Prior art keywords
color
wiring
conductive element
layout
predetermined conductive
Prior art date
Application number
TW105141880A
Other languages
English (en)
Other versions
TW201812623A (zh
Inventor
林彥宏
王中興
侯元德
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201812623A publication Critical patent/TW201812623A/zh
Application granted granted Critical
Publication of TWI713656B publication Critical patent/TWI713656B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種設計佈局的方法包含將第一顏色群組指派給多個第 一佈線軌跡。將第二顏色群組指派給多個第二佈線軌跡。第一佈線軌跡在鄰近第二佈線軌跡之間。所述方法包含將來自第一顏色群組的顏色指派給沿著每一第一佈線軌跡的每一預定導電元件。沿著每一第一佈線軌跡的第一預定導電元件的顏色不同於沿著相同第一佈線軌跡的鄰近預定導電元件的顏色。所述方法包含將來自第二顏色群組的顏色指派給沿著每一第二佈線軌跡的每一預定導電元件。沿著每一第二佈線軌跡的第一預定導電元件的顏色不同於沿著相同第二佈線軌跡的鄰近預定導電元件的顏色。

Description

設計佈局的方法與設計佈局的系統
本發明實施例涉及一種半導體製造製程中的設計佈局的方法與系統。
在半導體製造製程中，在半導體裝置的單層中的特徵的定位比圖案化解析度所准許的程度還要近時，通常使用多個罩幕以便圖案化特徵。將半導體裝置的單層的特徵分成不同罩幕，以使得每一罩幕包含分開等於或大於圖案化解析度參數的距離的特徵。製程被稱作N重圖案化，其基於用以形成層的罩幕的數目。舉例來說，在一些情況下，使用兩個罩幕的製程被稱作雙重圖案化；而使用四個罩幕的製程被稱作四重圖案化。
在設計半導體裝置時，設計者將在佈局圖案中佈局半導體裝置的特徵。這些佈局圖案包含常用結構，將所述常用結構作為標準單元儲存於單元庫中。單元庫為設計者可以使用以便有效地將常用結構插入於佈局圖案中，同時避免為每一不同半導體裝置設計各自的結構的額外任務的標準單元的資料庫。在一些情況 下，單元庫包含用於放置元件的規則以便協助著色製程。
本發明實施例提出一種設計佈局的方法，包含將第一顏色群組指派給多個第一佈線軌跡。所述方法包含將第二顏色群組指派給多個第二佈線軌跡。第一佈線軌跡在鄰近第二佈線軌跡之間。所述方法包含將來自第一顏色群組的顏色指派給沿著每一第一佈線軌跡的每一預定(default)導電元件。沿著每一第一佈線軌跡的第一預定導電元件的顏色不同於沿著相同第一佈線軌跡的鄰近預定導電元件的顏色。所述方法包含將來自第二顏色群組的顏色指派給沿著每一第二佈線軌跡的每一預定導電元件。沿著每一第二佈線軌跡的第一預定導電元件的顏色不同於沿著相同第二佈線軌跡的鄰近預定導電元件的顏色。
本發明實施例提出一種設計佈局的方法，包含將第一顏色群組指派給佈局的多個第一佈線軌跡。所述方法進一步包含將第二顏色群組指派給佈局的多個第二佈線軌跡。多個第一佈線軌跡中的第一佈線軌跡在多個第二佈線軌跡中的鄰近第二佈線軌跡之間。所述方法進一步包含以交替方式將來自第一顏色群組的顏色指派給沿著多個第一佈線軌跡中的每一第一佈線軌跡的每一預定導電元件。所述方法進一步包含以交替方式將來自第二顏色群組的顏色指派給沿著多個第二佈線軌跡中的每一第二佈線軌跡的每一預定導電元件。所述方法進一步包含將來自第二顏色群組的顏色指派給沿著多個第一佈線軌跡中的每一第一佈線軌跡的每一 非預定導電元件。
本發明實施例提出一種設計佈局的系統，包含處理器；以及耦合到處理器的非暫時性電腦可讀媒體。非暫時性電腦可讀媒體經配置以存儲用於使得處理器將第一顏色群組指派給佈局的多個第一佈線軌跡的指令。處理器經進一步配置以將第二顏色群組指派給佈局的多個第二佈線軌跡。多個第一佈線軌跡中的第一佈線軌跡在多個第二佈線軌跡中的鄰近第二佈線軌跡之間。處理器經進一步配置以將來自第一顏色群組的顏色指派給沿著多個第一佈線軌跡中的每一第一佈線軌跡的每一預定導電元件。沿著多個第一佈線軌跡中的每一第一佈線軌跡的第一預定導電元件的顏色不同於沿著相同第一佈線軌跡的鄰近預定導電元件的顏色。處理器經進一步配置以將來自第二顏色群組的顏色指派給沿著多個第二佈線軌跡中的每一第二佈線軌跡的每一預定導電元件。沿著多個第二佈線軌跡中的每一第二佈線軌跡的第一預定導電元件的顏色不同於沿著相同第二佈線軌跡的鄰近預定導電元件的顏色。
100:方法
102~114:操作
200:方法
202~206:操作
300:佈局
310:導電元件
320:佈線軌跡
330:佈線軌跡
400:佈局
410A:導電元件
410B:導電元件
410C:導電元件
410D:導電元件
420A:佈線軌跡
420B:佈線軌跡
500:佈局
510:預定導電元件
510':預定導電元件
510":預定導電元件
520A:佈線軌跡
520B:佈線軌跡
540A:單元
540B:單元
540C:單元
550:非預定導電元件
555:非預定導電元件區
560:排除位點
600:佈局
610:導電元件
640A:單元
640B:單元
640C:單元
650:非預定導電元件
670:排除區域
680:排除區域
690:排除區域
700:系統
702:硬體處理器
704:非暫時性電腦可讀存儲媒體
706:指令
707:電腦程式代碼
708:匯流排
710:I/O介面
712:網路介面
714:網路
716:物理間距規則參數
718:顏色間距規則參數
720:單元庫參數
722:佈局參數
CG1:顏色群組
CG2:顏色群組
圖1為根據一些實施例的給佈局著色的方法的流程圖。
圖2為根據一些實施例的使用電子設計輔助(electronic design assistance；EDA)工具來設計著色佈局的方法。
圖3為根據一些實施例的用於積體電路的導電元件的佈局的 平面圖。
圖4為根據一些實施例的用於積體電路的導電元件的著色佈局的平面圖。
圖5為根據一些實施例的包含排除位點的用於積體電路的導電元件的佈局的平面圖。
圖6為根據一些實施例的包含排除區域的用於積體電路的導電元件的佈局的平面圖。
圖7為根據一些實施例的用於實施給佈局著色的方法的系統的框圖。
以下揭示內容提供用於實施所提供的標的物的不同特徵的許多不同實施例或實例。下文描述組件、值、操作、材料、佈置或其類似者的特定實例以簡化本發明。當然，這些僅為實例且並不意欲進行限制。涵蓋其它元件、值、操作、材料、佈置或其類似者。舉例來說，在以下描述中，第一特徵在第二特徵之上或上的形成可包含第一特徵與第二特徵直接接觸地形成的實施例，並且還可包含額外特徵可形成於第一特徵與第二特徵之間從而使得第一特徵與第二特徵可以不直接接觸的實施例。此外，本發明可在各種實例中重複參考標號和/或字母。此重複是出於簡單和清楚的目的，且本身並不指示所論述的各種實施例和/或配置之間的關係。
另外，例如“在......下”、“在......下方”、“下部”、“在......上方”、“上部”及類似者的空間相關術語本文中為易於描述而使用，以描述如圖中所說明的一個元件或特徵與另一元件或特徵的關係。除圖中所描繪的定向以外，空間相關術語意欲涵蓋在使用或操作中的裝置的不同定向。設備可以其它方式定向(旋轉90度或處於其它定向)，且本文中所使用的空間相關描述詞同樣可相應地進行解釋。
隨著半導體技術節點大小的減小，導電元件之間的距離也減小。使用至少兩個規則來確定佈局中導電元件的位置。物理間距規則設定鄰近導電元件之間的最小物理距離。如果違反了物理間距規則，那麼在一些情況下，寄生電容或寄生電阻將阻止導電元件像設計的那樣執行。物理間距規則的不同取決於距層的基底(即，金屬層級)的距離。在一些情況下，隨著層與基底之間的距離的增加，物理間距規則界定導電元件之間的較大距離。
顏色間距規則設定形成於相同罩幕上的導電元件之間的最小距離。歸因於由罩幕覆蓋誤差導致的製造變化、在微影製程期間的光擴散以及其它不可避免的變化，單個罩幕中的導電元件之間的間距增加到大於物理間距規則，以便可靠地形成最終裝置中的導電元件。
為了可靠地形成導電元件，開發多重圖案化技術以使用不同罩幕在相同層中形成導電元件。將導電元件分段成若干群組被稱作著色。向每一導電元件指派特定顏色，所述特定顏色對應 於在製造製程期間使用的特定罩幕。著色製程通常包含：形成衝突圖形；使用各種演算法分解衝突圖形；以及重新設計佈局以便遵守著色要求。這些製程需要大量時間來解決著色方案，所述著色方案將准許裝置恰當地起作用，同時也滿足物理間距規則和顏色間距規則兩者。根據一個或多個實施例，在本申請案中描述的方法和系統通過對著色製程外加特定規則來避免用以測試和重新設計佈局的大量時間和遞迴迴圈。這些規則有助於確保佈局能夠分段成著色方案。
圖1為根據一些實施例的給佈局著色的方法100的流程圖。在操作102中，接收佈局。佈局包含多個導電元件。佈局還包含對應於所接收的佈局的裝置的特定層級的多個佈線軌跡。佈線軌跡彼此平行地延伸，且在鄰近佈線軌跡之間具有預定義間距。導電元件沿著多個佈線軌跡中的佈線軌跡定位。導電元件為用於電連接最終裝置的不同元件的互連結構的部分。
鄰近佈線軌跡之間的預定義間距等於或大於最終裝置的物理間距規則，且等於或大於顏色間距規則乘以二再除以用於形成層的罩幕數目。鄰近佈線軌跡之間的預定義間距滿足兩個條件：(1)Sx
Figure 105141880-A0305-02-0008-1
pS；以及(2)Sx
Figure 105141880-A0305-02-0008-2
2*cS/n,，其中SX為鄰近佈線軌跡之間的間距，pS為由物理間距規則界定的最小間距，cS為由顏色間距規則界定的最小間距，且n為用於形成層的罩幕數目。舉例來說，四重圖案化將具有n=4的 值。在一些實施例中，由物理間距規則界定的最小間距增加，從而考慮到由製造變化導致的未對準。在一些實施例中，物理間距規則的增加由電路設計者界定。在一些實施例中，基於所收集的經驗資料確定物理間距規則的增加，所述經驗資料與用於創建和利用使用方法100創建的罩幕的製造製程相關。
沿著每一佈線軌跡的導電元件也具有最小間距要求。沿著每一佈線軌跡的鄰近導電元件之間的距離大於或等於物理間距規則。另外，沿著每一佈線軌跡的具有相同顏色的導電元件之間的距離等於或大於顏色間距規則。沿著在任何給定導電元件與具有相同顏色的最近導電元件之間的佈線軌跡的導電元件數目取決於用以形成最終裝置的層的罩幕數目。舉例來說，在四重圖案化製程中，一個導電元件將在具有相同顏色的沿著佈線軌跡的導電元件之間。
在一些實施例中，導電元件為用於在垂直於最終裝置的基底的頂部表面的方向上提供電連接的通孔。在一些實施例中，導電元件為用於在平行於最終裝置的基底的頂部表面的方向上提供電連接的線。在一些實施例中，所有導電元件具有預定形狀，且被稱作預定導電元件。預定形狀為導電元件的標準形狀，例如方形、圓形或另一合適形狀。在一些實施例中，至少一個導電元件具有非預定形狀，且被稱作非預定導電元件。非預定形狀為不同於預定形狀的形狀。非預定導電元件在垂直於佈線軌跡的方向上的尺寸大於預定導電元件在垂直於佈線軌跡的方向上的尺寸。 在一些實施例中，非預定形狀包含槽孔。
在一些實施例中，由電路設計者經由用於執行方法100的系統的輸入/輸出(I/O)介面提供佈局。在一些實施例中，在與用以執行方法100的系統相同的系統上產生佈局。在一些實施例中，從與用於執行方法100的系統不同的系統接收佈局。在一些實施例中，從單元庫接收佈局。單元庫經配置以存儲標準單元，所述標準單元供用於設計裝置的佈局。
在操作104中，將第一顏色群組或第二顏色群組指派給佈局的每一軌跡。第一顏色群組為一組相異的顏色，即群組內的顏色不相同。第二顏色群組也為一組相異的顏色。另外，第一顏色群組中的顏色與第二顏色群組中的顏色不重疊。顏色群組確定沿著特定佈線軌跡定位的導電元件的顏色選項。
在一些實施例中，由用於實施方法100的系統指派第一顏色群組和第二顏色群組。在一些實施例中，基於來自電路設計者的指令指派第一顏色群組和第二顏色群組。指派顏色群組以使得鄰近佈線軌跡不會被指派相同顏色群組。
舉例來說，在四重圖案化製程中，將包含藍顏色和綠顏色的第一顏色群組指派給佈線軌跡0；以及將包含紅顏色和橙顏色的第二顏色群組指派給鄰近佈線軌跡1。重複此指派，其中向交替的佈線軌跡指派第一顏色群組(即藍和綠)和第二顏色群組(即紅和橙)。
在一些實施例中，存在額外顏色群組，且在迴圈製程中 將其與第一顏色群組和第二顏色群組一起指派給佈局的佈線軌跡。
在操作106中，識別任何非預定導電元件。在一些實施例中，基於來自電路設計者的輸入識別非預定導電元件。在一些實施例中，由用於實施方法100的系統自動識別非預設導電元件。
如果佈局不含非預定導電元件，那麼方法100前進到操作108。在操作108中，基於導電元件所位於的佈線軌跡的經指派顏色群組將顏色指派給每一預定導電元件。指派特定預定導電元件的顏色，以使得鄰近導電元件具有不同顏色。舉例來說，如果顏色群組包含兩個顏色，那麼以交替方式指派顏色。如上文所論述，導電元件基於物理間距規則和顏色間距規則沿著每一佈線軌跡間隔開。因此，最小化或避免佈局的調整，且著色製程的處理時間和反復與其它著色技術相比減少。
與包含形成衝突圖形的其它技術相比，簡化方法100的著色製程。另外，只要鄰近佈線軌跡之間以及沿著每一佈線軌跡的導電元件之間的距離滿足以上條件，便可確保佈局的可著色性。通過確保染色性，用於設計裝置的時間量減少，這是因為佈局的調整減少，且電路設計者能夠精確地確定裝置的元件之間的連接路徑。
如果佈局包含非預定導電元件，那麼方法100前進到操作110。在操作110中，將顏色指派給每一非預定導電元件，所述顏色不同於指派給非預定導電元件所位於的佈線軌跡的顏色群 組。舉例來說，位於被指派第一顏色群組的佈線軌跡上的非預定導電元件將接收來自第二顏色群組的顏色。相反，向位於第二顏色群組佈線軌跡上的非預定導電元件指派來自第一顏色群組的顏色。
將顏色指派給非預定導電元件也遵守顏色間距規則。具有相同顏色的鄰近非預定導電元件之間的空間大於或等於由顏色間距規則界定的最小間距。在非預設導電元件位於由顏色間距規則界定的最小間距內的情形中，向非預定導電元件指派不同顏色。非預定導電元件中的每一者的顏色仍來自相同顏色群組。舉例來說，如果兩個非預定導電元件位於指派給第二顏色群組的佈線軌跡上，且非預定導電元件在由顏色間距規則界定的最小間距內，那麼向非預定導電元件中的一者指派來自第一顏色群組的第一顏色，且向其它非預定導電元件指派來自第一顏色群組的第二顏色。因為顏色群組內的顏色數目增加，所以只要滿足物理間距規則，鄰近非預設導電元件之間的間距便能夠減小。
在操作112中，從佈局中將違反物理間距規則或顏色間距規則的位置排除導電元件。執行導電元件的排除，從而考慮到存在於佈局中的非預定導電元件的非典型形狀。如上文所詳述，鄰近佈線軌跡之間的距離是基於物理間距規則。基於預設導電元件確定物理間距規則。因此，非預定導電元件的存在會導致通過從某些位置排除導電元件來修改佈局。
排除導電元件包含臨時從佈局移除導電元件。在一些實 施例中，排除導電元件包含僅臨時移除預定導電元件。在一些實施例中，排除導電元件包含臨時移除至少一個非預定導電元件和至少一個預定導電元件。在排除位置處不包含導電元件的一些實施例中，省略操作112。舉例來說，在一些實施例中，如果從單元庫接收佈局，那麼佈局將已經被安排成滿足物理間距規則和顏色間距規則。在一些實施例中，排除導電元件包含在與含有非預設導電元件的單元不同的單元中排除導電元件。在此情形下，在一些實施例中甚至修改存儲於單元庫中的標準單元以便遵守物理間距規則和顏色間距規則。
人為地增加物理間距規則以考慮到非預設導電元件的形狀是可能的；然而，此修改將增加最終裝置的大小，這是歸因於增加了鄰近佈線軌跡之間的距離。作為增加物理間距規則的替代方案，從某些位置排除導電元件有助於維持較小裝置，同時還減小或避免違反物理間距規則和顏色間距規則。
在一些實施例中，由系統自動執行排除導電元件。在一些實施例中，基於來自電路設計者的輸入執行排除導電元件。下文關於圖2論述關於排除導電元件的額外細節。
在操作114中，基於物理間距規則和顏色間距規則將排除的導電元件插入到佈局中。在操作112中排除導電元件包含從佈局移除導電元件。然而，排除的導電元件用以提供裝置的元件之間的電連接；因此，在適當位置處將移除的導電元件再插入到佈局中。適當位置滿足物理間距規則和顏色間距規則。在一些實 施例中，由系統自動執行插入排除的導電元件。在一些實施例中，基於來自電路設計者的輸入執行插入排除的導電元件。
在省略操作112的一些實施例中，也省略操作114。在一些實施例中，如果不排除導電元件，那麼插入排除的導電元件是不必要的。
在操作114之後，方法100前進到操作108，其中將顏色指派給預定導電元件。非預定導電元件保留在操作110中指派的顏色。與將顏色指派給匹配佈線軌跡的顏色群組的非預定導電元件的製程相比，利用操作110的著色方案有助於減小最終裝置的大小。
非預定導電元件的形狀防止將佈線軌跡中鄰近於非預定導電元件的導電元件放置在與非預定導電元件對準的位置中。用以界定鄰近佈線軌跡之間的距離的物理間距規則是基於預設導電元件的尺寸。將鄰近佈線軌跡中的導電元件放置在非預定導電元件中且與非預定導電元件對準因此將違反物理間距規則。
非預定導電元件的形狀也防止將具有與非預定導電元件相同的顏色的最近佈線軌跡中的導電元件放置在與非預定導電元件對準的位置中。用以界定鄰近佈線軌跡之間的距離的顏色間距規則是基於預設導電元件的尺寸。放置具有相同顏色的最近佈線軌跡中的導電元件且使之與非預定導電元件對準因此將違反顏色間距規則。
如果非預定導電元件的顏色保持為指派給佈線軌跡的顏 色群組的顏色中的一者，那麼排除區域將覆蓋非預設通孔的每一側上的多個佈線軌跡。舉例來說，在四重圖案化製程中，以交替方式將顏色群組指派給佈線軌跡。結果，排除區域將包含基於物理間距規則的鄰近佈線軌跡；以及將包含基於顏色間距規則的第二佈線軌跡。歸因於顏色群組的交替指派，將向第二佈線軌跡指派與非預定通孔的佈線軌跡相同的顏色群組。非預定導電元件的增加的尺寸將使非預定導電元件與同非預定導電元件對準的第二佈線軌跡上的導電元件之間的距離減少至小於顏色間距規則的最小間距。然而，通過將非預定導電元件的顏色改變為不同於佈線軌跡的顏色群組的顏色，避免排除第二佈線軌跡上的導電元件。以不同方式解釋，出於非預設導電元件的目的，物理間距規則和顏色間距規則僅排除鄰近佈線軌跡。這使得第二佈線軌跡可用於接收導電元件，這有助於促進最終裝置的大小相比於不包含操作110的技術的減小。
在一些實施例中，方法100包含額外操作，例如產生用於基於預定導電元件和非預定導電元件的著色形成多個罩幕的指令。罩幕可用於經由半導體製造製程形成最終裝置。在一些實施例中，由方法100產生的佈局保存於單元庫中以供裝置的另一部分稍後使用或供另一裝置使用。在一些實施例中，改變方法100的操作次序。舉例來說，在一些實施例中，操作112在操作110之前執行。在一些實施例中，至少一個操作與另一操作同時執行。舉例來說，在一些實施例中，操作112與操作114同時執行。
圖2為使用電子設計輔助(electronic design assistance；EDA)工具來設計著色佈局的方法200。在一些實施例中，方法200為方法100(圖1)的操作112的實施方案。在操作202中，在鄰近於非預定導電元件的佈線軌跡的第一區域中禁止導電元件。基於物理間距規則禁止鄰近佈線軌跡的第一區域中的導電元件。在鄰近佈線軌跡的第一區域中禁止導電元件，所述第一區域小於由物理間距規則界定的距非預定導電元件的最小距離。大於或等於由物理間距規則界定的距非預定導電元件的最小距離的鄰近佈線軌跡的部分保留接收導電元件的資格。
在一些實施例中，自動放置和佈線(APR)工具用以界定用於禁止導電元件的第一區域。APR工具能夠執行設計規則檢查(design rule checking；DRC)，以便確定佈局內的導電元件是否滿足物理間距規則和顏色間距規則。在一些實施例中，電路設計者界定用於禁止導電元件的至少一個第一區域。在一些實施例中，APR工具向電路設計者提供對於第一禁止區域的推薦進行批准或修改。
在一些實施例中，包含第一禁止區域的佈局作為標準單元的部分保存在單元庫中。包含單元庫中的標準單元中的佈局減少在裝置的設計期間的處理時間，這是因為在將標準單元插入到佈局中時，禁止區域就已經存在。
在操作204中，基於物理間距規則和顏色間距規則禁止第二區域中的導電元件。第二區域位於與非預設導電元件相同的 單元中或位於鄰近於非預設導電元件的單元中。舉例來說，如果非預設導電元件位於單元的邊界附近，那麼非預定導電元件的尺寸將導致相鄰單元的某些部分中的導電元件違反規則。在操作204的第二區域中包含相鄰單元的這些部分。
在一些實施例中，至少一個第二區域與至少一個第一區域重疊。在一些實施例中，每一第二區域不同於每一第一區域。在一些實施例中，至少一個第二區域位於與非預設導電元件相同的佈線軌跡上。在一些實施例中，每一第二區域位於鄰近於非預設導電元件的佈線軌跡上。
在一些實施例中，APR工具用以界定用於禁止導電元件的第二區域。在一些實施例中，在操作202中利用的APR工具與在操作204中利用的APR工具相同。在一些實施例中，在操作202中利用的APR工具與在操作204中利用的APR工具不同。在一些實施例中，電路設計者界定用於禁止導電元件的至少一個第二區域。在一些實施例中，APR工具向電路設計者提供對於第二禁止區域的推薦進行批准或修改。
在一些實施例中，在插入含有非預設導電元件的單元之後識別第二區域，且將鄰近單元插入到佈局中。在一些實施例中，將含有非預設導電元件的單元存儲於單元庫中，所述單元庫包含用於在佈局的形成期間識別第二區域的指令。存儲有用於識別第二區域的指令的單元有助於減少佈局設計和修正製程。
在操作206中，基於物理間距規則和顏色間距規則禁止 第三區域中的導電元件。第三區域位於與非預設導電元件相同的單元中或位於鄰近於非預設導電元件的單元中，這類似於第二區域。
在一些實施例中，至少一個第三區域與至少一個第一區域或至少一個第二區域重疊。在一些實施例中，每一第三區域不同於每一第一區域和每一第二區域。在一些實施例中，至少一個第三區域位於與非預設導電元件相同的佈線軌跡上。在一些實施例中，每一第三區域位於鄰近於非預設導電元件的佈線軌跡上。
在一些實施例中，APR工具用以界定用於禁止導電元件的第三區域。在一些實施例中，在操作206中利用的APR工具與在操作202或操作204中利用的APR工具相同。在一些實施例中，在操作206中利用的APR工具與在操作202和操作204中利用的APR工具不同。在一些實施例中，電路設計者界定用於禁止導電元件的至少一個第三區域。在一些實施例中，APR工具向電路設計者提供對於第三禁止區域的推薦進行批准或修改。
在一些實施例中，在插入含有非預設導電元件的單元之後識別第三區域，且將鄰近單元插入到佈局中。在一些實施例中，將含有非預設導電元件的單元存儲於單元庫中，所述單元庫包含用於在佈局的形成期間識別第三區域的指令。
在一些實施例中，方法200包含額外操作，例如產生用於基於預定導電元件和非預定導電元件的著色形成多個罩幕的指令。在一些實施例中，由方法200產生的佈局保存於單元庫中以 供裝置的另一部分稍後使用或供另一裝置使用。在一些實施例中，改變方法200的操作次序。舉例來說，在一些實施例中，操作204在操作202之前執行。在一些實施例中，至少一個操作與另一操作同時執行。舉例來說，在一些實施例中，操作204與操作206同時執行。
圖3為根據一些實施例的用於積體電路的導電元件310的佈局300的平面圖。在一些實施例中，在方法100(圖1)的操作102中接收的佈局類似於佈局300。佈局300包含佈置成二維陣列的多個導電元件310。每一導電元件310沿著佈線軌跡320定位。佈線軌跡320沿著第一方向(即X軸)延伸。佈線軌跡330在垂直於佈線軌跡320的方向(即Y軸)上延伸。佈線軌跡330指示在佈局300上方或下方的層的佈線軌跡的位置。佈線軌跡330不為佈局300的層的部分。導電元件310位於佈線軌跡320和佈線軌跡330的選擇交叉點處，以提供佈局300的層上方的元件與佈局300的層下方的元件之間的電連接。
鄰近佈線軌跡320之間的預定義間距Sx是基於佈局300的物理間距規則和顏色間距規則。鄰近佈線軌跡之間的預定義間距Sx等於或大於最終裝置的物理間距規則；以及等於或大於顏色間距規則乘以二再除以用於形成層的罩幕數目，這類似于上文所描述的預定義間距。沿著相同佈線軌跡320的導電元件310之間的預定義間距Sy是基於物理間距規則和顏色間距規則界定，這類似于上文所描述的預定義間距。
導電元件310皆為預定導電元件。導電元件310具有方形橫截面。在一些實施例中，導電元件310具有圓形橫截面或另一合適形狀。
圖4為根據一些實施例的用於積體電路的導電元件410的著色佈局400的平面圖。佈局400為對佈局300(圖3)執行的方法100(圖1)的操作108的結果的實例。佈局400包含元件410A、410B、410C和410D，其被統稱為導電元件410。佈局400包含佈線軌跡420A和420B，其被統稱為佈線軌跡420。將顏色群組CG1或CG2指派給每一佈線軌跡420。將顏色群組CG1指派給佈線軌跡420A。將顏色群組CG2指派給佈線軌跡420B。在一些實施例中，佈局400包含指派給佈線軌跡420的大於兩個顏色群組。指派顏色群組CG1和顏色群組CG2以使得佈線軌跡420A在重複圖案中與佈線軌跡420B交替。
導電元件410A沿著與導電元件410B相同的佈線軌跡420A。導電元件410A具有顏色群組CG1中的第一顏色。導電元件410B具有顏色群組CG1中的第二顏色。鄰近導電元件410A彼此至少分離由顏色間距規則界定的最小間距。鄰近導電元件410B存在類似間距佈置。導電元件410A與最近導電元件410B至少分離由物理間距規則界定的最小間距。導電元件410A與導電元件410B佈置成交替圖案。
導電元件410C沿著與導電元件410D相同的佈線軌跡420B。導電元件410C具有顏色群組CG2中的第一顏色。導電元 件410D具有顏色群組CG2中的第二顏色。導電元件410C和導電元件410D具有與上文關於導電元件410A和導電元件410B所描述的佈置類似的佈置。
佈局400為四重圖案化的實例，因為使用四個總顏色，每一罩幕的一個顏色可用以形成對應於佈局的裝置。在一些實施例中，將佈局400存儲於單元庫中用作裝置設計期間的標準單元。在一些實施例中，佈局400的著色佈置可用以產生用於形成罩幕以供半導體製造製程使用以便創建裝置的指令。
圖5為根據一些實施例的包含排除位點560的用於積體電路的導電元件510和550的佈局500的平面圖。在一些實施例中，在方法100(圖1)的操作102中接收的佈局類似於佈局500。佈局500包含預定導電元件510和非預定導電元件550。佈局500還包含含有非預定導電元件550和預設導電元件310的單元540A。單元540B和單元540C僅含有預設導電元件510。佈局500包含佈線軌跡520A和520B，其被統稱為佈線軌跡520。非預定導電元件區555環繞非預定導電元件550。非預定導電元件區555中沒有預定導電元件510。在一些實施例中，省略非預定導電元件區555，且至少一個預定導電元件510位於非預定導電元件550之間。排除位點560為導電元件的潛在位置，禁止所述潛在位置包含佈局500中的導電元件，這是歸因於非預定導電元件550的存在和位置。
非預定導電元件550在指派給第一顏色群組CG1的佈線 軌跡520A上。將向非預定導電元件550指派來自第二顏色群組CG2的顏色來代替來自第一顏色群組CG1的顏色。通過向非預定導電元件550指派來自第二顏色群組CG2的顏色，排除位點560被限於違反物理間距規則的位置。與排除位點包含額外佈線軌跡的技術相比，這會增加可用於包含預設導電元件510的單元540A的區域。
用指派給佈線軌跡520A的第一顏色群組CG1之外的顏色給非預定導電元件550著色的效果通過包含預定導電元件510'和導電元件510"來說明。類似于上文描述，佈局500的佈線軌跡520之間的預定義間距是基於物理間距規則和顏色間距規則兩者。預定導電元件510'和預定導電元件510"沿著佈局500的X軸與非預定導電元件550對準。排除位點560位於預定導電元件510'與非預定導電元件550之間，且位於預定導電元件510"與非預定導電元件550之間。由於物理間距規則而禁止排除位元點560含有導電元件。預定導電元件510'和預定導電元件510"與非預定導電元件550充分分離，從而滿足物理間距規則。然而，預定導電元件510'和預定導電元件510"充分靠近於非預定導電元件550，從而有可能違反顏色間距規則。預定導電元件510'具有第一顏色群組CG1中的第一顏色；以及預定導電元件510"具有第一顏色群組CG1中的第二顏色。如果向非預定導電元件550指派來自第一顏色群組CG1的顏色，那麼預定導電元件510'或預定導電元件510"將違反顏色間距規則。通過增加佈局的大小或重新設計佈局 以改變佈局內導電元件的位置來解決顏色間距規則的違反，這增加了用於設計佈局的時間。通過向非預定導電元件550指派第一顏色群組CG1之外的顏色，預定導電元件510'和預定導電元件510"兩者皆滿足顏色間距規則和物理間距規則，且維持佈局500的大小。
圖6為根據一些實施例的包含排除區域670到690的用於積體電路的導電元件610的佈局600的平面圖。佈局600類似於佈局500，且類似元件具有相同參考標號，但增加了100。相比於佈局500，佈局600包含排除區域670到690。排除區域670到690為禁止導電元件的佈局600中的位置。在一些實施例中，排除區域670為方法200(圖2)的操作202的結果。在一些實施例中，排除區域680為方法200的操作204的結果。在一些實施例中，排除區域690為方法200的操作206的結果。
基於物理間距規則識別排除區域670。在小於由物理間距規則界定的距非預定導電元件650的最小距離的佈線軌跡的排除區域670中禁止導電元件。大於或等於由物理間距規則界定的距非預定導電元件650的最小距離的鄰近佈線軌跡的部分在排除區域670之外。在一些實施例中，排除區域670與單元640A一起保存於單元庫中。通過將排除區域670保存於單元庫中，佈局(例如佈局600)的設計和顏色所消耗的時間和資源少於單元庫中不包含排除區域670的技術。
排除區域680是基於物理間距規則和顏色間距規則。排 除區域680與非預設導電元件650一起位於單元640A中，且位於單元640B和640C中。非預設導電元件650的位置充分靠近於單元640A與單元640B之間的邊界，使得單元640B內的位置將違反佈局600的物理間距規則或顏色間距規則。在單元640B最初包含排除區域680中的導電元件的一些實施例中，排除區域680內的單元640的導電元件重定位到單元640B內的不同位置。在一些實施例中，通過用於產生排除區域680的指令將單元640A存儲於單元庫中。
排除區域690是基於物理間距規則和顏色間距規則。類似於排除區域680，排除區域690位於單元640A中且位於單元640B和640C中。在一些實施例中，基於排除區域690重定位單元640B或單元640C中的導電元件。在一些實施例中，通過用於產生排除區域690的指令將單元640A存儲於單元庫中。相比於排除區域680，排除區域690用以防止APR工具隨機放置導電元件。裝置的一些元件具有額外規範，例如信號的延遲時間。選擇導電元件的位置以便滿足這些規範。放入位置中以滿足裝置規範的導電元件具有很高的重要性。相對比地，不包含這些額外規範的導電元件具有較低重要性。在導電元件的位置具有低重要性的一些情況下，APR工具將在放置較高重要性導電元件之後將導電元件放置在任何可用位置中。在一些實施例中，APR工具在佈局中放置虛設導電元件以改進處理均勻性，所述虛設導電元件即不提供到裝置的元件的連線性的導電元件。排除區域690用以說明防止 導電元件被APR工具放入某些位置中。在一些實施例中，存儲有單元640A的指令包含防止APR工具將導電元件放置在排除區域690中的規則。
圖7為根據一些實施例的用於實施給佈局著色的方法的系統700的框圖。系統700包含硬體處理器702和用電腦程式代碼707(即一組可執行指令)編碼(即存儲電腦程式代碼707)的非暫時性電腦可讀存儲媒體704。電腦可讀存儲媒體704也用指令706編碼，所述指令與製造機器介接以用於基於佈局製造半導體裝置。處理器702經由匯流排708電耦合到電腦可讀存儲媒體704。處理器702也由匯流排708電耦合到I/O介面710。網路介面712也經由匯流排708電連接到處理器702。網路介面712連接到網路714，以使得處理器702和電腦可讀存儲媒體704能夠經由網路714連接到外部元件。處理器702經配置以執行電腦可讀存儲媒體704中編碼的電腦程式代碼706，以便使得系統700可用於執行如方法100或方法200中所描述的操作的一部分或全部。
在一些實施例中，處理器702為中央處理單元(central processing unit；CPU)、多處理器、分散式處理系統、專用積體電路(application specific integrated circuit；ASIC)和/或合適的處理單元。
在一些實施例中，電腦可讀存儲媒體704為非暫時性電子、磁性、光學、電磁、紅外和/或半導體系統(或設備或裝置)。舉例來說，電腦可讀存儲媒體704包含半導體或固態記憶體、磁 帶、可拆卸式電腦磁片、隨機存取記憶體(random access memory；RAM)、唯讀記憶體(read-only memory；ROM)、剛性磁片和/或光碟。在使用光碟的一些實施例中，電腦可讀存儲媒體504包含光碟-唯讀記憶體(compact disk-read only memory；CD-ROM)、光碟-讀取/寫入(compact disk-read/write；CD-R/W)和/或數位視訊光碟(digital video disc；DVD)。
在一些實施例中，存儲媒體704存儲電腦程式代碼706，所述電腦程式代碼經配置以使得系統700執行方法100或方法200。在一些實施例中，存儲媒體704也存儲執行方法100或200所需要的資訊以及在執行方法100或200期間產生的資訊，例如物理間距規則參數716、顏色間距規則參數718、單元庫參數720、佈局參數722和/或用以執行方法100或200的操作的一組可執行指令。
在一些實施例中，存儲媒體704存儲用於與製造機器介接的指令706。指令706使得處理器702能夠產生可由製造機器讀取的製造指令以在製造製程的電路設計製程期間有效地實施方法100或方法200。
系統700包含I/O介面710。I/O介面710耦合到外部電路。在一些實施例中，I/O介面710包含鍵盤、小鍵盤、滑鼠、跟蹤球、觸控板和/或游標方向鍵以用於向處理器702傳達資訊和命令。
系統700還包含耦合到處理器702的網路介面712。網路 介面712允許系統700與一個或多個其它電腦系統所連接到的網路714通信。網路介面712包含無線網路介面，例如藍牙、WIFI、WIMAX、GPRS或WCDMA；或有線網路介面，例如乙太網、USB或IEEE-1394。在一些實施例中，在兩個或大於兩個系統700中實施方法100或200，且在不同系統700之間經由網路714交換資訊，例如物理間距規則、顏色間距規則、單元庫或佈局。
系統700經配置以經由I/O介面710或網路介面712接收與物理間距規則相關的資訊。經由匯流排708將資訊傳送到處理器702以確定佈局設計製程的物理間距規則。接著將物理間距規則作為物理間距規則參數716存儲於電腦可讀媒體704中。系統700經配置以經由I/O介面710或網路介面712接收與顏色間距規則相關的資訊。將資訊作為顏色間距規則參數718存儲於電腦可讀媒體704中。系統700經配置以經由I/O介面710或網路介面712接收與單元庫相關的資訊。將資訊作為單元庫參數720存儲於電腦可讀媒體704中。系統700經配置以經由I/O介面710或網路介面712接收與佈局相關的資訊。將資訊作為佈局參數722存儲於電腦可讀媒體704中。
在操作期間，處理器702執行一組指令以基於所存儲的參數716到722將顏色群組指派給佈線軌跡且將顏色指派給導電元件。在一些實施例中，系統700經配置以產生用於控制製造機器的指令以用於基於如在方法100或方法200期間修改的佈局參數722形成罩幕。
此描述的一個方面涉及設計佈局的方法。方法包含將第一顏色群組指派給佈局的多個第一佈線軌跡。方法進一步包含將第二顏色群組指派給佈局的多個第二佈線軌跡。多個第一佈線軌跡中的第一佈線軌跡在多個第二佈線軌跡中的鄰近第二佈線軌跡之間。方法進一步包含將來自第一顏色群組的顏色指派給沿著多個第一佈線軌跡中的每一第一佈線軌跡的每一預定導電元件。沿著多個第一佈線軌跡中的每一第一佈線軌跡的第一預定導電元件的顏色不同於沿著相同第一佈線軌跡的鄰近預定導電元件的顏色。方法進一步包含將來自第二顏色群組的顏色指派給沿著多個第二佈線軌跡中的每一第二佈線軌跡的每一預定導電元件。沿著多個第二佈線軌跡中的每一第二佈線軌跡的第一預定導電元件的顏色不同於沿著相同第二佈線軌跡的鄰近預定導電元件的顏色。
根據本發明實施例，其進一步包括確定所述佈局中是否存在任何非預定導電元件。
根據本發明實施例，其進一步包括將所述第二顏色群組中的顏色指派給位於所述多個第一佈線軌跡中的所述第一佈線軌跡上的非預定導電元件。
根據本發明實施例，其進一步包括基於所述非預定導電元件的位置從所述佈局中違反物理間距規則或顏色間距規則的第一組位置排除導電元件。
根據本發明實施例，其進一步包括將所述排除的導電元件插入到所述佈局中不同於所述第一組位置的第二組位置中。
根據本發明實施例，其中從所述第一組位置排除所述導電元件包括從鄰近於所述多個第一佈線軌跡中的所述第一佈線軌跡的所述多個第二佈線軌跡中的每一第二佈線軌跡的至少一部分排除所述導電元件。
根據本發明實施例，其進一步包括將包含所述第一組位置的所述佈局存儲於單元庫中。
根據本發明實施例，其中從所述第一組位置排除所述導電元件包括利用自動放置和佈線(APR)工具。
根據本發明實施例，其中排除所述導電元件包括從不同於含有所述非預設導電元件的單元的單元中的所述第一組位置排除導電元件。
根據本發明實施例，其中排除所述導電元件包括界定所述佈局中的多個排除區域，其中所述多個排除區域中的第一排除區域與所述多個排除區域中的第二排除區域至少部分重疊。
根據本發明實施例，其中將所述第二顏色群組中的所述顏色指派給所述非預定導電元件發生在將來自所述第一顏色群組的所述顏色指派給沿著所述多個第一佈線軌跡中的每一第一佈線軌跡的每一預定導電元件之前。
根據本發明實施例，其中將來自所述第一顏色群組的所述顏色指派給沿著所述多個第一佈線軌跡中的每一第一佈線軌跡的每一預定導電元件包括將第一顏色或第二顏色指派給沿著每一第一佈線軌跡的每一預定導電元件，且將來自所述第二顏色群組 的所述顏色指派給沿著所述多個第二佈線軌跡中的每一第二佈線軌跡的每一預定導電元件包括將第三顏色或第四顏色指派給沿著每一第二佈線軌跡的每一預定導電元件。
此描述的另一方面涉及設計佈局的方法。方法包含將第一顏色群組指派給佈局的多個第一佈線軌跡。方法進一步包含將第二顏色群組指派給佈局的多個第二佈線軌跡。多個第一佈線軌跡中的第一佈線軌跡在多個第二佈線軌跡中的鄰近第二佈線軌跡之間。方法進一步包含以交替方式將來自第一顏色群組的顏色指派給沿著多個第一佈線軌跡中的每一第一佈線軌跡的每一預定導電元件。方法進一步包含以交替方式將來自第二顏色群組的顏色指派給沿著多個第二佈線軌跡中的每一第二佈線軌跡的每一預定導電元件。方法進一步包含將來自第二顏色群組的顏色指派給沿著多個第一佈線軌跡中的每一第一佈線軌跡的每一非預定導電元件。
根據本發明實施例，其中將來自所述第二顏色群組的所述顏色指派給每一非預定導電元件包括將相同顏色指派給沿著所述多個第一佈線軌跡中的每一第一佈線軌跡的每一非預定導電元件。
根據本發明實施例，其進一步包括基於每一非預定導電元件的位置從所述佈局中違反物理間距規則或顏色間距規則的第一組位置排除導電元件；以及將所述排除的導電元件插入到所述佈局中不同於所述第一組位置的第二組位置中。
根據本發明實施例，其中排除所述導電元件包括從鄰近於含有至少一個非預設導電元件的單元的單元排除至少一個導電元件。
根據本發明實施例，排除所述導電元件包括界定所述佈局中的多個排除區域，其中所述多個排除區域中的第一排除區域與所述多個排除區域中的第二排除區域至少部分重疊。
根據本發明實施例，其進一步包括接收所述佈局，其中所述所接收的佈局包括所述多個第一佈線軌跡和所述多個第二佈線軌跡。
此描述的再一方面涉及用於設計佈局的系統。系統包含處理器；以及耦合到處理器的非暫時性電腦可讀媒體。非暫時性電腦可讀媒體經配置以存儲用於使得處理器將第一顏色群組指派給佈局的多個第一佈線軌跡的指令。處理器經進一步配置以將第二顏色群組指派給佈局的多個第二佈線軌跡。多個第一佈線軌跡中的第一佈線軌跡在多個第二佈線軌跡中的鄰近第二佈線軌跡之間。處理器經進一步配置以將來自第一顏色群組的顏色指派給沿著多個第一佈線軌跡中的每一第一佈線軌跡的每一預定導電元件。沿著多個第一佈線軌跡中的每一第一佈線軌跡的第一預定導電元件的顏色不同於沿著相同第一佈線軌跡的鄰近預定導電元件的顏色。處理器經進一步配置以將來自第二顏色群組的顏色指派給沿著多個第二佈線軌跡中的每一第二佈線軌跡的每一預定導電元件。沿著多個第二佈線軌跡中的每一第二佈線軌跡的第一預定 導電元件的顏色不同於沿著相同第二佈線軌跡的鄰近預定導電元件的顏色。
根據本發明實施例，其中所述處理器經進一步配置以將所述第二顏色群組中的顏色指派給位於所述多個第一佈線軌跡中的第一佈線軌跡上的非預定導電元件。
前文概述若干實施例的特徵使得所屬領域的技術人員可以更好地理解本發明的各方面。所屬領域的技術人員應理解，其可易於使用本發明作為用於設計或修改用於實現本文中所引入的實施例的相同目的和/或獲得相同優點的其它過程和結構的基礎。所屬領域的技術人員還應認識到，此類等效構造並不脫離本發明的精神和範圍，且其可在不脫離本發明的精神和範圍的情況下在本文中進行各種改變、替代和更改。
300:佈局
310:導電元件
320:佈線軌跡
330:佈線軌跡

Claims (10)

  1. 一種設計佈局的方法，包括：將第一顏色群組指派給所述佈局的多個第一佈線軌跡；將第二顏色群組指派給所述佈局的多個第二佈線軌跡，其中所述多個第一佈線軌跡中的第一佈線軌跡在所述多個第二佈線軌跡中的鄰近第二佈線軌跡之間；將來自所述第一顏色群組的顏色指派給沿著所述多個第一佈線軌跡中的每一第一佈線軌跡的每一預定導電元件，其中沿著所述多個第一佈線軌跡中的每一第一佈線軌跡的第一預定導電元件的顏色不同於沿著相同第一佈線軌跡的鄰近預定導電元件的顏色；以及將來自所述第二顏色群組的顏色指派給沿著所述多個第二佈線軌跡中的每一第二佈線軌跡的每一預定導電元件，其中沿著所述多個第二佈線軌跡中的每一第二佈線軌跡的第一預定導電元件的顏色不同於沿著相同第二佈線軌跡的鄰近預定導電元件的顏色。
  2. 如申請專利範圍第1項所述的方法，進一步包括確定所述佈局中是否存在任何非預定導電元件。
  3. 如申請專利範圍第1項所述的方法，進一步包括將所述第二顏色群組中的顏色指派給位於所述多個第一佈線軌跡中的所述第一佈線軌跡上的非預定導電元件。
  4. 如申請專利範圍第3項所述的方法，進一步包括基於所述非預定導電元件的位置從所述佈局中違反物理間距規則或顏色間距規則的第一組位置排除導電元件。
  5. 如申請專利範圍第1項所述的方法，其中將來自所述第一顏色群組的所述顏色指派給沿著所述多個第一佈線軌跡中的每一第一佈線軌跡的每一預定導電元件包括將第一顏色或第二顏色指派給沿著每一第一佈線軌跡的每一預定導電元件，且將來自所述第二顏色群組的所述顏色指派給沿著所述多個第二佈線軌跡中的每一第二佈線軌跡的每一預定導電元件包括將第三顏色或第四顏色指派給沿著每一第二佈線軌跡的每一預定導電元件。
  6. 一種設計佈局的方法，包括：將第一顏色群組指派給所述佈局的多個第一佈線軌跡；將第二顏色群組指派給所述佈局的多個第二佈線軌跡，其中所述多個第一佈線軌跡中的第一佈線軌跡在所述多個第二佈線軌跡中的鄰近第二佈線軌跡之間；以交替方式將來自所述第一顏色群組的顏色指派給沿著所述多個第一佈線軌跡中的每一第一佈線軌跡的每一預定導電元件；以交替方式將來自所述第二顏色群組的顏色指派給沿著所述多個第二佈線軌跡中的每一第二佈線軌跡的每一預定導電元件；以及將來自所述第二顏色群組的顏色指派給沿著所述多個第一佈線軌跡中的每一第一佈線軌跡的每一非預定導電元件。
  7. 如申請專利範圍第6項所述的方法，其中將來自所述第二顏色群組的所述顏色指派給每一非預定導電元件包括將相同顏色指派給沿著所述多個第一佈線軌跡中的每一第一佈線軌跡的每一非預定導電元件。
  8. 如申請專利範圍第6項所述的方法，進一步包括接收所述佈局，其中所述所接收的佈局包括所述多個第一佈線軌跡和所述多個第二佈線軌跡。
  9. 一種設計佈局的系統，包括：處理器；以及耦合到所述處理器的非暫時性電腦可讀媒體，其中所述非暫時性電腦可讀媒體經配置以存儲指令，所述指令用於使得所述處理器：將顏色群組指派給所述佈局中的每一佈線軌跡，其中所述佈局包含多個第一佈線軌跡和多個第二佈線軌跡，所述多個第一佈線軌跡中的鄰近第一佈線軌跡由所述多個第二佈線軌跡中的單個第二佈線軌跡分離，且所述處理器經配置以將第一顏色群組指派給所述多個第一佈線軌跡中的每一第一佈線軌跡，且將第二顏色群組指派給所述多個第二佈線軌跡中的每一第二佈線軌跡；以及基於每一預定導電元件所位於的所述佈局的佈線軌跡將顏色指派給所述預定導電元件，其中所述處理器經配置以將所述顏色指派給每一預定導電元件，以使得鄰近預定導電 元件具有不同於沿著所述多個佈線軌跡中的相同佈線軌跡的鄰近預定導電元件的顏色。
  10. 如申請專利範圍第9項所述的系統，其中所述處理器經進一步配置以將所述第二顏色群組中的顏色指派給位於所述多個第一佈線軌跡中的第一佈線軌跡上的非預定導電元件。
TW105141880A 2016-09-08 2016-12-16 設計佈局的方法與設計佈局的系統 TWI713656B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/259,559 US10489547B2 (en) 2016-09-08 2016-09-08 Multiple patterning method, system for implementing the method and layout formed
US15/259,559 2016-09-08

Publications (2)

Publication Number Publication Date
TW201812623A TW201812623A (zh) 2018-04-01
TWI713656B true TWI713656B (zh) 2020-12-21

Family

ID=61280621

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105141880A TWI713656B (zh) 2016-09-08 2016-12-16 設計佈局的方法與設計佈局的系統

Country Status (3)

Country Link
US (2) US10489547B2 (zh)
CN (1) CN107808022A (zh)
TW (1) TWI713656B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102636095B1 (ko) * 2016-12-16 2024-02-13 삼성전자주식회사 쿼드러플 패터닝 리소그래피를 위한 집적 회로, 상기 집적 회로의 설계를 위한 컴퓨팅 시스템 및 컴퓨터 구현 방법
DE102017127276A1 (de) * 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Standardzellen und abwandlungen davon innerhalb einer standardzellenbibliothek
US10509881B2 (en) * 2017-09-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for coloring circuit layout and system for performing the same
US11775727B2 (en) * 2018-03-16 2023-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for generating layout diagram including wiring arrangement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201244824A (en) * 2011-02-17 2012-11-16 Gary Wang Field-programmable lab-on-a-chip and droplet manipulations based on EWOD micro-electrode array architecture
US8709684B2 (en) * 2012-07-31 2014-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic misalignment balancing scheme for multi-patterning technology
US8782570B1 (en) * 2012-05-07 2014-07-15 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing a physical electronic circuit design with multiple-patterning techniques
US8935639B1 (en) * 2012-08-29 2015-01-13 Atoptech, Inc. Natively color-aware double patterning technology (DPT) compliant routing

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227926B2 (en) * 2009-10-23 2012-07-24 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
US8631379B2 (en) 2010-02-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Decomposing integrated circuit layout
CN102222122A (zh) * 2010-04-19 2011-10-19 英业达股份有限公司 电路布局的合并与评分方法及应用其的可读取记录媒体
US8418111B2 (en) * 2010-11-24 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for achieving multiple patterning technology compliant design layout
US8601416B2 (en) 2012-03-15 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of circuit design yield analysis
US8713491B2 (en) 2012-03-29 2014-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-colored methodology of multiple patterning
US9361423B2 (en) 2012-04-13 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. RC corner solutions for double patterning technology
US8762900B2 (en) 2012-06-27 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for proximity correction
US8745556B2 (en) 2012-06-28 2014-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Layout method and system for multi-patterning integrated circuits
US8769451B2 (en) 2012-07-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device design method, system and computer program product
US8775993B2 (en) 2012-08-31 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design flow with layout-dependent effects
US8782575B1 (en) 2013-01-23 2014-07-15 Taiwan Semiconductor Manufacturing Company Limited Conflict detection for self-aligned multiple patterning compliance
US8793640B1 (en) 2013-03-12 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for RC extraction
US8887116B2 (en) 2013-03-14 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Flexible pattern-oriented 3D profile for advanced process nodes
US9330219B2 (en) 2014-03-31 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design method
US10289777B2 (en) 2014-06-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit designs based on temperature distribution determination
US9292646B2 (en) 2014-06-18 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design system with balanced color assignment
US10163831B2 (en) * 2017-04-26 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with post passivation structure and fabrication method therefor
US10838295B2 (en) * 2017-05-04 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Photomask and fabrication method therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201244824A (en) * 2011-02-17 2012-11-16 Gary Wang Field-programmable lab-on-a-chip and droplet manipulations based on EWOD micro-electrode array architecture
US8782570B1 (en) * 2012-05-07 2014-07-15 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing a physical electronic circuit design with multiple-patterning techniques
US8709684B2 (en) * 2012-07-31 2014-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic misalignment balancing scheme for multi-patterning technology
US8935639B1 (en) * 2012-08-29 2015-01-13 Atoptech, Inc. Natively color-aware double patterning technology (DPT) compliant routing

Also Published As

Publication number Publication date
US20180068046A1 (en) 2018-03-08
US20200074038A1 (en) 2020-03-05
TW201812623A (zh) 2018-04-01
US10489547B2 (en) 2019-11-26
CN107808022A (zh) 2018-03-16
US10990741B2 (en) 2021-04-27

Similar Documents

Publication Publication Date Title
TWI743094B (zh) 設計布局的方法、積體電路設計系統及製造積體電路方法
US10990741B2 (en) Multiple patterning method and system for implementing the method
US10503859B2 (en) Integrated circuit design and/or fabrication
US9613177B2 (en) Methods of generating circuit layouts that are to be manufactured using SADP routing techniques
US7962878B2 (en) Method of making an integrated circuit using pre-defined interconnect wiring
US9141752B2 (en) EDA tool and method for conflict detection during multi-patterning lithography
US9824968B2 (en) Method, system and computer readable medium using stitching for mask assignment of patterns
US9003344B2 (en) Generating pattern-based estimated RC data with analysis of route information
US9251299B1 (en) Methods, systems, and articles of manufacture for associating track patterns with rules for electronic designs
US8984465B1 (en) Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design
US8719737B1 (en) Method and apparatus for identifying double patterning loop violations
US20130346936A1 (en) Method and Apparatus to Generate Pattern-Based Estimated RC Data with Analysis of Route Information
US20170300611A1 (en) Semiconductor structure
US8132141B2 (en) Method and apparatus for generating a centerline connectivity representation
US9293450B2 (en) Synthesis of complex cells
US8843869B1 (en) Via insertion in integrated circuit (IC) designs
US11900041B2 (en) Via coloring methods and systems
US10275560B2 (en) Placement of circuit elements in regions with customized placement grids
US20140075395A1 (en) Semiconductor integrated circuit design apparatus, semiconductor integrated circuit design method, and storage medium