TWI706376B - 用於缺陷檢測之系統、方法及非暫時性電腦可讀儲存媒體 - Google Patents

用於缺陷檢測之系統、方法及非暫時性電腦可讀儲存媒體 Download PDF

Info

Publication number
TWI706376B
TWI706376B TW106101159A TW106101159A TWI706376B TW I706376 B TWI706376 B TW I706376B TW 106101159 A TW106101159 A TW 106101159A TW 106101159 A TW106101159 A TW 106101159A TW I706376 B TWI706376 B TW I706376B
Authority
TW
Taiwan
Prior art keywords
die
background
controller
design file
image
Prior art date
Application number
TW106101159A
Other languages
English (en)
Other versions
TW201734949A (zh
Inventor
艾斯霍克 庫爾卡尼
賽寶 巴納吉
桑透許 巴哈特阿恰亞
伯裘恩 布拉爾
Original Assignee
美商克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克萊譚克公司 filed Critical 美商克萊譚克公司
Publication of TW201734949A publication Critical patent/TW201734949A/zh
Application granted granted Critical
Publication of TWI706376B publication Critical patent/TWI706376B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/0006Industrial image inspection using a design-rule based approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10056Microscopic image
    • G06T2207/10061Microscopic image from scanning electron microscope
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

可基於背景碼來判定一經偵測缺陷之關鍵性。可針對各者可為一晶粒之部分之一區來產生該等背景碼。可使用雜訊位準來群組背景碼。可使用該等背景碼對存在於一晶粒上之一系列設計背景進行自動分類而無需特定先驗資訊。

Description

用於缺陷檢測之系統、方法及非暫時性電腦可讀儲存媒體
本發明係關於缺陷偵測。
晶圓檢測系統有助於一半導體製造商藉由偵測在製程期間發生之缺陷而增加且維持積體電路(IC)晶片良率。檢測系統之一個目的係監測一製程是否符合規範。若製程在既定標準之範疇外,則檢測系統指示問題及/或問題之來源,接著半導體製造商可解決該問題。
半導體製造產業之演進對良率管理及特定言之計量及檢測系統所置的需求愈來愈大。關鍵尺寸日益縮小而晶圓大小日益增加。經濟學驅使該產業減少用於達成高良率、高價值生產之時間。因此,最小化從偵測一良率問題至解決該問題之總時間判定半導體製造商之投資回報率。
對半導體晶圓之缺陷偵測可為複雜的且耗時的。半導體製造商需要改良的技術以依一更快速且更可靠之方式偵測缺陷。
在一第一技術中,使用基於設計規則之指令碼語言來定義滿足規則之檢測區、將此等區群組至敏感區中、在檢測配方設置期間分析各個此區之雜訊特性,及調諧每敏感區之敏感度臨限值。一半導體製造商並非先驗已知全部關鍵區,此係第一技術之一缺點。隨著各設計節點及程序之改 變,關鍵區之類型可變化。僅透過檢測及再檢測發現此等新的區。亦不容易推斷出哪些規則最佳描述此等新發現之區。基於設計規則之指令碼語言依賴於(例如,使用諸如標準驗證規則格式(SVRF)之一指令碼語言描述之)一般規則產生檢測區。關於雜訊估計,基於設計規則之指令碼語言可量測各區之雜訊,但此雜訊涵蓋各種各樣的背景,且其等效於具有相異的且不同的雜訊特性之混合群體。
在一第二技術中,提供所關注圖案(POI)之設計片段或「熱點」。針對晶粒中之此等圖案之全部位置(例如,使用一圖案搜尋工具)搜尋一設計資料庫,且接著使用一敏感的臨限值來檢測區。第二技術遭受與第一技術相同之缺點。即使運用使用程序窗限定(PWQ)晶圓之實驗,仍不容易發現全部POI。使用者已知之POI可僅涵蓋總「弱」圖案集合之部分。甚至當存在數百萬個熱點關照區域時,其等之總涵蓋範圍仍通常為低的(例如,在1%範圍內)。在此實例中,一關照區域(CA)群組可包含一晶粒之表面上的可組合之一組矩形(或多邊形)。若熱點關照區域群組之數目增加至數千個以具有一較佳涵蓋範圍,則每一CA群組將需要獨立調諧,此係不切實際的。熱點關照區域之一個特定風險在於存在未由其等涵蓋之區域,此可能因未由熱點涵蓋之區域中之敏感度過於不敏感而導致遺漏缺陷及偏離。此外,當前方法未利用晶圓影像資訊以判定應如何針對找到離群點(例如,可能缺陷)之目的而將此等關鍵區群組在一起。在未執行對此等區之某一群組之情況下,可不存在足夠像素以穩健地判定哪些像素係可能缺陷。
在一第三技術中,運行對晶圓之一「熱」檢測。一熱檢測係其中將用以判定一像素是否有缺陷之偵測臨限值(例如,晶粒對晶粒灰階之最小 差)設定為一低值之一技術。因此,此一偵測配方將找到大量「缺陷」。吾人可調諧臨限值以僅捕獲真實缺陷且濾除諸如雜訊或擾亂點缺陷之錯誤偵測。使用基於設計之群組(DBG)來群組所得缺陷位置。判定含有所關注缺陷對比擾亂點缺陷之群組,接著(例如,使用一圖案搜尋工具)找到晶粒上存在此等所關注圖案之全部位置,且針對後續檢測配方在此等位置處建立檢測敏感區。此第三技術依賴於一均勻熱檢測發現弱區域。不幸地,就一掃描電子顯微鏡(SEM)再檢測工具上之再檢測時間而言,DBG分格(bin)之所得數目可能過多,且充分地取樣各分格可能過於麻煩。從再檢測丟棄含有過少缺陷之DBG分格可導致遺漏一關鍵缺陷類型。又,此一再檢測取樣策略最終通常再檢測過量的擾亂點缺陷,諸如歸因於膜厚度變動、邊緣粗糙度或其他特徵而由跨晶粒之色彩變化引起之缺陷。此大量擾亂點缺陷可導致樣本集合遺漏該等分格中存在之關鍵缺陷。DBG並未組合具有相同雜訊值之結構,此產生一使用者無法處置以對其等單獨調諧之大量群組(分格)。並未針對一個晶粒及群組內之全部結構進行雜訊底限計算,此可歸因於有限統計資料而使雜訊底限計算不穩定。其亦未考量一特定結構之雜訊度。
因此,需要晶圓檢測期間的使用與晶圓影像資料組合之設計資料而改良之缺陷敏感度。
在一第一實施例中,提供一種系統。該系統包括一再檢測工具及與該再檢測工具電子通信之一控制器。該再檢測工具包含經組態以固持一晶圓之一載物台及經組態以產生該晶圓之一影像之一影像產生系統。該控制器經組態以:將一設計檔案分離至複數個區中;針對該等區之各者產生一 背景碼(context code);將該晶圓之該晶粒之一影像與晶粒處之該設計檔案對準;基於該等區之各者之一雜訊位準將該等背景碼群組至一或多個檢測敏感區中;使用該等檢測敏感區掃描該晶粒;針對該等檢測敏感區之各者計算一臨限值;針對一經偵測缺陷處之像素檢查該背景碼;及基於該等背景碼之一或多者判定該經偵測缺陷之一關鍵性。該設計檔案係該晶圓之一晶粒之設計檔案。該背景碼經組態以編碼該等區之一者之幾何形狀。該控制器可包含一處理器、與該處理器電子通信之一電子資料儲存單元以及與該處理器及該電子資料儲存單元電子通信之一通信埠。該電子資料儲存單元可包含該設計檔案。
該影像產生系統可經組態以使用一電子束、一寬頻電漿或一雷射之至少一者產生該晶圓之該影像。在一例項中,該再檢測工具係一掃描電子顯微鏡。
該背景碼可表示邊緣密度、一特徵值向量或該等區之一者之一組形狀圖元之一或多者。
該控制器可進一步經組態以在群組該等背景碼之前分析該等區之雜訊。
該控制器可進一步經組態以分格(bin)局部幾何形狀以捕獲線及空間密度量測、線及空間定向、高曲率點以及線末端與物件接點之至少一者。
在一第二實施例中,提供一種方法。該方法包括:使用一控制器將一設計檔案分離至複數個區中;使用該控制器針對該等區之各者產生一背景碼;使用該控制器將晶粒之一影像與該晶粒處之該設計檔案對準;使用該控制器基於該等區之各者之一雜訊位準將該背景碼群組至一或多個檢測敏感區中;使用該等檢測敏感區掃描該晶粒;使用該控制器針對該等檢測 敏感區之各者計算一臨限值;使用該控制器針對一經偵測缺陷處之像素檢查該背景碼;及使用該控制器基於該等背景碼之一或多者判定該經偵測缺陷之一關鍵性。該設計檔案係一晶圓之一晶粒之設計檔案。該背景碼經組態以編碼該等區之一者之幾何形狀。
該背景碼可表示邊緣密度、一特徵值向量或該等區之一者之一組形狀圖元之一或多者。
該方法可進一步包括:在該群組之前使用該處理器分析該等區之雜訊。
該晶粒之該影像可為一掃描電子顯微鏡影像。
該設計檔案可包含安置於彼此之上之複數個層。
該背景碼可組態為邊緣密度之一量測或自該設計檔案計算之一特徵值向量。
該背景碼可組態為該區中之一組形狀圖元之一編碼。該編碼可為基於頻率的且可經組態以計數該區中存在之形狀圖元。該編碼亦可為該等形狀圖元之間之一空間關係之編碼。
該方法可進一步包括分格局部幾何形狀。該分格可捕獲線及空間密度量測、線及空間定向、高曲率點以及線末端與物件接點之至少一者。
該設計檔案可自一晶圓影像產生。
在一第三實施例中,提供一種非暫時性電腦可讀儲存媒體,其包括用於在一或多個計算裝置上執行步驟之一或多個程式。該等步驟包含:將一晶圓之一晶粒之一設計檔案分離至複數個區中;針對該等區之各者產生一背景碼;將該晶粒之一影像與該晶粒處之該設計檔案對準;基於該等區之各者之一雜訊位準將該背景碼群組至一或多個檢測敏感區中;使用該等 檢測敏感區掃描該晶粒;針對該等檢測敏感區之各者計算一臨限值;針對一經偵測缺陷處之像素檢查該背景碼;及基於該等背景碼之一或多者判定該經偵測缺陷之一關鍵性。該背景碼經組態以編碼該等區之一者之幾何形狀。
100:方法
101:分離
102:產生
103:對準
104:群組
105:掃描
106:計算
107:檢查
108:判定
200:缺陷再檢測系統
201:影像產生系統
202:電子束
203:晶圓
204:載物台
205:控制器
206:處理器
207:電子資料儲存單元
208:通信埠
209:伺服器
為更全面理解本發明之本質及目的,應結合隨附圖式來參考以下詳細描述,其中:圖1係根據本發明之一實施例之一流程圖;圖2係根據本發明之另一實施例之一流程圖;圖3係像素級幾何分格編碼之一實例;圖4係展示像素級幾何分格雜訊特性之圖表;及圖5係根據本發明之一系統之一實施例。
相關申請案之交叉參考
本申請案主張於2016年1月15日申請且指定為美國申請案第62/279,483號之臨時專利申請案的優先權,該案之揭示內容特此以引用的方式併入。
儘管將根據特定實施例來描述所主張之標的,然其他實施例(包含未提供本文中闡述之全部益處及特徵的實施例)亦在本發明的範疇內。在不脫離本發明之範疇的情況下,可進行各種結構、邏輯、程序步驟及電子改變。因此,本發明之範疇僅由參考隨附申請專利範圍定義。
所揭示之技術對存在於一晶粒上之一系列設計背景進行自動分類而無需先驗資訊(諸如一或多個所關注圖案(POI))。POI係已知不合格之具有 固定已知尺寸之多邊形之一已知特定幾何配置。由於本文中揭示之技術可藉由以高解析度分析設計來搜尋全部幾何配置且接著將一關鍵性量測指派給各個此相異配置,故使用者可無需供應此資訊。若使用者定義了POI,則可捕獲此等POI及類似但未精確匹配POI的其他位置。此容許一使用者發現更多可能熱點或設計弱點。可透過本文中揭示之實施例來改良檢測工具敏感度。可針對背景來分析完整晶粒,因此可能沒有餘地遺漏關鍵區。背景映射之粒度可低達檢測像素大小,此可提供對整個晶粒之定點分段。可藉由調諧來執行基於一區之雜訊特性之最大化該區的敏感度。在缺陷偵測之後,發生缺陷之設計背景及其周圍背景可針對再檢測目的而用於分格及判定缺陷關鍵性。
本文中揭示之技術可在一次微米級(例如,低達數奈米或甚至一埃)自動分析設計背景,且可將此等相異背景自動分割至不同區中。可將關鍵性或一複雜性量測指派給各個此背景。可自動量測每背景之雜訊,且在一例項中,僅可在背景之雜訊行為類似且關鍵性類似的條件下,組合該等背景。以此方式,本文中揭示之技術能夠藉由使用高解析度背景以及對雜訊及關鍵性類似之背景之一合理群組兩者來達成較佳敏感度。
在圖1之方法100中,將一設計檔案分離101成複數個區。設計檔案可為或可包含一晶圓之一晶粒。當(以某一粒度級)細分時,區可與檢測系統之一個別像素的大小一樣小,或可與一整個圖框(例如,1024 x 1024像素)一樣大。一圖框可為一檢測系統之影像處理演算法所操作之一典型影像大小。一或多個區可包含一整個晶粒。方法100中亦可使用小於一整個晶粒。例如,一使用者可使用一電子設計自動化(EDA)工具或適合圖形使用者介面(GUI)來繪製待分析之一晶粒之一區。在另一實例中,一使用者 可請求分析一整個晶粒。可基於特定佈局而略過一設計的某些部分(例如,「假填充」之區)。在一例項中,一使用者可僅想要分析設計之隨機邏輯部分(其等排除記憶體區段)。
設計可包含(將檢測之)頂層之一佈局,但亦可包含先前層及甚至隨後將圖案化之未來層的設計佈局。在一些情況中,取決於後續圖案化步驟,一當前層處之一缺陷可比另一缺陷更為關鍵。以一類似方式,先前層對於一當前層中之一缺陷可為重要的。例如,為了與不存在先前層接觸件/通孔的其他線末端區分,靠近一當前層線之末端之一先前層接觸件/通孔可為重要的。又,由於先前層幾何形狀影響當前層之雜訊特性,故具有用於缺陷偵測之該資訊可為有用的。
在分離101之前或期間,亦可將使用者供應的所關注設計區(諸如所關注圖案(POI))、對設計運行一組基於規則之搜尋的結果,或使用其他分析方法(諸如程序模型化、電網表分析、良率分析,或對晶粒之破壞性測試)判定為具特殊意義的區域匯入至系統中。
針對晶粒之區之各者(例如,分段)產生102一背景碼。背景碼經組態以編碼區中之一者之幾何形狀。例如,各區中之設計經分析以產生一背景碼。此背景碼可為對區中所含有之幾何形狀的任何編碼。設計分析可致力於對區中之幾何形狀或設計之一像素化部分(例如,一呈現影像)的向量描述。編碼(例如)可為對邊緣密度之一量測、自設計計算之一特徵值向量,或區中之一組形狀圖元(例如,線、角等)之一編碼。編碼亦可為一基於頻率之分析方法的結果,該方法計數區中存在之特定形狀圖元,且接著編碼此等形狀圖元之存在/不存在。或者,其可編碼緊密接近之形狀圖元之間之一特定空間關係。例如,形狀圖元之使用係揭示於美國申請案第 15/355,606號中,該案之全文以引用的方式併入。
圖3中展示背景寫碼之一實例,其係像素級幾何分格編碼之一實例。各像素(或應用於圖3之形狀之一柵格內之各像素)可含有一程式碼,其指定(例如)一細線、中線或粗線邊緣是否穿過,或其中是否存在一線末端、凸角或凹角,或一差階。
亦可使用一深度學習機器來學習編碼,諸如使用一自動編碼器/堆疊編碼器方法,其以一無監督方式或在無使用者輸入之情況下以其他方式饋送整個設計分段/區之集合且自動編碼片段之群集。亦可使用半監督群集方法。
可使用本文中揭示之任何技術或本文中揭示之任何技術之一組合來編碼晶粒之各區中之背景碼。編碼之輸出係在某一空間解析度之一背景映射,若剩餘區被視為不值得檢測,則該輸出涵蓋整個晶粒或晶粒之一或多個部分。
返回至圖1,將晶粒之一影像與晶粒處之設計檔案對準103。可使用檢測一晶圓之一檢測系統獲得整個晶粒影像。可將來自檢測系統之影像與設計對準。所收集之影像之數目可使得可獲得對在晶圓之生產期間遇到的雜訊之一穩定估計。來自一晶粒之多個圖框及多個晶粒(例如,晶圓上之不同位置處之晶粒)之雜訊資料可提供對雜訊之一可靠估計,而提供對雜訊之一可靠估計之其他技術係可行的。
可在對準103之前、期間或之後分析類似或相同區之雜訊。例如,此可如由晶粒對晶粒影像比較或晶粒內比較所量測。
基於區之各者之一雜訊位準將背景碼群組104至一或多個檢測敏感區中。類似雜訊特性可群組在一起。例如,可使用試探法來群組具有例如類 似關鍵性之一背景。在未群組104之情況下可能存在過多的相異背景,此可使得難以獨立微調各背景之一臨限值。一些背景對於依賴於統計上顯著的資料點來旗標離群點像素之離群點偵測可為稀少的,諸如具有區/分段中之過少像素。在按雜訊特性進行群組時可需要考量背景之關鍵性。使關鍵背景與非關鍵或較不關鍵背景保持相異可為有益的,此係因為可使較不關鍵背景減敏而不損及關鍵區域中之敏感度。
各背景或檢測敏感區可經調諧以基於檢測敏感區之雜訊特性提供該檢測敏感區之一最大敏感度。可藉由調整一臨限值且獲得對所偵測之真實缺陷對比擾亂點缺陷之一估計而調諧敏感區。此可用來確立一適當操作點。
使用檢測敏感區掃描105一或多個晶粒。此可包含掃描一整個晶圓或僅晶粒之一子集。掃描105亦可與群組104組合。可使用各種技術來掃描晶粒。例如,一晶圓檢測系統可經程式化以掃描一晶圓上之晶粒之任何子集。此可稱為一晶粒樣本計劃。晶圓檢測系統可以一蛇形方式掃描晶圓(一次一個掃描帶),直至涵蓋選定晶粒。
針對檢測敏感區之各者計算106一臨限值。可針對各檢測敏感區判定適當臨限值/偏移。可使用關鍵性來判定臨限值,此容許用更為敏感的臨限值檢測更為關鍵的區。
針對一經偵測缺陷處之像素檢查107背景碼。例如,一缺陷團塊(defect blob)可涵蓋一個以上像素及因此一個以上程式碼。可使用程式碼之一聯合或最為關鍵的程式碼來描述缺陷。
基於背景碼之一或多者判定108經偵測缺陷之一關鍵性。可藉由檢查一經偵測缺陷所定位之處之像素之背景碼而判定該缺陷之設計背景。可使 用此資訊連同其周圍區之設計背景來判定缺陷之關鍵性。例如,可判定缺陷接近一邊緣、橋接一窄空間、在一線末端處或可能關鍵之別處。因為此資訊對缺陷關鍵性之影響,所以其對於再檢測樣本產生及/或估計良率可為有用的。
一位置處之關鍵性可為圍繞該位置周圍的之某一區存在之圖元之任何函數,及/或對該區中之圖元之一計數或對「相對圖元」之數目之一量測,其中「相對」可意謂相對於彼此呈特定定向之圖元。一實例係相對角或一水平線緊鄰一垂直線。關鍵性亦可為用以偵測或取樣呈一特定幾何形狀之一缺陷之一使用者定義之偏好分數。關鍵性係對該位置處發生一缺陷之可能性之一量測。可自對過去偵測之缺陷之一統計分析估計該可能性,或可藉由實體模型化缺陷機制或藉由檢測一PWQ晶圓而產生該可能性,其中以每晶粒為基礎刻意調變焦點及曝光且接著藉由一檢測器掃描晶圓以判定引起一特定幾何形狀不合格所需之焦點/曝光之擾動。在一例項中,不可能發生缺陷之一位置之關鍵性值係零。此可為使用者不感興趣之一位置,即使其上具有一真正(bona fide)缺陷。因此,在零或低關鍵性位置處偵測之缺陷可被視為擾亂點。
圖2係根據本發明之另一實施例之一流程圖。
若設計不可用,則可使用影像處理工具處理運用一高解析度工具(諸如一SEM)之一整個晶粒掃描以產生一「設計代理」影像或影像之一理想化呈現。因此,可使用一晶圓影像來產生一設計檔案。接著可使用上文描述之相同技術分析此影像以產生呈所要空間粒度之一背景映射。
或者,若用於圖案化層之光罩/遮罩之影像可用,則可掃描此影像且將其用作一設計代理以產生背景映射。
由於僅可將具有類似雜訊特性之一單一或少量背景群組在一起,故使用本文中所揭示之實施例,來自另一背景之有雜訊像素污染此背景/背景群組之臨限值(例如,使其減敏)之機會較小。例如,圖4包含展示像素級幾何分格雜訊特性之二十五個雜訊統計圖(histogram)之一集合。各統計圖展示像素之計數(y軸)對比晶粒對晶粒差分灰階(x軸),此係雜訊之一量測。已繪製最稠密的二十五個背景。將圖表分成五個群組,其中將五個最稠密的圖表繪製在第一(左上)圖表中,接下來的五個圖表在第二圖表中,等等。圖表上方之數字係五個背景之位元編碼。圖表展示不同背景具有一不同雜訊位準散佈。
一特定演算法或關鍵性判定可僅使用最小數目個像素,諸如一千個像素、一萬個像素或其他值。最小像素數目可由一使用者或一演算法判定。此可增加處理量。
可使先驗已知關鍵背景與其他背景保持分離。例如,先驗已知非關鍵背景可保存在一或多個低敏感區中。在使用先驗資訊之情況中,一使用者可指定關鍵及非關鍵區。在缺乏此資訊時,可使用類似層上之一熱掃描之結果或先前缺陷來推斷一關鍵性量測,且可使用本文中揭示之任何方法計算該等結果或先前缺陷。
由於設計背景係設計之「字母」,故另一裝置佈局可具有類似背景。另一裝置佈局亦可具有第一裝置上未找到之一些新背景。因此,可建構一設計背景庫且可記錄各者之雜訊特性。此庫可擴展為所發現之新背景。接著,可使用此庫來產生用於另一裝置(例如,用於相同層)之一檢測配方,假定類似背景跨裝置將具有類似雜訊特性。在配方設置期間,可藉由對新裝置進行一每背景之雜訊分析且比較其與庫值來檢查此假定。庫可有助於 減小針對該層檢測步驟調諧後續裝置上之許多背景之檢測臨限值的負載,諸如美國專利第7,877,722號中揭示,該案之全文以引用的方式併入。
在像素級幾何分格(PGB)中,藉由其涵蓋之幾何形狀來描述各光學像素。可自一設計或在再檢測期間,自一SEM影像獲得幾何形狀。對於設計衍生之PGB,亦可使用先前層幾何形狀。可根據形狀圖元來定義幾何形狀。例如,可使用細線、薄空間、細線末端、薄空間末端、接點、高曲率點、厚物件邊緣、小物件或其他形狀圖元。亦可計算各形狀圖元之定向資訊。可使用一光學像素內之幾何特徵計數來定義分格。分格定義可為自動的。一旦設計柵格與影像像素柵格對準,即可計算各光學像素所屬之分格。
PGB可被用來捕獲局部幾何形狀之全部以下性質:線及空間密度量測(缺陷大小關鍵性);線及空間定向(與光學模式互動);高曲率點(程序變動);及/或線末端與物件接點(程序變動)。可針對(其中發生之缺陷之)關鍵性排序分格,且可針對其等雜訊訊符(對於濾除雜訊事件有用)來特性化分格。分格可係基於(例如)關鍵性。
PGB在至少以下方面不同於基於設計之分格(DBB)。DBB使用原型(幾何形狀)來定義分格,而PGB使用幾何形狀的性質來定義分格。PGB可需要較少或無需使用者訓練。DBB未明確使用定向或形狀資訊,但PGB使用。DBB要求幾何形狀之一精確匹配。PGB分格可含有類似但不相同之幾何形狀。一PGB分格更「具描述性」,諸如由形狀圖元之存在或計數定義。一DBB分格係由實例定義。DBB及PGB可被組合以找出系統及關鍵隨機缺陷。
PGB係多維的,其不像一缺陷關鍵性指數(DCI)或一程序關鍵性指數 (PCI)。例如,PGB可併有關於多個幾何形狀類型之資訊。DCI及PCI係單維特徵。可按DCI量測排序一PGB分格中之事件。
圖5係根據本發明之一系統之一方塊圖。一控制器205與一缺陷再檢測系統200及/或一伺服器209電子通信。
缺陷再檢測系統200包含經組態以固持一晶圓203或其他工件之一載物台204。載物台204可經組態以在一個、兩個或三個軸上移動或旋轉。缺陷再檢測系統200亦包含經組態以產生晶圓203之一表面之一影像之一影像產生系統201。影像可為晶圓203之一特定層或區的影像。在此實例中,影像產生系統201產生一電子束202以產生一影像。其他影像產生系統201係可行的,諸如使用寬頻電漿或雷射掃描之影像產生系統。例如,可藉由影像產生系統201來執行暗場成像或明場成像。缺陷再檢測系統200及/或影像產生系統201可產生晶圓203之一影像。
如本文中使用,術語「晶圓」通常指代由一半導體或非半導體材料形成之基板。此一半導體或非半導體材料之實例包含(但不限於)單晶矽、氮化鎵、砷化鎵、磷化銦、藍寶石及玻璃。在半導體製造設施中,可常見及/或處理此等基板。
一晶圓可包含經形成於一基板上之一或多個層。例如,此等層可包含(但不限於)一光阻劑、一介電材料、一導電材料,及一半導電材料。此項技術中已知許多不同類型之此等層,且如本文中使用之術語晶圓意欲涵蓋包含全部類型之此等層之一晶圓。
經形成於一晶圓上之一或多個層可經圖案化或未經圖案化。例如,一晶圓可包含複數個晶粒,各晶粒具有可重複圖案化之特徵或週期性結構。此等材料層之形成及處理最終可導致完整裝置。可在一晶圓上形成許 多不同類型之裝置,且如本文中使用之術語晶圓意欲涵蓋其上製造此項技術中已知之任何類型之裝置之一晶圓。
在一特定實例中,缺陷再檢測系統200係一SEM之部分或一SEM。藉由用一集中之電子束202掃描晶圓203來產生晶圓203之影像。電子可用來產生含有關於晶圓203之表面構形及組成之資訊的信號。電子束202可以一光柵掃描型樣掃描,且電子束202之位置可與經偵測信號組合以產生一影像。
伺服器209經組態以儲存半導體晶圓或其他工件之設計影像。
缺陷再檢測系統200及伺服器209可與控制器205通信。例如,控制器205可與影像產生系統201或缺陷再檢測系統200之其他組件通信。控制器205可包含一處理器206、與處理器206電子通信之一電子資料儲存單元207及與處理器206電子通信之一通信埠208。應瞭解,控制器205實務上可由硬體、軟體及韌體之任何組合實施。又,如本文中描述之其功能可由一個單元執行或分配於不同組件之中,該等組件之各者繼而可由硬體、軟體及韌體之任何組合實施。用於使控制器205實施本文中描述之各種方法及功能之程式碼或指令可儲存於在控制器205內、在控制器205外部或其等之組合之控制器可讀儲存媒體(諸如電子資料儲存單元207中之一記憶體)中。
控制器205可以任何適合方式(例如,經由一或多個傳輸媒體,其可包含「有線」及/或「無線」傳輸媒體)耦合至缺陷再檢測系統200或伺服器209之組件,使得控制器205可接收由缺陷再檢測系統200產生之輸出(諸如來自影像產生系統201之輸出)或由伺服器209產生之輸出。控制器205可經組態以使用輸出執行數種功能。例如,控制器205可經組態以使 用輸出再檢測晶圓203上之缺陷。在另一實例中,控制器205可經組態以將輸出發送至一電子資料儲存單元207或另一儲存媒體,而不對輸出執行缺陷再檢測。控制器205可進一步如本文中描述般組態以諸如執行圖1或圖2之實施例。控制器205亦可經組態以針對取樣、成像、檢測或計量目的將指令發送至一再檢測、檢測或計量工具。
本文中描述之控制器205、(若干)其他系統或(若干)其他子系統可採取各種形式,包含一個人電腦系統、影像電腦、主機電腦系統、工作站、網路器具、網際網路器具或其他裝置。一般而言,術語「控制器」可廣泛定義為涵蓋具有執行來自一記憶媒體之指令之一或多個處理器之任何裝置。(若干)子系統或(若干)系統亦可包含此項技術中已知之任何適合處理器,諸如一平行處理器。另外,(若干)子系統或(若干)系統可包含具有高速處理及軟體之一平台,其作為一獨立工具或一網路化工具。
若系統包含一個以上子系統,則不同子系統可彼此耦合,使得影像、資料、資訊、指令等可在子系統之間發送。例如,一個子系統可藉由任何適合傳輸媒體(其可包含此項技術中已知之任何適合有線及/或無線傳輸媒體)耦合至(若干)額外子系統。此等子系統之兩者或更多者亦可藉由一共用電腦可讀儲存媒體(未展示)有效地耦合。
實施諸如本文中描述之方法之方法的程式指令可儲存於諸如電子資料儲存單元207中之電腦可讀媒體或其他儲存媒體上。電腦可讀媒體可為一儲存媒體,諸如一磁碟或一光碟、一磁帶,或此項技術中已知之任何其他適合非暫時性電腦可讀媒體。
程式指令可以各種方式之任一者實施,該等方式包含基於程序之技術、基於組件之技術及/或物件導向技術等。例如,程式指令可如所需般 使用ActiveX控制項、C++物件、JavaBeans、微軟基礎類(「MFC」)、SSE(串流SIMD延伸)或其他技術或方法來實施。
控制器205可根據本文中描述之實施例之任一者組態。例如,控制器205可經程式化以執行圖1或圖2之一些或全部步驟。
如本文中揭示,一額外實施例係關於一種非暫時性電腦可讀媒體,其儲存可在一控制器上執行以執行用於識別一晶圓上之異常或偵測合規性/不合規性之以電腦實施方法之程式指令。特定言之,如圖5中所示,電子資料儲存單元207或其他儲存媒體可含有包含可在控制器205上執行之程式指令之非暫時性電腦可讀媒體。電腦實施方法可包含本文中描述之(若干)任何方法之(若干)任何步驟。
雖然被揭示為一缺陷再檢測系統之部分,但本文中描述之控制器205可經組態以與檢測系統一起使用。在另一實施例中,本文中描述之控制器205可經組態以與一計量系統一起使用。因此,如本文中揭示之實施例描述一些分類組態,可以數種方式針對具有不同成像能力之或多或少適於不同應用之系統定製該等組態。
方法之步驟之各者可如本文中進一步描述般執行。方法亦可包含可由本文中描述之控制器及/或(若干)電腦子系統或(若干)系統執行之(若干)任何其他步驟。步驟可由可根據本文中描述之實施例之任一者組態之一或多個電腦系統執行。另外,上文描述之方法可由本文中描述之系統實施例之任一者執行。
在另一實施例中,本文中揭示之實施例可使用一非暫時性電腦可讀儲存媒體執行。例如,一非暫時性電腦可讀儲存媒體包含用於執行以下步驟之一或多個程式。將一晶圓之一晶粒之一設計檔案分離至複數個區中。 針對區之各者產生一背景碼。背景碼經組態以編碼區之一者之幾何形狀。將晶粒之一影像與該晶粒處之設計檔案對準。基於區之各者之一雜訊位準將背景碼群組至一或多個檢測敏感區中。使用檢測敏感區掃描晶粒。針對檢測敏感區之各者計算一臨限值。針對一經偵測缺陷處之像素檢查背景碼。基於背景碼之一或多者判定經偵測缺陷之一關鍵性。
儘管已關於一或多個特定實施例描述本發明,然將瞭解,可在不脫離本發明之範疇之情況下進行本發明之其他實施例。因此,本發明被視為僅受限於隨附申請專利範圍及其等之合理解釋。
100:方法
101:分離
102:產生
103:對準
104:群組
105:掃描
106:計算
107:檢查
108:判定

Claims (20)

  1. 一種用於缺陷檢測之系統,其包括:一再檢測工具,其中該再檢測工具包含:一載物台,其經組態以固持一晶圓;及一影像產生系統,其經組態以產生該晶圓之一影像;及一控制器,其與該再檢測工具電子通信,其中該控制器經組態以:將一設計檔案分離至複數個區中,其中該設計檔案係該晶圓之一晶粒之設計檔案;針對該等區之各者產生一背景碼,其中該背景碼經組態以編碼該等區之一者的幾何形狀;將該晶圓之該晶粒之一影像與該晶粒處之該設計檔案對準;基於該等區之各者之一雜訊位準,將該等背景碼群組至一或多個檢測敏感區中;使用該等檢測敏感區來掃描該晶粒;針對該等檢測敏感區之各者,計算一臨限值;針對一經偵測缺陷處之像素,檢查該背景碼;及基於該等背景碼之一或多者來判定該經偵測缺陷之一關鍵性。
  2. 如請求項1之系統,其中該控制器包含一處理器、與該處理器電子通信之一電子資料儲存單元,以及與該處理器及該電子資料儲存單元電子通信之一通信埠。
  3. 如請求項2之系統,其中該電子資料儲存單元包含該設計檔案。
  4. 如請求項1之系統,其中該再檢測工具係一掃描電子顯微鏡。
  5. 如請求項1之系統,其中該影像產生系統經組態以使用一電子束、一寬頻電漿或一雷射之至少一者來產生該晶圓之該影像。
  6. 如請求項1之系統,其中該背景碼表示邊緣密度、一特徵值向量,或該等區之一者之一組形狀圖元之一或多者。
  7. 如請求項1之系統,其中該控制器進一步經組態以在群組該等背景碼之前分析該等區之雜訊。
  8. 如請求項1之系統,其中該控制器進一步經組態以分格局部幾何形狀以捕獲線及空間密度量測、線及空間定向、高曲率點,以及線末端與物件接點中之至少一者。
  9. 一種用於缺陷檢測之方法,其包括:使用一控制器將一設計檔案分離至複數個區中,其中該設計檔案係一晶圓之一晶粒之設計檔案;使用該控制器,針對該等區之各者產生一背景碼,其中該背景碼經組態以編碼該等區之一者之幾何形狀;使用該控制器,將該晶粒之一影像與該晶粒處之該設計檔案對準; 使用該控制器,基於該等區之各者之一雜訊位準,將該背景碼群組至一或多個檢測敏感區中;使用該等檢測敏感區來掃描該晶粒;使用該控制器,針對該等檢測敏感區之各者,計算一臨限值;使用該控制器,針對一經偵測缺陷處之像素,檢查該背景碼;及使用該控制器,基於該等背景碼之一或多者來判定該經偵測缺陷之一關鍵性。
  10. 如請求項9之方法,其中該背景碼表示邊緣密度、一特徵值向量或該等區之一者之一組形狀圖元之一或多者。
  11. 如請求項9之方法,進一步包括在該群組之前使用一處理器來分析該等區之雜訊。
  12. 如請求項9之方法,其中該晶粒之該影像係一掃描電子顯微鏡影像。
  13. 如請求項9之方法,其中該設計檔案包含經安置於彼此之上之複數個層。
  14. 如請求項9之方法,其中該背景碼經組態為邊緣密度之一量測或自該設計檔案計算之一特徵值向量。
  15. 如請求項9之方法,其中該背景碼經組態為該區中之一組形狀圖元之 一編碼。
  16. 如請求項15之方法,其中該編碼係基於頻率的,且經組態以計數該區中存在之形狀圖元。
  17. 如請求項15之方法,其中該編碼係該等形狀圖元之間之一空間關係的編碼。
  18. 如請求項9之方法,進一步包括分格局部幾何形狀,其中該分格捕獲線及空間密度量測、線及空間定向、高曲率點,以及線末端與物件接點中之至少一者。
  19. 如請求項9之方法,其中該設計檔案係自一晶圓影像產生。
  20. 一種用於缺陷檢測之非暫時性電腦可讀儲存媒體,其包括用於在一或多個計算裝置上執行以下步驟之一或多個程式:將一晶圓之一晶粒之一設計檔案分離至複數個區中;針對該等區之各者產生一背景碼,其中該背景碼經組態以編碼該等區之一者之幾何形狀;將該晶粒之一影像與該晶粒處之該設計檔案對準;基於該等區之各者之一雜訊位準,將該背景碼群組至一或多個檢測敏感區中;使用該等檢測敏感區來掃描該晶粒; 針對該等檢測敏感區之各者,計算一臨限值;針對一經偵測缺陷處之像素,檢查該背景碼;及基於該等背景碼之一或多者來判定該經偵測缺陷之一關鍵性。
TW106101159A 2016-01-15 2017-01-13 用於缺陷檢測之系統、方法及非暫時性電腦可讀儲存媒體 TWI706376B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662279483P 2016-01-15 2016-01-15
US62/279,483 2016-01-15
US15/356,729 2016-11-21
US15/356,729 US10127651B2 (en) 2016-01-15 2016-11-21 Defect sensitivity of semiconductor wafer inspectors using design data with wafer image data

Publications (2)

Publication Number Publication Date
TW201734949A TW201734949A (zh) 2017-10-01
TWI706376B true TWI706376B (zh) 2020-10-01

Family

ID=59312089

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106101159A TWI706376B (zh) 2016-01-15 2017-01-13 用於缺陷檢測之系統、方法及非暫時性電腦可讀儲存媒體

Country Status (6)

Country Link
US (1) US10127651B2 (zh)
KR (1) KR102432428B1 (zh)
CN (1) CN108463875B (zh)
IL (1) IL260103B (zh)
TW (1) TWI706376B (zh)
WO (1) WO2017123888A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10127651B2 (en) * 2016-01-15 2018-11-13 Kla-Tencor Corporation Defect sensitivity of semiconductor wafer inspectors using design data with wafer image data
US10031997B1 (en) 2016-11-29 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Forecasting wafer defects using frequency domain analysis
US20180300872A1 (en) * 2017-04-12 2018-10-18 Ngr Inc. Method And Apparatus For Integrated Circuit Pattern Inspection With Automatically Set Inspection Areas
US10290087B2 (en) * 2017-09-11 2019-05-14 Applied Materials Israel Ltd. Method of generating an examination recipe and system thereof
WO2019155471A1 (en) * 2018-02-07 2019-08-15 Applied Materials Israel Ltd. Method of deep learning-based examination of a semiconductor specimen and system thereof
US20190279914A1 (en) * 2018-03-09 2019-09-12 Kla-Tencor Corporation Region of interest and pattern of interest generation for critical dimension measurement
US10714366B2 (en) * 2018-04-12 2020-07-14 Kla-Tencor Corp. Shape metric based scoring of wafer locations
CN109241114B (zh) * 2018-08-31 2021-12-03 上海华力微电子有限公司 故障设备识别系统及识别方法和计算机存储介质
US10853932B2 (en) * 2019-01-16 2020-12-01 Applied Material Israel, Ltd. Method of defect detection on a specimen and system thereof
US10930597B2 (en) * 2019-03-27 2021-02-23 Kla-Tencor Corporation Die screening using inline defect information
US11543363B2 (en) * 2019-05-24 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for wafer bond monitoring
US11619592B2 (en) * 2019-07-09 2023-04-04 KLA Corp. Selecting defect detection methods for inspection of a specimen
US11055840B2 (en) * 2019-08-07 2021-07-06 Kla Corporation Semiconductor hot-spot and process-window discovery combining optical and electron-beam inspection
US11615993B2 (en) * 2019-11-21 2023-03-28 Kla Corporation Clustering sub-care areas based on noise characteristics
TWI731671B (zh) * 2020-05-07 2021-06-21 美商矽成積體電路股份有限公司 異常晶片檢測方法與異常晶片檢測系統
CN113971651A (zh) * 2020-07-24 2022-01-25 中芯国际集成电路制造(上海)有限公司 检测方法以及检测装置、电子设备和存储介质
US20220301133A1 (en) * 2021-03-16 2022-09-22 Kla Corporation Segmentation of design care areas with a rendered design image

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070288219A1 (en) * 2005-11-18 2007-12-13 Khurram Zafar Methods and systems for utilizing design data in combination with inspection data
US20100188499A1 (en) * 2009-01-13 2010-07-29 Semiconductor Technologies & Instruments Pte Ltd System and method for inspecting a wafer
TW201511154A (zh) * 2013-06-19 2015-03-16 Kla Tencor Corp 以運行時設計資料之使用偵測晶圓上之缺陷
TW201528397A (zh) * 2013-11-06 2015-07-16 Kla Tencor Corp 量測最佳化檢驗
WO2015175404A1 (en) * 2014-05-12 2015-11-19 Kla-Tencor Corporation Using high resolution full die image data for inspection
TW201546926A (zh) * 2014-05-12 2015-12-16 Kla Tencor Corp 由參考影像改變之檢測方式設定

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324298B1 (en) * 1998-07-15 2001-11-27 August Technology Corp. Automated wafer defect inspection system and a process of performing such inspection
US6898305B2 (en) * 2001-02-22 2005-05-24 Hitachi, Ltd. Circuit pattern inspection method and apparatus
JP3904419B2 (ja) 2001-09-13 2007-04-11 株式会社日立製作所 検査装置および検査システム
US20040156539A1 (en) * 2003-02-10 2004-08-12 Asm Assembly Automation Ltd Inspecting an array of electronic components
JP4564728B2 (ja) * 2003-07-25 2010-10-20 株式会社日立ハイテクノロジーズ 回路パターンの検査装置
US7831083B1 (en) * 2006-07-13 2010-11-09 Kla-Tencor Technologies Corporation Image quality monitoring for substrate inspection
JP5427609B2 (ja) 2006-12-19 2014-02-26 ケーエルエー−テンカー・コーポレーション 検査レシピ作成システムおよびその方法
KR20120068128A (ko) 2010-12-17 2012-06-27 삼성전자주식회사 패턴의 결함 검출 방법 및 이를 수행하기 위한 결함 검출 장치
US9170211B2 (en) * 2011-03-25 2015-10-27 Kla-Tencor Corp. Design-based inspection using repeating structures
US8855399B2 (en) * 2012-02-07 2014-10-07 Applied Materials Israel, Ltd. System, a method and a computer program product for CAD-based registration
US9311698B2 (en) 2013-01-09 2016-04-12 Kla-Tencor Corp. Detecting defects on a wafer using template image matching
US9098891B2 (en) 2013-04-08 2015-08-04 Kla-Tencor Corp. Adaptive sampling for semiconductor inspection recipe creation, defect review, and metrology
US9664540B2 (en) * 2014-01-07 2017-05-30 Samsung Electronics Co., Ltd. Device including optical sensor
TW201545819A (zh) * 2014-06-06 2015-12-16 Yealy Optic Electronic Co Ltd 電腦視覺辨識輸出圖像輔助led晶粒挑選系統及挑選方法
US9846934B2 (en) * 2015-04-13 2017-12-19 Anchor Semiconductor Inc. Pattern weakness and strength detection and tracking during a semiconductor device fabrication process
US9965848B2 (en) 2015-12-23 2018-05-08 Kla-Tencor Corporation Shape based grouping
US10127651B2 (en) * 2016-01-15 2018-11-13 Kla-Tencor Corporation Defect sensitivity of semiconductor wafer inspectors using design data with wafer image data

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070288219A1 (en) * 2005-11-18 2007-12-13 Khurram Zafar Methods and systems for utilizing design data in combination with inspection data
US20100188499A1 (en) * 2009-01-13 2010-07-29 Semiconductor Technologies & Instruments Pte Ltd System and method for inspecting a wafer
TW201511154A (zh) * 2013-06-19 2015-03-16 Kla Tencor Corp 以運行時設計資料之使用偵測晶圓上之缺陷
TW201528397A (zh) * 2013-11-06 2015-07-16 Kla Tencor Corp 量測最佳化檢驗
WO2015175404A1 (en) * 2014-05-12 2015-11-19 Kla-Tencor Corporation Using high resolution full die image data for inspection
TW201546926A (zh) * 2014-05-12 2015-12-16 Kla Tencor Corp 由參考影像改變之檢測方式設定

Also Published As

Publication number Publication date
WO2017123888A1 (en) 2017-07-20
TW201734949A (zh) 2017-10-01
CN108463875A (zh) 2018-08-28
US10127651B2 (en) 2018-11-13
IL260103B (en) 2020-06-30
CN108463875B (zh) 2019-12-31
US20170206650A1 (en) 2017-07-20
KR20180095715A (ko) 2018-08-27
KR102432428B1 (ko) 2022-08-12

Similar Documents

Publication Publication Date Title
TWI706376B (zh) 用於缺陷檢測之系統、方法及非暫時性電腦可讀儲存媒體
TWI755613B (zh) 基於機器學習之圖案分組方法
TWI708301B (zh) 透過異常值偵測之特徵選擇及自動化製程窗監控
TWI784018B (zh) 用於使用半導體製造程序中之深度學習預測缺陷及臨界尺寸之系統及方法
TWI750553B (zh) 對樣本的缺陷檢測的方法及其系統
US10600175B2 (en) Dynamic care areas for defect detection
JP6420529B2 (ja) パッチ・ツー・パッチ比較を含む欠陥検出のための装置及び方法
CN110969598A (zh) 晶圆检查方法以及晶圆检查系统
JP2017523390A (ja) 検査のための高解像度フルダイイメージデータの使用
US10719655B2 (en) Method and system for quickly diagnosing, classifying, and sampling in-line defects based on CAA pre-diagnosis database
TWI734720B (zh) 檢查晶圓之系統及方法
US11119060B2 (en) Defect location accuracy using shape based grouping guided defect centering
TW202030475A (zh) 基於設計及雜訊之關注區域
KR20190098271A (ko) 광학 도구에 의해 캡처되는 결함 및 분류기를 위한 진단 방법
CN110582842B (zh) 依据光学检验结果进行计量导引检验样品成形
US20230411224A1 (en) System and method for detecting defects on a wafer and related non-transitory computer-readable medium