TWI703433B - 電子裝置及其操作方法 - Google Patents
電子裝置及其操作方法 Download PDFInfo
- Publication number
- TWI703433B TWI703433B TW107129756A TW107129756A TWI703433B TW I703433 B TWI703433 B TW I703433B TW 107129756 A TW107129756 A TW 107129756A TW 107129756 A TW107129756 A TW 107129756A TW I703433 B TWI703433 B TW I703433B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- power
- memory
- electronic device
- reset
- Prior art date
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本發明提出一種電子裝置及其操作方法,用以正確地觸發電子裝置的初始化操作。電子裝置包括多個閂鎖器與上電重置產生器。多個閂鎖器耦接至多個記憶胞,並配置為監控多個記憶胞的記憶資料。上電重置產生器耦接至多個閂鎖器,並配置為根據至少一記憶胞的資料損壞,產生上電重置脈衝以重置電子裝置。根據多個記憶胞的記憶資料與相對應的硬體編碼資料,在電子裝置的初始化操作期間檢測資料損壞。
Description
本發明是有關於一種電子裝置及其操作方法,且特別是有關於一種用以正確地觸發電子裝置初始化操作的電子裝置及其操作方法。
在現代,記憶體裝置廣泛運用於許多電子裝置以儲存資料。在不同的記憶體類型中,內容可定址記憶胞(Content Addressable Memory,CAM)對於需要相對高速地搜尋資料的應用來說是較佳的。然而,導致記憶體裝置儲存資料損壞的關鍵問題之一是突發性斷電或者功率下降到太低。因此,需要檢測功率下降並觸發上電重置(Power-On Reset,POR)訊號,以正確地重置電子裝置,從而恢復損壞的資料並提高電子裝置的可靠性。
本發明提供一種用以正確地觸發電子裝置初始化操作的電子裝置及其操作方法。
本發明提供一種電子裝置,具有多個記憶胞,包括多個閂鎖器與上電重置產生器。多個閂鎖器耦接至多個記憶胞,並配置為監控多個記憶胞的記憶資料。上電重置產生器耦接至多個閂鎖器,並配置為根據至少一記憶胞的資料損壞,產生上電重置脈衝以重置電子裝置。根據多個記憶胞的記憶資料與相對應的硬體編碼資料,在電子裝置的初始化操作期間檢測資料損壞。
本發明提供一種操作方法,適用於具有多個記憶胞的電子裝置,包括:監控感測自多個記憶胞的記憶資料;根據記憶資料與相對應的硬體編碼資料,在電子裝置的初始化操作期間檢測資料損壞;根據所檢測的資料損壞,產生上電重置脈衝以重置電子裝置。
基於上述,在本發明一些實施例中,當記憶資料由於功率下降而損壞時,產生POR脈衝以重置電子裝置,以便恢復損壞的記憶資料。以這種方式,可以恢復損壞的記憶資料並改善電子裝置的可靠性。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
應當理解,在不脫離本發明範圍的情況下,可以利用其他實施例並進行結構上的改變。 並且,應當理解,本文所使用的措辭和術語是出於描述的目的,不應該被認為是限制性的。 本文中“包括”、“包含”或“具有”及其相關用語的使用旨在涵蓋其後列出的項目、等同物以及附加項目。 除非另有限制,否則本文中的術語“連接”、“耦合”與“安裝”及其變體被廣泛使用,並包括直接連接、間接連接、耦合與安裝。
參照圖1,電子裝置100可以包括記憶體陣列110、閂鎖電路120、上電重置產生器130與硬體編碼電路140。記憶體陣列110可以包括配置為儲存記憶資料的多個記憶胞。每個記憶胞與記憶體位址之一例如是位址01h、02h或03h相關聯。在一些實施例中,記憶胞可以是內容可定址記憶胞(Content Addressable Memory,CAM),但本發明不限於任何特定類型的記憶體。
閂鎖電路120可以包括多個閂鎖器L1、L2與L3,其中閂鎖器L1、L2與L3中的每一個對應記憶胞中的一個,且閂鎖器L1、L2與L3中的每一個配置為監控相對應記憶胞的記憶資料。舉例來說,閂鎖器L1對應於位址01h處的記憶胞,並配置為監控儲存在相對應記憶胞的記憶資料D1;閂鎖器L2對應於位址02h處的記憶胞,並配置為監控儲存在相對應記憶胞的記憶資料D2;閂鎖器L3對應於位址03h處的記憶胞,並配置為監控儲存在相對應記憶胞的記憶資料D3。閂鎖電路120可以將由閂鎖器L1-L3監控的記憶資料D1-D3提供給上電重置產生電路130。其中,閂鎖器L1、L2與L3可以是正反器(Flip-Flop,F/F),但本發明不限於任何特定類型的閂鎖器。
在一些實施例中,電子裝置100更可以包括配置為感測記憶胞中記憶資料的感測放大器(未繪示)。感測放大器可以輸出感測到的記憶資料至閂鎖電路120的閂鎖器L1-L3,以便閂鎖電路120可以監控儲存在記憶體陣列110的記憶胞內的記憶資料。
硬體編碼電路140配置為分別提供由閂鎖器L1-L3所監控的對應記憶資料D1-D3的硬體編碼資料D1’-D3’至上電重置產生電路130。舉例來說,硬體編碼電路140可以提供相對應記憶資料D1的硬體編碼資料D1’、相對應記憶資料D2的硬體編碼資料D2’以及相對應記憶資料D3的硬體編碼資料D3’至上電重置產生電路130。
上電重置產生電路130可以包括多個邏輯電路,在一些實施例中,多個邏輯電路可以是互斥或(Exclusive-OR,XOR)電路131-137。互斥或電路131-137中的每一個可以接收由閂鎖器L1-L3監控的記憶資料,以及由硬體編碼電路140提供的相對應的硬體編碼資料(hardwired code data)。如圖1 所示,互斥或電路135接收由閂鎖器L1監控的記憶資料D1以及相對應的硬體編碼資料D1’,且對所接收的記憶資料D1與硬體編碼資料D1’執行互斥或操作以輸出一結果。當記憶資料D1與相對應的硬體編碼資料D1’相同時,互斥或電路135輸出一低邏輯值(例如邏輯值0)。相反地,當記憶資料D1與相對應的硬體編碼資料D1’不同時,互斥或電路135輸出一高邏輯值(例如邏輯值1)。同樣地,互斥或電路133配置為對所接收的記憶資料D2與硬體編碼資料D2’執行互斥或操作以輸出一結果。其他互斥或電路131、137的操作可以被類推,不再贅述。以這種方式,當儲存在任何記憶胞內的記憶資料損壞時(例如,當記憶資料不同於相對應的硬體編碼資料時),互斥或電路131-137將輸出高邏輯值,以便產生上電重置脈衝(Power-On Reset pulse,POR pulse)以重置電子裝置100。
應注意的是,上電重置產生器130的邏輯電路不限於互斥或電路。只要其他邏輯電路可以檢測到記憶資料與相對應的硬體編碼資料之間的不同,其他邏輯電路也屬於本發明的範圍。
在一些實施例中,上電重置產生器130配置為根據至少一記憶胞中的記憶資料損壞而產生上電重置脈衝POR (或上電重置訊號)。當互斥或電路131-137中的至少一個輸出預定義的邏輯值時,上電重置產生器130可以產生上電重置脈衝POR。舉例來說,如果互斥或電路131-137中的至少一個輸出高邏輯值(例如邏輯值1)以表示記憶資料不同於相對應的硬體編碼資料時,產生上電重置脈衝。因此,當電壓降導致儲存在記憶胞內的記憶資料損壞時,無論電壓降低多少都將產生上電重置脈衝POR以觸發初始化程序,用以初始化電子裝置100。這種方式可以恢復損壞的資料。
參照圖2,圖2示出了本發明一實施例中閂鎖電路120的閂鎖器L的詳細結構。閂鎖器L包括電晶體M、反相器Inv1與反相器Inv2,其中電晶體M的控制端耦接至電晶體M的汲極端,以便使電晶體M汲極端的工作電源電壓Vcc降低電晶體M的閾值電壓Vth。換句話說,電晶體M的源極端(或節點C)的電壓為Vcc-Vth。反相器Inv1與反相器Inv2以工作電源電壓Vcc降低一閾值電壓Vth的電壓(Vcc-Vth)來操作。因此,由於功率下降導致的資料損壞可以更早被檢測出來,並且可以重置電子裝置100以避免記憶胞內的資料損壞。
反相器Inv1背靠背(back-to-back)地耦接至反相器Inv2。換句話說,反相器Inv1的輸出端是反相器Inv2的輸入端,反相器Inv2的輸出端是反相器Inv1的輸入端。反相器Inv1可以包括p-type電晶體P1和n-type電晶體N1;反相器Inv2可以包括p-type電晶體P2和n-type電晶體N2。電晶體P1和電晶體N1的控制端耦接至節點B,節點B電性連接至電晶體P2與電晶體N2的汲極端。電晶體P2和電晶體N2的控制端耦接至節點A,節點A電性連接至電晶體P1與電晶體N1的汲極端。電晶體N1與電晶體N2耦接至接地電壓GND。本發明不限於任何特定類型的電晶體P1、P2、N1、N2。
參照圖3,圖3示出了硬體編碼電路340的結構。硬體編碼電路340可以包括多個配置在電晶體群3401、3403、3405的電晶體M10-M17、M20-M27、M30-M37,用以提供硬體編碼資料至上電重置產生器130。電晶體群3401包括電晶體M10-M17;電晶體群3403包括電晶體M20-M27;電晶體群3405包括電晶體M30-M37。如圖3所示,電晶體群3401提供硬體編碼資料至對應於位址0h1的記憶胞;電晶體群3403提供硬體編碼資料至對應於位址0h2的記憶胞;電晶體群3405提供硬體編碼資料至對應於位址0h3的記憶胞。應注意的是,硬體編碼電路340的結構不限於示例於圖3的結構。只要硬體編碼電路340可以提供對應於記憶胞的硬體編碼資料至上電重置產生器130,任何硬體編碼電路的結構皆屬於本發明的範圍。
圖4示出依據本發明一實施例的初始化操作(或上電操作)期間的流程圖。參照圖1與圖4,在上電(步驟S410)後,記憶胞的記憶資料由閂鎖器L1-L3監控(步驟S420)。接著,在步驟S430中,根據記憶資料與相對應的硬體編碼資料,檢測至少一記憶胞中的資料損壞。記憶資料由閂鎖器L1-L3監控,而相對應的硬體編碼資料由硬體編碼電路140提供。在步驟S440中,上電重置產生器130可以根據檢測到的資料損壞而產生上電重置脈衝。在步驟S450中,初始化操作(或上電操作)完成。因此,電子裝置100可以檢測由於記憶胞中功率下降而導致的資料損壞,並在初始化程序中輸出上電重置脈衝以重置電子裝置100。
圖5A至圖5C根據本發明一些實施例示出了功率下降的例子。圖5A至圖5C中的箭頭表示發生在工作電源電壓Vcc的功率下降。參照圖5A,當工作電源電壓Vcc達到上電重置閾值電壓Vpor時,產生第一個上電重置脈衝POR1。當工作電源電壓Vcc降低至重置觸發電壓Vrst時,儲存在至少一記憶胞中的記憶資料損壞(相對於valid狀態,此時內容可定址記憶胞熔斷訊號FuseCAM為invalid狀態)。在這種情況下,電子裝置100將檢測至少一記憶胞中的資料損壞(例如圖1所示的電子裝置100),且將產生第二個上電重置脈衝POR2以重置電子裝置100,從而恢復損壞的資料。
參照圖5B,當工作電源電壓Vcc降低至高於斷電電壓Vpwd的電壓準位時,儲存於記憶胞中的記憶資料將不會損壞,且將不會產生第二個上電重置脈衝POR2。應注意的是,斷電電壓Vpwd高於重置觸發電壓Vrst且低於上電重置閾值電壓Vpor。
參照圖5C,當工作電源電壓Vcc降低至高於重置觸發電壓Vrst且低於斷電電壓Vpwd的電壓準位時,儲存於至少一記憶胞中的記憶資料將損壞(相對於valid狀態,此時內容可定址記憶胞熔斷訊號FuseCAM為invalid狀態)。在這種情況下,即使工作電源電壓Vcc沒有下降到重置觸發電壓Vrst,儲存在記憶胞中的記憶資料仍會損壞。電子裝置將檢測到至少一記憶胞中的資料損壞(例如圖1所示的電子裝置100),且將產生第二個上電重置脈衝POR2以重置電子裝置100,從而恢復損壞的資料。
從圖5A至圖5C,當儲存於至少一記憶胞中的記憶資料損壞時,電子裝置100將產生第二個上電重置脈衝POR2。因此,無論功率下降多少,一旦記憶資料損壞,將產生上電重置脈衝POR2以重置電子裝置100。
參照圖6,根據本發明一實施例示出了一操作方法的流程圖。在步驟S610中,監控感測自多個記憶胞的記憶資料。舉例來說,圖1所示的多個閂鎖器131-137可以用以監控感測自多個記憶胞的記憶資料。在步驟S620中,根據記憶資料與相對應的硬體編碼資料,在電子裝置100的初始化操作期間檢測資料損壞。舉例來說,圖1所示的上電重置產生器130可以根據記憶資料與相對應的硬體編碼資料,檢測每一個記憶胞中的資料損壞。在步驟S630中,根據所檢測的資料損壞,產生上電重置脈衝以重置電子裝置100。假如在至少一個記憶胞中檢測到資料損壞,將產生上電重置脈衝以重置電子裝置100,以避免資料遺失。
綜上所述,在本發明一些實施例中,提供一種電子裝置及其操作方法以正確地觸發電子裝置的初始化操作,並避免電子裝置中記憶胞的資料遺失。根據多個閂鎖器監控的記憶資料與硬體編碼電路提供的相對應硬體編碼資料,在至少一記憶胞中檢測出資料損壞。根據在至少一記憶胞檢測到的資料損壞,產生上電重置脈衝以重置電子裝置,以便恢復損壞的記憶資料。多個閂鎖器可以運用預設工作電源電壓降低一閾值電壓的電壓來操作,以便較早地檢測出資料損壞並較早地重置電子裝置。由於是根據儲存在記憶胞中的記憶資料來檢測資料損壞,因此無論功率下降多少都可檢測到資料損壞。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧電子裝置110‧‧‧記憶體陣列120‧‧‧閂鎖電路130‧‧‧上電重置電路131、133、135、137‧‧‧互斥或電路140‧‧‧硬體編碼電路340‧‧‧硬體編碼電路3401、3403、3405‧‧‧電晶體群01h、02h、03h‧‧‧位址L、L1、L2、L3‧‧‧閂鎖器D1、D2、D3、Dn‧‧‧記憶資料D1’、D2’、D3’、Dn’‧‧‧硬體編碼資料POR‧‧‧上電重置脈衝POR1、POR2‧‧‧上電重置脈衝Vcc‧‧‧工作電源電壓GND‧‧‧接地電壓M、M10-M17、M20-M27、M30-M37、P1、P2、N1、N2‧‧‧電晶體Inv1、Inv2‧‧‧反相器A、B、C‧‧‧節點Vpor‧‧‧上電重置閾值電壓Vpwd‧‧‧斷電電壓Vrst‧‧‧重置觸發電壓FuseCAM‧‧‧內容可定址記憶胞熔斷訊號S410、S420、S430、S440、S450、S610、S620、S630‧‧‧步驟
圖1是依照本發明一實施例繪示的電子裝置的電路示意圖。 圖2是依照本發明一實施例繪示的電子裝置的閂鎖器電路示意圖。 圖3是依照本發明一實施例繪示的電子裝置的硬體編碼電路的電路示意圖。 圖4是依照本發明一實施例繪示的電子裝置的初始化操作流程圖。 圖5A至圖5C是依照本發明一實施例繪示的功率下降的示意圖。 圖6是依照本發明一實施例繪示的操作方法的流程圖。
S610、S620、S630‧‧‧步驟
Claims (11)
- 一種電子裝置,具有多個記憶胞,包括: 多個閂鎖器,耦接至所述多個記憶胞,並配置為監控所述多個記憶胞的記憶資料;以及 上電重置產生器,耦接至所述多個閂鎖器,並配置為根據至少一記憶胞的資料損壞,產生上電重置脈衝以重置所述電子裝置, 其中根據所述多個記憶胞的所述記憶資料與相對應的硬體編碼資料,在所述電子裝置的初始化操作期間檢測所述資料損壞。
- 如申請專利範圍第1項所述的電子裝置,其中所述多個記憶胞為內容可定址記憶胞。
- 如申請專利範圍第1項所述的電子裝置,其中所述多個閂鎖器的每一者包括: 第一反相器; 第二反相器,耦接至所述第一反相器;以及 具有閾值電壓的電晶體,耦接至所述第一反相器和所述第二反相器, 其中所述第一反相器的輸出端耦接至所述第二反相器的輸入端,所述第一反相器的輸入端耦接至所述第二反相器的輸出端,且所述第一反相器和所述第二反相器以預設工作電源電壓降低所述閾值電壓的電壓來操作。
- 如申請專利範圍第3項所述的電子裝置,其中所述電晶體的控制端耦接至所述電晶體的汲極端。
- 如申請專利範圍第1項所述的電子裝置,更包括: 硬體編碼電路,耦接至所述上電重置產生器,並配置為提供所述硬體編碼資料至所述上電重置產生器。
- 如申請專利範圍第5項所述的電子裝置,其中 所述上電重置產生器包括多個邏輯電路; 所述多個邏輯電路的每一者耦接至所述多個閂鎖器的一者與所述硬體編碼電路以接收由所述多個閂鎖器所監測的所述記憶資料和相對應的所述硬體編碼資料,並配置為在所接收的所述記憶資料和所接收的所述硬體編碼資料中執行邏輯操作,以輸出結果;以及 根據所述邏輯操作的所述結果產生所述上電重置脈衝。
- 如申請專利範圍第6項所述的電子裝置,其中所述邏輯電路是互斥或電路,所述邏輯操作是互斥或操作,且當至少一記憶胞的所述記憶資料不同於相對應的所述硬體編碼資料時產生所述上電重置脈衝。
- 一種操作方法,適用於具有多個記憶胞的電子裝置,包括: 監控感測自所述多個記憶胞的記憶資料; 根據所述記憶資料與相對應的硬體編碼資料,在所述電子裝置的初始化操作期間檢測資料損壞;以及 根據所檢測的所述資料損壞,產生上電重置脈衝以重置所述電子裝置。
- 如申請專利範圍第8項所述的操作方法,其中由所述多個記憶胞感測的所述記憶資料由多個閂鎖器監控,且所述多個閂鎖器以預設工作電源電壓降低閾值電壓的電壓來操作。
- 如申請專利範圍第8項所述的操作方法,其中所述檢測所述資料損壞並產生所述上電重置脈衝的步驟包括: 在所述記憶資料和相對應的所述硬體編碼資料中執行邏輯操作以輸出結果;以及 根據所述邏輯操作的所述結果產生所述上電重置脈衝。
- 如申請專利範圍第10項所述的操作方法,其中所述邏輯操作是互斥或操作,且當所述記憶資料不同於相對應的所述硬體編碼資料時產生所述上電重置脈衝。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107129756A TWI703433B (zh) | 2018-08-27 | 2018-08-27 | 電子裝置及其操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107129756A TWI703433B (zh) | 2018-08-27 | 2018-08-27 | 電子裝置及其操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202009643A TW202009643A (zh) | 2020-03-01 |
TWI703433B true TWI703433B (zh) | 2020-09-01 |
Family
ID=70766552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107129756A TWI703433B (zh) | 2018-08-27 | 2018-08-27 | 電子裝置及其操作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI703433B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6895525B1 (en) * | 1999-08-20 | 2005-05-17 | International Business Machines Corporation | Method and system for detecting phase-locked loop (PLL) clock synthesis faults |
US20100271057A1 (en) * | 2007-02-27 | 2010-10-28 | Cannon Ethan H | Method for Qcrit Measurement in Bulk CMOS Using a Switched Capacitor Circuit |
CN104620194A (zh) * | 2012-09-10 | 2015-05-13 | 德克萨斯仪器股份有限公司 | 用于在唤醒期间减少切换电力的具有保持触发器的非易失性逻辑阵列 |
-
2018
- 2018-08-27 TW TW107129756A patent/TWI703433B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6895525B1 (en) * | 1999-08-20 | 2005-05-17 | International Business Machines Corporation | Method and system for detecting phase-locked loop (PLL) clock synthesis faults |
US20100271057A1 (en) * | 2007-02-27 | 2010-10-28 | Cannon Ethan H | Method for Qcrit Measurement in Bulk CMOS Using a Switched Capacitor Circuit |
CN104620194A (zh) * | 2012-09-10 | 2015-05-13 | 德克萨斯仪器股份有限公司 | 用于在唤醒期间减少切换电力的具有保持触发器的非易失性逻辑阵列 |
Also Published As
Publication number | Publication date |
---|---|
TW202009643A (zh) | 2020-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9092621B2 (en) | Method of detecting fault attack | |
EP2300909B1 (en) | Secure random number generator | |
KR100422588B1 (ko) | 파워 업 신호 발생 장치 | |
US6204703B1 (en) | Power on reset circuit with power noise immunity | |
TWI703433B (zh) | 電子裝置及其操作方法 | |
US5910735A (en) | Method and apparatus for safe mode in dynamic logic using dram cell | |
CN110880353B (zh) | 电子装置及其操作方法 | |
CN104242606B (zh) | 半导体器件 | |
US11314596B2 (en) | Electronic apparatus and operative method | |
US20100164559A1 (en) | Power-on circuit | |
US9672878B1 (en) | Memory circuit | |
US20100005350A1 (en) | Test mode control circuit and method for using the same in semiconductor memory device | |
CN110995206B (zh) | 触发器电路 | |
US10305470B1 (en) | Circuit for recovering from power loss and electronic device using the same circuit and method thereof | |
TWI792767B (zh) | 具有穩定放電機制的靜電防護電路 | |
KR100567526B1 (ko) | 메모리 칩의 파워업 리세트 회로 | |
TWI660551B (zh) | 電壓開啟重置信號產生裝置及其電壓偵測電路 | |
US20240354449A1 (en) | Glitch detector and glitch detection method using the same | |
US11916476B2 (en) | Voltage generator and voltage generating method thereof | |
CN113364599B (zh) | 一种双态物理不可克隆函数电路 | |
JP2008211708A (ja) | 信号ライン監視回路、保護方法およびそれらを用いた電子機器 | |
US8194491B2 (en) | Power-up circuit | |
KR20090055795A (ko) | 파워 온 리셋 회로 | |
US7126411B2 (en) | High voltage generator | |
TW202008175A (zh) | 用於從電力損耗中恢復的電路以及使用此電路的電子裝置與其方法 |