TWI699743B

TWI699743B - 源極驅動器

Info

Publication number: TWI699743B
Application number: TW108113060A
Authority: TW
Inventors: 錢佳駒
Original assignee: 奇景光電股份有限公司
Priority date: 2019-04-15
Filing date: 2019-04-15
Publication date: 2020-07-21
Also published as: TW202040537A

Abstract

一種源極驅動器。所述源極驅動器包括輸出緩衝器、回授開關以及回授電壓產生電路。輸出緩衝器接收輸入電壓以及產生輸出電壓。回授開關的第一端與第二端分別耦接至輸出緩衝器的輸入端與輸出端。於過驅動期間，回授開關為截止，以及回授電壓產生電路輸出回授電壓至輸出緩衝器。當輸入電壓處於上升模式時，回授電壓低於輸出電壓。當輸入電壓處於下降模式時，回授電壓高於輸出電壓。於正常驅動期間，回授開關為導通，以及回授電壓產生電路不輸出回授電壓。

Description

源極驅動器

本發明是有關於一種顯示裝置，且特別是有關於一種源極驅動器。

一般而言，源極驅動器被用來驅動顯示面板的多條資料線（或稱源極線）。源極驅動器配置有多個驅動通道電路，這些驅動通道電路的每一個經由不同的輸出緩衝器去驅動這些資料線中的一條對應資料線。在源極驅動器中，輸出緩衝器可以將數位類比轉換器的類比電壓增益後輸出給顯示面板的資料線。隨著顯示面板的解析度以及/或是幀率（frame rate）越來越高，對一條掃描線的充電時間越來越短。為了要在短時間內對一個像素（pixel）進行驅動（充電或放電），輸出緩衝器須要足夠高的驅動能力。亦即，輸出緩衝器須要足夠高的迴轉率（slew rate）。為了提升迴轉率，習知的輸出緩衝器的尾電流（tail current）會被靜態加大。尾電流的增加，意味著功耗的增加。

本發明提供一種源極驅動器，其可以在對一個像素（pixel）進行驅動的期間內選擇性地使輸出緩衝器進行過驅動（overdrive），以提高輸出電壓的迴轉率。

本發明的一實施例提供一種源極驅動器。所述源極驅動器包括輸出緩衝器、回授開關以及回授電壓產生電路。輸出緩衝器的第一輸入端用以接收輸入電壓。輸出緩衝器的輸出端用以產生輸出電壓給顯示面板的資料線。回授開關的第一端與第二端分別耦接至輸出緩衝器的第二輸入端與輸出緩衝器的輸出端。於過驅動期間，回授開關為截止，以及回授電壓產生電路產生並輸出相關於所述輸出電壓的回授電壓至輸出緩衝器的第二輸入端。其中，當所述輸入電壓處於上升模式時，所述回授電壓低於所述輸出電壓；以及當所述輸入電壓處於下降模式時，所述回授電壓高於所述輸出電壓。於正常驅動期間，回授開關為導通，以及回授電壓產生電路不輸出所述回授電壓至輸出緩衝器的第二輸入端。

基於上述，本發明諸實施例所述源極驅動器可以選擇性地改變輸出緩衝器的回授電壓。在對一個像素進行驅動的期間可以包括正常驅動期間與/或過驅動期間。所述源極驅動器可以在過驅動期間內調高（或調低）回授電壓，因此輸出緩衝器可以選擇性地對顯示面板的資料線進行過驅動，以提高輸出電壓的迴轉率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

在本案說明書全文（包括申請專利範圍）中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。

圖1是依照本發明實施例說明一種顯示裝置100的電路方塊（circuit block）示意圖。圖1所示顯示裝置100包括閘極驅動器110、源極驅動器120以及顯示面板130。顯示面板130可以是任何類型的平面面板顯示器，例如液晶顯示面板、有機發光二極體顯示面板或是其他顯示面板。顯示面板130包含多條掃描線（或稱閘極線）、多條資料線（或稱源極線）與多個像素電路。例如圖1所示，所述多條掃描線包含n條掃描線SL_1、SL_2、…、SL_n，所述多條資料線包含m條資料線DL_1、DL_2、…、DL_m，以及所述多個像素電路包含m*n個像素電路P(1,1)、…、P(m,1)、…、P(1,n)、…、P(m,n)，其中m與n可以是依照設計需求所決定的任何整數。

閘極驅動器110的多個輸出端以一對一方式耦接至顯示面板130的不同掃描線。閘極驅動器110可以掃描/驅動顯示面板130的每一條掃描線。閘極驅動器110可以是任何類型的閘極驅動器。例如，依照設計需求，閘極驅動器110可以是習知的閘極驅動器或是其他閘極驅動器。

源極驅動器120具有多個驅動通道電路，例如圖1所示m個驅動通道電路121_1、121_2、…、121_m。這些驅動通道電路121_1～121_m的輸出端以一對一方式耦接至顯示面板130的不同資料線。驅動通道電路121_1～121_m可以將數位的像素資料轉換為對應的輸出電壓（像素電壓），以及將這些輸出電壓分別輸出給顯示面板130的不同資料線。配合閘極驅動器110的掃描時序，源極驅動器120可以經由資料線DL_1～DL_m將這些輸出電壓寫入顯示面板130的對應像素電路中以顯示影像。

圖2是依照本發明的一實施例說明圖1所示驅動通道電路121_1的電路方塊示意圖。圖1所示其他驅動通道電路121_2～121_m可以參照圖2所示驅動通道電路121_1的相關說明而類推，故不再贅述。圖2所示驅動通道電路121_1包括閂鎖器210、轉換電路220、輸出緩衝器230、回授開關SW1以及回授電壓產生電路240。閂鎖器210可以提供目前像素資料Pc給轉換電路220。閂鎖器210可以是任何類型的閂鎖器。例如，依照設計需求，閂鎖器210可以是習知的線閂鎖器或是其他閂鎖器。

轉換電路220可以將目前像素資料Pc轉換為類比電壓（以下稱為輸入電壓Vi），以及將輸入電壓Vi輸出給輸出緩衝器230。於圖2所示實施例中，轉換電路220可以包括準位移位器（level shifter）221以及數位類比轉換器（digital to analog converter, DAC）222。準位移位器221可以調大目前像素資料Pc的電壓擺幅（voltage swing），而數位類比轉換器222可以將目前像素資料轉換為輸入電壓Vi。數位類比轉換器222可以將輸入電壓Vi輸出給輸出緩衝器230。在其他實施例中，準位移位器221可能會因為設計需求而被省略，使得數位類比轉換器222可以直接接收目前像素資料Pc。

輸出緩衝器230可以是任何類型的緩衝電路、放大電路或是增益電路。例如，依照設計需求，輸出緩衝器230可以包括習知的運算放大器或是其他放大器。輸出緩衝器230的第一輸入端（例如是非反相輸入端）耦接至數位類比轉換器222的輸出端，以接收輸入電壓Vi。輸出緩衝器230的輸出端可以產生輸出電壓Vo給顯示面板130的資料線DL_1。

依照應用環境的需求，控制電路250可以選擇性地將一個掃描線期間（一個像素電路被開啟（turn on）的期間）切分為過驅動（overdrive）期間與正常驅動期間。基於控制電路250對回授開關SW1以及回授電壓產生電路240的控制，輸出緩衝器230可以在過驅動期間對資料線DL_1進行過驅動，而在正常驅動期間對資料線DL_1進行正常驅動。輸出緩衝器230可以在過驅動期間內對顯示面板130的資料線DL_1進行過驅動，以提高輸出電壓Vo的迴轉率（slew rate）。基此，輸出緩衝器230內部的電性參數，例如尾電流（tail current）等，不需要為了提高迴轉率而調整/改變。

依照應用環境的需求，控制電路250也可以選擇性地將一個掃描線期間（一個像素電路被開啟的期間）全部做為正常驅動期間。亦即，輸出緩衝器230對資料線DL_1進行的過驅動操作可以選擇性地被禁能（disable）。

關於過驅動期間的時間長度，其可以依照應用環境的需求而選擇性地被設置。於圖1所示實施例中，資料線DL_1耦接顯示面板130的近像素電路（例如像素電路P(1,1)）與遠像素電路（例如像素電路P(1,n)）。所述近像素電路至源極驅動器120的距離小於所述遠像素電路至源極驅動器120的距離。一般而言，所述遠像素電路的時間常數大於所述近像素電路的時間常數。基於設計需求，控制電路250可以依照像素電路在顯示面板130中的位置（像素電路至源極驅動器120的距離）而動態地調整所述過驅動期間的時間長度。舉例來說，與近像素電路相關的過驅動期間的時間長度小於與遠像素電路相關的過驅動期間的時間長度。

回授開關SW1的第一端與第二端分別耦接至輸出緩衝器230的第二輸入端（例如是反相輸入端）與輸出緩衝器230的輸出端。回授開關SW1受控於控制電路250的控制訊號S1。控制電路250於過驅動期間截止（turn off）回授開關SW1，以及於正常驅動期間導通（turn on）回授開關SW1。當回授開關SW1為導通時，輸出緩衝器230相當於一個單元增益緩衝器（unity gain buffer）。此時，輸出電壓Vo被用來作為回授電壓而被回饋至輸出緩衝器230的第二輸入端。因此，輸出電壓Vo可以追隨輸入電壓Vi。

回授電壓產生電路240耦接至輸出緩衝器230。在過驅動期間，回授電壓產生電路240可以產生並輸出相關於輸出電壓Vo的回授電壓Vfb至輸出緩衝器230的第二輸入端。當輸入電壓Vi處於「上升模式」時，回授電壓Vfb低於輸出電壓Vo。當輸入電壓Vi處於「下降模式」時，回授電壓Vfb高於輸出電壓Vo。因此，輸出緩衝器230可以在過驅動期間內對顯示面板130的資料線DL_1進行過驅動，以提高輸出電壓Vo的迴轉率。在正常驅動期間，回授電壓產生電路240可以不輸出回授電壓Vfb至輸出緩衝器230的第二輸入端。亦即，回授電壓產生電路240在正常驅動期間可以不干涉輸出緩衝器230的第二輸入端。

於圖2所示實施例中，「輸入電壓Vi處於上升模式」可以被定義為「對應於目前像素資料Pc的輸入電壓Vi大於對應於先前像素資料的輸入電壓Vi」，以及「輸入電壓Vi處於下降模式」可以被定義為「對應於目前像素資料Pc的輸入電壓Vi小於對應於先前像素資料的輸入電壓Vi」。所述先前像素資料可以被理解為，在前一個掃描線期間中的像素資料。相對地，目前像素資料Pc是在目前掃描線期間中的像素資料。控制電路250可以檢查目前像素資料Pc與先前像素資料，以判定輸入電壓Vi要被拉升或是要被拉降。

當目前像素資料Pc大於先前像素資料並且驅動通道電路121_1操作在正極性（positive polarity）時，控制電路250可以判定「輸入電壓Vi要被拉升」。或者，當目前像素資料Pc小於先前像素資料並且驅動通道電路121_1操作在負極性（negative polarity）時，控制電路250可以判定「輸入電壓Vi要被拉升」。亦即，輸入電壓Vi處於上升模式。當輸入電壓Vi處於上升模式時，控制電路250控制回授電壓產生電路240，使得回授電壓Vfb低於輸出電壓Vo。回授電壓Vfb在過驅動期間會被提供至輸出緩衝器230的第二輸入端（此時回授開關SW1為截止）。因此，在過驅動期間輸出電壓Vo可以高於目標準位。所述目標準位可以符合輸入電壓Vi的準位。回授電壓Vfb在正常驅動期間不會被提供至輸出緩衝器230的第二輸入端（此時回授開關SW1為導通）。因此，在正常驅動期間輸出電壓Vo可以回復至目標準位（例如輸入電壓Vi的準位）。

當目前像素資料Pc小於先前像素資料並且驅動通道電路121_1操作在正極性時，控制電路250可以判定「輸入電壓Vi要被拉降」。或者，當目前像素資料Pc大於先前像素資料並且驅動通道電路121_1操作在負極性時，控制電路250可以判定「輸入電壓Vi要被拉降」。亦即，輸入電壓Vi處於下降模式。當輸入電壓Vi處於下降模式時，控制電路250控制回授電壓產生電路240，使得回授電壓Vfb高於輸出電壓Vo。回授電壓Vfb在過驅動期間會被提供至輸出緩衝器230的第二輸入端（此時回授開關SW1為截止）。因此，在過驅動期間輸出電壓Vo可以低於目標準位。所述目標準位可以符合輸入電壓Vi的準位。回授電壓Vfb在正常驅動期間不會被提供至輸出緩衝器230的第二輸入端（此時回授開關SW1為導通）。因此，在正常驅動期間輸出電壓Vo可以回復至目標準位（例如輸入電壓Vi的準位）。

於圖2所示實施例中，回授電壓產生電路240包括開關SW2、開關SW3、分壓電阻R1以及阻抗電路241。開關SW2受控於控制電路250的控制訊號S2，而開關SW3受控於控制電路250的控制訊號S3。於過驅動期間，控制電路250導通開關SW2以及開關SW3。於正常驅動期間，控制電路250截止開關SW2以及開關SW3。開關SW2的第一端耦接至輸出緩衝器230的輸出端。開關SW3的第一端耦接至輸出緩衝器230的第二輸入端。

分壓電阻R1的第一端耦接至開關SW2的第二端。分壓電阻R1的第二端耦接至開關SW3的第二端。阻抗電路241耦接至第一分壓電阻R1的第二端，以提供阻抗。分壓電阻R1與阻抗電路241可以進行分壓操作，以產生相關於輸出電壓Vo的回授電壓Vfb。當輸入電壓Vi處於上升模式時，控制電路250控制阻抗電路241，使得回授電壓Vfb低於輸出電壓Vo。回授電壓Vfb在過驅動期間會經過開關SW3被提供至輸出緩衝器230的第二輸入端（此時回授開關SW1為截止）。因此，在過驅動期間輸出電壓Vo可以高於目標準位。當輸入電壓Vi處於下降模式時，控制電路250控制阻抗電路241，使得回授電壓Vfb高於輸出電壓Vo。回授電壓Vfb在過驅動期間會經過開關SW3被提供至輸出緩衝器230的第二輸入端（此時回授開關SW1為截止）。因此，在過驅動期間輸出電壓Vo可以低於目標準位。回授電壓Vfb在正常驅動期間不會被提供至輸出緩衝器230的第二輸入端（此時回授開關SW1為導通）。因此，在正常驅動期間輸出電壓Vo可以回復至目標準位（例如輸入電壓Vi的準位）。

圖3是依照本發明的一實施例說明圖2所示阻抗電路241的電路方塊示意圖。於圖3所示實施例中，阻抗電路241包括分壓電阻R2、開關SW4以及開關SW5。分壓電阻R2的第一端耦接至分壓電阻R1的第二端。分壓電阻R1與分壓電阻R2的阻值比例可以依照設計需求來決定。分壓電阻R1與分壓電阻R2可以進行分壓操作，以產生相關於輸出電壓Vo的回授電壓Vfb。

開關SW4的第一端與開關SW5的第一端共同耦接至分壓電阻R2的第二端。開關SW4的第二端耦接至參考電壓VSSA。依照設計需求，參考電壓VSSA可以是低於輸出電壓Vo的任何電壓，例如接地電壓或是其他固定電壓。開關SW5的第二端耦接至系統電壓VDDA。依照設計需求，系統電壓VDDA可以是高於輸出電壓Vo的任何電壓。開關SW4受控於控制電路250的控制訊號S4，而開關SW5受控於控制電路250的控制訊號S5。當輸入電壓Vi處於上升模式時，控制電路250導通開關SW4並且截止開關SW5。當輸入電壓Vi處於下降模式時，控制電路250截止開關SW4並且導通開關SW5。

圖4是依照本發明的另一實施例說明圖2所示阻抗電路241的電路方塊示意圖。於圖4所示實施例中，阻抗電路241包括分壓電阻R3、分壓電阻R4、開關SW4以及開關SW5。開關SW4的第一端耦接至分壓電阻R1的第二端。分壓電阻R3的第一端耦接至開關SW4的第二端。分壓電阻R3的第二端耦接至參考電壓VSSA。依照設計需求，參考電壓VSSA可以是低於輸出電壓Vo的任何電壓，例如接地電壓或是其他固定電壓。開關SW4受控於控制電路250的控制訊號S4。當輸入電壓Vi處於上升模式時，控制電路250導通開關SW4。當輸入電壓Vi處於下降模式時，控制電路250截止開關SW4。

開關SW5的第一端耦接至分壓電阻R1的第二端。分壓電阻R4的第一端耦接至開關SW5的第二端。分壓電阻R4的第二端耦接至系統電壓VDDA。依照設計需求，系統電壓VDDA可以是高於輸出電壓Vo的任何電壓。開關SW5受控於控制電路250的控制訊號S5。當輸入電壓Vi處於上升模式時，控制電路250截止開關SW5。當輸入電壓Vi處於下降模式時，控制電路250導通開關SW5。

分壓電阻R3的阻值與分壓電阻R4的阻值可以依照設計需求來決定。舉例來說，分壓電阻R3的阻值可以不同於分壓電阻R4的阻值。因此，當輸入電壓Vi處於上升模式時，分壓電阻R1與分壓電阻R3可以提供第一阻值比例。當輸入電壓Vi處於下降模式時，分壓電阻R1與分壓電阻R4可以提供第二阻值比例，其中第二阻值比例不同於第一阻值比例。

圖5是依照本發明的又一實施例說明圖2所示阻抗電路241的電路方塊示意圖。於圖5所示實施例中，阻抗電路241包括分壓電阻R2以及數位類比轉換電路510。分壓電阻R2的第一端耦接至分壓電阻R1的第二端。圖5所示分壓電阻R2可以參照圖3所示分壓電阻R2的相關說明來類推，故不再贅述。

控制電路250可以記錄在前一個掃描線期間中的目前像素資料Pc，作為先前像素資料Pp。數位類比轉換電路510的輸入端耦接至控制電路250，以接收先前像素資料Pp。數位類比轉換電路510的輸出端耦接至分壓電阻R2的第二端。數位類比轉換電路510可以將先前像素資料Pp轉換為先前電壓Vp。數位類比轉換電路510可以將先前電壓Vp輸出給分壓電阻R2的第二端。當目前像素資料Pc大於先前像素資料Pp並且驅動通道電路121_1操作在正極性時，相關於目前像素資料Pc的輸入電壓Vi大於相關於先前像素資料Pp的先前電壓Vp，使得回授電壓Vfb低於輸出電壓Vo。當目前像素資料Pc小於先前像素資料Pp並且驅動通道電路121_1操作在正極性時，相關於目前像素資料Pc的輸入電壓Vi小於相關於先前像素資料Pp的先前電壓Vp，使得回授電壓Vfb高於輸出電壓Vo。

當目前像素資料Pc小於先前像素資料Pp並且驅動通道電路121_1操作在負極性時，相關於目前像素資料Pc的輸入電壓Vi大於相關於先前像素資料Pp的先前電壓Vp，使得回授電壓Vfb低於輸出電壓Vo。當目前像素資料Pc大於先前像素資料Pp並且驅動通道電路121_1操作在負極性時，相關於目前像素資料Pc的輸入電壓Vi小於相關於先前像素資料Pp的先前電壓Vp，使得回授電壓Vfb高於輸出電壓Vo。

於圖5所示實施例中，數位類比轉換電路510包括數位類比轉換器511以及單元增益緩衝器512。數位類比轉換器511的輸入端耦接至控制電路250，以接收先前像素資料Pp。單元增益緩衝器512的輸入端耦接至數位類比轉換器511的輸出端。單元增益緩衝器512的輸出端耦接至分壓電阻R2的第二端，以供應先前電壓Vp。數位類比轉換電路510可以依據先前像素資料Pp而動態改變先前電壓Vp。在其他實施例中，數位類比轉換電路510可以將先前電壓Vp自由設定在系統電壓VDDA、參考電壓VSSA或其他任何電壓。

圖6是依照本發明的再一實施例說明圖2所示阻抗電路241的電路方塊示意圖。於圖6所示實施例中，阻抗電路241包括分壓電阻R3、分壓電阻R4、開關SW4、開關SW5以及數位類比轉換電路510。圖6所示分壓電阻R3、分壓電阻R4、開關SW4以及開關SW5可以參照圖4所示分壓電阻R3、分壓電阻R4、開關SW4以及開關SW5的相關說明來類推，故不再贅述。

分壓電阻R3的第一端耦接至開關SW4的第二端。分壓電阻R4的第一端耦接至開關SW5的第二端。數位類比轉換電路510的輸出端耦接至分壓電阻R3的第二端與分壓電阻R4的第二端。數位類比轉換電路510可以將先前像素資料Pp轉換為先前電壓Vp。數位類比轉換電路510可以將先前電壓Vp輸出給分壓電阻R3的第二端與分壓電阻R4的第二端。圖6所示數位類比轉換電路510可以參照圖5所示數位類比轉換電路510的相關說明來類推，故不再贅述。

依照不同的設計需求，上述控制電路250的方塊的實現方式可以是硬體（hardware）、韌體（firmware）、軟體（software，即程式）或是前述三者中的多者的組合形式。以硬體形式而言，上述控制電路250的方塊可以實現於積體電路（integrated circuit）上的邏輯電路。上述控制電路250的相關功能可以利用硬體描述語言（hardware description languages，例如Verilog HDL或VHDL）或其他合適的編程語言來實現為硬體。舉例來說，上述控制電路250的相關功能可以被實現於一或多個控制器、微控制器、微處理器、特殊應用積體電路（Application-specific integrated circuit, ASIC）、數位訊號處理器（digital signal processor, DSP）、場可程式邏輯閘陣列（Field Programmable Gate Array, FPGA）及/或其他處理單元中的各種邏輯區塊、模組和電路。

圖7是依照本發明的一實施例說明一種源極驅動器的操作方法的流程示意圖。於步驟S710中，輸出緩衝器230的第一輸入端接收輸入電壓Vi，並且輸出緩衝器230的輸出端產生輸出電壓Vo給顯示面板130的資料線。於步驟S720中，回授開關SW1於過驅動期間為截止，而且回授電壓產生電路240於過驅動期間產生並輸出相關於輸出電壓Vo的回授電壓Vfb至輸出緩衝器230的第二輸入端。其中，當輸入電壓Vi處於上升模式時，回授電壓Vfb低於輸出電壓Vo；以及當輸入電壓Vi處於下降模式時，回授電壓Vfb高於輸出電壓Vo。在結束過驅動期間後，進入正常驅動期間。於步驟S730中，回授開關SW1於正常驅動期間為導通，而且回授電壓產生電路240於正常驅動期間不輸出回授電壓Vfb至輸出緩衝器230的第二輸入端。

在一些實施例中，請參照圖2與圖7，所述的操作方法更包括：由數位類比轉換器222將目前像素資料Pc轉換為輸入電壓Vi；以及由數位類比轉換器222將輸入電壓Vi輸出給輸出緩衝器230的第一輸入端。其中，「輸入電壓Vi處於上升模式」被定義為「對應於目前像素資料Pc的輸入電壓Vi大於對應於先前像素資料Pp的輸入電壓Vi」，以及「輸入電壓Vi處於下降模式」被定義為「對應於目前像素資料Pc的輸入電壓Vi小於對應於先前像素資料Pp的輸入電壓Vi」。

在一些實施例中，請參照圖1與圖7，所述資料線耦接顯示面板的近像素電路（例如像素電路P(1,1)）與遠像素電路（例如像素電路P(1,n)）。近像素電路至源極驅動器120的距離小於遠像素電路至源極驅動器120的距離。與近像素電路相關的過驅動期間小於與遠像素電路相關的過驅動期間。

在一些實施例中，請參照圖2與圖7，所述操作方法更包括：於過驅動期間導通開關SW2，其中開關SW2的第一端耦接至輸出緩衝器230的輸出端，以及開關SW2的第二端耦接至分壓電阻R1的第一端；於過驅動期間導通開關SW3，其中開關SW3的第一端耦接至輸出緩衝器230的第二輸入端，以及開關SW3的第二端耦接至分壓電阻R1的第二端以及阻抗電路241；以及於正常驅動期間截止開關SW2與開關SW3。

在一些實施例中，請參照圖3與圖7，所述操作方法更包括：當輸入電壓Vi處於上升模式時，導通開關SW4，其中分壓電阻R2的第一端耦接至分壓電阻R1的第二端，開關SW4的第一端耦接至分壓電阻R2的一第二端，開關SW4的第二端耦接至參考電壓VSSA，以及參考電壓VSSA低於輸出電壓Vo；當輸入電壓Vi處於上升模式時，截止開關SW5，其中開關SW5的第一端耦接至分壓電阻R2的第二端，開關SW5的第二端耦接至系統電壓VDDA，系統電壓VDDA高於輸出電壓Vo；當輸入電壓Vi處於下降模式時，截止開關SW4，以及導通開關SW5。

在一些實施例中，請參照圖4與圖7，所述的操作方法更包括：當輸入電壓Vi處於上升模式時，導通開關SW4，其中開關SW4的第一端耦接至分壓電阻R1的第二端，開關SW4的第二端耦接至分壓電阻R3的第一端，分壓電阻R3的第二端耦接至參考電壓VSSA，以及參考電壓VSSA低於輸出電壓Vo；當輸入電壓Vi處於上升模式時，截止開關SW5，其中開關SW5的第一端耦接至分壓電阻R1的第二端，開關SW5的第二端耦接至分壓電阻R4的一第一端，分壓電阻R4的第二端耦接至系統電壓VDDA，以及系統電壓VDDA高於輸出電壓Vo；當輸入電壓Vi處於下降模式時，截止開關SW4，以及導通開關SW5。

在一些實施例中，請參照圖5與圖7，所述操作方法更包括：由數位類比轉換電路510將先前像素資料Pp轉換為先前電壓Vp；以及由數位類比轉換電路510將先前電壓Vp輸出給分壓電阻R2的第二端，其中分壓電阻R2的第一端耦接至分壓電阻R1的第二端。

在一些實施例中，請參照圖5與圖7，所述的操作方法更包括：由數位類比轉換器511的輸入端接收先前像素資料Pp，其中單元增益緩衝器512的輸入端耦接至數位類比轉換器511的輸出端；以及由單元增益緩衝器512的輸出端供應先前電壓Vp至分壓電阻R2的第二端。

在一些實施例中，請參照圖6與圖7，所述的操作方法更包括：當輸入電壓Vi處於上升模式時，導通開關SW4，其中開關SW4的第一端耦接至分壓電阻R1的第二端，以及開關SW4的第二端耦接至分壓電阻R3的第一端；當輸入電壓Vi處於上升模式時，截止開關SW5，其中開關SW5的第一端耦接至分壓電阻R1的第二端，以及開關SW5的第二端耦接至分壓電阻R4的第一端；當輸入電壓Vi處於下降模式時，截止開關SW4；當輸入電壓Vi處於下降模式時，導通開關SW5；由數位類比轉換電路510將先前像素資料Pp轉換為先前電壓Vp；以及由數位類比轉換電路510將先前電壓Vp輸出給分壓電阻R3的第二端與分壓電阻R4的第二端。

綜上所述，本發明諸實施例所述源極驅動器120及其操作方法可以選擇性地改變輸出緩衝器230的回授電壓。在對一個像素進行驅動的期間可以包括過驅動期間與正常驅動期間。所述源極驅動器120可以在過驅動期間內調高（或調低）輸出緩衝器230的回授電壓，因此輸出緩衝器230可以選擇性地對顯示面板130的資料線進行過驅動，以提高輸出電壓Vo的迴轉率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100:顯示裝置 110:閘極驅動器 120:源極驅動器 121_1、121_2、121_m:驅動通道電路 130:顯示面板 210:閂鎖器 220:轉換電路 221:準位移位器 222:數位類比轉換器 230:輸出緩衝器 240:回授電壓產生電路 241:阻抗電路 250:控制電路 510:數位類比轉換電路 511:數位類比轉換器 512:單元增益緩衝器 DL_1、DL_2、DL_m:資料線 P(1,1)、P(m,1)、P(1,n)、P(m,n):像素電路 Pc:目前像素資料 Pp:先前像素資料 R1、R2、R3、R4:分壓電阻 S1、S2、S3、S4、S5:控制訊號 SL_1、SL_2、SL_n:掃描線 SW1:回授開關 SW2、SW3、SW4、SW5:開關 VDDA:系統電壓 Vfb:回授電壓 Vi:輸入電壓 Vo:輸出電壓 Vp:先前電壓 VSSA:參考電壓 S710、S720、S730:步驟

圖1是依照本發明實施例說明一種顯示裝置的電路方塊（circuit block）示意圖。圖2是依照本發明的一實施例所繪示一種源極驅動器的電路方塊示意圖。圖3是依照本發明的一實施例說明圖2所示阻抗電路的電路方塊示意圖。圖4是依照本發明的另一實施例說明圖2所示阻抗電路的電路方塊示意圖。圖5是依照本發明的又一實施例說明圖2所示阻抗電路的電路方塊示意圖。圖6是依照本發明的再一實施例說明圖2所示阻抗電路的電路方塊示意圖。圖7是依照本發明的一實施例說明一種源極驅動器的操作方法的流程示意圖。

121_1:驅動通道電路

210:閂鎖器

220:轉換電路

221:準位移位器

222:數位類比轉換器

230:輸出緩衝器

240:回授電壓產生電路

241:阻抗電路

250:控制電路

DL_1:資料線

Pc:目前像素資料

R1:分壓電阻

S1、S2、S3:控制訊號

SW1:回授開關

SW2、SW3:開關

Vfb:回授電壓

Vi:輸入電壓

Vo:輸出電壓

Claims

一種源極驅動器，包括：一輸出緩衝器，具有一第一輸入端用以接收一輸入電壓，其中該輸出緩衝器的一輸出端用以產生一輸出電壓給一顯示面板的一資料線；一回授開關，具有一第一端與一第二端分別耦接至該輸出緩衝器的一第二輸入端與該輸出緩衝器的該輸出端，其中該回授開關於一過驅動期間為截止，以及該回授開關於一正常驅動期間為導通；以及一回授電壓產生電路，用以在該過驅動期間產生並輸出相關於該輸出電壓的一回授電壓至該輸出緩衝器的該第二輸入端，以及在該正常驅動期間不輸出該回授電壓至該輸出緩衝器的該第二輸入端，其中當該輸入電壓處於一上升模式時，該回授電壓低於該輸出電壓，以及當該輸入電壓處於一下降模式時，該回授電壓高於該輸出電壓。
如申請專利範圍第1項所述的源極驅動器，更包括：一數位類比轉換器，耦接至該輸出緩衝器的該第一輸入端，用以將一目前像素資料轉換為該輸入電壓，以及將該輸入電壓輸出給該輸出緩衝器的該第一輸入端；其中「該輸入電壓處於該上升模式」被定義為「對應於該目前像素資料的該輸入電壓大於對應於一先前像素資料的該輸入電壓」，以及「該輸入電壓處於該下降模式」被定義為「對應於該目前像素資料的該輸入電壓小於對應於該先前像素資料的該輸入電壓」。
如申請專利範圍第1項所述的源極驅動器，其中該資料線耦接該顯示面板的一近像素電路與一遠像素電路，該近像素電路至該源極驅動器的距離小於該遠像素電路至該源極驅動器的距離，以及與該近像素電路相關的該過驅動期間小於與該遠像素電路相關的該過驅動期間。
如申請專利範圍第1項所述的源極驅動器，其中該回授電壓產生電路包括：一第一開關，具有一第一端耦接至該輸出緩衝器的該輸出端，其中該第一開關於該過驅動期間為導通，以及該第一開關於該正常驅動期間為截止；一第二開關，具有一第一端耦接至該輸出緩衝器的該第二輸入端，其中該第二開關於該過驅動期間為導通，以及該第二開關於該正常驅動期間為截止；一第一分壓電阻，具有一第一端耦接至該第一開關的一第二端，其中該第一分壓電阻的一第二端耦接至該第二開關的一第二端；以及一阻抗電路，耦接至該第一分壓電阻的該第二端。
如申請專利範圍第4項所述的源極驅動器，其中該阻抗電路包括：一第二分壓電阻，具有一第一端耦接至該第一分壓電阻的該第二端；一第三開關，具有一第一端耦接至該第二分壓電阻的一第二端，其中該第三開關的一第二端耦接至一參考電壓，該參考電壓低於該輸出電壓，當該輸入電壓處於該上升模式時該第三開關為導通，以及當該輸入電壓處於該下降模式時該第三開關為截止；以及一第四開關，具有一第一端耦接至該第二分壓電阻的該第二端，其中該第四開關的一第二端耦接至一系統電壓，該系統電壓高於該輸出電壓，當該輸入電壓處於該上升模式時該第四開關為截止，以及當該輸入電壓處於該下降模式時該第四開關為導通。
如申請專利範圍第4項所述的源極驅動器，其中該阻抗電路包括：一第三開關，具有一第一端耦接至該第一分壓電阻的該第二端，其中當該輸入電壓處於該上升模式時該第三開關為導通，以及當該輸入電壓處於該下降模式時該第三開關為截止；一第二分壓電阻，具有一第一端耦接至該第三開關的一第二端，其中該第二分壓電阻的一第二端耦接至一參考電壓，該參考電壓低於該輸出電壓；一第四開關，具有一第一端耦接至該第一分壓電阻的該第二端，其中當該輸入電壓處於該上升模式時該第四開關為截止，以及當該輸入電壓處於該下降模式時該第四開關為導通；以及一第三分壓電阻，具有一第一端耦接至該第四開關的一第二端，其中該第三分壓電阻的一第二端耦接至一系統電壓，該系統電壓高於該輸出電壓。
如申請專利範圍第4項所述的源極驅動器，其中該阻抗電路包括：一第二分壓電阻，具有一第一端耦接至該第一分壓電阻的該第二端；以及一數位類比轉換電路，具有一輸出端耦接至該第二分壓電阻的一第二端，用以將一先前像素資料轉換為一先前電壓，以及將該先前電壓輸出給該第二分壓電阻的該第二端。
如申請專利範圍第7項所述的源極驅動器，其中該數位類比轉換電路包括：一數位類比轉換器，具有一輸入端用以接收該先前像素資料；以及一單元增益緩衝器，具有一輸入端耦接至該數位類比轉換器的一輸出端，其中該單元增益緩衝器的一輸出端耦接至該第二分壓電阻的該第二端以供應該先前電壓。
如申請專利範圍第4項所述的源極驅動器，其中該阻抗電路包括：一第三開關，具有一第一端耦接至該第一分壓電阻的該第二端，其中當該輸入電壓處於該上升模式時該第三開關為導通，以及當該輸入電壓處於該下降模式時該第三開關為截止；一第二分壓電阻，具有一第一端耦接至該第三開關的一第二端；一第四開關，具有一第一端耦接至該第一分壓電阻的該第二端，其中當該輸入電壓處於該上升模式時該第四開關為截止，以及當該輸入電壓處於該下降模式時該第四開關為導通；一第三分壓電阻，具有一第一端耦接至該第四開關的一第二端；以及一數位類比轉換電路，具有一輸出端耦接至該第二分壓電阻的一第二端與該第三分壓電阻的一第二端，用以將一先前像素資料轉換為一先前電壓，以及將該先前電壓輸出給該第二分壓電阻的該第二端與該第三分壓電阻的該第二端。
如申請專利範圍第1項所述的源極驅動器，其中該輸出緩衝器包括一運算放大器。