TWI686919B - 微裝置傳送設置及微裝置於系統基板中之整合 - Google Patents

微裝置傳送設置及微裝置於系統基板中之整合 Download PDF

Info

Publication number
TWI686919B
TWI686919B TW107141925A TW107141925A TWI686919B TW I686919 B TWI686919 B TW I686919B TW 107141925 A TW107141925 A TW 107141925A TW 107141925 A TW107141925 A TW 107141925A TW I686919 B TWI686919 B TW I686919B
Authority
TW
Taiwan
Prior art keywords
substrate
cassette
layer
microdevice
micro
Prior art date
Application number
TW107141925A
Other languages
English (en)
Other versions
TW201926633A (zh
Inventor
格拉姆瑞札 查吉
Original Assignee
加拿大商弗瑞爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 加拿大商弗瑞爾公司 filed Critical 加拿大商弗瑞爾公司
Publication of TW201926633A publication Critical patent/TW201926633A/zh
Application granted granted Critical
Publication of TWI686919B publication Critical patent/TWI686919B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75723—Electrostatic holding means
    • H01L2224/75725—Electrostatic holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H01L2224/83211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83238—Applying energy for connecting using electric resistance welding, i.e. ohmic heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

本發明係關於將像素化微裝置整合於一系統基板中。

Description

微裝置傳送設置及微裝置於系統基板中之整合
本發明係關於一種微裝置於一系統基板中之整合。
本發明之一目的係藉由提供將微裝置自一施體基板傳送至一系統基板之一系統及方法而克服先前技術之缺點。
此描述之若干實施例係關於微裝置於系統基板中之整合。該系統基板可包括微發光二極體(LED)、有機LED、感測器、固態裝置、積體電路、(微機電系統)MEMS及/或其他電子組件。其他實施例係關於相對於像素陣列圖案化且放置微裝置以最佳化選擇性傳送程序中之微裝置利用。接收基板可為但不限於一印刷電路板(PCB)、薄膜電晶體底板、積體電路基板或(在光學微裝置(諸如LED)之一個情況中)一顯示器之一組件(例如，一驅動電路底板)。微裝置施體基板及受體基板之該圖案化可與不同傳送技術(包含但不限於使用不同機構(例如，靜電傳送頭、彈性體傳送頭)取放或直接傳送機構(諸如雙重功能襯墊)及其他)組合使用。
根據一項實施例，提供一種將複數個微裝置傳送至一受體基板中之方法。該方法包括：將該複數個微裝置配置於一或多個匣中；將 該一或多個匣與具有至少一個對準標記之一模板對準；將該一或多個匣與該模板接合；將該模板與該受體基板對準；及將該複數個微裝置自該模板傳送至該受體基板中。
根據另一實施例，提供一種傳送設置。該傳送設置包括：一模板，其固持充填有微裝置之至少一個匣；及該模板上之一接合設備，其協助藉由一傳送力之該等微裝置自該至少一個匣至一受體基板之傳送。
根據又一實施例，提供一種將複數個微裝置傳送至一系統基板中之方法。該方法包括：將該複數個微裝置配置於該系統基板中之一或多個匣上；選擇各匣中之一或多個可傳送微裝置組；識別各可傳送微裝置組中之有缺陷微裝置之一數目；且同時調整該等有缺陷微裝置至該系統基板中之傳送。
110:施體基板
112:導電層
114:功能層
116:導電層
118:電流散佈層
120:電介質層
128:整平層
130:開口
132:襯墊
150:系統基板
152:層
154:系統基板襯墊
156:電介質層
170:反射層或黑色基質
210:施體基板
212:導電層
214:功能層
216:導電層
218:電流散佈層
228:層
232:接合襯墊層
250:系統基板
252:其他層
254:襯墊
256:電介質層
270:反射層或黑色基質
310:施體基板
312:第一底部導電層
314:功能層
316:第二頂部導電層
332:頂部接觸件
372:其他層
372-2:犧牲層
374:填料層
375:錨
376:臨時基板/匣
378:基板接合層
380:接觸接合層
382:襯墊
390:系統基板
412:第一底部導電層
414:功能層
416:第二頂部導電層
432:接觸襯墊/接觸件
472:填料
474:充填材料
476:臨時基板
476-1:錨
476-2:溝槽
478:接合層
480:接觸襯墊
482:受體基板襯墊
490:系統(受體)基板
510:施體基板
512:第一底部導電層
514:功能層
516:第二頂部導電層
532:頂部接觸襯墊
572:鈍化層及/或MIS層
574:填料層
582:襯墊
590:受體基板
592:層/錨
594:延伸部/錨
596:空隙/間隙
598:橋部
598-2:錨
702:第一步驟
704:第二步驟
706:第三步驟
707:步驟
707A:測試步驟
707B:步驟
708:第四步驟
802:第一步驟
804:第二步驟
806:第三步驟
808:第四步驟
810:步驟
812:步驟
814:步驟
902:第一步驟
902-2:第二步驟
904:第三步驟
906:第三步驟
906-1:可選步驟
906-2:可選步驟
906-3:額外調整步驟
908:第四步驟
910:步驟
912:步驟
1002:第一步驟
1004:第二步驟
1006:第三步驟
1008:第四步驟
1010:最後一步驟
1102:微裝置
1104:微裝置
1106:微裝置
1108:匣
1202:微裝置
1204:微裝置
1206:微裝置
1206-2:區域
1208:匣
1302:微裝置
1304:施體基板
1306:支撐層
1308:支撐層
1480:施體基板
1482:區塊
1484:交叉線
1580:區塊
1582:區塊
1590:受體基板
1680:區塊
1682:區塊
1684:區塊
1690:匣
1790:匣
1802:第一步驟
1804:第二步驟
1806:第三步驟
1902:第一步驟
1904:第二步驟
1906:循環
1908:步驟
1910:步驟
2002:模板
2002-2:結構
2004:匣
2006:接合設備
2008:支撐結構
2010:受體基板
2012:接合設備
2014:支撐結構
2016:支撐結構
6110:施體基板
6112:作用層
6114:緩衝層
6116:分離層
6118:緩衝層
6150:基板
6210:施體基板
6212:島狀區
6220:填料層
6262:間隙
6263:間隙
x1:距離
x2:距離
x3:距離
y1:距離
y2:節距
T1:熔化溫度
T2:熔點
Tr:熔化溫度
Ts:固化溫度
X1:寬度
X2:寬度
X3:距離
Y1:長度
Y2:長度
Y3:距離
將參考表示本發明之較佳實施例之附圖更詳細描述本發明，其中：
圖1A繪示根據本發明之一實施例之一施體基板上之一側向功能結構之一橫截面視圖；圖1B繪示具有沈積於其上之一電流散佈層之圖1A之側向結構之一橫截面視圖；圖1C繪示在圖案化電介質、頂部導電層且沈積一第二電介質層之後之圖1B之側向結構之一橫截面視圖；圖1D繪示在圖案化第二電介質層之後之側向結構之一橫截面視圖；圖1E繪示在沈積且圖案化襯墊之後之側向結構之一橫截面 視圖；圖1F繪示在使用形成一整合結構之接合區域接合至一系統基板之後之側向結構之一橫截面視圖；圖1G繪示在移除施體基板且圖案化底部電極之後之整合結構之一橫截面視圖；圖2A繪示具有襯墊層之一施體基板上之一側向功能結構之另一實施例之一橫截面視圖；圖2B繪示在圖案化襯墊層及接觸及電流散佈層之後之圖2A之側向結構之一橫截面視圖；圖2C繪示在充填經圖案化襯墊之間的距離之後之圖2A之側向結構之一橫截面視圖；圖2D繪示透過經圖案化襯墊對準且接合至系統基板之圖2A之側向結構之一橫截面視圖；圖2E繪示其中移除裝置基板之圖2A之側向結構之一橫截面視圖；圖3A繪示一裝置(施體)基板上之一台面結構之一橫截面視圖；圖3B繪示充填圖3A之台面結構之間的空的空間之步驟之一橫截面視圖；圖3C繪示將圖3B之裝置(台面結構)傳送至一臨時基板之步驟之一橫截面視圖；圖3D繪示將圖3C之裝置對準且接合至一系統基板之步驟之一橫截面視圖； 圖3E繪示將裝置傳送至系統基板之步驟之一橫截面視圖；圖3F繪示熱傳送步驟之一熱分佈。
圖4A繪示具有溝槽及傳送至其之裝置之一臨時基板之一橫截面視圖；圖4B繪示在自裝置空間與溝槽之間清除充填物之後之圖4A之臨時基板之一橫截面視圖；圖4C繪示藉由使釋放表面破裂將裝置傳送至一系統基板之步驟之一橫截面視圖；圖5A繪示在一充填層中具有不同錨之微裝置之實施例之一橫截面視圖；圖5B繪示在後處理充填層之後之微裝置之實例之一橫截面視圖；圖5C繪示圖5B之微裝置之一俯視圖；圖5D繪示用於將微裝置傳送至另一基板之傳送步驟之一橫截面視圖；及圖5E繪示至基板之經傳送微裝置之一橫截面視圖。
圖6A繪示根據另一實施例之一裝置(施體)基板上之一台面結構之一橫截面視圖；圖6B繪示充填圖3A之台面結構之間的空的空間之步驟之一橫截面視圖；圖6C繪示將圖6B之裝置(台面結構)傳送至一臨時基板之步驟之一橫截面視圖；圖6D繪示移除圖6C之底部導電層之部分之步驟之一橫截 面視圖；圖6E繪示在一充填層中具有錨之微裝置之實施例之一橫截面視圖；圖6F繪示在一充填層中具有錨之微裝置之實施例之一橫截面視圖；圖6G繪示在一充填層中具有錨之微裝置之實施例之一橫截面視圖；圖6H繪示本發明之另一實施例中之一初期步驟之一橫截面視圖；圖6I繪示圖6H之實施例中之一蝕刻步驟之一橫截面視圖；圖6J繪示圖6H之實施例中之一分離步驟之一橫截面視圖；圖6K繪示本發明之另一實施例中之一俯視圖；圖6L繪示圖6K之實施例之一橫截面視圖；圖6M繪示具有填料材料之圖6K及圖6L之實施例之一橫截面視圖；圖7A至圖7C展示開發微裝置匣之例示性流程圖；圖8係本發明之微裝置安裝程序之一流程圖；圖9A至圖9B展示本發明之微裝置安裝程序之例示性流程圖；圖10係本發明之微裝置安裝程序之一流程圖；圖11A至圖11B繪示具有不同類型之像素化微裝置之一施體或臨時(匣)基板之實例；圖12A至圖12B繪示具有不同類型之像素化微裝置之一施 體或臨時(匣)基板之實例；圖13繪示相同類型之微裝置之一施體基板之一實例，但在微裝置之組之間具有一不同節距；圖14A繪示具有跨微裝置之一區塊之輸出之不均勻性之一施體或臨時基板之一實例；圖14B繪示具有跨微裝置之複數個區塊之輸出之不均勻性之一受體或系統基板之一實例；圖14C繪示具有微裝置之偏斜區塊之一系統基板之一實例；圖14D繪示具有微裝置之翻轉區塊之一系統基板之一實例。
圖14E繪示具有微裝置之翻轉及交替區塊之一系統基板之一實例；圖15A繪示具有微裝置之兩個不同區塊之一施體基板之一實例；圖15B繪示具有不同微裝置之偏斜區塊之一系統基板之一實例；圖16A繪示具有像素化微裝置之三個不同類型區塊之一施體基板之一實例；圖16B繪示具有來自各區塊之複數個不同類型個別微裝置之一系統基板之一實例；圖17A繪示具有像素化微裝置之複數個不同類型區塊之一匣基板之一實例；及 圖17B繪示具有像素化微裝置之複數個不同類型偏移區塊之一匣基板之一實例。
圖18A至圖18E展示開發微裝置匣之例示性流程圖。
圖19展示使用一模板傳送多個匣以用微裝置填充一系統基板之一實施例。
圖20展示一模板傳送系統之一實例。
本發明易受各種修改及替代形式影響，特定實施例或實施方案已在圖式中藉由實例展示且將在本文中詳細描述。然而，應理解，本發明不旨在限於所揭示之特定形式。實情係，本發明將涵蓋落入由隨附發明申請專利範圍定義之本發明之精神及範疇內之所有修改、等效物及替代例。
相關申請案之交叉參考
此申請案主張2017年11月23日申請之加拿大申請案第2,986,503號之優先權，該案之全部內容以引用的方式併入本文中。
雖然結合各種實施例及實例描述本教示，但本教示不旨在限於此等實施例。相反，如熟習此項技術者將瞭解到，本教示涵蓋各種替代例及等效物。
圖1A繪示包含具有一側向功能結構之一施體基板110之一實施例，該側向功能結構包括一底部平坦或薄板導電層112、一功能層(例如，發光量子阱)114及一頂部像素化導電層116。導電層112及116可包括摻雜半導體材料或其他適當類型之導電層。頂部導電層116可包括若干不同層。在一項實施例中，如在圖1B中展示，一電流散佈層118經沈積於導 電層116之頂部上。電流散佈層118可經圖案化。在一項實施例中，可透過剝離實現圖案化。在另一情況中，可透過光微影實現圖案化。在一實施例中，一電介質層可首先沈積且圖案化且接著用作用於圖案化電流散佈層118之一硬遮罩。在圖案化電流散佈層118之後，頂部導電層116亦可經圖案化，從而形成一像素結構。在圖案化電流散佈層118及/或導電層116之後，一最終電介質層120可經沈積於經圖案化導電層116及電流散佈層118上方及之間，如在圖1C中展示。電介質層120亦可經圖案化以如圖1D中展示般產生開口130，從而提供對經圖案化電流散佈層118之接取。亦可提供額外整平層128以整平上表面，如在圖1E中展示。
如在圖1E中展示，一襯墊132經沈積於各開口130中之電流散佈層118之頂部上。具有襯墊132之經開發結構經接合至具有襯墊154之系統基板150，如在圖1F中展示。系統基板150中之襯墊154可藉由一電介質層156分離。其他層152(諸如電路、平坦化層、導電跡線)可在系統基板襯墊154與系統基板150之間。系統基板襯墊154至襯墊132之接合可透過熔合、陽極、熱壓、共晶或黏著接合實現。系統與側向裝置之間亦可沈積一或多個其他層。
如在圖1G中展示，施體基板110可自側向功能裝置(例如，導電層112)移除。導電層112可經薄化及/或部分或完全圖案化。一反射層或黑色基質170可經沈積且圖案化以覆蓋像素之間的導電層112上之區域。在此階段之後，其他層可取決於裝置之功能沈積且圖案化。例如，一色彩轉換層可經沈積以便調整藉由側向裝置及系統基板150中之像素產生之光之色彩。一或多個彩色濾光片亦可在色彩轉換層之前及/或之後沈積。此等裝置中之電介質層(例如，電介質層120)可為有機的(諸如聚醯胺) 或無機的(諸如SiN、SiO2、Al2O3等等)。沈積可使用不同程序實現，諸如電漿增強型化學氣相沈積(Plasma-enhanced chemical vapor deposition,PECVD)、原子層沈積(Atomic layer deposition,ALD)及其他方法。各層可為一個沈積材料或分開或一起沈積之不同材料之一組合物。接合材料可僅沈積為施體基板110之襯墊132或系統基板襯墊154之部分。針對一些層亦可存在一些退火程序。例如，電流散佈層118可取決於材料而退火。在一個實例中，電流散佈層118可在500℃下退火達10分鐘。退火亦可在不同步驟之後實現。
圖2A繪示具有側向功能結構之一施體基板210之一例示性實施例，該側向功能結構包括一第一頂部平坦或薄板導電層212、功能層(例如，發光層)214、一第二底部像素化導電層216、一電流散佈層218及/或一接合襯墊層232。圖2B繪示形成一像素結構之層216、218、232之所有或一者之圖案化。導電層212及216可包括包含一高度摻雜半導體層之複數個層。一些層228(例如，電介質)可用於圖案化層216、218及232之間以整平側向功能結構之上表面，如在圖2C中展示。層228亦可進行其他功能，諸如黑色基質。具有襯墊232之經開發結構經接合至具有基板襯墊254之一系統基板250，如在圖2D中展示。系統基板中之襯墊254亦可藉由一電介質層256分離。其他層252(諸如電路、平坦化層及導電跡線)可在系統基板襯墊254與系統基板250之間。(例如)可透過熔合、陽極、熱壓、共晶或黏著接合實現接合。系統與側向裝置之間亦可沈積其他層。
施體基板210可自側向功能裝置移除。導電層212可經薄化及/或圖案化。一反射層或黑色基質270可經沈積且圖案化以覆蓋像素之間的導電層212上之區域。在此階段之後，其他層可取決於裝置之功能沈積且圖案化。例如，一色彩轉換層可經沈積以便調整藉由側向裝置及系統基 板250中之像素產生之光之色彩。一或多個彩色濾光片亦可在色彩轉換層之前及/或之後沈積。此等裝置中之電介質層(例如，228及256)可為有機的(諸如聚醯胺)或無機的(諸如SiN、SiO2、Al2O3等等)。沈積可使用不同程序實現，諸如電漿增強型化學氣相沈積(PECVD)、原子層沈積(ALD)及其他方法。各層可為一個沈積材料或分開或一起沈積之不同材料之一組合物。接合襯墊232之材料可沈積為施體基板210之襯墊232或系統基板襯墊254之部分。針對一些層亦可存在一些退火程序。例如，電流散佈層218可取決於材料而退火。在一實例中，其可在500℃下退火達10分鐘。退火亦可在不同步驟之後實現。
在圖3A中展示之另一實施例中，在一施體基板310上開發一台面結構。微裝置結構藉由蝕刻穿過不同層(例如，一第一底部導電層312、功能層314及一第二頂部導電層316)形成。一頂部接觸件332可在頂部導電層316之頂部上之蝕刻之前或之後沈積。在另一情況中，可使用一多層接觸件332。在此情況中，接觸層332之部分可在蝕刻之前沈積，且其等之部分可在蝕刻之後沈積。例如，可首先沈積透過退火與頂部導電層316產生歐姆接觸之初始接觸層。在一個實例中，初始接觸層可為金及鎳。其他層372(諸如電介質)或MIS(金屬絕緣體結構)亦可用於台面結構之間以隔離及/或絕緣各結構。在形成微裝置之後，可沈積一填料層374(諸如聚醯胺)，如在圖3B中展示。若僅選定微裝置在接下來的步驟期間被傳送至匣(臨時)基板376，則亦可圖案化填料層374。填料層374亦可在傳送裝置至一臨時基板之後沈積。填料層374可充當微裝置之外殼。在傳送之前使用填料層374的情況下，剝離程序可為更可靠的。
裝置經接合至一臨時基板(匣)376。接合之源可變化且(例 如)可包括以下之一或多者：靜電、電磁、黏著、或凡得瓦(Van Der Waals)力或熱接合。在熱接合的情況中，可使用一基板接合層378，其具有一熔化溫度T1。接合層378可為導電的或可包括一導電層及一接合層，該接合層可為黏著、熱或光輔助接合。導電層可用於對基板376上之裝置加偏壓以用於識別缺陷且特性化效能。此結構可用於本文呈現之其他實施例。為適應某些表面輪廓不均勻性，可在接合程序期間施加壓力。可移除臨時基板376或施體基板310且將裝置保留於其等之任一者上。本文中基於將裝置保留於臨時基板376中而解釋程序，然而，可在裝置保留於施體基板310上時使用類似步驟。在此階段之後，可對微裝置實現一額外程序(諸如使裝置薄化、在底部導電層312上產生一接觸接合380及移除填料層374)。裝置可被傳送至一系統基板390，如在圖3D及圖3E中展示。可使用不同技術實現傳送。在一個情況中，一熱接合用於傳送。在此情況中，系統基板接觸襯墊382上之接觸接合層380具有一熔點T2，其中T2>T1。此處，高於T2之溫度將使襯墊382上之基板接合層378及接觸接合層380兩者熔化。
在一後續步驟中，溫度下降至T1與T2之間。此時，在接觸接合層380固化，但基板接合層378仍熔化時，裝置與接觸接合層380接合至系統基板390。因此，移動臨時基板376將會將微裝置保留於系統基板390上，如在圖3E中展示。此可藉由應用局部加熱至選定襯墊382而係選擇性的。同樣地，一全域溫度(例如，藉由將基板376及390放置於一爐中且在其中藉由升高其中之整個氣氛而進行該程序)可除了局部加熱以外用於改良傳送速度。此處，臨時基板376或系統基板390上之全域溫度可使溫度接近(例如，5℃至10℃)接觸接合層380之熔點，且局部溫度可用於 熔化對應於選定裝置之接觸接合層380及基板接合層378。在另一情況中，溫度可升高至接近(例如，5℃至10℃)基板接合層378之熔點(高於接觸接合層378之熔點)且自襯墊382通過裝置之溫度傳送熔化接觸加熱襯墊382之裝置之基板接合層380之選定區域。
在圖3F中展示一熱分佈之一實例，其中熔化溫度Tr熔化接觸接合層380及基板接合層378兩者且固化溫度Ts固化與接合襯墊382之接觸接合層380，而基板接合層378仍熔化。熔化可為部分的或至少使接合層足夠柔軟以釋放微裝置或啟動形成一合金之程序。此處，組合或獨立之其他力亦可用於將裝置固持於接合襯墊382上。在另一情況中，溫度分佈可藉由施加通過裝置之電流而產生。由於接觸阻力在接合之前更高，故跨接合襯墊382及裝置消耗之電力將為高的，從而熔化接觸接合層380及基板接合層378兩者。隨著接合形成，阻力將下降且電力消耗亦將下降，藉此降低局部溫度。通過襯墊382之電壓或電流可用作接合品質及何時停止程序之指標。施體基板310及臨時基板376可係相同或不同的。在裝置被傳送至一系統基板390之後，可實現不同程序步驟。此等額外處理步驟可為平坦化、電極沈積、色彩轉換沈積及圖案化、彩色濾光片沈積及圖案化等。
在另一實施例中，自匣基板376釋放微裝置之溫度在合金開始形成時增大。在此情況中，溫度可在接合合金形成於受體基板390之接合襯墊382上時保持恆定，且接合層固化，藉此將微裝置保持於受體基板390上之適當位置中。同時，經連接至選定微裝置之匣376上之接合層378仍熔化(或足夠柔軟)以釋放裝置。此處，形成合金所需之材料之部分可在微裝置上且其他部分沈積於接合襯墊382上。
在另一實施例中，填料層374可沈積於匣基板376之頂部上以形成一組合填料/接合層374/378。來自施體基板310之微裝置可接著被推至聚合物填料層374中。微裝置可接著選擇性或大體與施體基板310分離。聚合物接合層378/378可在裝置與施體基板310分離之前或之後固化。可針對一個類型(經埋設於該層中且與其等之施體310分離之微裝置)產生尤其可在多個不同裝置整合於匣基板374中之情況下圖案化之聚合物接合層37/378。接著，針對下一類型之微裝置沈積且圖案化另一聚合物接合層378。接著，第二微裝置可經埋設於相關聯層374中。在所有情況中，聚合物接合層374可覆蓋微裝置之部分或整個裝置。
增加溫度之另一方法可為使用微波或光。因此，一層可經沈積於接合襯墊382上；襯墊382之部分上；微裝置上；或吸收微波或光且局部加熱微裝置之匣376之部分上。或者，匣376及/或受體基板390可包含一加熱元件，該加熱元件可選擇性地及/或全域地加熱微裝置。
其他方法亦可用於將微裝置與臨時基板376分離，諸如化學、光學或機械力。在一個實例中，微裝置可藉由一犧牲層覆蓋，該犧牲層可藉由化學、光學、熱或機械力與臨時基板376脫離。脫離程序可為選擇性的或全域的。在全域脫離之情況下，至系統基板390之傳送係選擇性的。若裝置與臨時基板(匣)376之脫離程序係選擇性的，則至系統基板390之傳送力可選擇性或全域地施加。
自匣376至受體基板390之傳送之程序可基於不同機構。在一個情況中，匣376具有接合材料，該等接合材料在存在一光的情況下在同一光固化裝置至受體基板之接合的同時釋放裝置。
在另一實施例中，用於固化裝置至受體基板390之接合層 380之溫度將裝置自匣376釋放。
在另一情況中，電流或電壓將裝置至施體基板310之接合層380固化。同一電流或電壓可將裝置自匣376釋放。此處，釋放可依據由電流產生之壓電或溫度。
在另一方法中，在固化裝置至受體基板390之接合之後，接合裝置被拉出匣376。此處，將裝置固持至匣376之力小於將裝置接合至受體基板390之力。
在另一方法中，匣376具有通孔，該等通孔可用於將裝置推出匣376至受體基板390中。該推動可使用不同構件實現，諸如使用微棒陣列或氣動實現。在氣動結構的情況中，選定裝置可藉由氣動力推動至受體基板390或選定裝置之拉力斷開。在微棒之情況中，藉由使微棒穿過與選定裝置相關聯之通孔而將選定裝置移向受體基板390。微棒可具有不同溫度來促進傳送。在完成選定裝置之傳送之後，微棒縮回。相同棒與另一微裝置組之通孔對準或與新的選定微裝置對準之一組用於傳送新的裝置。
在一項實施例中，匣376可經拉伸以增加匣376中之裝置節距以便增加處理量。例如，若匣376為1x1cm2，具有5微米裝置節距，且受體基板390(例如，顯示器)具有50微米像素節距，則匣376可一次填充200x200(40,000)個像素。然而，若匣376被拉伸至2x2cm2，具有10微米裝置節距，則匣376可一次填充400x400(160,000)個像素。在另一情況中，匣376可經拉伸使得匣376上之至少兩個微裝置變得與一受體基板中之兩個對應位置對準。可在一或多個方向上實現拉伸。匣基板376可包括一可拉伸聚合物或由一可拉伸聚合物構成。微裝置亦經緊固於另一層中或 與匣基板376相同之層中。
上文描述之方法之一組合亦可用於微裝置自匣376至受體基板390之傳送程序。
在匣(臨時基板)376之開發期間，可測試裝置以識別不同缺陷及裝置效能。在一項實施例中，在分離頂部電極之前，可加偏壓於該等裝置且測試該等裝置。在其中裝置係發射類型之情況中，一攝影機(或感測器)可用於提取缺陷及裝置效能。在其中裝置係感測器之情況中，可施加刺激至該等裝置以提取缺陷及效能。在另一實施例中，頂部電極332可經圖案化以分組用於測試，隨後圖案化至個別裝置。在另一實例中，超過一個裝置之間的一臨時共同電極經沈積或耦合至裝置以提取裝置效能及/或提取缺陷。
上文關於圖3A至圖3D描述之方法(包含但不限於分離、形成填料層、填料層之不同作用、測試及其他結構)可用於包含下文描述之方法之其他結構。
此處論述用於將微裝置自匣376(臨時基板)傳送至受體基板390之方法可應用於此處呈現之匣及受體基板之所有組態。
可開發施體基板310上之裝置以在背離施體基板310之同一側上具有兩個接觸件332及380。在此實施例中，匣376上之導電層可經圖案化以獨立加偏壓於裝置之兩個接觸件332及380。在一個情況中，裝置可直接自匣基板376傳送至受體基板390。此處，接觸件332及380可不直接接合至受體基板390，即，受體基板390不需要具有特殊襯墊。在此情況中，導電層經沈積且圖案化以將接觸件332及380連接至受體基板390中之恰當連接。在另一實施例中，在傳送至受體基板390之前，裝置可首先 自匣376傳送至一臨時基板。此處，接觸件332及380可直接接合至受體基板襯墊382。可在匣376中或在臨時基板中測試裝置。
在圖4A中展示之另一實施例中，在具有藉由蝕刻穿過不同層(例如，一第一底部導電層412、功能層(例如發光)414及一第二頂部導電層416)形成之微裝置結構之一施體基板(如前文描述)上開發一台面結構。一頂部接觸件432可在頂部導電層416之頂部上之蝕刻之前或之後沈積。
一臨時基板476包含複數個溝槽476-2，該複數個溝槽476-2最初使用填料材料(例如，軟材料(諸如聚合物)或固體材料(諸如SiO2、SiN等))充填。溝槽476-2在表面及/或基板接合層478下方。裝置被傳送至溝槽476-2之頂部上之臨時基板476，且裝置包含一接觸襯墊432。同樣地，各微裝置可包含圍繞各微裝置用於隔離及/或保護之其他鈍化層及/或MIS層472。裝置之間的空間可使用充填材料474充填。在後處理裝置之後，另一下接觸襯墊480可經沈積於裝置之相對表面上。接觸層412可在下接觸襯墊480之沈積之前薄化。充填材料474可接著經移除且溝槽可藉由各種適當方法(諸如，例如化學蝕刻或蒸發)傾空以引起或促進接合層478之表面及/或選定區段之釋放。如上文之前描述之一類似程序可用於將裝置傳送至系統(受體)基板490。另外，在另一實施例中，自襯墊432施加之力(例如，一推力或一拉力)可使排空溝槽476-2上方之表面及/或接合層478破裂，同時使未選定台面結構維持附接至臨時基板。此力亦可將裝置自臨時基板476釋放裝置，如在圖4B及圖4C中展示。可選擇溝槽476-2之深度以管理一些微裝置高度差。例如，若高度差為H，則溝槽之深度可大於H。
可開發基板310上之裝置以在背離基板310之同一側上具有兩個接觸件432及480。在此情況中，476上之導電層可經圖案化以獨立加偏壓於裝置之兩個接觸件。在一個情況中，裝置可直接自匣基板476傳送至受體基板。此處，接觸件432及480不會直接接合至受體基板(受體基板不需要具有特殊襯墊)。在此情況中，導電層經沈積且圖案化以將接觸件432及380連接至受體基板中之恰當連接。在另一情況中，在傳送至受體基板之前，裝置可首先自匣476傳送至一臨時基板。此處，接觸件432及480可直接接合至受體基板襯墊482。可在匣中或在臨時基板中測試裝置。
在圖5A中展示之另一實施例中，在具有藉由蝕刻穿過不同層(例如，一第一底部導電層512、功能層(例如發光)514及一第二頂部導電層516)形成之微裝置結構之一施體基板510(如前文描述)上開發一台面結構。一頂部接觸襯墊532可在頂部導電層516之頂部上之蝕刻之前或之後沈積。同樣地，各微裝置可包含圍繞各微裝置用於隔離及/或保護之其他鈍化層及/或MIS層572。在此實施例中，裝置可具備不同錨，藉此在裝置之剝離之後，錨將裝置固持於施體基板510。剝離可藉由雷射實現。在一實例中，僅藉由一雷射掃描該等裝置。在一實施例中，可使用一遮罩，其僅在施體基板510之背部處具有針對裝置之一開口以阻擋來自其他區域之雷射。遮罩可係單獨的或係施體基板510之部分。在另一情況中，在剝離程序之前，另一基板可經連接至裝置以固持裝置。在另一情況中，可在裝置之間使用一填料層574(例如，電介質)。
在一第一繪示情況中，提供一層592以將裝置固持至施體基板510。層592可為一單獨層或在台面結構之開發期間未經蝕刻之微裝 置之層之部分。在另一情況中，層592可為層572之一者之延續。在此情況中，層592可為一金屬或電介質層(SiN或SiO2，或其他材料)。在另一情況中，錨經開發為包括延伸部594、一空隙/間隙596及/或一橋部598之一單獨結構。此處，一犧牲層經沈積且圖案化為具有與間隙/空隙596相同之形狀。接著，錨層經沈積且圖案化以形成橋部598及/或延伸部594。可稍後移除犧牲材料以產生空隙/間隙596。吾人亦可避免延伸部594。類似於先前錨592，另一錨可由不同結構層製成。在另一情況中，充填層574充當錨。在此情況中，充填層574可經蝕刻或圖案化或保留其原貌。
圖5B繪示在移除填料層574及/或蝕刻填料層以產生錨574之後之樣本。在另一情況中，剝離之後橋部層598之黏著力足以將裝置固持於適當位置中且充當一錨。圖5B之右側上之最終裝置；僅出於繪示目的，在一個基板510中展示此等裝置。吾人可在一基板中使用其等之一者或組合。如在圖5C中展示，錨574可覆蓋裝置之至少一部分或整個周邊或可經圖案化以形成臂594及592。結構之任一者可用於錨結構之任一者。圖5D繪示傳送裝置至一受體基板590之一個實例。此處，微裝置經接合至襯墊582且在沒有任何襯墊的情況下放置於一預定義區域中。壓力或分離力可藉由使其等破裂而釋放錨。在另一情況中，溫度亦可用於釋放錨。在微裝置與施體基板510之剝離之間的層之黏度可藉由控制溫度增加以充當一錨。圖5E繪示在被傳送至受體基板590之後之裝置且展示錨中之可能的釋放點598-2。錨亦可直接連接至施體基板510或透過其他層間接連接至施體基板510。
可開發施體基板510上之裝置以在背離施體基板510之同一側上具有兩個接觸件532及480。在一個情況中，裝置可直接自施體基板 510傳送至受體基板590。此處，接觸件532及480可直接接合至受體基板襯墊582。可在施體510中或在匣基板中測試裝置。在另一實施例中，在傳送至受體基板590之前，裝置可首先自施體匣510傳送至一匣基板。此處，接觸件532不會直接接合至受體基板590，即，受體基板590不需要具有特殊襯墊582。在此情況中，導電層經沈積且圖案化以將接觸件532連接至受體基板590中之恰當連接。
系統或受體基板390、490及590可包括微發光二極體(LED)、有機LED、感測器、固態裝置、積體電路、(微機電系統)MEMS及/或其他電子組件。其他實施例係關於相對於像素陣列圖案化且放置微裝置以最佳化選擇性傳送程序中之微裝置利用。系統或接收基板390、490及590可為但不限於一印刷電路板(PCB)、薄膜電晶體底板、積體電路基板或(在光學微裝置(諸如LED)之一個情況中)一顯示器之一組件(例如，一驅動電路底板)。微裝置施體基板及受體基板之該圖案化可與不同傳送技術(包含但不限於使用不同機構(例如，靜電傳送頭、彈性體傳送頭)取放或直接傳送機構(諸如雙重功能襯墊)及其他)組合使用。
圖6A繪示圖3A至圖3G之台面結構之一替代性實施例，其中台面結構最初並不蝕刻穿過所有層。此處，緩衝層312及/或接觸層312之一些部分可在初始步驟期間保留。在施體基板310上開發台面結構。微裝置結構藉由蝕刻穿過不同層(例如，一第一底部導電層312、功能層314及第二頂部導電層316)形成。一頂部接觸件332可在頂部導電層316之頂部上之蝕刻之前或之後沈積。台面結構可包含將在形成台面結構之前或在形成台面結構之後沈積且圖案化之其他層372。此等層可為電介質、MIS層、接觸件、犧牲層等。在台面結構開發之後，一(若干)填料層(例如， 電介質材料)374用於微裝置之間且圍繞微裝置以將微裝置緊固在一起。微裝置藉由一(若干)基板接合層378接合至一臨時基板376。(若干)接合層378可提供不同力之一或多者，諸如靜電、化學、物理、熱等等。在自施體基板310移除裝置之後，如前文描述，底部導電層312之額外部分可經蝕刻掉或圖案化以分離裝置(圖6C)。其他層(諸如接觸接合層380)可經沈積且圖案化。此處，吾人可蝕刻填料層374以分離微裝置或移除犧牲層以分離裝置。在另一實施例中，可施加溫度以將裝置自填料層374分離且使其等備妥傳送至受體基板390。可選擇性地實現分離，如在前文描述。在另一實施例中，填料層374可經蝕刻以形成至少部分圍繞各微裝置之一外殼、基底或錨375(例如，具有一錐台或平頭角錐(frusto-pyramidal)形狀)，如在圖6E中展示。另一層可沈積於錨375上方且用於製作錨598-2。在形成額外層598-2之後，錨375可保留或自錨設置移除。圖6G展示具有一犧牲層372-2之一裝置。犧牲層372-2可藉由蝕刻移除或可熱變形或移除。
在另一實施例中，錨375與外殼相同且在微裝置被傳送至匣376之後藉由聚合物、有機或其他層建立。錨375可具有不同形狀。在一個情況中，外殼可匹配裝置形狀。外殼側壁可比微裝置高度短。外殼側壁可在傳送週期之前連接至微裝置以提供對匣376中之微裝置之不同後處理及用於運輸及儲存之微裝置匣之封裝之支撐。外殼側壁可為分離的或至微裝置之連接可在傳送週期之前或期間藉由不同方法(諸如加熱、蝕刻或曝光)自裝置弱化。
可開發施體基板310上之裝置以在背離施體基板310之同一側上具有兩個接觸件332及380。在此情況中，匣376上之導電層可經圖案 化以獨立加偏壓於裝置之兩個接觸件332及380。在一個情況中，裝置可直接自匣基板376傳送至受體基板390。此處，接觸件332及380不會直接接合至受體基板390，即，受體基板390不需要具有特殊襯墊。在此情況中，導電層經沈積且圖案化以將接觸件332及380連接至受體基板390中之恰當連接。在另一實施例中，在傳送至受體基板390之前，裝置可首先自匣376傳送至一臨時基板。因此，接觸件332及380可直接接合至受體基板襯墊。可在匣376中或在臨時基板中測試裝置。
歸因於基板晶格與微裝置層之間的一失配，層之生長含有若干缺陷，諸如差排、空隙等等。為減少該等缺陷，具有在其等之間或與其等相鄰之一分離層6116之至少一個第一緩衝層6114及/或第二緩衝層6118可首先沈積於一施體基板6110上，且作用層6112隨後沈積於緩衝層6114及/或6118上方。緩衝層6114及6118之厚度可為顯著的，例如，如施體基板6110一般厚。在微裝置自施體基板6110之分離(剝離)期間，亦可分離緩衝層6114/6118。因此，每次應重複緩衝層沈積。圖6H繪示基板6110上之一結構，其中分離層6116在第一緩衝層6114與實際裝置層6112之間。分離層6116與裝置層6112之間可存在一第二緩衝層6118。第二緩衝層6118亦可阻擋來自分離層6116之污染穿透至裝置層6112。緩衝層6114及6118兩者可包括超過一個層。分離層6116亦可包括不同材料之一堆疊。在一個實例中，分離層6116對其他層並不回應之光之一波長作出反應。此光源可用於將實際裝置6112與(若干)緩衝層6114/6118及施體基板6110分離。在另一實例中，分離層6116對化學品作出反應，而同一化學品不會影響其他層。此化學品可用於移除或改變分離層6116將裝置與(若干)緩衝層6114/6118及基板6110分離之性質。此方法使第一緩衝層6114在 施體基板6110上保持完整且因此其可再用於下一裝置開發。在下一裝置沈積之前，可實現某一表面處理(諸如清洗或緩衝)。在另一實例中，(若干)緩衝層6114/6118可包括氧化鋅。
在分離程序(剝離)之前，微裝置可藉由不同蝕刻程序分離，如在圖6I中示範。蝕刻可蝕刻第二緩衝層(若存在)6118及亦分離層6116之部分或全部，以及裝置層6112。在另一實例中，不蝕刻第二緩衝層6118或分離層6116。在蝕刻步驟之後，微裝置經臨時(或永久)接合至另一基板6150且移除或修改分離層6116以將微裝置與(若干)第一緩衝層6114及第二緩衝層6118分離。如在圖6J中示範，第一緩衝層6114可在施體基板6110上保持實質上完整。
在圖6K至圖6M中繪示之另一實施例中，層(例如，第一底部導電層312、功能層314及第二頂部導電層316)可形成於施體基板6210上作為島狀區(island)6212。圖6K繪示形成為一微裝置陣列之島狀區6212之一俯視圖。島狀區6212可具有與匣相同之大小或匣之多倍大小。島狀區6212可自緩衝層6114/6118開始或在緩衝層之後形成。此處，表面處理或間隙6262、6263可形成於表面上以起始將薄膜作為島狀區之生長(圖6L)。為了處理微裝置，如同圖6M可藉由填料層6220充填間隙。填料6220可包括聚合物、金屬或電介質層。在處理微裝置之後，可移除填料層6220。
圖7A凸顯開發微裝置匣之程序。在第一步驟702期間，在一施體基板(例如，310或510)上製備微裝置。在此步驟期間，形成該等裝置且對該等裝置執行後處理。在第二步驟704期間，製備與施體基板310或510分離之裝置。此步驟可涉及藉由使用錨(例如375、476-1、592、 594、598及598-2)或填料(例如374、472及574)緊固微裝置。在第三步驟706期間，匣或臨時基板(例如，376或476)自第一步驟702及第二步驟704中之經預處理微裝置形成。在一個情況中，在此步驟期間，微裝置透過一接合層(例如，378或478)直接或間接接合至匣基板376或476。接著，將微裝置與微裝置匣基板376或476分離。在另一實施例中，匣形成於微裝置施體基板(例如，510)上。在裝置緊固於匣基板376、476或510上之後，可實現其他處理步驟，諸如移除一些層(例如312、374、472、574)、添加電氣(例如，接觸件380或480)或光學(透鏡、反射器......)層。在第四步驟708期間，將匣376或476移動至受體基板(例如，390、490或590)以將裝置傳送至受體基板390、490或590。可重新配置或合併一些此等步驟。可對微裝置執行一測試步驟707A，同時其等仍在匣基板(例如，376或476)上，或在微裝置已被傳送至受體基板(例如，390、490或590)之後判定微裝置是否有缺陷。有缺陷微裝置可經移除或在原位修復707B。例如，可測試具有一預定數目之一組微裝置，且若缺陷之數目超過一預定臨限值，則可移除整個微裝置組，可移除至少一些有缺陷微裝置及/或可修復至少一些有缺陷微裝置。
圖7B凸顯開發微裝置匣之程序。在第一步驟702期間，在一基板上製備微裝置。在此步驟期間，形成該等裝置且對該等裝置執行後處理。在第二步驟704期間，製備與基板分離之裝置。此步驟可涉及藉由使用錨或填料緊固微裝置。在第三步驟706期間，自第一步驟702及第二步驟704中之經預處理微裝置形成匣。在步驟707A期間，已經識別具有超過一臨限值之缺陷之與系統基板中之像素相關聯之微裝置之組，且在步驟707B期間移除與該微裝置組相關聯之微裝置。在一個情況中，在此步驟 期間，微裝置透過一接合層直接或間接接合至匣基板。接著，將微裝置與微裝置基板分離。在另一情況中，在微裝置基板上形成匣。在裝置緊固於匣基板上之後，可實現其他處理步驟，諸如移除一些層、添加電氣(例如，接觸件)或光學(透鏡、反射器......)層。在第四步驟708期間，將匣移動至受體基板以將該等裝置傳送至受體基板。可重新配置或合併一些此等步驟。
圖7C凸顯開發微裝置匣之程序。在第一步驟702期間，在一基板上製備微裝置。在此步驟期間，形成該等裝置且對該等裝置執行後處理。在第二步驟704期間，製備與基板分離之裝置。此步驟可涉及藉由使用錨或填料緊固微裝置。在第三步驟706期間，自第一步驟702及第二步驟704中之經預處理微裝置形成匣。在步驟707期間，已經識別匣中之有缺陷微裝置，且若缺陷之數目超過一臨限值，則在步驟707B期間修復一些或全部有缺陷微裝置。在一個情況中，在此步驟期間，微裝置透過一接合層直接或間接接合至匣基板。接著，將微裝置與微裝置基板分離。在另一情況中，在微裝置基板上形成匣。在裝置緊固於匣基板上之後，可實現其他處理步驟，諸如移除一些層、添加電氣(例如，接觸件)或光學(透鏡、反射器......)層。在第四步驟708期間，將匣移動至受體基板以將該等裝置傳送至受體基板。可重新配置或合併一些此等步驟。
圖8繪示將裝置自匣376、476或510傳送至受體基板390、490或590之步驟。此處，在第一步驟802期間，裝載(或拾取)一匣376、476或510，或在另一實施例中，使一備用設備臂預先裝載匣376、476或510。在第二步驟804期間，將匣376、476或510與受體基板之部分(或全部)對準。對準可透過使用匣376、476或510及受體基板390、490或590上 之專用對準標記或使用受體基板390、490或590上之微裝置及著陸區域實現。在第三步驟期間，將微裝置傳送至選定著陸區域。在第四步驟808期間，若受體基板390、490或590經完全填充，則在步驟810中將匣基板376、476或510移動至接下來的步驟(例如，另一受體基板390、490或590)。若當前受體基板390、490或590需要進一步填充，則進行一或多個額外匣376、476或510之進一步傳送步驟。在一新的傳送週期之前，在步驟812中若匣376、476或510不具有足夠裝置，則週期自第一步驟802開始。若匣376、476或510具有足夠之裝置，則匣376、476或510在步驟814中偏移(或移動且對準)至受體基板390、490或590之一新的區域且新的週期繼續至步驟806。可合併及/或重新配置一些此等步驟。
圖9A及圖9B繪示將裝置自匣(例如，臨時基板376、476或510)傳送至受體基板(例如390、490或590)之步驟。此處，在第一步驟902期間，裝載(或拾取)一匣376或476，或在另一實施例中，使一備用設備臂預先裝載匣。在第二步驟902-2期間，在匣376、476或510中選擇一組微裝置，該等微裝置中之缺陷數目低於一臨限值。在第三步驟904期間，匣376、476或510與受體基板之部分(或全部)對準。對準可透過使用匣376、476或510及/或受體基板390、490或590上之專用對準標記或使用受體基板390、490或590上之微裝置及著陸區域實現。接著，在第三步驟906期間，可將微裝置傳送至選定著陸區域。在另一實例中，如圖9B所示，在一可選步驟906-1中，在匣中所選擇的微裝置可連接至受體基板。在一可選步驟906-2中，可(例如)藉由透過受體基板390、490或590加偏壓而開啟微裝置以測試與受體基板之微裝置連接。若發現個別微裝置有缺陷或不作用，則可執行一額外調整步驟906-3以校正或修復一些或全部不作 用微裝置。
在第四步驟908期間，若受體基板經完全填充，則在步驟910中受體基板390、490或590移動至接下來的步驟。若受體基板390、490或590需要進一步填充，則進行一或多個額外匣376、476或510之進一步傳送步驟。在一新的傳送週期之前，若匣376、476或510不具有足夠裝置，則週期自第一步驟902開始。在步驟912中若匣376、476或510具有足夠之裝置，則匣376、476或510在步驟902-2中偏移(或移動且對準)至受體基板390、490或590之一新的區域。
圖10繪示用於開發多類型微裝置匣376、476、510或1108之例示性處理步驟。在第一步驟1002期間，在一不同施體基板(例如，310或510)上製備至少兩個不同微裝置。在此步驟期間，形成該等裝置且對該等裝置執行後處理。在第二步驟1004期間，製備與施體基板(例如310或510)分離之裝置。此步驟可涉及藉由使用錨(例如375、476-1、592、594、598及598-2)或填料(例如374、472及574)緊固微裝置。在第三步驟1006期間，將第一裝置移動至匣376、476、510或1108。在第四步驟1008期間，將至少第二微裝置移動至匣376、476、510或1108。在一個情況中，在此步驟期間，微裝置透過一接合層(例如，378或478)直接或間接接合至匣基板376、476、510或1108。接著，將微裝置與微裝置施體基板310或510分離。在直接傳送的情況中，不同類型之微裝置可具有不同高度來輔助直接傳送。例如，被傳送至匣376、476、510或1108之第二類型之微裝置可略高於第一類型微裝置(或匣376、476、510或1108上之位置對於第二微裝置類型可為略高的)。此處，在匣376、476、510或1108經完全填充之後，可調整微裝置高度以使匣376、476、510或1108之表面平 坦。此可藉由添加材料至更短微裝置或藉由自更高微裝置移除材料實現。在另一情況中，受體基板390、490或590上之著陸區域可具有與匣376、476、510或1108中之差異相關聯之不同高度。填充匣376、476、510或1108之另一方法係基於取放。微裝置可藉由取放程序移動至匣376、476、510或1108。此處，取放頭上之力元件可聯合用於匣376、476、510或1108中之一個叢集中之微裝置或單個用於各微裝置。同樣地，其等可使用其他方法移動至匣376、476、510或1108。在另一實施例中，額外裝置自第一或第二(第三或其他)微裝置之匣基板376、476、510或1108移走，且其他類型之微裝置被傳送至匣376、476、510或1108上之空的區域中。在裝置緊固於匣基板376、476、510或1108上之後，可實現其他處理步驟，諸如添加填料層374、474或574、移除一些層、添加電氣(例如，接觸件380、480或580)或光學(透鏡、反射器......)層。裝置可在用於填充受體基板390、490或590之前依次進行測試。測試可為電氣的或光學的或兩者之組合。測試可識別匣上之裝置之缺陷及/或效能。在最後一步驟1010期間將匣376、476、510或1108移動至受體基板390、490或590以將裝置傳送至受體基板390、490或590。可重新配置或合併一些此等步驟。
此處描述之傳送程序(例如，圖7、圖8、圖9及圖10)可包含一拉伸步驟來增加匣376、476、510或1108上之微裝置之節距。可在對準或對準步驟之部分之前實現此步驟。此步驟可增加與受體基板390、490或590上之著陸區域(或襯墊)對準之微裝置之數目。再者，其可匹配包括至少兩個微裝置之匣376、476、510或1108上之微裝置陣列之間的節距以匹配受體基板390、490或590上之著陸區域(或襯墊382)之節距。
圖11A至圖11B繪示類似於臨時基板376、476或510之多類 型微裝置匣1108之實例。在圖11A中，匣1108包含三個不同類型(例如，色彩(紅、綠及藍))之微裝置1102、1104、1106。不過可存在更多裝置類型。微裝置之間的距離x1、x2、x3、y1與受體基板390、490或590中之著陸區域之節距相關。在若干裝置(其等可與受體基板390、490或590中之像素節距相關)之後，可存在一不同節距x4、y2。此節距將補償像素節距與微裝置節距(著陸區域節距)之間的一失配。在此情況中，若取放用於開發匣1108，則力元件可呈對應於各微裝置類型之行之行之形式且其可為用於各微裝置之單獨元件。在圖11B中，匣1108包含三個不同類型(例如，色彩(紅、綠及藍))之微裝置1102、1104、1106。各色彩之複數個微裝置1102、1104、1106可經配置於匣中。若干微裝置可經配置於三個不同色彩之微裝置1102、1104、1106之間。微裝置之間的距離x1、x2、x3、y1與受體基板390、490或590中之著陸區域之節距相關。可使用施體或臨時(匣)基板上之像素化微裝置之此等不同配置。
圖12A至圖12B繪示類似於臨時基板376、476或510之一多類型微裝置匣1208之實例。在圖12A中，匣1208包含三個不同類型(例如，色彩(紅、綠及藍))之微裝置1202、1204、1206。其他區域1206-2可為空的，使用備用微裝置填充或包含一第四不同類型之微裝置。微裝置之間的距離x1、x2、y1及y2與受體基板390、490或590中之著陸區域之節距相關。在若干裝置陣列(其等可與受體基板390、490或590中之像素節距相關)之後，可存在一不同節距x4、y4。此節距將補償像素節距與微裝置節距(著陸區域節距)之間的一失配。在圖12B中，匣1208包含三個不同類型(例如，色彩(紅、綠及藍))之微裝置1202、1204、1206。各色彩之複數個微裝置1202、1204、1206可經配置於匣中。若干微裝置可經配置於 三個不同色彩之微裝置1202、1204、1206之間。微裝置之間的距離x1、x2、y1及y2與受體基板390、490或590中之著陸區域之節距相關。可使用施體或臨時(匣)基板上之像素化微裝置之此等不同配置來映射一底板上之微裝置。
圖13繪示在傳送至多類型微裝置匣376、476、510、1108、1208之前在類似於施體基板310或510之一施體基板1304上製備之微裝置1302之一個實例。此處，吾人可對個別裝置或一群組裝置使用支撐層1306及1308。此處，節距可匹配匣376、476、510、1108、1208中之節距或其可為匣節距之倍數。
在上述所有結構中，在將微裝置用於填充一基板中之前可將其等自第一匣移動至一第二匣。可在傳送之後實現額外處理步驟，或一些處理步驟可在第一及第二匣結構之間劃分。
圖14A繪示類似於施體基板310或510之一施體基板1480中之微裝置之一實施例。由於製造及材料瑕疪，微裝置可具有跨施體基板1480之一逐漸減小或增大之輸出功率(即，不均勻)，如使用更深至更淺著色繪示。由於裝置可在一區塊(例如，區塊1482)中一起傳送或每次依序傳送一或多者至受體基板390、490或590中，故受體基板390、490或590中之相鄰裝置逐漸降級。然而，可出現一更糟糕問題，其中一個區塊(例如，1482)或一系列相鄰區塊結束且另一區塊(例如，區塊1483)或一系列區塊開始(例如，沿著一交叉線1484)，此可導致如圖14B中示範之輸出效能之陡變。陡變可導致光電裝置(諸如顯示器)之視覺假影。
為了解決不均勻之問題，圖14C中繪示之一項實施例包含將個別區塊1482及1483與顯示器中其等下方及上方之區塊偏斜或交錯， 使得區塊之邊緣或交叉線並非銳線，從而消除交叉線1484，且藉此裝置之區塊形成顯示器上之一偏斜圖案。因此，尖銳轉變之平均影響顯著降低。偏斜可為隨機的且可具有不同輪廓。
圖14D繪示另一實施例，其中相鄰區塊中之微裝置翻轉，使得具有類似效能之裝置彼此相鄰，例如，一第一區塊1482中之效能自一第一外側A至一第一內側B減小，而一第二相鄰區塊1483中之效能自與第一內側A相鄰之一第二內側B至一第二外側A增大，此可使區塊之間的改變及轉變保持非常平滑且消除長陡然交叉1484。
圖14E繪示翻轉裝置之一例示性組合，例如，在內側交替高及低效能裝置，且使邊緣偏斜以進一步改良平均均勻性。在所繪示之實施例中，裝置效能在兩個方向上(即，在相鄰水平區塊中及在相鄰垂直區塊中)在高及低之間交替。
在一個情況中，在傳送至受體基板390、490或590之前，在區塊之邊緣之微裝置之效能匹配相鄰經傳送區塊(陣列)。
圖15A繪示使用兩個或兩個以上區塊1580、1582來填充受體基板1590中之一區塊。在所繪示之實施例中，偏斜或翻轉之方法可用於進一步改良平均均勻性，如圖15B中示範。分別來自區塊1580及1582之更高(或更低)輸出功率側B及C可彼此相鄰定位，以及使區塊之間的連接與其上方及下方之區塊連接交錯或偏斜。同樣地，可使用一隨機或經界定圖案來使用超過一個區塊填充匣或受體基板1590。
圖16A繪示具有超過一個區塊1680、1682及1684之樣本。區塊1680、1682及1684可來自相同施體基板310或510或來自不同施體基板310或510。圖16B繪示填充來自不同區塊1680、1682及1684之一匣 1690以消除任何一個區塊中發現之不均勻性之一實例。
圖17A及圖17B繪示具有多個匣1790之結構。選擇如前文描述之匣1790之位置，使得在不同傳送週期期間消除使受體基板390、490、590或1590中之相同區域與具有相同微裝置之匣1790重疊。在一個實例中，匣1790可為獨立的，此意味著單獨臂，或控制器在獨立處置各匣。在另一實施例中，可獨立實現對準，但可同步化其他動作。在此實施例中，受體基板390、490、590或1590可移動以促進對準之後之傳送。在另一實例中，匣1790一起移動以促進對準之後之傳送。在另一實例中，匣1790及受體基板390、490、590或1590兩者可移動以促進傳送。在另一情況中，匣1790可預先組裝。在此情況中，一框架或基板可固持經組裝匣1790。
匣1790之間的距離X3、Y3可為匣1790之寬度X1、X2或長度Y1、Y2之一倍數。距離可為不同方向上之移動步數之一函數。例如，X3=KX1+HX2，其中K係(直接或間接)向左之移動步數且H係(直接或間接)向右之移動步驟以用於填充一受體基板390、490、590或1590。其可用於匣1790之間的距離Y3與長度Y1及Y2。如在圖17A中展示，匣1790可在一個或兩個方向上對準。在圖17B中展示另一實例中，匣1790在至少一個方向上未對準。各匣1790可具有對朝受體基板390、490、590或1590施加壓力及溫度之獨立控制。取決於受體基板390、490、590或1590與匣1790之間的移動之方向，其他配置亦係可能的。
在另一實例中，匣1790可具有不同裝置且因此使用不同裝置填充受體基板390、490、590或1590中之不同區域。在此情況中，匣1790與受體基板390、490、590或1590之間的相對位置在各傳送週期之後 改變以使用來自不同匣1790之所有所需微裝置填充不同區域。
在另一實施例中，製備匣1790之若干陣列。此處，在裝置自第一匣陣列傳送至受體基板390、490、590或1590之後，受體基板390、490、590或1590移動至下一微裝置陣列以充填受體基板390、490、590或1590中之剩餘區域或接收不同裝置。
在另一實例中，匣1790可在一彎曲表面上且因此圓形移動提供用於將微裝置傳送至受體基板390、490、590或1590中之接觸。
圖18A至圖18E凸顯開發微裝置匣且減輕有缺陷微裝置之程序。在圖18A中，在第一步驟1802期間，在一基板上製備一組微裝置。在第二步驟1804期間，可發現與其中有缺陷微裝置之數目大於一臨限值之一系統基板中之像素相關聯之微裝置組。在第三步驟1806期間，可修復在使用匣之微組來填充一系統基板之前之一些或全部有缺陷微裝置。可重新配置或合併一些此等步驟。
在圖18B中，在第一步驟1802期間，在一基板上製備一組微裝置。在第二步驟1804期間，可發現與其中有缺陷微裝置之數目大於一臨限值之一系統基板中之像素相關聯之微裝置組。在第三步驟1806期間，可移除微裝置組中之微裝置。
在圖18C中，在第一步驟1802期間，可發現與其中有缺陷微裝置之數目大於一組匣中之各匣之一臨限值之一系統基板中之像素相關聯之無法傳送微裝置組。在第二步驟1804期間，可選擇其中無法傳送微裝置組之交集最大化之一匣子組。在第三步驟1806期間，可使用用以填充一系統基板之匣子組。
在圖18D中，在第一步驟1802期間，可發現與不同匣中之 系統基板中之像素相關聯之不同微裝置組中之缺陷。在第二步驟1804期間，可選擇與不同匣中之系統基板中之像素相關聯之不同微裝置組中之缺陷。在第三步驟1806期間，可使用用以填充一系統基板之匣子組。
在圖18E中，在第一步驟1802期間，可發現與不同匣中之系統基板中之像素相關聯之不同微裝置組中之缺陷。在第二步驟1804期間，可選擇其中最佳化高於一臨限值之與系統基板中之像素相關聯之選定匣中之微裝置組之數目之一匣子組。在第三步驟1806期間，可使用用以填充一系統基板之匣子組。
圖19展示使用一模板傳送多個匣以使用微裝置填充一系統基板之一實施例。此處，模板具有超過一個匣。在第一步驟1902期間，至少一個匣與具有促進對準程序之某一對準標記之模板對準。在第二步驟1904期間，至少一個匣經接合至模板。接合機構可為不同形式，諸如熱、光學、真空、凡得瓦力、機械夾具等。可存在重複步驟1902、1904以將更多匣接合至模板之一循環1906。接著，在步驟1908中，模板與受體基板對準。在步驟1910中，微裝置從模板轉移至系統基板。
圖20展示一模板傳送系統之一實例。此處，模板2002具有多個匣2004，該多個匣2004可裝載於一結構2002-2上。該結構2002-2可供應更大剛度以及一高輪廓。可針對各結構2002-2獨立控制高度輪廓。結構2002-2可具有與匣相同、小於匣或大於匣之大小。此結構2002-2亦可為一接合設備，其輔助微裝置自匣2004至受體基板2010中之傳送。接合設備可提供壓力、溫度、光學及其他類型之力以輔助傳送。在另一情況中，接合設備2006在模板2002之另一側處。同樣地，某一支撐結構2008可將模板固持於適當位置中。支撐件2008可在模板2002之任一側處。在一個 情況中，支撐結構可與接合設備相同。在另一情況中，存在針對各匣之一單獨接合設備。在另一情況中，接合設備對至少超過一個匣係相同的。受體基板2010亦具有支撐結構2014、2016。支撐結構可在受體基板之任一側處。在一個情況中，受體基板可具有可輔助或起始接合程序之接合設備2012。接合設備2006或2012可用於結合。支撐結構2014可與受體接合設備2012相同。在另一情況中，多個模板可用於填充一受體基板。此處，各模板可與受體基板獨立對準。
支撐結構可為一吸力設備、磁性、一彈簧加載銷、由加壓氣體(諸如空氣或氮氣)製成之一氣床等。
模板2002上之匣2004與接合設備2006之間的區域可具有不同熱及/或機械性質。在一個情況中，其可由具有更高導熱性之不同材料製成。在另一情況中，通孔可在不同區域中或至少在匣2004與設備2006之間的區域及其他區域之一者中形成於模板上。通孔之大小可針對各區域進行調整以調整機械性質。在另一情況中，通孔可使用不同材料充填以調整模板2002之不同區域之機械及/或熱性質。
一垂直光電堆疊層包含一基板、作用層、作用層與基板之間的至少一個緩衝層及緩衝層與作用層之間的至少一個分離層，其中作用層可藉由改變分離層之性質而自基板實體移除，而緩衝層保留在基板上。
在一項實施例中，改變(若干)分離層之性質之程序包含化學反應蝕刻或使分離層變形。
在另一實施例中，改變(若干)分離層之性質之程序包含曝光於一光電波，從而使分離層變形。
在另一實施例中，改變(若干)分離層之性質之程序包含一 溫度改變，從而使分離層變形。
在一項實施例中，再使用緩衝層以開發新的光電堆疊層包含表面處理。
在一項實施例中，表面處理使用化學或物理蝕刻或拋光。
在另一實施例中，表面處理使用緩衝層之一額外薄層之沈積以用於表面重塑。
在一項實施例中，光電裝置係一發光二極體。
在一項實施例中，分離層可為氧化鋅。
本發明之一實施例包括一連續像素化結構，其包含完全或部分連續作用層、像素化接觸件及/或電流擴散層。
在此實施例中，一襯墊及/或接合層可存在於一像素化接觸件及/或電流擴散層之頂部上。
在上述實施例中，一電介質開口可存在於各像素化接觸件及/或電流擴散層之頂部上。
另一實施例包括包含微裝置之一施體基板，其中接合襯墊及填料層充填微裝置之間的空間。
另一實施例包括包含一接合層之一臨時基板，來自施體基板之微裝置接合至該接合層。
另一實施例包括一熱傳送技術，其包含下列步驟：1)將一臨時基板上之微裝置對準至一系統基板之接合襯墊；2)系統基板上之接合襯墊之熔點高於臨時基板中之接合層之熔點； 3)產生一熱分佈，其熔化該等接合襯墊及層兩者且在此後，保持接合層熔化且接合襯墊固化；及4)將臨時基板與系統基板分離；在傳送技術中之另一實施例中，藉由局部熱源或全域熱源或兩者產生熱分佈。
另一實施例包括一微裝置結構，其中在藉由一形式之剝離程序自施體基板釋放微裝置之後，至少一個錨將微裝置固持至施體基板。
另一實施例包括用於微裝置結構之一傳送技術，其中錨在微裝置藉由推力或藉由拉力接合至一受體基板中之一襯墊之後或期間釋放微裝置。
在另一實施例中，根據微裝置結構之錨包括自微裝置之側延伸至基板之至少一個層。
在另一實施例中，根據微裝置結構之錨包括一空隙及空隙頂部上之至少一個層。
在另一實施例中，根據微裝置結構之錨包括圍繞裝置之充填層。
另一實施例包括根據微裝置結構之一結構，其中剝離微裝置與施體基板之間的層之黏度藉由控制溫度而增大以充當一錨。
另一實施例包括微裝置結構中之錨之一釋放程序，其中調整溫度以減小錨與微裝置之間的力。
另一實施例包括將微裝置傳送至一受體基板之一程序，其中微裝置形成於一匣中；將匣與受體基板中之選定著陸區域對準；及將與選定著陸區域相關聯之匣中之微裝置傳送至受體基板。
另一實施例包括將微裝置傳送至一受體基板之一程序，其中微裝置形成於一匣中；選擇具有小於一臨限值之有缺陷微裝置之一組微裝置；將匣中之選定微裝置組與受體基板中之選定著陸區域對準；及將與選定著陸區域相關聯之匣中之微裝置傳送至受體基板。
一實施例包含匣，其具有在其中傳送之多類型之微裝置。
一實施例包括一微裝置匣，其中一犧牲層將微裝置之至少一個側與填料層或接合層分離。
一實施例，其中移除犧牲層以自填料層或接合層釋放微裝置。
一實施例，其中犧牲層在一些條件(諸如高溫)下自填料釋放微裝置。
可測試微裝置用於提取與微裝置相關之資訊(包含但不限於缺陷、均勻性、操作條件等)。在一項實施例中，(若干)微裝置臨時接合至一匣，該匣具有一或多個電極來測試微裝置。在一項實施例中，在微裝置定位於匣中之後，沈積另一電極。此電極可用於在圖案化之前或之後測試微裝置。在一項實施例中，匣經放置於一預定義位置(其可為一固持器)中。匣及/或受體基板移動以對準。將至少一個選定微裝置傳送至受體基板。若匣上/中可存在更多微裝置，則匣或受體基板移動以與相同受體基板中之一新的區域或一新的受體基板對準且至少另一(其他)選定裝置被傳送至新的位置。此程序可繼續直至匣不具有足夠之微裝置，此時，一新的匣可被放置於預定義位置中。在一個實例中，基於自匣提取之資訊控制選定裝置之傳送。在一個實例中，自匣提取之缺陷資訊可用於藉由消除具有大於一臨限值之一缺陷數之一組微裝置之傳送而將傳送至受體基板之有缺 陷裝置之數目限制於低於一臨限數目或經傳送缺陷之累積數目將超過一臨限值。在另一實例中，匣將基於一或多個經提取參數分組且各分組將用於不同應用。在另一情況中，基於一或多個參數具有接近效能之匣將用於一個受體基板中。此處呈現之實例可經組合以改良匣傳送效能。
在一實施例中，實體接觸件及壓力及/或溫度可用於將裝置自匣傳送至受體基板中。此處，壓力及/或溫度可產生一接合力(或抓力)來將微裝置固持至受體基板及/或溫度亦可減小微裝置與匣之間的接觸力。因此，實現微裝置至受體基板之傳送。在此情況中，受體基板上分配給微裝置之位置相較於受體基板之剩餘部分具有一更高輪廓以增強傳送程序。在一實施例中，匣在可能接觸受體基板之非所要區域(諸如在傳送程序期間分配給其他類型之微裝置之位置)之區域中不具有微裝置。可組合此兩個實例。在一實施例中，基板上針對微裝置之分配位置可已經使用黏著劑選擇性地濕潤或使用接合合金覆蓋，或將一額外結構放置於分配位置上。在一衝壓程序中，可使用一單獨匣、印刷或其他程序。在一實施例中，匣上之選定微裝置可移動為更靠近受體基板以增強選擇性傳送。在另一情況中，受體基板施加一拉力以輔助或起始自匣之微裝置傳送。拉力可與其他力組合。
在一項實施例中，一外殼將支撐匣中之微裝置。外殼可經製造為圍繞施體基板或匣基板上之微裝置或單獨製造，且接著將微裝置移動至內側且接合至匣。在一項實施例中，可存在沈積於匣基板頂部上之至少一個聚合物(或另一類型之材料)。將來自施體基板之微裝置推至聚合物層中。微裝置與施體基板選擇性或大體分離。該層可在裝置與施體基板分離之前或之後固化。此層可尤其在多個不同裝置整合於匣中時圖案化。在 此情況中，該層可針對一個類型(埋設於該層中且與其等施體分離之微裝置)產生。接著，針對下一類型之微裝置沈積且圖案化另一層。接著，第二微裝置埋設於相關聯層中。在所有情況中，此層可覆蓋微裝置之部分或整個裝置。在另一情況中，在微裝置被傳送至匣之後藉由聚合物、有機或其他層建立外殼。外殼可具有不同形狀。在一個情況中，外殼可匹配裝置形狀。外殼側壁可比微裝置高度短。外殼側壁可在傳送週期之前連接至微裝置以提供對匣中之微裝置之不同後處理及用於運輸及儲存之微裝置匣之封裝之支撐。外殼側壁可為分離的或至微裝置之連接可在傳送週期之前或期間藉由不同方法(諸如加熱、蝕刻或曝光)自裝置弱化。可存在將微裝置固持至匣基板之一接觸點。至匣之接觸點可為裝置之一底側或一頂側。接觸點可在傳送之前或期間藉由不同方法(諸如熱、化學程序或曝光)弱化或消除。此程序可對一些選定裝置執行或對匣上之所有微裝置全域地執行。接觸件亦可為導電的以藉由加偏壓於接觸點處之裝置及連接至微裝置之其他電極而實現測試微裝置。匣在傳送週期期間可在受體基板下方以在接觸點被全域地移除或弱化的情況下防止微裝置自外殼跌落。
在一項實施例中，微裝置匣可包含將微裝置固持至匣表面之至少一個錨。移動匣及/或受體基板，使得匣中之一些微裝置與受體基板中之一些位置對準。此錨可在將匣及受體基板推向彼此或藉由受體基板拉動裝置期間在壓力下破裂。微裝置可永久保留在受體基板上。錨可在微裝置之側上或微裝置之頂部(或底部)處。
頂側係面向匣之裝置之側，且底部係微裝置之相對側。其他側被稱為側或側壁。
在一項實施例中，可測試微裝置用於提取與微裝置相關之 資訊(包含但不限於缺陷、均勻性、操作條件等)。可將匣放置於一預定義位置(其可為一固持器)中。匣及/或受體基板可移動以對準。可將至少一個選定微裝置傳送至受體基板。若匣上/中可存在更多微裝置，則匣或受體基板可移動以與相同受體基板中之一新的區域或一新的受體基板對準且至少另一(其他)選定裝置可被傳送至新的位置。此程序可繼續直至匣不具有足夠之微裝置，此時，一新的匣將被放置於預定義位置中。在一個情況中，可基於自匣提取之資訊控制選定裝置之傳送。在一個情況中，自匣提取之缺陷資訊可用於藉由消除具有大於一臨限值之一缺陷數之一組微裝置之傳送而將被傳送至受體基板之有缺陷裝置之數目限制於低於一臨限數目或經傳送缺陷之累積數目超過一臨限值。在另一情況中，匣將基於一或多個經提取參數分組且各分組可用於不同應用。在另一情況中，基於一或多個參數具有接近效能之匣可用於一個受體基板中。此處呈現之實例可經組合以改良匣傳送效能。
一項實施例包括一種將微裝置傳送至一受體基板之方法。該方法包含：
a)製備具有一基板之一匣，其中微裝置經定位於該匣基板之至少一個表面上且在一區域中具有比在受體基板中之相同大小對應區域中之微裝置位置更多之微裝置。
b)藉由提取至少一個參數而測試匣上之裝置。
c)將匣拾取或傳送至其中微裝置面向受體基板之一位置。
d)使用測試資料來選擇匣上之一組微裝置。
e)對準匣上之該選定微裝置組與受體基板上之一選定位置。將微裝置組自匣傳送至受體基板。
f)程序d及e可繼續直至匣不具有任何有用之裝置或受體基板被完全填充。
一項實施例包括一種具有超過一個類型之微裝置之匣，該等微裝置按與受體基板中相同之節距定位於匣中。
一項實施例包括一種具有一基板之匣，其中微裝置(直接或間接)定位於其表面上，且微裝置依列或行偏斜，使得至少任一個列或一行之邊緣不與至少另一列或一行之邊緣對準。
一項實施例係一種將微裝置傳送至一受體基板之方法。方法包含將一微裝置陣列傳送至一基板中，其中傳送微裝置之至少任一個列或一行之邊緣不與經傳送微裝置之至少另一列或一行之邊緣對準。
一項實施例包括一種將微裝置傳送至一受體基板之方法。該方法包含將一裝置陣列自一施體基板傳送至一受體基板，其中在類似於經傳送陣列之大小之受體基板上之任何區域中，至少存在具有來自與對應於經傳送陣列之施體基板不同之兩個區域之微裝置之一個列或行。
一項實施例包括一種將微裝置陣列傳送至一受體基板中之程序，其中微裝置在陣列之邊緣處偏斜以消除陡變。
另一實施例包括一種將微裝置陣列傳送至一受體基板中之程序，其中在兩個微裝置陣列之相鄰邊緣處之微裝置之效能在傳送之前匹配。
另一實施例包括一種將微裝置陣列傳送至一受體基板中之程序，其中至少自微裝置施體基板之兩個不同區域填充微裝置陣列。
另一實施例包括一種將微裝置陣列自匣傳送至一受體基板中之程序，其中若干微裝置匣經放置於對應於受體基板之不同區域之不同 位置中，則匣與受體基板對準，且微裝置自匣傳送至受體基板。
根據一項實施例，提供一種將複數個微裝置傳送至一受體基板中之方法。該方法包括：將該複數個微裝置配置於一或多個匣中；將該一或多個匣與具有至少一個對準標記之一模板對準；將該一或多個匣與該模板接合；將該模板與該受體基板對準；及將該複數個微裝置自該模板傳送至該受體基板中。
根據一些實施例，將模板與受體基板對準包括拉伸模板且藉由以下之一者接合一或多個匣與模板：一熱接合、一光學接合、一真空接合、凡得瓦力或一機械夾具。
根據另一實施例，提供一種傳送設置。該傳送設置包括：一模板，其固持充填有微裝置之至少一個匣；及該模板上之一接合設備，其協助藉由一傳送力之該等微裝置自該至少一個匣至一受體基板之一傳送。
根據又一實施例，各匣具有一單獨接合設備。傳送設置進一步包括用以將模板固持於適當位置中之一支撐結構及該模板與該至少一個匣之間的一高度調整設備。支撐結構包括以下之一者：一吸力設備、一彈簧加載銷及由加壓氣體製成之一氣床。
根據進一步實施例，至少一個匣與模板上之接合設備之間的一區域具有不同熱及機械性質，且在匣與在模板上之接合設備之間的不同區域上形成複數個通孔。複數個通孔之一大小可針對各區域進行調整以調整熱及機械性質。
根據又一實施例，提供一種將複數個微裝置傳送至一系統基板中之方法。該方法包括：將該複數個微裝置配置於該系統基板中之一 或多個匣上；選擇各匣中之一或多個可傳送微裝置組；識別各可傳送微裝置組中之有缺陷微裝置之一數目；且同時調整該等有缺陷微裝置至該系統基板中之傳送。
根據另一實施例，其中調整有缺陷微裝置之傳送包括：若有缺陷微裝置之數目之一總和超過一臨限值，則修復或移除各匣中之有缺陷微裝置；選擇一或多個匣之一子組，其中微裝置組之無法傳送組之一交集係最大值；且使用匣子組來調整至系統基板之傳送；選擇一匣子組，其中有缺陷微裝置之數目之一總和小於一臨限值；且使用匣子組來填充系統基板；及選擇一匣子組，其中最佳化高於一臨限值之有缺陷微裝置之數目之總和；且使用匣子組來填充系統基板。
根據又一實施例，方法進一步包括透過系統基板加偏壓於微裝置以測試經傳送微裝置與受體基板之間的一連接且調整接合參數以修復經識別數目個有缺陷微裝置。
已為繪示及描述之目的呈現本發明之一或多個實施例之先前描述。其不意在具窮舉性或使本發明受限於所揭示之精確形式。鑑於上述教示，許多修改及變化係可能的。本發明之範疇不意在為此實施方式限制，而係藉由本發明隨附之發明申請專利範圍限制。
582‧‧‧襯墊
590‧‧‧受體基板
598-2‧‧‧錨

Claims (18)

  1. 一種將複數個微裝置傳送至一受體基板之方法，該方法包括：將該複數個微裝置配置於一或多個匣基板上；將該一或多個匣基板與具有至少一個對準標記之一模板基板對準；在該等微裝置背離該模板基板的情況下，將該一或多個匣基板接合至該模板基板；將該模板基板與該受體基板對準；及將該複數個微裝置自該模板基板傳送至該受體基板中。
  2. 如請求項1之方法，其中將該模板基板與受體基板對準包括拉伸該模板基板。
  3. 如請求項1之方法，其中藉由以下之一者接合該一或多個匣基板與該模板基板：一熱接合、一光學接合、一真空接合、凡得瓦力或一機械夾具。
  4. 一種傳送設置，其包括：一模板基板，其固持使用背離該模板基板之微裝置所充填之至少一個匣基板；及該模板基板上之一接合設備，其輔助藉由一傳送力之該等微裝置自該至少一個匣基板至一受體基板之一傳送。
  5. 如請求項4之傳送設置，其中各匣基板具有一單獨接合設備。
  6. 如請求項4之傳送設置，其進一步包括：一支撐結構，其將該模板基板固持於適當位置中。
  7. 如請求項6之傳送設置，其中該支撐結構包括以下之一者：一吸力設備、一彈簧加載銷及由加壓氣體製成之一氣床。
  8. 如請求項4之傳送設置，其進一步包括一高度調整設備，其在該模板基板與該至少一個匣基板之間。
  9. 如請求項4之傳送設置，其中該至少一個匣基板與該模板基板上之該接合設備之間的一區域具有不同熱及機械性質。
  10. 如請求項4之傳送設置，其中在該匣基板與該模板基板上之該接合設備之間的不同區域上形成複數個通孔。
  11. 如請求項10之傳送設置，其中該複數個通孔之一大小針對各區域進行調整以調整該等熱及機械性質。
  12. 一種將複數個微裝置傳送至一系統基板之方法，該方法包括：將該複數個微裝置配置於該系統基板中之一或多個匣上；選擇各匣中之一或多個可傳送微裝置組； 識別各可傳送微裝置組中之有缺陷微裝置之一數目；及同時調整該等有缺陷微裝置至該系統基板中之傳送。
  13. 如請求項12之方法，其中調整該等有缺陷微裝置之傳送包括：在該等有缺陷微裝置之該數目之一總和超過一臨限值時修復或移除各匣中之該等有缺陷微裝置。
  14. 如請求項12之方法，其中調整該等有缺陷微裝置之傳送進一步包括：選擇該一或多個匣之一子組，其中微裝置組之無法傳送組之一交集係最大值，及使用該匣子組來傳送至該系統基板。
  15. 如請求項12之方法，其中調整該等有缺陷微裝置之傳送進一步包括：選擇一匣子組，其中有缺陷微裝置之該等數目之一總和小於一臨限值；及使用該匣子組來填充該系統基板。
  16. 如請求項12之方法，其中調整該等有缺陷微裝置之傳送進一步包括：選擇一匣子組，其中最佳化高於一臨限值之有缺陷微裝置之數目之該總和；及 使用該匣子組來填充該系統基板。
  17. 如請求項12之方法，其進一步包括：透過該系統基板加偏壓於該等微裝置以測試該等經傳送微裝置與該受體基板之間的一連接。
  18. 如請求項12之方法，其進一步包括：調整接合參數以修復經識別數目個該等有缺陷微裝置。
TW107141925A 2017-11-23 2018-11-23 微裝置傳送設置及微裝置於系統基板中之整合 TWI686919B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA2,986,503 2017-11-23
CA2986503A CA2986503A1 (en) 2017-11-23 2017-11-23 Microdevice transfer setup

Publications (2)

Publication Number Publication Date
TW201926633A TW201926633A (zh) 2019-07-01
TWI686919B true TWI686919B (zh) 2020-03-01

Family

ID=66336430

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141925A TWI686919B (zh) 2017-11-23 2018-11-23 微裝置傳送設置及微裝置於系統基板中之整合

Country Status (4)

Country Link
CN (2) CN116682777A (zh)
CA (1) CA2986503A1 (zh)
DE (1) DE102019101489A1 (zh)
TW (1) TWI686919B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2986503A1 (en) 2017-11-23 2019-05-23 Vuereal Inc. Microdevice transfer setup
CN113811989A (zh) * 2019-05-24 2021-12-17 维耶尔公司 微装置的选择性释放及转移
TW202119559A (zh) 2019-06-18 2021-05-16 加拿大商弗瑞爾公司 高傳輸量之微縮印刷方法
US11777059B2 (en) 2019-11-20 2023-10-03 Lumileds Llc Pixelated light-emitting diode for self-aligned photoresist patterning
CN110911436B (zh) * 2019-12-03 2022-05-31 京东方科技集团股份有限公司 一种驱动背板、发光二极管的转移装置及转移方法
CN111564465A (zh) * 2020-05-19 2020-08-21 深超光电（深圳）有限公司 显示面板的制备方法
CN113594307A (zh) * 2021-06-24 2021-11-02 深圳第三代半导体研究院 一种微型半导体发光器件及其制造方法
DE112022003910T5 (de) * 2021-08-09 2024-05-23 Vuereal Inc. Selektives freigeben von mikrovorrichtungen

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105493297A (zh) * 2015-05-21 2016-04-13 歌尔声学股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备
CN105723528A (zh) * 2015-11-04 2016-06-29 歌尔声学股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备
CN107017319A (zh) * 2017-05-23 2017-08-04 深圳市华星光电技术有限公司 彩色微发光二极管阵列基板的制作方法
CN107210293A (zh) * 2014-12-19 2017-09-26 Glo公司 背板上的发光二极管阵列及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4530504B2 (ja) * 1999-08-27 2010-08-25 パナソニック株式会社 整列部品の取扱装置
JP2004537158A (ja) * 2001-02-08 2004-12-09 インターナショナル・ビジネス・マシーンズ・コーポレーション チップ転写方法および該装置
KR101755207B1 (ko) * 2008-03-05 2017-07-19 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 펴고 접을 수 있는 전자장치
JP2012226822A (ja) * 2011-04-15 2012-11-15 Samsung Electronics Co Ltd 不揮発性メモリ装置
US8349116B1 (en) * 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
CN103646893B (zh) * 2013-11-29 2016-04-06 上海华力微电子有限公司 晶圆缺陷检测方法
US20170215280A1 (en) * 2016-01-21 2017-07-27 Vuereal Inc. Selective transfer of micro devices
CA2986503A1 (en) 2017-11-23 2019-05-23 Vuereal Inc. Microdevice transfer setup

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210293A (zh) * 2014-12-19 2017-09-26 Glo公司 背板上的发光二极管阵列及其制造方法
CN105493297A (zh) * 2015-05-21 2016-04-13 歌尔声学股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备
CN105723528A (zh) * 2015-11-04 2016-06-29 歌尔声学股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备
CN107017319A (zh) * 2017-05-23 2017-08-04 深圳市华星光电技术有限公司 彩色微发光二极管阵列基板的制作方法

Also Published As

Publication number Publication date
DE102019101489A1 (de) 2019-05-23
CN109830455A (zh) 2019-05-31
CA2986503A1 (en) 2019-05-23
CN109830455B (zh) 2023-06-30
TW201926633A (zh) 2019-07-01
CN116682777A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
TWI686919B (zh) 微裝置傳送設置及微裝置於系統基板中之整合
CN110036492B (zh) 将微装置集成到系统衬底中
US12062638B2 (en) Microdevice transfer setup and integration of micro-devices into system substrate
US12080685B2 (en) Method of placing a micro device to a receiver substrate
US12094856B2 (en) Integration of microdevices into system substrate
TWI815968B (zh) 整合微裝置於系統基板中
US20230326937A1 (en) Integration of microdevices into system substrate
TWI710103B (zh) 發光面板及製造此種發光面板的方法
US8257538B2 (en) Device transfer method and display apparatus
CA2984214A1 (en) Integration of micro-devices into system substrate
JP7464541B2 (ja) 表示バックプレート及びその製作方法、表示パネル及びその製作方法、表示装置
US20240266330A1 (en) Integration of microdevices into system substrate
CN111816663A (zh) 制造像素化结构的方法
US10418234B1 (en) Display panel