TWI680335B

TWI680335B - 畫素結構

Info

Publication number: TWI680335B
Application number: TW107117022A
Authority: TW
Inventors: 賴呈暐; Cheng-Wei Lai; 林貞君; Chen-Chun Lin; 王奕筑; Yi-Chu Wang; 鄭偉成; Wei-cheng CHENG
Original assignee: 友達光電股份有限公司; Au Optronics Corporation
Priority date: 2018-05-18
Filing date: 2018-05-18
Publication date: 2019-12-21
Also published as: CN108681161A; CN108681161B; TW202004300A

Abstract

一種畫素結構，包括基板、至少一主動元件、至少一畫素電極以及至少一電極。至少一主動元件設置於基板上且電性連接於至少一訊號線。至少一畫素電極設置於基板上且具有主體部以及與主體部連接之連接部。主體部具有至少一十字形開口。至少一十字形開口包括第一主狹縫以及與第一主狹縫交錯的第二主狹縫。連接部具有第一開口。至少一電極設置於基板上且鄰設於畫素電極的至少部份周圍。電極具有至少二第一部份以及與第一部份連接之至少一第二部份。電極與畫素電極彼此分隔。連接部電性連接於主動元件。

Description

畫素結構

本發明是有關於一種畫素結構。

目前，市場對於液晶顯示面板的性能要求包括高對比(high contrast ratio)、無灰階反轉(no gray scale inversion)、低色偏(low color shift)、高亮度(high luminance)、高色飽和度、快速反應與廣視角等特性。目前能夠達成廣視角要求的技術包括了扭轉向列型(Twisted Nematic，TN)液晶搭配廣視角膜(wide viewing film)、共平面切換式(In-Plane Switching，IPS)液晶顯示面板、邊際場切換式(Fringe Field Switching，FFS)液晶顯示面板與多域垂直配向(Multi-domain Vertical Alignment，MVA)液晶顯示面板等。

在習知多域垂直配向液晶顯示面板中，畫素電極會形成多個斜向之狹縫開口，藉此控制液晶層的多個液晶分子朝多個方向傾倒，從而達到廣視角的目的。然而，液晶分子在非均勻電場的作用下會感受到不同的電場大小與方向，導致部分液晶分子朝非預期的方向傾倒，尤其是在不同電極連接處更易發生，而產生非期望的錯向線(disclination line)及/或錯向點(disclination node)，進而在微觀上的表現是畫素結構上會出現暗紋，而在巨觀的表現則為穿透率降低，此問題會造成顯示品質下降。

本發明提供一種畫素結構，其可減少暗紋的區域並提高穿透率。

本發明的至少一實施例提供一種畫素結構。畫素結構包括基板、至少一主動元件、至少一畫素電極以及至少一電極。至少一主動元件設置於基板上且電性連接於至少一訊號線。至少一畫素電極設置於基板上且具有主體部以及與主體部連接之連接部。主體部具有至少一十字形開口。至少一十字形開口包括沿第一方向延伸的第一主狹縫以及沿第二方向延伸且與第一主狹縫交錯的第二主狹縫。連接部具有第一開口。至少一電極設置於基板上且鄰設於畫素電極的至少部份周圍。電極具有至少二第一部份以及與第一部份連接之至少一第二部份以定義出具有第二開口之容納區。電極與畫素電極彼此分隔。畫素電極位於容納區。連接部從容納區延伸過第二開口。連接部電性連接於主動元件。

基於上述，本發明的畫素結構由於在連接部上設置有第一開口，因此可使液晶分子於連接部與第一主狹縫的交會處集中而不向外發散，藉此可避免液晶分子倒向歪曲形變而產生液晶穿透效率下降的問題。基於此，本發明的畫素結構可減少暗紋的區域並提高穿透率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10、20、30、40‧‧‧畫素結構

100‧‧‧基板

200‧‧‧主動元件

300‧‧‧畫素電極

300a1、300a2、300a3、300a4‧‧‧電極區塊

300L‧‧‧長側邊

300S‧‧‧短側邊

310‧‧‧主體部

310a‧‧‧十字形開口

310a_1‧‧‧第一主狹縫

310a_2‧‧‧第二主狹縫

320‧‧‧連接部

320a‧‧‧第一開口

400‧‧‧電極

400G、414G‧‧‧間隙

410‧‧‧第一部份

412a、412b‧‧‧主部

412a_1、412b_1‧‧‧第三開口

414a、414b‧‧‧延伸部

414a_1、414b_1‧‧‧第一側

414a_2、414b_2‧‧‧第二側

420‧‧‧第二部份

430‧‧‧容納區

430a‧‧‧第二開口

440‧‧‧遮蔽元件

BM‧‧‧黑色矩陣

CEL‧‧‧共用電極線

CL‧‧‧訊號線

D‧‧‧汲極

DL‧‧‧資料線

D1‧‧‧第一方向

D2‧‧‧第二方向

G‧‧‧閘極

L1、L2、L3‧‧‧距離

N1、N2、N3、N4、N5、N6、N7、N8、N9‧‧‧節點

OP‧‧‧開口

S‧‧‧源極

SE‧‧‧半導體層

SL‧‧‧掃描線

T1‧‧‧圖案化導電層

W1、W2、W3‧‧‧寬度

W1_max、W3_max‧‧‧最大寬度

W3_min‧‧‧最小寬度

Z‧‧‧垂直投影方向

圖1為依照本發明的第一實施例的畫素結構的俯視示意圖。

圖2為依照本發明的第一實施例的畫素結構的畫素電極以及電極的俯視示意圖。

圖3為依照本發明的第二實施例的畫素結構的俯視示意圖。

圖4為依照圖1的畫素結構於光學顯微鏡下所拍攝的光學模擬圖。

圖5為依照圖3的畫素結構於光學顯微鏡下所拍攝的光學模擬圖。

圖6為第一對比例的畫素結構的俯視示意圖。

圖7為依照圖6的畫素結構於光學顯微鏡下所拍攝的光學模擬圖。

在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件 “上”或“連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電性連接。再者，“電性連接”或“耦合”係可為二元件間存在其它元件。

本文使用的“約”、“近似”、或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30%、±20%、±10%、±5%內。再者，本文使用的“約”、“近似”或“實質上”可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

本文的示意圖僅是用以示意本發明部分的實施例。因此，示意圖中所示之各個元件的形狀、數量及比例大小不應被用來限制本發明。

圖1為依照本發明的第一實施例的畫素結構的俯視示意圖。圖2為依照本發明的第一實施例的畫素結構的畫素電極以及電極的俯視示意圖。請參照圖1以及圖2，本實施例的畫素結構10可包括基板100、主動元件200、畫素電極300以及電極400。基板100可包括硬式基板或可撓式基板，且其材料例如玻璃、塑膠、或其它合適的材料、或前述之組合，但不以此為限。

主動元件200設置於基板100上且電性連接於至少一訊號線CL。主動元件200例如包含閘極G、半導體層SE、源極S與汲極D。至少一訊號線CL例如包含至少一掃描線SL、至少一資料線DL、至少一共用電極線CEL、至少一電源供應線(未繪示)、或其它合適的線路其中的至少一者。至少一資料線DL各自與相應的至少一掃描線SL以及至少一共用電極線CEL交錯設置(intcrlaced manner)。舉例而言，至少一掃描線SL以及至少一共用電極線CEL可例如實質上沿著第二方向D2延伸，且至少一資料線DL則可例如實質上沿著不平行於第二方向D2的第一方向D1延伸。於本實施例中，主動元件200之閘極G與源極S分別電性連接至二訊號線CL(例如：掃描線SL與資料線DL)為例，但不限於此。汲極D可與共用電極線CEL部份重疊，但不限於此。在本實施例中，主動元件200的閘極G、掃描線SL以及共用電極線CEL可由同一層導電層(例如：第一圖案化導電層)所構成，但不限於此。掃描線SL與共用電極線CEL可彼此分隔。於本實施例中，主動元件200的源極S、汲極D以及資料線DL可由同一層導電層(例如：第二圖案化導電層)所構成，但不限於此。再者，本實施例之主動元件200以底閘型電晶體(例如：閘極G位於半導體層SE之下方)為範例，但不限於此。於其它實施例中，主動元件200亦可為頂閘型電晶體(例如：閘極G位於半導體層SE之上方)、立體型電晶體(例如：半導體層SE非形成於一平面上)、或其它合適類型之電晶體。上述之半導體層SE可為單層或多層結構，且其材料包含非晶矽、多晶矽、微晶矽、奈米晶矽、單晶矽、氧化物半導體材料、有機半導體材料、奈米碳管(桿)、鈣鈦礦、或其它合適之半導體材料、或前述之組合。

畫素電極300設置於基板100上且具有主體部310以及與主體部310連接之連接部320。畫素電極300例如與主動元件200(例如：主動元件200之汲極D)電性連接。在一實施例中，畫素電極300可具有兩個第一側(例如：長側邊300L)以及兩個第二側(例如：短側邊300S)，但不限於此。畫素電極300的第一側(例如：長側邊300L)可例如與第一方向D1實質上平行，且畫素電極300的第二側(例如：短側邊300S)可例如與第二方向D2實質上平行，但不限於此。畫素電極300可例如是穿透式畫素電極、反射式畫素電極、或半穿透半反射式畫素電極。上述的穿透式畫素電極可為單層或多層，且其材料包含銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、奈米碳管/桿、小於60埃的金屬或合金、或其它合適的材料。上述的反射式畫素電極可為單層或多層，且其材料包含金屬、合金、或其它合適的材料。

在一實施例中，畫素電極300的主體部310具有至少一十字形開口310a。主體部310的十字形開口310a例如具有實質上沿第一方向D1延伸的第一主狹縫310a_1以及實質上沿第二方向D2延伸且與第一主狹縫310a_1交錯的第二主狹縫310a_2。在本實施例中，第一主狹縫310a_1與第二主狹縫310a_2之間的夾角實質上為90度為範例，但不限於此。於其它實施例，第一主狹縫310a_1與第二主狹縫310a_2之間的夾角可於90度與0度之間。在本實施例中，第一主狹縫310a_1與第二主狹縫310a_2的交會處可約略位於畫素電極300的中心點，但不以此為限。在一實施例中，畫素電極300的十字形開口310a可將畫素電極300區分為多個(例如：四個)電極區塊。在本實施例中，畫素電極300具有四個電極區塊300a1~300a4，且四個電極區塊300a1~300a4可具有實質上相同的尺寸，但不以此為限。在其他實施例中，由十字形開口310a所區分開的四個電極區塊300a1~300a4至少一個之尺寸可不同於四個電極區塊300a1~300a4其它幾個的尺寸。在本實施例中，電極區塊300a1~300a4較佳地可不具有狹縫而為一整面的電極，但不限於此。

連接部320連接主體部310的一側且向外延伸並與主動元件200(例如：主動元件200的汲極D)連接，可使得畫素電極300可與主動元件200電性連接。舉例而言，連接部320在主體部310的一側(例如：短側邊300S)實質上往第一方向D1延伸，但不限於此。連接部320例如具有第一開口320a。在一實施例中，第一開口320a可為封閉式，且與第一主狹縫310a_1相連接，但不以此為限。

由於本實施例的畫素電極300具有十字形開口310a，因此在對液晶分子(未繪示)進行配向時，對應於十字形開口310a的液晶分子依其電場方向會向外側(例如：畫素電極300的長側邊300L與短側邊300S)方向預傾，藉此可以縮小十字形的暗紋(disclination line)寬度。此外，由於本實施例的連接部320具有第一開口320a，液晶分子可在第一方向D1上實質上沿著第一主狹縫310a_1超出畫素電極300的邊界而向外傾以與向內側傾倒的液晶分子匯合，藉此可避免液晶分子倒向歪曲形變而產生液晶穿透效率下降的問題。

電極400設置於基板100上且鄰設於畫素電極300的至少部份周圍。舉例而言，電極400可例如至少設置於畫素電極300的一側(例如：畫素電極300的長側邊300L至少一者及/或短側邊300S至少一者)，但不限於此。在本實施例中，電極400可具有至少二第一部份410以及與該些第一部份410連接的至少一第二部份420，以定義出具有第二開口430a之容納區430。

於本實施例中，電極400可環繞大部分的畫素電極300。並且，電極400的至少二第一部份410與畫素電極300之間、電極400的至少一第二部份420與畫素電極300之間可例如具有實質上均一的間距400G，且電極400與畫素電極300彼此分隔。在此必須說明的是，本發明所述的具有“實質上均一的”間距是意指各間距的公差可約為±10%內，但不限於此，可依設計與機台容許度來加以改變。於其它實施例中，電極400的至少二第一部份410與畫素電極300之間的間距400G可實質上不同於電極400的至少一第二部份420與畫素電極300之間的間距400G，且電極400與畫素電極300彼此分隔。此外，電極400與畫素電極300較佳地可例如藉由同一層導電層(例如：圖案化導電層T1)所構成，但不限於此。於其它實施例中，電極400與畫素電極300可分別為不同導電層所形成。其中，圖案化導電層T1可包括前述之導電材料，例如：較佳地可為透明導電材料，且二者之導電材料可實質上相同或不同。在本實施例中，電極400較佳地可作為一共用電極來使用，但不限於此。

在一實施例中，電極400的至少二第一部份410可分別包括主部412a、412b以及延伸部414a、414b。延伸部414a、414b分別與主部412a、412b連接。至少二第一部份410其中至少一者可與至少一訊號線CL(例如：資料線DL)至少部份重疊。

主部412a、412b例如可分別實質上沿著第一方向D1延伸且分別設置於畫素電極300的第一側(例如：長側邊300L)的一側與對應側，但不限於此。在本實施例中，主部412a、412b可分別約為直線形狀為範例，但不限於此。在一實施例中，主部412a、412b可選擇性的分別具有第三開口412a_1、412b_1，但不限於此。第三開口412a_1、412b_1例如於第二方向D2上具有多個寬度W1，且多個寬度W1中的至少一者為最大寬度W1_max。第三開口412a_1、412b_1可例如彼此實質上相同或不同。舉例而言，在本實施例中，第三開口412a_1、412b_1例如呈現菱形的形態，因此第三開口412a_1、412b_1的最大寬度W1_max例如是與第一方向D1實質上平行且約通過該菱形的形心的寬度，但本發明不限於此。在一實施例中，第三開口412a_1、412b_1各自的最大寬度W1_max部分分別鄰近第二主狹縫310a_2的延伸方向與第一部份410的主部412a、412b的交會處。在本實施例中，第三開口412a_1、412b_1可實質上對稱於第二方向D2，但不限於此。第三開口412a_1、412b_1的最大寬度W1_max可彼此實質上相同或不同。此外，在本實施例中，第三開口412a_1、412b_1的寬度W1可於菱形的形心處實質上沿著第一方向D1的方向(以及與第一方向D1相反的方向)逐漸變小。因此，第三開口412a_1、412b_1於第二方向D2上的寬度W1自最大寬度W1_max的部分實質上沿著第一方向D1的方向以及與第一方向D1相反的方向逐漸變小而形成有最小寬度。在本實施例中，由於第三開口412a_1、412b_1呈現菱形的形態，因此第三開口412a_1、412b_1的最小寬度可實質上為零，但本發明不限於此。在其他實施例中，第三開口412a_1、412b_1的最小寬度可大於零，例如：第三開口412a_1、412b_1的最小寬度大於零且小於其的最大寬度W1_max。第三開口412a_1、412b_1也可分別例如約為矩形開口、梯形開口、其它合適的形狀開口、或前述至少一種形狀開口之組合，例如：第三開口412a_1、 412b_1也可分別約為矩形開口與梯形開口，且矩形開口與梯形開口的具有最小寬度的一端可相連接，則第三開口412a_1、412b_1的最小寬度可不為零。

電極400的主部412a、412b可於垂直投影方向Z上與訊號線CL(例如：資料線DL)至少一部份重疊，並透過設置於其間的絕緣層(未繪示)與訊號線CL(例如：資料線DL)彼此分隔，且電極400的主部412a、412b各自的第三開口412a_1、412b_1可分別於垂直投影方向Z上與訊號線CL(例如：資料線DL)至少部分重疊。在一實施例中，第三開口412a_1、412b_1可完全地重疊於訊號線CL(例如：資料線DL)。此外，畫素結構10可選擇性更包括遮蔽元件440設置於畫素電極300至少一部份的側邊(例如：長側邊300L及/或短側邊300S)。較佳地，遮蔽元件440可與畫素電極300的側邊(例如：長側邊300L及/或短側邊300S)部份重疊，但不限於此。

在本實施例中，延伸部414a、414b可分別約為直線形狀為範例，但不限於此。於其它實施例中，延伸部414a、414b可分為為多邊形、曲線、或其它合適的形狀、或前述形狀之組合。延伸部414a、414b例如相互分隔，以定義出容納區430的第二開口430a。舉例而言，容納區430是由主部412a、412b以及延伸部414a、414b而定義，且由於延伸部414a、414b相互分隔，因此容納區430並非為封閉式而具有第二開口430a。在一實施例中，畫素電極300位於容納區430，畫素電極300的連接部320從容納區 430延伸過第二開口430a且電性連接於主動元件200。在本實施例中，延伸部414a、414b設置於畫素電極300的第二側(例如：短側邊300S)的一側，但不限於此。延伸部414a、414b可位於兩個主部412a、412b之間，且分別從對應的主部412a、412b的一端延伸出。從另一方面觀之，兩延伸部414a、414b之間具有第二開口430a也可被稱為間隙414G，可使畫素電極300經由間隙414G與主動元件200(例如：主動元件200的汲極D)電性連接。延伸部414a、414b可例如實質上對稱於第二主狹縫310a_2的延伸方向(例如：第二方向D2)，但不限於此。延伸部414a、414b於第一方向D1上具有寬度W2。在本實施例中，延伸部414a、414b在第二方向D2上的寬度W2為實質上相同的，但本發明不以此為限。在另一實施例中，延伸部414a、414b的寬度W2也可例如於分別與主部412a、412b的連接處實質上沿著第二方向D2的方向(對延伸部414b而言，可為實質上沿著與第二方向D2相反的方向)逐漸變小。或者，在再一實施例中，延伸部414a、414b的寬度W2也可例如於分別與主部412a、412b的連接處實質上沿著第二方向D2的方向(對延伸部414b而言，可為實質上沿著與第二方向D2相反的方向)至延伸部414a、414b的形心處時具有實質上相同的寬度，而在延伸部414a、414b的寬度W2於分別在通過延伸部414a、414b的形心處且實質上沿著第二方向D2(對延伸部414b而言，可為實質上沿著與第二方向D2相反的方向)的方向逐漸變小。延伸部414a、414b分別具有鄰近於主體部310之第一側414a_1、414b_1以及遠離主體部310之第二側414a_2、414b_2。於本實施例中，連接部320的第一開口320a，較佳地，不延伸過延伸部414a、414b之第二側414a_2、414b_2，但不限於此。

在一實施例中，電極400的第二部份420設置於畫素電極300的第二側(例如：短側邊300S)的另一側(例如：設置於畫素電極300的第二側(例如：短側邊300S)的一側的延伸部414a、414b的對側)。第二部份420位於兩個主部412a、412b之間，且將兩個主部412a、412b連接。第二部份420於第一方向D1上可具有多個寬度W3，且多個寬度W3中的至少一者為最小寬度W3_min。舉例而言，第二部份420於與兩個主部412a、412b的一端連接處具有在第一方向D1的最大寬度W3_max，而約略在第二部份420的中心處具有在第一方向D1的最小寬度W3_min。在本實施例中，第二部份420的最小寬度W3_min的部分鄰近第一主狹縫310a_1的延伸方向(第一方向D1)與第二部分420的交會處。在本實施例中，第二部份420的寬度W3於分別與主部412a、412b的連接處實質上沿著第二方向D2的方向(對與主部412b的連接處而言，可為實質上沿著與第二方向D2相反的方向)至分別與主部412a、412b為距離L1時具有實質上相同的寬度。接著，第二部份420的寬度W3於分別與主部412a、412b的連接處實質上沿著第二方向D2的方向(對與主部412b的連接處而言，可為實質上沿著與第二方向D2相反的方向)至分別與主部412a、412b為距離L1至距離L2時逐漸變小。之後，第二部份420的寬度W3於分別與主部412a、412b的連接處實質上沿著第二方向D2的方向(對與主部412b的連接處而言，可為實質上沿著與第二方向D2相反的方向)至分別與主部412a、412b為距離L2至距離L3時具有實質上相同的寬度。在另一實施例中，第二部份420例如是由兩個梯形結構所構成。舉例而言，第二部分420的寬度W3可於具有最小寬度W3_min的部分實質上沿著第二方向D2以及第二方向D2的相反方向逐漸變大。在再一實施例中，第二部份420例如為一矩形結構，第二部份420的寬度W3可為實質上相同的。

在本實施例中，由於第三開口412a_1及/或第三開口412b_1於第二方向D2上的寬度自最大寬度的部分實質上沿著第一方向D1的方向(以及與第一方向D1相反的方向)逐漸變小而為最小寬度，因此，當液晶分子進行配向時，由電極400、畫素電極300以及其它與畫素電極300配合的電極(例如：對向電極(未繪示)，其與畫素電極300對向地設置且位於對向基板(未繪示)上)之間產生的電場效應使得位於畫素電極300的第一側(例如：長側邊300L)的液晶分子由第三開口412a_1及/或第三開口412b_1的最大寬度的位置分別朝向第一方向D1以及與第一方向D1相反的方向傾倒，藉此可改善畫素電極300的第一側(例如：長側邊300L)的暗紋(disclination line)問題。另外，由於電極400的主部412a、412b設置於兩相鄰的畫素電極300之間，因此主部412a、412b可於液晶分子進行配向時促使另一畫素結構10 的液晶分子的配向實質上均勻且一致。

並且，由於第二部份420於與兩個主部412a、412b的一端連接處具有在第一方向D1的最大寬度，而在第二部份420的中心處具有在第一方向D1的最小寬度，因此，當液晶分子進行配向時，由電極400、畫素電極300以及其它與畫素電極300配合的電極(例如：對向電極(未繪示)，其與畫素電極300對向地設置且位於對向基板(未繪示)上)之間產生的電場效應使得位於畫素電極300的第二側(例如：短側邊300S，其位於不具有連接部的一側)的液晶分子由第二部分420的最小寬度的位置分別朝向第二方向D2以及與第二方向D2相反的方向傾倒，藉此可改善畫素電極300的第二側(例如：短側邊300S)的暗紋(disclination line)問題。

本實施例的畫素結構10可選擇性的另包括黑色矩陣BM。黑色矩陣BM例如具有開口OP，且開口OP對應畫素電極300設置，使得穿透畫素電極300的光線可從開口OP射出，以顯示出單一顏色的畫素結構10。此外，於本實施例中，黑色矩陣BM與畫素電極300的第一側(例如：長側邊300L)以及第二側(例如：短側邊300S)在垂直投影方向Z上部份重疊，對應畫素電極300周圍的暗紋可因此透過黑色矩陣BM遮蔽，使得畫素結構10呈現實質上均勻的亮度。

圖3為依照本發明的第二實施例的畫素結構的俯視示意圖。在此必須說明的是，圖3的實施例沿用前述實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖3繪示的實施例與圖1繪示的實施例的差異在於：畫素電極300的連接部320所具有的第一開口320a與第一主狹縫310a_1相分隔開。在本實施例中，連接部320的第一開口320a鄰近於連接部320與主體部310的連接處。第一開口320a例如呈現橢圓形的形態，但不限於其它。於其它實施例中，第一開口320a可呈現其它的多邊形、圓形、曲形、或其它合適的形狀。並且，在本實施例中，連接部320的第一開口320a不延伸過延伸部414a、414b之第二側414a_2、414b_2，但本發明不以此為限。

在本實施例中，除了前述實施例所述的功效外，由於本實施例的畫素電極300的連接部320具有與第一主狹縫310a_1相分隔開的第一開口320a。因此，當液晶分子進行配向時，第一開口320a可有助於使由外側向內側傾倒的液晶分子於連接部320與第一主狹縫310a_1的交會處集中而不向外發散，藉此可避免液晶分子倒向歪曲形變而產生液晶穿透效率下降的問題。

以下將藉由數個實驗例對本發明作進一步說明，但該等實驗例僅為例示說明之用，而非用以限制本發明之範圍。

實驗例1

在包括圖1的畫素結構10的顯示面板(未繪示)顯示畫面時，畫素電極300與電極400(例如：共用電極)分別被施以畫素電壓與共同電壓。舉例而言，畫素電極300例如被施以約7.5伏特(V)的畫素電壓，且共同電壓例如是接地電壓或其它合適的電壓。

本實施例的畫素結構10的液晶分子的配向方向可如圖4的箭頭所示。於圖4中，本實施例的畫素結構10具有9個節點N1~N9。節點的定義為：當液晶分子倒向皆背離(液晶分子自交會處向外發散)或皆指向(液晶分子集中於交會處)一預設點時，此時一預設點將具有向錯強度+1(以下可稱為+1節點)。其中，倒向可查看圖中的箭頭指標。相對地，當液晶分子倒向並非(不是)皆指向或皆背離預設點時，此時預設點將具有向錯強度-1(以下可稱為-1節點)。一般來說，集中於交會處的+1節點處形成的暗紋寬度會較由交會處向外發散的+1節點處形成的暗紋寬度寬，此外，在畫素電極300的連接部320與延伸部414a、414b的交會處的節點通常具有液晶分子倒向歪曲形變的問題而使得液晶穿透效率下降。因此，通常需再設置其他的遮蔽元件遮蔽上述節點以有效地提昇液晶穿透效率。

請同時參照圖1以及圖4，首先，於第一主狹縫310a_1與第二主狹縫310a_2的交會處具有節點N1，由於對應於十字形開口310a的液晶分子至第一主狹縫310a_1與第二主狹縫310a_2的交會處(節點N1)各自往第一主狹縫310a_1與第二主狹縫 310a_2的延伸方向而向外傾倒，因此可降低於該處形成的暗紋寬度而形成較為穩定的+1節點。

並且，於畫素結構10的四個角落各自具有節點N2~N5(例如：靠近主部412a、412b分別與延伸部414a、414b的交會處以及主部412a、412b與第二部分420的交會處)，畫素電極300的四個電極區塊300a1~300a4的液晶分子朝向畫素電極300的四個角落而向外傾倒，藉此可降低相鄰電極區塊(例如：電極區塊300a1與電極區塊300a2)的交界處(節點N2~N5)的暗紋寬度，使得暗紋的區域可有效的減少而形成較為穩定的+1節點。

接著，於第一主狹縫310a_1延伸方向與第二部分420的交會處具有節點N6，由於第二部分420在與第一主狹縫310a_1延伸方向的交會處具有的最小寬度W3_min約沿著第二方向D2的方向以及與第二方向D2相反的方向可逐漸變大，因此當液晶分子進行配向時，由電極400、畫素電極300以及與畫素電極300配合之電極(例如：對向電極(未繪示))之間產生的電場效應將使得鄰近於第二部分420與第一主狹縫310a_1延伸方向的交會處(例如：節點N6)的液晶分子從第二部分420的最小寬度W3_min的位置處分別朝向第二方向D2傾倒、與第二方向D2相反的方向傾倒以及第二部分420在與第一主狹縫310a_1延伸方向的交會處傾倒而形成較為穩定的-1節點。

再來，於第二主狹縫310a_2延伸方向與畫素電極300的第一側(例如：長側邊300L)的交會處具有節點N7、N8，由於第三開口412a_1、412b_1於第二方向D2上的寬度W1自最大寬度W1_max的部分約沿著第一方向D1的方向以及與第一方向D1相反的方向逐漸變小，因此當液晶分子進行配向時，由電極400、畫素電極300以及與畫素電極300配合之電極(例如：對向電極(未繪示))之間產生的電場效應將使得鄰近於第三開口412a_1、412b_1的液晶分子從第三開口412a_1、412b_1的最大寬度W1_max的位置處(節點N7、N8)分別朝向第一方向D1傾倒、與第一方向D1相反的方向傾倒以及第二主狹縫310a_2延伸方向與畫素電極300的第一側(例如：長側邊300L)的交會處傾倒而形成較為穩定的-1節點。

最後，於鄰近於連接部320的第一開口320a處具有節點N9，由於畫素電極300的連接部320具有第一開口320a，且第一開口320a與第一主狹縫310a_1連接，因此當液晶分子進行配向時，由外側向內側傾倒的液晶分子於第一開口320a處可集中而不向外發散，因此可與由內側向外側傾倒的液晶分子匯合(例如：節點N9)，且部份的液晶分子可實質上分別往節點N4與N9傾倒，藉此可避免液晶分子倒向歪曲形變的問題而形成較為穩定的-1節點。

實驗例2

圖5為依照圖3的畫素結構於光學顯微鏡下所拍攝的光學模擬圖。在此必須說明的是，圖5的實施例沿用前述實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。在包括圖3的畫素結構20的顯示面板(未繪示)顯示畫面時，畫素電極300與電極400(例如：共用電極)分別被施以畫素電壓與共同電壓。舉例而言，書素電極300例如被施以約7.5伏特的畫素電壓，且共同電壓例如是接地電壓或其它合適的電壓。

圖3繪示的實施例與圖1繪示的實施例的差異在於：畫素電極300的連接部320具有第一開口320a，且第一開口320a與第一主狹縫310a_1相分隔開。基於此，請參照圖5，當液晶分子進行配向時，由外側向內側傾倒的液晶分子於連接部320與第一主狹縫310a_1的交會處可集中而不向外發散，因此可與由內側向外側傾倒的液晶分子匯合(例如：節點N9)，且部份的液晶分子可實質上分別往節點N4與N9傾倒，藉此可避免液晶分子倒向歪曲形變的問題而形成較為穩定的-1節點。

對比例1

圖6為第一對比例的畫素結構的俯視示意圖。圖7為依照圖6的畫素結構於光學顯微鏡下所拍攝的光學模擬圖。在此必須說明的是，圖6以及圖7的實施例沿用前述實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。另外，圖6省略了主動元件200以及訊號線CL的繪示。在包括圖6的畫素結構30的顯示面板(未繪示)顯示畫面時，畫素電極300與電極400(例如：共用電極)分別被施以畫素電壓與共同電壓。舉例而言，畫素電極300例如被施以約7.5伏特的畫素電壓，且共同電壓例如是接地電壓或其它合適的電壓。

圖6繪示的實施例與圖2繪示的實施例的差異在於：畫素電極300的連接部320不具有任何的開口。基於此，請參照圖7，當液晶分子進行配向時，由外側向內側傾倒的液晶分子於連接部320與第一主狹縫310a_1的交會處將如圖7所示地容易向外發散，且部份的液晶分子由交會處往斜向傾倒，而使得液晶分子於節點N9處的倒向產生歪曲形變(既不是+1節點，也不是-1節點)且不穩定的問題。

在本發明之前述實施例中，一訊號線CL(例如：資料線DL)實質上沿著第一方向D1延伸，另一訊號線CL(例如：掃描線SL)實質上沿著第二方向D2延伸為範例，但不限於此。於其它實施例中，一訊號線CL(例如：資料線DL)可實質上沿著第二方向D2延伸，另一訊號線(例如：掃描線SL)可實質上沿著第一方向D1延伸。在本發明之前述實施例中，由長條狀之第一狹縫310a_1以及第二狹縫310a_2(例如：第一狹縫310a_1或第二狹縫310a_2垂直投影至基板100之形狀)構成的十字形開口310a作為交錯開口的範例，但不限於此，於其它實施例中，第一狹縫310a_1與第二狹縫310a_2也可呈其他適當形狀，例如：多邊形、曲線形、長條狀且其邊緣有其它的形狀，或其它合適的形狀，因此可構成各種形狀的交錯開口。在本發明之前述實施例中，第一開口320a以長條狀(例如：第一開口320a垂直投影至基板100之形狀)為範例，但不限於此，於其它實施例中，第一開口320a也可呈其他適當形狀，例如：多邊形、曲線形、長條狀且其邊緣有其它的形狀，或其它合適的形狀。在本發明之前述實施例中，電極400外圍輪廓垂直投影於基板100上之形狀與畫素電極300外圍輪廓垂直投影於基板100上之形狀其中至少一者為矩形為範例，但不限此，於其它實施例中，電極400外圍輪廓垂直投影於基板100上之形狀與畫素電極300外圍輪廓垂直投影於基板100上之形狀其中至少一者可為多邊形，例如：圓形、楕圓、六邊形、五邊形、四邊形、具有曲線之多邊形、或是其它合適的形狀。在本發明之前述實施例中，十字形開口310a包括第一狹縫310a_1以及與第一狹縫310a_1交錯的第二狹縫310a_2所劃分的多個區域內的畫素電極300其中至少一者，較佳地，不存在任何狹縫(例如：前述實施例之電極區塊300a1~300a4)，但不限於此。於其它實施例中，所劃分的多個區域內的畫素電極300其中至少一者可選擇性的存在其它輔助狹縫或開口，然而，所呈現的改善/提昇幅度可能較小於本發明所述實施例之設計，但其所呈現的改善/提昇幅度可能較大於一般顯示面板的畫素結構之設計。

綜上所述，由於本發明的畫素結構中的畫素電極中具有十字形開口，因此在對液晶分子進行配向時，對應於十字形開口的液晶分子依其電場方向會向外側方向預傾，藉此可以縮小十字形的暗紋寬度。並且，設置於畫素電極的長側邊側的電極中設計有第三開口，且鄰近於第一主狹縫的延伸方向與電極的交會處的第三開口的第一方向上的寬度沿著第一方向(以及與第一方向相反的方向)逐漸變小，因此在對液晶分子進行配向時，對應畫素電極之各電極區塊之液晶分子可分別呈現均勻且一致的配向，進而降低相鄰電極區塊交界處的暗紋寬度，並減少畫素電極鄰近電極的邊界區域的暗紋。此外，本發明的畫素結構由於在連接部上設置有第一開口，因此可使液晶分子於連接部與第一主狹縫的交會處集中而不向外發散，藉此可避免液晶分子倒向歪曲形變而產生液晶穿透效率下降的問題。基於此，本發明的畫素結構可減少暗紋的區域並提高穿透率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims

一種畫素結構，包括：一基板；至少一主動元件，設置於該基板上且電性連接於至少一訊號線；至少一畫素電極，設置於該基板上且具有一主體部以及與該主體部連接之一連接部，其中，該主體部具有至少一十字形開口，該至少一十字形開口包含沿一第一方向延伸的一第一主狹縫以及沿一第二方向延伸且與該第一主狹縫交錯的一第二主狹縫，且該連接部具有一第一開口；以及至少一電極，設置於該基板上且鄰設於該畫素電極的至少部份周圍，其中該電極具有至少二第一部份以及與該些第一部份連接之至少一第二部份以定義出具有一第二開口之一容納區，該電極與該畫素電極彼此分隔，其中，該畫素電極位於該容納區，該連接部從該容納區延伸過該第二開口，且該連接部電性連接於該主動元件。
如申請專利範圍第1項所述的畫素結構，其中，各該第一部份具有一主部以及與該主部連接之一延伸部，且各該延伸部相互分隔，以定義出該第二開口。
如申請專利範圍第2項所述的畫素結構，其中，各該延伸部具有鄰近於該主體部之一第一側以及遠離該主體部之一第二側，其中，該第一開口不延伸過各該延伸部之該第二側。
如申請專利範圍第1項所述的畫素結構，其中，各該第一部份具有一第三開口。
如申請專利範圍第4項所述的畫素結構，其中，其中該第三開口於該第二方向上具有多個寬度，該些寬度其中至少一者為一最大寬度，且該最大寬度的部分鄰近該第二主狹縫的延伸方向與各該第一部份的交會處。
如申請專利範圍第5項所述的畫素結構，其中該第三開口之寬度於該第二方向上的寬度從該最大寬度的部分沿著該第一方向以及該第一方向的相反方向逐漸變小。
如申請專利範圍第1項所述的畫素結構，其中，該第二部分於該第一方向上具有多個寬度，該些寬度其中至少一者為一最小寬度，且該最小寬度的部分鄰近該第一主狹縫的延伸方向與該第二部分交會處。
如申請專利範圍第7項所述的畫素結構，其中，該第二部分之寬度於該第二方向上的寬度從該最小寬度的部分沿著該第二方向以及該第二方向的相反方向逐漸變大。
如申請專利範圍第1項所述的畫素結構，其中，該第一開口為封閉式，且與該第一主狹縫相分隔開。
如申請專利範圍第1項所述的畫素結構，其中，該第一開口為封閉式，且與該第一主狹縫連接。
如申請專利範圍第1項所述的畫素結構，其中，該電極與該畫素電極為同一層圖案化導電層。
如申請專利範圍第1項所述的畫素結構，其中，該些第一部份其中一者與該至少一訊號線至少部份重疊。
如申請專利範圍第1項所述的畫素結構，其中，該至少一訊號線包含一資料線或一掃描線其中一者。
如申請專利範圍第1項所述的畫素結構，其中，該電極作為一共用電極。