TWI677070B - 包含鄰接金屬線之側端之通孔互連結構的積體電路結構及其形成方法 - Google Patents

包含鄰接金屬線之側端之通孔互連結構的積體電路結構及其形成方法 Download PDF

Info

Publication number
TWI677070B
TWI677070B TW106132075A TW106132075A TWI677070B TW I677070 B TWI677070 B TW I677070B TW 106132075 A TW106132075 A TW 106132075A TW 106132075 A TW106132075 A TW 106132075A TW I677070 B TWI677070 B TW I677070B
Authority
TW
Taiwan
Prior art keywords
metal
layer
metal layer
hole
line
Prior art date
Application number
TW106132075A
Other languages
English (en)
Other versions
TW201843793A (zh
Inventor
宏光 張
John H. Zhang
卡爾Ｊ 拉登斯
Carl J. Radens
羅倫斯Ａ 克雷凡格
Lawrence A. Clevenger
Original Assignee
美商格芯（美國）集成電路科技有限公司
Globalfoundries Us Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司, Globalfoundries Us Inc. filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW201843793A publication Critical patent/TW201843793A/zh
Application granted granted Critical
Publication of TWI677070B publication Critical patent/TWI677070B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明的揭露係有關一種積體電路結構及形成該積體電路結構的方法。該積體電路結構可包含：第一金屬層，該第一金屬層包含第一介電層內之第一金屬線；第二金屬層，該第二金屬層包含第二介電層內之第二金屬線，該第二金屬層是在該第一金屬層上方；第一通孔互連結構，延伸通過該第一金屬層且通過該第二金屬層，其中，該第一通孔互連結構鄰接該第一金屬線的第一側端及該第二金屬線的第一側端，以及其中，該第一通孔互連結構是垂直均勻結構且包含第一金屬。

Description

包含鄰接金屬線之側端之通孔互連結構的積體電路結構及其形成方法
本發明的揭露係有關積體電路結構，且尤係有關一種包含鄰接金屬線之側端之通孔互連結構的積體電路結構及其形成方法。
習知的半導體裝置通常由一半導體基板以及該半導體基板上形成的複數個介電層及導電層構成。具體而言，可以一介電層在另一介電層之上的方式在基板上形成複數個介電層，且每一介電層包含至少一金屬線。包含至少一金屬線的每一介電層可被稱為一金屬層(metal level)。習知的半導體裝置由許多金屬層構成。金屬層內之金屬線可透過垂直通過半導體裝置的通孔互連結構而在電氣上被相互連接。
習知的通孔互連結構是以鑲嵌(damascene)製程形成。具體而言，在金屬層的介電層內製造第一金屬 線之後，可在該介電層內形成溝槽或開口，而露出該第一金屬線的上表面。可以視需要的襯墊及金屬填充該溝槽。可將該金屬(及襯墊)平坦化到該介電層的頂面。然後，可在該金屬及該介電層上方形成第二金屬線，使該金屬電氣連接該第一及第二金屬線。在形成每一金屬層中之每一金屬線之後，視需要而繼續該製程，以便視需要而提供該等金屬層內之各金屬線之間的電氣連接。此種鑲嵌製程是耗時且高成本的。
本發明揭露的第一態樣係有關一種積體電路結構。該積體電路結構可包含：第一金屬層，該第一金屬層包含第一介電層內之第一金屬線；第二金屬層，該第二金屬層包含第二介電層內之第二金屬線，該第二金屬層是在該第一金屬層上方；第一通孔互連結構，延伸通過該第一金屬層且通過該第二金屬層，其中，該第一通孔互連結構鄰接該第一金屬線的第一側端及該第二金屬線的第一側端，以及其中，該第一通孔互連結構是垂直均勻結構且包含第一金屬。
本發明揭露的第二態樣係有關一種形成積體電路結構的方法。該方法可包含下列步驟：形成複數個垂直堆疊的金屬層，該複數個垂直堆疊的金屬層中之每一金屬層包含介電層內之至少一金屬線；在形成該複數個垂直堆疊的金屬層之後，形成通過該複數個堆疊的金屬層的第一通孔開口，其中，該第一通孔開口露出第一金屬層中 之第一金屬線的第一側端及第二金屬層中之第二金屬線的第一側端；以及以第一金屬填充該第一通孔開口的至少一部分，使該第一金屬鄰接該第一金屬線的該第一側端及該第二金屬線的該第一側端。
本發明揭露的第三態樣係有關一種積體電路結構。該積體電路結構可包含：第一金屬層，該第一金屬層包含第一介電層內之第一金屬線；第二金屬層，該第二金屬層包含第二介電層內之第二金屬線，該第二金屬層是在該第一金屬層上方；第一通孔互連結構，延伸通過該第一金屬層且通過該第二金屬層，其中，該第一通孔互連結構鄰接該第一金屬線的外緣及該第二金屬線的外緣，以及其中該第一通孔互連結構包含第一金屬。
若參閱下文中對本發明揭露的實施例之更詳細的說明，將可易於了解本發明揭露的前文所述的及其他的特徵。
100、200、300、400、500、600、700、800、900、1000、 1100、1200、1300、1400‧‧‧積體電路結構
102‧‧‧基板
110、110a、110b、110c、110d、110e、110n-2、110n-1、110n‧‧‧金屬層
114、114a、114a1、114a2、114a3、114b、114b1、114b2、114b3、114c、114c1、114c2、114c3、114d、114d1、114d2、114d3、114e1、114e2、114e3、114n-2、114n-2(1)、114n-2(2)、114n-2(3)、114n-1、114n-1(1)、114n-1(2)、114n-1(3)、114n、114n(1)、114n(2)、114n(3)‧‧‧金屬線
116、116a、116b、116c、116d、116n-2、116n-1、116n‧‧‧介電層
118‧‧‧遮罩
120、120a、120b、120c‧‧‧通孔開口、開口
122a、122b、122c、122d、122e、122f、122g、122n-2、122n-1、122n‧‧‧側端
126、126a、126b、126c、126d、126e‧‧‧絕緣體
128、128a、128b、128c、128d‧‧‧金屬
130、130a、130b、130c‧‧‧通孔互連結構
134‧‧‧側壁
將參照下列圖式而詳細說明本發明揭露的實施例，其中相像的名稱表示相像的元件，且其中：第1至5圖示出根據本發明揭露的實施例而經歷一方法的各態樣的一積體電路結構之橫斷面圖，其中，第5圖示出根據本發明揭露的實施例的所作成之積體電路結構。
第6圖示出根據本發明揭露的實施例的另 一所作成之積體電路結構。
第7圖示出根據本發明揭露的實施例的另一所作成之積體電路結構。
第8至10圖示出根據本發明揭露的實施例的例示積體電路結構之橫斷面圖。
第11至18圖示出根據本發明揭露的實施例的例示積體電路結構之俯視圖。
第19圖示出第17至18圖的一例示積體電路結構之橫斷面圖。
請注意，本發明揭露的該等圖式並不是按照比例。該等圖式意圖只示出本發明揭露的典型態樣，且因而不應被視為限制本發明揭露的範圍。在該等圖式中，相像的編號代表該等圖式中之相像的元件。
本發明的揭露係有關積體電路結構，且尤係有關一種包含鄰接金屬線之側端之通孔互連結構的積體電路結構及其形成方法。與常見的通孔互連結構比較之下，係在形成所需數目的金屬層(例如，積體電路結構中之所有的金屬層)之後，才形成本發明揭露的通孔互連結構。更具體而言，並不是如同鑲嵌製程中之執行方式在形成每一金屬層之後就形成一通孔互連結構，本發明的揭露提供的是在形成所需數目的金屬層之後形成的通孔互連結構。該等通孔互連結構可側向鄰接該等金屬層內將要提供電氣連接之任何或所有的所需金屬線。亦即，與接觸該等金屬 線的頂面(及/或中央部分)之習知的通孔互連結構比較之下，本發明揭露的通孔互連結構鄰接該等金屬線的側端或側壁，亦即，本發明揭露的通孔互連結構完全接觸該等金屬線的邊緣周圍的一面。可蝕刻一通孔開口而側向鄰接一金屬層中之至少一金屬線，且以金屬及/或絕緣體填充該通孔開口，以便控制各金屬層之間的電連接，而形成該等通孔互連結構。
第1圖示出根據本發明揭露的實施例之一初步積體電路(Integrated Circuit；簡稱IC)結構100。IC結構100包含一基板102。基板102可包括但不限於矽、鍺、矽鍺、碳化矽、以及實質上包含具有由化學式AlX1GaX2InX3AsY1PY2NY3SbY4界定的成分的一或多個III-V族化合物半導體(compound semiconductor)之材料，其中X1、X2、X3、Y1、Y2、Y3、及Y4代表每一個都大於或等於零的相對比例，且X1+X2+X3+Y1+Y2+Y3+Y4=1(1是總相對莫耳量(relative mole quantity))。其他適用的基板包括具有成分ZnA1CdA2SeB1TeB2的II-VI族化合物半導體，其中A1、A2、B1、及B2是每一個都大於或等於零的相對比例，且A1+A2+B1+B2=1(1是總莫耳量)。此外，基板102的一部分或全部可以是應變的(strained)。雖然基板102被示出為包含單一層的半導體材料，但是要強調的是：本發明揭露的教導同樣適用於絕緣體上覆半導體(Semiconductor-On-Insulator；簡稱SOI)基板。如此項技術中習知的，SOI基板可包含在一絕緣層上的一半導體層， 且該絕緣層是在另一半導體層(圖中未示出)上。一SOI基板的該等半導體層可包含本發明所述的半導體基板材料中之任何半導體基板材料。該SOI基板的該絕緣層可包含諸如但不限於氧化矽的任何現在已知的或後來開發的SOI基板絕緣體。
可在基板102之上形成複數個垂直堆疊的金屬層110。雖然圖中未示出，但是應當理解：包括諸如電晶體及電阻等的習知半導體裝置之一或多個裝置層可被配置在基板102與該複數個垂直堆疊的金屬層110之間。如圖所示，每一金屬層110可包含介電層116內之至少一金屬線114。更具體而言，金屬層110a可包含介電層116a內之金屬線114a，金屬層110b可包含介電層116b內之金屬線114b，且金屬層110c可包含介電層116c內之金屬線114c。雖然第1圖中只示出三個金屬層110，但是應當理解：IC結構100可在不脫離本發明揭露的觀點之情形下包含任何數目的金屬層。每一金屬線114可包含諸如銅(Cu)、鎢(W)、鈷(Co)、鋁(Al)、釕(Ru)、或以上各金屬的組合等的金屬。可由相同的金屬材料組成每一金屬線114，或在其他實施例中，IC結構100內之一或多條金屬線114可包含與另一金屬線114不同的金屬材料。在某些實施例中，可以用視需要的襯墊層(圖中未示出)將金屬線114與介電層116隔離。該視需要的襯墊層可包含諸如鉭(Ta)、氮化鉭(TaN)、氮化鋁鉭(TaAlN)、二矽化鉭(TaSi2)、鈦(Ti)、氮化鈦(TiN)、氮化矽鈦(TiSiN)、或鎢(W)。介電 層116可包含諸如二氧化矽(SiO2)、氮化矽(Si3N4)、氧化鉿(HfO2)、氧化矽鉿(HfSiO)、氮氧矽鉿(HfSiON)、氧化鋯(ZrO2)、氧化矽鋯(ZrSiO)、氮氧矽鋯(ZrSiON)、氧化鋁(Al2O3)、氧化鈦(Ti2O5)、氧化鉭(Ta2O5)、含氫矽酸鹽聚合物(Hydrogen SilsesQuioxane polymer；簡稱HSQ)、甲基矽酸鹽聚合物(Methyl SilsesQuioxane polymer；簡稱MSQ)、由Dow Chemical(位於Midland,Mich.)製造的SiLKTM(聚伸苯基寡聚物(polyphenylene oligomer))、由Applied Materials(位於Santa Clara,Calif.)製造的Black DiamondTM(SiOx(CH3)3)、氟化原矽酸乙酯(Fluorinated Tetraethylorthosilicate；簡稱FTEOS)、以及氟矽玻璃(Fluorinated Silicon Glass；簡稱FSG)。在一實施例中，介電層116可包含FSG、或諸如聚醯亞胺等的有機材料。
各介電層116亦可分別包含諸如第一低k值層(介電常數)以及諸如氮化矽(Si3N4)或二氧化矽(SiO2)的第二介電層等的多個介電層。該第二介電層可具有比該第一低k值介電層高的k介電常數值。低k值介電層包含具有3.9或更小的相對介電係數(relative permittivity)值之材料，該等材料的例子包括但不限於HSQ、MSQ、SiLKTM、Black DiamondTM、FTEOS、以及FSG。
可諸如藉由在基板102上方形成該複數個垂直堆疊的金屬層110，而形成IC結構100，其中每一金屬層110包含介電層116內之至少一金屬線114。更具體而言，藉由在基板102上方沈積介電層116a。在本說明書 的用法中，"沈積"("depositing" or "deposition")可包括適於將被沈積的材料之任何現在已知的或未來開發的技術，其中包括但不限於諸如化學氣相沈積(Chemical Vapor Deposition；簡稱CVD)、低壓化學氣相沈積(Low-Pressure CVD；簡稱LPCVD)、電漿增強式化學氣相沈積(Plasma-Enhanced CVD；簡稱PECVD)、半常壓化學氣相沈積(Semi-Atmosphere CVD；簡稱SACVD)及高密度電漿化學氣相沈積(High Density Plasma CVD；簡稱HDPCVD)、快速升溫化學氣相沉積(Rapid Thermal CVD；簡稱RTCVD)、超高真空化學氣相沉積(Ultra-High Vacuum CVD；簡稱UHVCVD)、受限制的反應處理化學氣相沉積(Limited Reaction Processing CVD；簡稱LRPCVD)、金屬有機化學氣相沈積(MetalOrganic CVD；簡稱MOCVD)、濺鍍沈積、離子束沈積(ion beam deposition)、電子束沈積(electron beam deposition)、雷射輔助沈積(laser assisted deposition)、熱氧化、熱氮化(thermal nitridation)、旋塗(spin-on)法、物理氣相沈積(Physical Vapor Deposition；簡稱PVD)、原子層沈積(Atomic Layer Deposition；簡稱ALD)、化學氧化、分子束磊晶(Molecular Beam Epitaxy；簡稱MBE)、鍍覆(plating)、蒸鍍(evaporation)。
可以常見的光微影技術在介電層116內形成金屬線114a。例如，可諸如藉由在介電層116中蝕刻，而形成一開口(圖中未示出)。在視需要之情形下可以該襯墊層(圖中未示出)墊著該開口，且以金屬線114的金屬材 料填充該開口。可將該襯墊層及金屬材料平坦化到介電層116a的頂面，且可在該頂面上方形成額外量的介電層116a。可針對其餘的金屬層110(亦即，金屬層110a、110b)中之每一金屬層重複該製程。如第1圖所示，可使各金屬線114彼此側向偏移。亦即，各金屬線114的側端可能沒有側向對齊。然而，應當理解：IC結構100可包含並未彼此側向偏移的一或多條金屬線114，或可包含側向對齊的側端。
在本說明書的用法中，"蝕刻"通常意指利用濕式或乾式化學手段自一基板或該基板上形成的結構去除材料。在某些例子中，可能期望自該基板的某些區域選擇性地去除材料。在此種例子中，可將一遮罩用於避免自該基板的某些區域去除材料。通常有兩種類型的蝕刻：(i)濕式蝕刻及(ii)乾式蝕刻。濕式蝕刻可被用於選擇性地溶解特定的材料且使另一種材料保持相對的完整無損。通常以諸如酸的一種溶劑執行濕式蝕刻。可使用可產生高能自由基(energetic free radical)或電中性(neutrally charged)物種的電漿作用或撞擊在晶圓的表面上，而執行乾式蝕刻。中性粒子可從所有的角度撞擊該晶圓，因而此種製程是等向性的。離子銑削(ion milling)或濺射蝕刻(sputter etching)以惰性氣體的高能離子自單一方向撞擊該晶圓，因而此種製程是極度非等向性的。反應離子蝕刻(Reactive Ion Etching；簡稱RIE)係在濺射蝕刻與電漿蝕刻之間的中間條件下操作，且可被用於產生諸如溝槽的深且窄的特徵。
"平坦化"("planarization")意指使一平面更平坦(亦即，更平及/或平滑)的各種製程。化學機械研磨(Chemical-Mechanical-Polishing；簡稱CMP)是一種結合化學反應及機械力使平面平坦化之目前常見的平坦化製程。CMP使用包含磨料及腐蝕性化學成分的漿料、以及直徑通常大於晶圓的研磨墊及固定環。該墊及晶圓被一動態研磨頭壓在一起，且被一塑膠固定環固定在適當的位置。使該動態研磨頭在不同的旋轉軸下(亦即，不是同心的)旋轉。以此種方式去除材料，且導致任何"構形"平坦，因而使該晶圓成為平的且平坦的晶圓。其他目前常見的平坦化技術可包括：(i)氧化；(ii)化學蝕刻；(iii)以離子植入損傷(ion implantation damage)執行的錐度控制(taper control)；(iv)低熔點玻璃薄膜的沈積；(v)對沈積薄膜再度濺射而使該等薄膜平滑；(vi)感光型聚醯亞胺(Photosensitive Polyimide；簡稱PSPI)薄膜；(vii)新的樹脂；(viii)低黏度液態環氧樹脂；(ix)旋塗式玻璃(Spin-On Glass；簡稱SOG)材料；及/或(x)犠牲回蝕。
現在請參閱第2圖，可在IC結構100上方形成遮罩118。當將一層材料鋪設到一下方層的材料上方，圖案化該層材料而產生開口，使得可處理該下方層中有開口之位置時，可將該層材料稱為術語"遮罩"。在處理該下方層之後，可去除該遮罩。常見的遮罩材料是光阻(阻劑)及氮化物。氮化物通常被視為"硬遮罩"("hard mask")。遮罩118可被圖案化，因而可形成通過該複數個垂直堆疊 的金屬層110之至少一通孔開口120(圖中示出兩個通孔開口)。更具體而言，可例如藉由執行蝕刻而形成通孔開口120a，使得通孔開口120a鄰接或露出金屬層110a內之金屬線114a的一側端122a、以及金屬層110b內之金屬線114b的一側端122b。此外，通孔開口120b可鄰接金屬線114b中係為金屬層110b內之金屬線114b的側端122b之一相對側上的一側端122c、以及金屬層110c內之金屬線114c的一側端122d。通孔開口120可包括諸如孔或溝槽等的開口。在某些實施例中，通孔開口120可具有大約10奈米(nm)至大約500奈米的一關鍵尺寸(critical dimension)(寬度)。在本說明書的用法中，"大約"將意圖包括所述值的諸如10%誤差內之值。
如第3圖所示，可移除遮罩118(第2圖)，且以一絕緣體126填充通孔開口120。更具體而言，可在通孔開口120內沈積絕緣體126，且將絕緣體126平坦化到該複數個垂直堆疊的金屬層110的頂面(亦即，介電層116c的頂面)。絕緣體126可包括本發明所述的絕緣體或介電材料中之任何絕緣體或介電材料，例如二氧化矽。請參閱第4圖，絕緣體126可被凹進，而露出開口120a內之金屬線114a的側端122a以及金屬線114b的側端122b。此外，絕緣體126可例如藉由蝕刻而被凹進，從而露出開口120內之金屬線114b的側端122c以及金屬線114c的側端122d。可以在適當位置(圖中未示出之)用另一遮罩執行絕緣體126的凹進。或者，可於開始時將絕緣體126沈積 到所需高度，使開口120a內露出金屬線114a的側端122a以及金屬線114b的側端122b，且使開口120b內露出金屬線114b的側端122c以及金屬線114c的側端122d。也可在適當位置使用遮罩執行絕緣體126的形成，以便控制填充每一開口120之絕緣體126的量。
如第5圖所示，可以金屬128填充通孔開口120的至少一部分。雖然圖中未示出，但是應當理解：可以視需要的襯墊層至少部分地圍繞被用於根據本發明揭露的該等通孔互連結構之諸如金屬128的金屬。該襯墊層可包括本發明所述的該等襯墊層材料中之任何襯墊層材料。金屬128可包括本發明所述的該等材料中之任何材料。在某些實施例中，可由被用於金屬線114的相同金屬組成金屬128。在其他實施例中，可由與被用於金屬線114的金屬不同之金屬組成金屬128。在一更進一步的實施例中，被選擇用於通孔開口120a內之金屬128的金屬可不同於被選擇用於通孔開口120b內之金屬128的金屬。在所示的該實施例中，可例如經由沈積而在通孔開口120內之凹進的絕緣體126上方形成金屬128，使金屬128鄰接通孔開口120a內之金屬線114a的側端122a以及金屬線114b的側端122b。此外，可在通孔開口120內之凹進的絕緣體126上方形成金屬128，使金屬128鄰接金屬線114b的側端122c以及金屬線114c的側端122d。金屬128可被平坦化到該複數個垂直堆疊的金屬層110之頂面，亦即，可被平坦化到介電層116c之頂面。此外，金屬128可被凹進， 使金屬128b自通孔開口120a內的與金屬線114a的底面大約在同一平面之位置延伸到與金屬線114b的頂面大約在同一平面之位置。此外，金屬128可被凹進通孔開口120b內，使得金屬128自通孔開口120b內的與金屬線114b的底面大約在同一平面之位置延伸到與金屬線114c的頂面大約在同一平面之位置。因此，金屬128鄰接開口120a內之金屬線114a的側端122a以及金屬線114b的側端122b。金屬128也鄰接通孔開口120b內之金屬線114b的側端122c以及金屬線114c的側端122d。或者，金屬128可於開始時被沈積到一所需高度，使通孔開口120a內之金屬線114a的側端122a以及金屬線114b的側端122b與金屬128接觸，且使通孔開口120b內之金屬線114b的側端122c以及金屬線114c的側端122d與金屬128接觸。亦可以在適當位置使用遮罩執行金屬128的形成，以便控制填充每一開口120的金屬128的量。金屬128在通孔開口120a內提供金屬線114a與金屬線114b之間的電連接，且在通孔開口120b內提供金屬線114b與金屬線114c之間的電連接。
可例如藉由沈積及/或平坦化而以額外量的絕緣體126填充金屬128上方的通孔開口120a的其餘部分。亦即，可在開口120內的金屬128上方形成額外量的絕緣體126或另一絕緣體126。因此，在開口120a內形成通孔互連結構130a。可例如藉由沈積及/或平坦化而以額外量的絕緣體126填充金屬128上方的通孔開口120b的其 餘部分。因此，在開口120b內形成通孔互連結構130b。通孔互連結構130a及130b各為垂直均勻結構，例如通過各金屬層110而垂直延伸的柱。自對第1-5圖的說明應可了解：本發明的揭露提供一種形成金屬線114的側端122a、122b、122c、122d處的通孔互連結構130之方法。可在形成該複數個垂直堆疊的金屬層110之後形成在通孔開口120內形成之本發明揭露的通孔互連結構130。可根據通孔互連結構130將提供的所需連接而選擇性地填充通孔開口120。具體而言，可以絕緣體126及金屬128填充通孔開口120，以便定制各金屬線114之間需要的電連接。
第5圖示出的所形成之IC結構100可包含：金屬層110a，該金屬層110a包含介電層116a內之金屬線114a；金屬層110b，在金屬層110a上方，且該金屬層110b包含介電層116b內之金屬線114b；以及金屬層110c，在金屬層110b上方，且該金屬層110c包含介電層116c內之金屬線114c。如圖所示，各金屬線114可彼此側向偏移。通孔互連結構130可延伸通過金屬層110a、金屬層110b、以及金屬層110c。通孔互連結構130a可鄰接金屬線114a的側端122a以及金屬線114b的側端122b。具體而言，通孔互連結構130a可包含基板102上方的絕緣體126以及絕緣體126上方的金屬128，使金屬128鄰接金屬線114a、114b的側端122a、122b。通孔互連結構130a亦可包含金屬128上方的額外量的絕緣體126或另一絕緣體126，該額外量的絕緣體126或另一絕緣體126延伸到介電 層116c的頂面。通孔互連結構130b可鄰接金屬線114b的側端122c(側端122b的相對側)以及金屬線114c的側端122d。具體而言，通孔互連結構130b可包含基板102上方的絕緣體126以及絕緣體126上方的金屬128，使金屬128鄰接金屬線114b、114c的側端122c、122d。通孔互連結構130b亦可包含金屬128上方的額外量的絕緣體126或另一絕緣體126，該額外量的絕緣體126或另一絕緣體126延伸到介電層116c的頂面。通孔互連結構130a的金屬128可不同於或相同於通孔互連結構130b的金屬128。此外，被用於通孔互連結構130內之金屬128的一或多種材料可不同於或相同於被用於金屬線114的一或多種材料。
與習知通孔互連結構的不對齊(可能發生在習知通孔互連結構中且導致習知通孔互連結構接觸該通孔互連結構一側端或側壁表面的頂面及一部分)相比之下，本發明的揭露提供了完全接觸在金屬線114的周圍的至少一部分附近的一側端或側壁表面之通孔互連結構130。
第6圖示出根據本發明揭露的另一實施例之一IC結構200。在該實施例中，金屬層110c包含兩條金屬線114c1及金屬線114c2。如同IC結構100(第5圖)，金屬線114c1經由通孔開口120b內之金屬128而與金屬線114b電連接。然而，金屬線114c2被絕緣體126(及介電層116c)選擇性地隔離，而不與IC結構200中之任何其他的金屬線114電連接。亦即，通孔開口120a中之金屬128上方的絕緣體126鄰接金屬層110c中之金屬線114c2的側 端122e。亦如第6圖所示，以金屬128填充通孔開口120b的一部分，且該部分大於以金屬128填充IC結構100的開口120b內之該部分。此外，金屬層110a中之金屬線114a的側端122a係側向對齊金屬層110b中之金屬線114b的側端122b，而不是如同IC結構100(第5圖)中之側向偏移。可以與IC結構100大致相同的方式形成IC結構200，然而，通孔開口120的填充可能不同於IC結構100(第5圖)中之方式，以便產生IC結構200中之以金屬128填充的一較大部分。通孔互連結構130a的金屬128可不同於或相同於通孔互連結構130b的金屬128。此外，被用於通孔互連結構130內之金屬128的一或多種材料可不同於或相同於被用於金屬線114的一或多種材料。
第7圖示出根據本發明揭露的另一實施例之一IC結構300。在該實施例中，IC結構300可包含：金屬層110a，該金屬層110a包含介電層116a內之金屬線114a；金屬層110b，在金屬層110a上方，且該金屬層110b包含介電層116b內之金屬線114b；金屬層110c，在金屬層110b上方c，且該金屬層110c包含介電層116c內之金屬線114c1、114c2；以及金屬層110d，在金屬層110c上方，且該金屬層110d包含介電層116d內之金屬線114d1、114d2。如圖所示，諸如金屬線114a及金屬線114c1等的一或多條金屬線114可相互側向偏移。此外，一或多條金屬線114可包含諸如側端122a、122b、122e等的垂直對齊的側端。通孔互連結構130可延伸通過金屬層110a、金屬層 110b、金屬層110c、及金屬層110a。通孔互連結構130a可鄰接金屬線114a、114b、114c2、114d2的側端122a、122b、122e、122g。具體而言，通孔互連結構130a可包含基板102上方的絕緣體126a以及絕緣體126a上方的金屬128a，使金屬128a鄰接金屬線114a、114b的側端122a、122b。通孔互連結構130a亦可包含自金屬128a的頂面延伸到與金屬線114c2的底面大約在同一平面的通孔開口120a內之位置的金屬128a上方的額外量的絕緣體126或另一絕緣體126。此外，通孔互連結構130a可包含絕緣體126b上方的額外量的金屬128或另一金屬128b，使金屬128b鄰接金屬線114c2、114d2的側端122e、122f。金屬128b可垂直對齊通孔互連結構130a內之金屬128a及絕緣體126a、126b。在此種方式下，絕緣體126b被配置在金屬128a與金屬128b之間。通孔互連結構130a亦可包含延伸到介電層116d之頂面的金屬128b上方的額外量的絕緣體126或另一絕緣體126c。通孔互連結構130a的金屬128a、128b可包含相同的或不同的材料。
通孔互連結構130b可鄰接金屬線114b的側端122c(相對側端122b)以及金屬線114c的側端122d。具體而言，通孔互連結構130b可包含基板102上方的絕緣體126，使絕緣體128c鄰接金屬線114b的側端122c。通孔互連結構130b亦可包含絕緣體126d上方的金屬128c，使金屬鄰接金屬線114c1、114d1的側端122d、122f。可在金屬128c上方配置延伸到介電層116d之頂面的額外量的 絕緣體126或另一絕緣體126e。通孔互連結構130b內之金屬128c可不同於或相同於通孔互連結構130a的金屬128a、128b。此外，被用於通孔互連結構130內之金屬128的一或多種材料可不同於或相同於被用於金屬線114的一或多種材料。
現在請參閱第8圖，根據本發明揭露的另一實施例而示出另一IC結構400。在該實施例中，IC結構400可包含n個金屬層110。如同IC結構100、200(分別如第5及6圖所示)，每一金屬層110可包含被配置在介電層116內之金屬線114。在該實施例中，可以金屬128完全填充通孔開口120，而形成通孔互連結構130，使通孔互連結構130完全延伸通過該複數個垂直堆疊的金屬層110之每一金屬層110。在此種方式下，通孔互連結構130提供被通孔互連結構130側向鄰接的所有金屬線114之間的電連接。
可形成諸如蝕刻通過該複數個垂直堆疊的金屬層110之通孔開口120，使通孔開口120鄰接每一金屬線114的(第8圖中並未個別標示的)一側端，而形成該實施例。可在形成其中具有金屬線114的所有該複數個垂直堆疊的金屬層110之後，執行通孔開口120的形成。然後，可諸如經由沈積而以金屬128填充通孔開口120，使金屬128通過該複數個垂直堆疊的金屬層110的每一金屬層110而延伸遍及整個通孔開口120。金屬128可在視需要之情形下被平坦化到介電層116n的頂面。金屬128可包 含與至少一金屬線114相同的材料，或可包含不同於一或多條金屬線114的材料。此外，金屬層110內之一或多條金屬線114可包含與另一金屬線114相同的或不同的材料。
第9圖示出根據本發明揭露的實施例之另一IC結構500。在該實施例中，IC結構500可包含n個金屬層110。如同IC結構100、200(分別如第5及6圖所示)，每一金屬層110可包含被配置在介電層116內之金屬線114。在該實施例中，可諸如藉由沈積而以絕緣體126及金屬128填充通孔開口120，而形成通孔互連結構130。亦即，通孔互連結構130可包含基板102上方的絕緣體126a，且該絕緣體126a鄰接金屬線114a的側端122a。此外，通孔互連結構130可包含配置在通孔開口120內之絕緣體126a上方的金屬128a，使金屬128a鄰接金屬線114b、114c、114d的側端122b、122c、122d。金屬128a提供金屬線114b、114c、114d之間的電連接。此外，通孔互連結構130可包含配置在通孔開口120內之金屬128a上方的絕緣體126b，使絕緣體128b在金屬層110d與金屬層110n-2之間的各金屬層(並未個別地示出該等金屬層，但是以虛線代表該等金屬層)內延伸。在該實施例中，絕緣體128b可鄰接或可不鄰接金屬層110d與金屬層110n-2之間的各金屬層內之任何金屬線的側端。可在通孔開口120內之絕緣體128b上方配置另一金屬126b，使金屬128b鄰接金屬線114n-2、114n-1的側端114n-2、114n-1。金屬128b提供金屬線114n-2與金屬線114n-1之間的電連接。可在通孔開口120內之金 屬128b上方配置另一絕緣體126c，使絕緣體126c鄰接金屬線114n的側端114n，且使絕緣體126c與介電層116n的頂面在同一平面。絕緣體126(及各別的介電層116)隔離金屬線114a、114n、以及被配置在金屬層110d與金屬層110n-2之間的各金屬線。
可形成諸如蝕刻通過該複數個垂直堆疊的金屬層110之通孔開口120，使通孔開口120鄰接每一金屬線114的一側端，而形成該實施例。可在形成其中具有金屬線114的該複數個垂直堆疊的金屬層110之後，執行通孔開口120的形成。然後，可以基板102上方的絕緣體126a至少部分地填充通孔開口120，使絕緣體126a鄰接金屬層110a中之金屬線114a的側端122a。在形成了絕緣體126a之後，可以金屬128a至少部分地填充通孔開口120，使金屬128a被配置在通孔開口120中之絕緣體126a上方，且鄰接金屬線114b、114c、114d的側端122b、122c、122d。在形成了金屬128a之後，可以絕緣體126b至少部分地填充通孔開口120，使絕緣體126b被配置在通孔開口120中之金屬128a上方，且在金屬層110d與金屬層110n-2之間的各金屬層(並未個別地示出該等金屬層，但是以虛線代表該等金屬層)內延伸。在該實施例中，絕緣體128b可鄰接或可不鄰接金屬層110d與金屬層110n-2之間的各金屬層內之任何金屬線的側端。此外，可以金屬128b至少部分地填充通孔開口120，使金屬128b被配置在通孔開口120中之絕緣體126b上方，且鄰接金屬線114n-2、114n-1的側 端114n-2、114n-1。亦可形成另一絕緣體126c，以便至少部分地填充通孔開口120，使絕緣體126c被配置在通孔開口120中之金屬128b上方，且鄰接金屬線114n的側端122n。絕緣體126c可平坦化到介電層116n的頂面。如本發明所述，絕緣體126及金屬128的形成可包含：分別以絕緣體126或金屬128填充通孔開口120；以及(利用在適當位置的遮罩)使各別的絕緣體126或金屬被蝕刻或凹進到所需高度，或以各別的絕緣體126或金屬只填充通孔開口120的一部分，使該各別的絕緣體126或金屬128具有所需高度。
現在請參閱第10圖，根據本發明揭露的另一實施例而示出另一IC結構600。在該實施例中，IC結構600可包含n個金屬層110。如同IC結構100、200(分別如第5及6圖所示)，每一金屬層110可包含被配置在介電層116內之金屬線114。在該實施例中，可諸如藉由沈積而以絕緣體126及金屬128填充通孔開口120，而形成通孔互連結構130。亦即，通孔互連結構130可包含基板102上方的絕緣體126a。然而，在該實施例中，絕緣體126a並不鄰接金屬線114a的側端122a。此外，通孔互連結構130可包含被配置在通孔開口120內之絕緣體126a上方的金屬128a，使金屬128a鄰接金屬線114b、114d的側端122b、122d。然而，在該實施例中，金屬128b並不鄰接金屬線114c的側端122c。因此，金屬128a提供金屬線114b與金屬線114d之間的電連接，但是金屬線114c與該等兩 條金屬線隔離。此外，通孔互連結構130可包含被配置在通孔開口120內之金屬128a上方的絕緣體126b，使絕緣體128a在金屬層110d與金屬層110n-2之間的各金屬層(並未個別地示出該等金屬層，但是以虛線代表該等金屬層)內延伸。在該實施例中，絕緣體128b可鄰接或可不鄰接金屬層110d與金屬層110n-2之間的各金屬層內之任何金屬線的側端。可在通孔開口120內之絕緣體126b上方配置另一金屬128b，使金屬128b鄰接金屬線114n-2、114n的側端114n-2、114n。金屬128b提供金屬線114n-2與金屬線114n之間的電連接。然而，在該實施例中，金屬128b並不鄰接金屬線114n-1的側端122n-1。因此，金屬128b提供金屬線114n-2與金屬線114n之間的電連接，但是金屬線114n-1與該等兩條金屬線隔離。可在通孔開口120內之金屬128b上方配置另一絕緣體126c，使絕緣體126c與金屬層110n的介電層116n的頂面在同一平面。絕緣體126(及各別的介電層116)隔離金屬線114a、114n、以及配置在金屬層110d與金屬層110n-2之間的各金屬線。
可形成諸如蝕刻通過該複數個垂直堆疊的金屬層110之通孔開口120，使通孔開口120鄰接所需金屬線114的側端，而形成該實施例。在該實施例中，通孔開口並不露出金屬線114a、114c、114n-1的側端122a、122c、122n-1。然而，通孔開口露出金屬線114b、114d、114n-2、114n的側端122b、122d、122n-2、122n。可在形成其中具有金屬線114的該複數個垂直堆疊的金屬層110之 後，執行通孔開口120的形成。然後，可以基板102上方的絕緣體126a至少部分地填充通孔開口120。如圖所示，在該實施例中，如圖所示，絕緣體126a並不鄰接金屬線114a的側端122a。在形成了絕緣體126a之後，可以金屬128a至少部分地填充通孔開口120，使金屬128a配置在通孔開口120中之絕緣體126a上方，且鄰接金屬線114b、114d的側端122b、122d。如圖所示，金屬128a並不鄰接金屬線114c的側端122c。在形成了金屬128a之後，可以絕緣體126b至少部分地填充通孔開口120，使絕緣體126b被配置在通孔開口120中之金屬128a上方，且在金屬層110d與金屬層110n-2之間的各金屬層(並未個別地示出該等金屬層，但是以虛線代表該等金屬層)內延伸。在該實施例中，絕緣體128b可鄰接或可不鄰接金屬層110d與金屬層110n-2之間的各金屬層內之任何金屬線的側端。此外，可以金屬128b至少部分地填充通孔開口120，使金屬128b被配置在通孔開口120中之絕緣體126b上方，且鄰接金屬線114n-2、114n的側端122n-2、122n。如圖所示，金屬128b並不鄰接金屬線114n-1的側端122n-1。亦可形成另一絕緣體126c，以便至少部分地填充通孔開口120，使絕緣體126c被配置在通孔開口120中之金屬128b上方，且鄰接金屬線114n的側端122n。絕緣體126c可平坦化到介電層116n的頂面。如本發明所述，絕緣體126及金屬128的形成可包含：分別以絕緣體126或金屬128填充通孔開口120；以及(利用在適當位置的遮罩)使各別的絕緣體126或金屬被 蝕刻或凹進到所需高度，或以各別的絕緣體126或金屬只填充通孔開口120的一部分，使該各別的絕緣體126或金屬128具有所需高度。
第11至18圖示出根據本發明揭露的實施例的IC結構700、800、900、1000、1100、1200、1300、1400之俯視圖，其中最上方的金屬層110n包含介電層116n內之金屬線114n。以虛線的方式示出介電層116n，以便示出介電層116n內之金屬線114n。如圖所示，通孔互連結構130接觸金屬線(亦即，金屬線114n)的外(側)緣。請特別參閱第11圖，金屬層110n可包含介電層116n內之複數條金屬線114n。此外，金屬層110n可包含複數個通孔互連結構130，每一通孔互連結構130鄰接各金屬線114n的(未被個別地標示之)側端。通孔互連結構130可延伸遍及整個該等金屬層110(第11圖並未個別地示出各金屬層110，但是各金屬層110是在金屬層110n之下)。可將通孔互連結構130定制成提供金屬層110內之各金屬線114之間的定制連接，因而可選擇以金屬128(第10圖)及/或絕緣體126(第10圖)填充通孔互連結構130，以便提供適當的電連接。
如第12至14圖所示，金屬層110n可包含複數條金屬線114n。此外，金屬層110n可包含複數個通孔互連130，每一通孔互連130鄰接至少一金屬線114n的側端122n之外緣。通孔互連結構130可延伸通過整個該等金屬層110(第12-14圖並未個別地示出各金屬層110，但是各金屬層110是在金屬層110n之下)。在該實施例中，通 孔互連結構130係電連接到金屬層110n內之兩條(鄰接的)金屬線114n以及金屬層110n之下的任何金屬層中之任何所需的金屬線(第12至14圖並未示出)。如第12圖所示，每一通孔互連結構130可被配置成接觸每一金屬線114n的側端122n上的金屬線114n之側壁134。更具體而言，第12圖示出通孔互連結構130可被配置在金屬線114n的相同側端122n(根據第12圖，被配置在金屬線114n的右側)上之一實施例。第13圖示出通孔互連結構130可被配置在金屬線114n的不同側端122n(根據第13圖，被配置在金屬線114n的右側或左側)上之實施例。與示出金屬層110n內之各金屬線114n可被側向對齊的實施例之第12-13圖相比之下，第14圖示出金屬層110n內之各金屬線114n未被側向對齊而是可錯開的一實施例。在該實施例中，通孔互連結構130可被配置在金屬線114n的相同側端122n(根據第14圖，被配置在金屬線114n的右側)上。
現在請參閱第15圖，圖中示出一種IC結構1100，其中，通孔互連結構130可被替代地配置成使該等通孔互連結構130鄰接金屬線114n的中央部分上的金屬線114n之側壁134而不是鄰接金屬線114n的側端122n。更具體而言，通孔互連結構130鄰接金屬線114n的外緣的至少一部分。亦即，與鄰接金屬層110n的側端122n對比之下，通孔互連結構130可被配置成使該等通孔互連結構130接觸金屬線114n的側壁。此外，如第16圖所示，IC結構1200可包含通孔互連結構130，該等通孔互連結構130 在金屬線114n的一側端122n上鄰接金屬線114n的側壁134。此外，可使至少一金屬線114n與其餘的金屬線114n錯開。
在任何實施例中，通孔互連結構130可被定制成提供金屬層110(第10圖)內之各金屬線114(第10圖)之間的定制連接，因而可選擇以金屬128(第10圖)及/或絕緣體126(第10圖)填充通孔互連結構130，以便提供適當的電連接。例如，每一通孔互連結構130可被製造成使一或多個通孔互連結構130由不同的材料及/或不同的材料組合所組成，以便形成不同的金屬層110中之各金屬線114之間的所需連接。
例如，第17及18圖示出包含將參照第19圖而說明的三種不同的通孔互連結構130a、130b、130c之本發明揭露的實施例。第17圖與第15圖類似之處在於：IC結構1300可包含被配置成鄰接金屬線114n的側壁134之通孔互連結構130。第18圖與第16圖類似之處在於：IC結構1400可包含在金屬線114n的側端122n上鄰接金屬線114n的側壁134且包含至少一錯開的金屬線114n之通孔互連結構130。
第19圖示出第17至18圖的通孔互連結構130之例示組成。如圖所示，通孔互連結構130a可包含經由所有的金屬層110而延伸通過通孔開口120a的金屬128a，使通孔互連結構130a提供金屬線114a1、114b1、114c1、114d1、114e1、114n-2(1)、114n-1(1)、114n(1)之間的電 連接。此外，通孔互連結構130a可提供可被配置在金屬層110e與金屬層110n-2之間的(第19圖中未示出的)各金屬層的各金屬線之間的電連接。
通孔互連結構130b可包含在通孔開口120b中自基板102延伸通過金屬層110a且與金屬線114a2接觸的絕緣體126a。此外，通孔互連結構130b可包含延伸通過金屬層110b、110c、110d、110e的金屬128b，使通孔互連結構130鄰接金屬線114b2、114c2、114d2、114e2的(並未個別標示之)側端，而使金屬128b提供該等金屬線之間的電連接。此外，可在金屬128b上方配置另一絕緣體126b。絕緣體126b可自諸如金屬層110e內之金屬128b的上表面延伸到諸如金屬層110n-2內之金屬線114n-2(2)的底面。因此，可使金屬層110e與金屬層110n-2之間的(第19圖中未示出的)各金屬層內之各金屬線與IC結構1300、1400內之諸如114b2、114c2、114d2、114e2等的其他金屬線隔離。可在絕緣體126b上方配置另一金屬128c，使金屬128c鄰接114n-2(2)、114n-1(2)的(未被個別地標示之)側端。因此，金屬128c可提供金屬層110n-2內的金屬線114n-2(2)與金屬層110n-1內的金屬線114n-1(2)之間的電連接。此外，通孔互連結構130b可包含另一絕緣體126c，該絕緣體126c被配置在金屬128c之上，且鄰接金屬層110n(2)內之金屬線114n(2)的側端。因此，使金屬線114n(2)與IC結構1300、1400內之諸如金屬線114n-1(2)、114n-1(2)等的其他金屬線隔離。
仍然請參閱第19圖，通孔互連結構130c可包含一絕緣體126d，該絕緣體126d在通孔開口120c內自基板102延伸通過金屬層110a、110b、110c、110d、110e，使絕緣體128d鄰接金屬線114a3、114b3、114c3、114d3、114e3的(未被個別地標示之)側端。此外，絕緣體126d可延伸通過金屬層110e與金屬層110n-2之間的(第19圖中未示出之)各金屬層，使金屬層110e與金屬層110n-2之間的各金屬層內之金屬線可與IC結構1300、1400內之諸如金屬線114n-2(3)、114n-1(3)等的其他金屬線隔離。可在絕緣體126d上方配置一金屬128d，使金屬128d鄰接金屬線114n-2(3)、114n-1(3)的(未被個別標示的)側端。因此，金屬128d提供金屬層110n-2內的金屬線114n-2(3)與金屬層110n-1內的金屬線114n-1(3)之間的電連接。可在金屬128d上方形成另一絕緣體126e，使絕緣體126b鄰接金屬層110n內之金屬線114n(3)的(未被個別標示的)側端。因此，使金屬線114n(3)與IC結構1300、1400內之諸如金屬線114n-1(3)、114n-1(3)等的其他金屬線隔離。
可諸如以常見的光微影技術形成包含介電層116內之金屬線114的複數個垂直堆疊的金屬層110，而形成IC結構1300、1400(第17至19圖)。然後，可以在適當位置的遮罩執行蝕刻，而形成複數個通孔開口120a、120b、120c(第19圖)，使通孔開口120a、120b、120c選擇性地側向鄰接各金屬層110內之任何所需的金屬線114。此外，可諸如以在適當位置的遮罩執行沈積，而以諸 如金屬128a等的金屬及/或諸如絕緣體126a等的絕緣體填充通孔開口120a、120b、120c，而形成通孔互連結構130a、130b、130c。藉由使用遮罩且圖案化該遮罩，IC製造者可在所需的位置上形成通孔開口，且選擇性地填充通孔開口，以便形成基於該IC製造者意圖作出的電連接之通孔互連結構。因此，相較於習知的IC結構，本發明提出的該一或多種方法及結構能以具有成本效益且簡化的方式控制IC結構的金屬層之間的電連接。
前文所述之該一或多種方法被用於製造積體電路晶片。製造者可以原材晶圓(raw wafer)的形式(亦即，具有多個未被封裝的晶片之單一晶圓之形式)，以裸晶粒(bare die)的形式，或以封裝的形式，配送所產生的積體電路晶片。在後一種情況中，晶片被貼裝在單晶片封裝(諸如塑膠載體，該塑膠載體具有被固定到主機板或其他較高層級的載體之引腳)或多晶片封裝(諸如具有表面互連或埋入式互連中之一者或兩者的陶瓷載體)中。無論如何，然後將該晶片與其他晶片、離散式電路元件、及/或其他信號處理裝置整合，作為諸如一主機板等的(a)中間產品或(b)最終產品之一部分。該最終產品可以是包含積體電路晶片的任何產品，其範圍可自玩具及其他低階應用到具有顯示器、鍵盤或其他輸入裝置、及中央處理器的先進電腦產品。
本說明書中使用的術語只是為了說明特定實施例，且並無限制本發明的揭露的意圖。在本說明書的用法中，除非前後文中另有清楚的指示，否則單數形式" 一"("a"、"an")及"該"("the")將意圖也包括複數形式。進一步應當理解：術語"包含"("comprises" and/or "comprising")被用在本說明書中時，指定所陳述的特徵、整數、步驟、操作、元件、及/或組件之存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件、及/或以上各項的群組之存在或加入。"視需要的"("optional")或"在視需要之情形下"("optionally")意指：後續被描述的事件或環境可能發生或可能不發生，且該描述包括事件發生的例子以及事件不發生的例子。
在整份說明書及申請專利範圍的用法中，可將近似詞語用於修飾可容許變更而不會導致相關基本功能的改變之任何定量表示法。因此，被諸如"大概"、"大約"、及"實質上"等的一或多個術語修飾之一值將不限於被指定的該精確值。在至少某些例子中，近似詞語可對應於用於測量該值的儀器之精確度。除非上下文詞語中另有指示，否則在此處及整份說明書及申請專利範圍中，可合併且/或互換各範圍限制，且此類範圍被識別且包括該範圍內包含的所有子範圍。"大約"被應用於一範圍中之一特定值時適用於值及範圍，且除非取決於測量該值的儀器之精確度，否則"大約"可指示所陳述的一或多個值之±10%之內。"實質上"意指在很大程度上、在極大程度上、被完全指定的、或提供本發明的相同技術效益的任何輕微偏差。
下文的申請專利範圍中之對應的的結構、材料、動作、以及所有手段或步驟及功能元件的等效物將 意圖包含結合申請專利範圍中被明確主張的其他元件而執行該功能之任何結構、材料、或動作。為了例示及說明而提供對本發明的揭露之說明，但是該等說明之用意不是詳盡無遺的，也不是將本發明之揭露限制在所揭露之形式。本技術領域中具有通常知識者在不脫離本發明揭露的範圍及精神下，將可易於作出許多修改及變形。選擇且說明該實施例，以便對本發明揭露的原理及實際應用作最佳的解說，使本技術領域中具有通常知識的其他人士能夠了解本發明針對具有適於所考慮的特定用途的各種修改之各實施例的揭露。

Claims (19)

  1. 一種積體電路結構，包含：半導體基板；第一金屬層，形成在該半導體基板上，該第一金屬層包含第一介電層內之第一金屬線；第二金屬層，該第二金屬層包含第二介電層內之第二金屬線，該第二金屬層是在該第一金屬層上方；第三金屬層，該第三金屬層包含第三介電層內之第三金屬線，該第三金屬層是在該第二金屬層上方；第一通孔互連結構，延伸通過該第一金屬層且通過該第二金屬層，其中，該第一通孔互連結構鄰接該第一金屬線的第一側端及該第二金屬線的第一側端，以及其中，該第一通孔互連結構是垂直均勻結構且包含第一金屬。
  2. 如申請專利範圍第1項所述之積體電路結構，還包含：第四金屬層，該第四金屬層包含第四介電層內之第四金屬線，該第四金屬層是在該第三金屬層上方；以及第二通孔互連結構，延伸通過該第三金屬層且通過該第四金屬層，其中，該第二通孔互連結構鄰接該第三金屬線的第一側端及該第四金屬線的第一側端，該第二通孔互連結構被垂直對齊該第一通孔互連結構且包含第二金屬。
  3. 如申請專利範圍第2項所述之積體電路結構，其中，該第二金屬不同於該第一金屬。
  4. 如申請專利範圍第3項所述之積體電路結構，還包含：絕緣體，被配置在該第一金屬與該第二金屬之間。
  5. 如申請專利範圍第1項之積體電路結構，還包含：第一絕緣體，該第一絕緣體被配置在該第一互連結構的該第一金屬上方，使該第一絕緣體鄰接該第三金屬線的第一側端。
  6. 如申請專利範圍第1項所述之積體電路結構，還包含：第二通孔互連結構，延伸通過該第三金屬層及該第二金屬層，該第二通孔互連結構鄰接該第二金屬線的第二相對側端且鄰接該第三金屬線的第一側端，且該第二通孔互連結構包含第二金屬。
  7. 如申請專利範圍第6項所述之積體電路結構，其中，該第二金屬是與該第一金屬不同的成分。
  8. 一種形成積體電路結構的方法，該方法包含：形成複數個垂直堆疊的金屬層於半導體基板上，該複數個垂直堆疊的金屬層中之每一金屬層包含介電層內之至少一金屬線；在形成該複數個垂直堆疊的金屬層之後，形成通過該複數個堆疊的金屬層的第一通孔開口，其中，該第一通孔開口露出第一金屬層中之第一金屬線的第一側端及第二金屬層中之第二金屬線的第一側端；以及以第一絕緣體填充該第一通孔開口到低於該第一金屬線及該第二金屬線的該等第一側端之高度；以第一金屬填充該第一絕緣體上方的該第一通孔開口的至少一部分，使該第一金屬鄰接該第一金屬線的該第一側端及該第二金屬線的該第一側端。
  9. 如申請專利範圍第8項所述之方法，其中，該第一通孔開口的該至少一部分之該填充步驟還包含：在該第一通孔開口內之該第一金屬上方形成第二絕緣體。
  10. 如申請專利範圍第9項所述之方法，其中，該第一通孔開口的該至少一部分之該填充步驟還包含：在該第一通孔開口內之該第二絕緣體上方形成第二金屬，其中，該第二金屬鄰接第三金屬層中之第三金屬線的第一側端及第四金屬層中之該第四金屬線的第一側端，其中，該第三金屬層是在該第二金屬層上方，且該第四金屬層是在該第三金屬層上方。
  11. 如申請專利範圍第10項所述之方法，其中，該第二金屬不同於該第一金屬。
  12. 如申請專利範圍第8項所述之方法，其中，該第一通孔開口的該至少一部分之該填充步驟包含：在該第一通孔開口內之該第一金屬上方形成第二絕緣體。
  13. 如申請專利範圍第12項所述之方法，其中，該第一通孔開口的該至少一部分之該填充步驟還包含：在該第一通孔開口內之該第二絕緣體上方形成第二金屬，其中，該第二金屬鄰接第三金屬層中之第三金屬線的第一側端及第四金屬層中之第四金屬線的第一側端，其中，該第三金屬層是在該第二金屬層上方，且該第四金屬層是在該第三金屬層上方。
  14. 如申請專利範圍第8項所述之方法，還包含：形成延伸通過該複數個垂直堆疊的金屬層的第二通孔開口，其中，該第二通孔開口鄰接第三金屬層中之第三金屬線的第一側端，該第三金屬層是在該第二金屬層上方，以及其中，該第二通孔開口鄰接該第二金屬線的第二相對側端；以及以第二金屬填充該第二通孔開口的至少一部分，使該第二金屬鄰接第三金屬線的該第一側端及該第二金屬線的該第二側端。
  15. 如申請專利範圍第14項所述之方法，其中，該第二金屬不同於該第一金屬。
  16. 如申請專利範圍第8項所述之方法，其中，該第一通孔開口的該至少一部分之該填充步驟還包含：形成該第一金屬，使該第一金屬通過該複數個垂直堆疊的金屬層中之每一金屬層而延伸遍及整個該第一通孔開口。
  17. 一種積體電路結構，包含：半導體基板；第一金屬層，形成在該半導體基板上，該第一金屬層包含第一介電層內之第一金屬線；第二金屬層，該第二金屬層包含第二介電層內之第二金屬線，該第二金屬層是在該第一金屬層上方；以及第一通孔互連結構，延伸通過該第一金屬層且通過該第二金屬層，其中，該第一通孔互連結構鄰接該第一金屬線的外緣及該第二金屬線的外緣；以及第三金屬層，該第三金屬層包含第三介電層內之第三金屬線，該第三金屬層是在該第二金屬層上方。
  18. 如申請專利範圍第17項所述之積體電路結構，還包含：第四金屬層，該第四金屬層包含第四介電層內之第四金屬線，該第四金屬層是在該第三金屬層上方；以及第二通孔互連結構，延伸通過該第三金屬層且通過該第四金屬層，其中，該第二通孔互連結構鄰接該第三金屬線的外緣及該第四金屬線的外緣，該第二通孔互連結構是在該第一通孔互連結構上方且包含第二金屬。
  19. 如申請專利範圍第18項所述之積體電路結構，其中，該第一通孔互連結構包含第一金屬，以及該第二金屬不同於該第一金屬。
TW106132075A 2017-03-08 2017-09-19 包含鄰接金屬線之側端之通孔互連結構的積體電路結構及其形成方法 TWI677070B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/453,133 US10157832B2 (en) 2017-03-08 2017-03-08 Integrated circuit structure including via interconnect structure abutting lateral ends of metal lines and methods of forming same
US15/453,133 2017-03-08

Publications (2)

Publication Number Publication Date
TW201843793A TW201843793A (zh) 2018-12-16
TWI677070B true TWI677070B (zh) 2019-11-11

Family

ID=63445632

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106132075A TWI677070B (zh) 2017-03-08 2017-09-19 包含鄰接金屬線之側端之通孔互連結構的積體電路結構及其形成方法

Country Status (3)

Country Link
US (1) US10157832B2 (zh)
CN (1) CN108573955B (zh)
TW (1) TWI677070B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6800788B2 (ja) * 2017-03-15 2020-12-16 キオクシア株式会社 半導体記憶装置
US10840190B1 (en) * 2019-05-16 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US11600519B2 (en) * 2019-09-16 2023-03-07 International Business Machines Corporation Skip-via proximity interconnect

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5263243A (en) * 1992-01-28 1993-11-23 Nec Corporation Method for producing multilayer printed wiring boards
US5500278A (en) * 1991-07-17 1996-03-19 Nippondenso Co., Ltd. Multilayer substrate
TW364278B (en) * 1998-02-10 1999-07-11 Ind Tech Res Inst Method for producing high density multilayer printed circuit board having landless structure
US6630630B1 (en) * 1999-12-14 2003-10-07 Matsushita Electric Industrial Co., Ltd. Multilayer printed wiring board and its manufacturing method
US20040136169A1 (en) * 2002-09-30 2004-07-15 Shigeru Morimoto Printed circuit board, a buildup substrate, a method of manufacturing printed circuit board, and an electronic device
TWI352565B (zh) * 2004-02-04 2011-11-11 Ibiden Co Ltd
US20150026975A1 (en) * 2009-03-27 2015-01-29 Ibiden Co., Ltd. Multilayer printed wiring board

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3188589B2 (ja) * 1993-06-01 2001-07-16 松下電器産業株式会社 半導体装置及びその製造方法
JPH08307056A (ja) * 1995-04-28 1996-11-22 Hitachi Ltd 多層配線基板
JPH09306988A (ja) * 1996-03-13 1997-11-28 Sony Corp 多層配線の形成方法
JP2009016400A (ja) * 2007-06-29 2009-01-22 Toshiba Corp 積層配線構造体及びその製造方法並びに半導体装置及びその製造方法
US7928577B2 (en) * 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same
KR20100048610A (ko) * 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
JP5851369B2 (ja) * 2012-09-10 2016-02-03 株式会社東芝 半導体装置の製造方法
US9627403B2 (en) * 2015-04-30 2017-04-18 Sandisk Technologies Llc Multilevel memory stack structure employing support pillar structures

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500278A (en) * 1991-07-17 1996-03-19 Nippondenso Co., Ltd. Multilayer substrate
US5263243A (en) * 1992-01-28 1993-11-23 Nec Corporation Method for producing multilayer printed wiring boards
TW364278B (en) * 1998-02-10 1999-07-11 Ind Tech Res Inst Method for producing high density multilayer printed circuit board having landless structure
US6630630B1 (en) * 1999-12-14 2003-10-07 Matsushita Electric Industrial Co., Ltd. Multilayer printed wiring board and its manufacturing method
US20040136169A1 (en) * 2002-09-30 2004-07-15 Shigeru Morimoto Printed circuit board, a buildup substrate, a method of manufacturing printed circuit board, and an electronic device
TWI352565B (zh) * 2004-02-04 2011-11-11 Ibiden Co Ltd
US8569880B2 (en) * 2004-02-04 2013-10-29 Ibiden Co., Ltd. Multilayer printed wiring board
US20150026975A1 (en) * 2009-03-27 2015-01-29 Ibiden Co., Ltd. Multilayer printed wiring board

Also Published As

Publication number Publication date
TW201843793A (zh) 2018-12-16
CN108573955B (zh) 2021-10-26
US10157832B2 (en) 2018-12-18
US20180261536A1 (en) 2018-09-13
CN108573955A (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
US10177028B1 (en) Method for manufacturing fully aligned via structures having relaxed gapfills
US9613861B2 (en) Damascene wires with top via structures
US8860225B2 (en) Devices formed with dual damascene process
US9484257B2 (en) Semiconductor devices and methods of manufacture thereof
US10636698B2 (en) Skip via structures
TWI677070B (zh) 包含鄰接金屬線之側端之通孔互連結構的積體電路結構及其形成方法
TWI634621B (zh) 具有金屬插塞之積體電路結構的製造
US9390969B2 (en) Integrated circuit and interconnect, and method of fabricating same
US20090072400A1 (en) Contact forming in two portions and contact so formed
TW201709466A (zh) 具有裂縫停止之積體電路結構及其形成方法
US11114338B2 (en) Fully aligned via in ground rule region
US20150262911A1 (en) Tsv with end cap, method and 3d integrated circuit
TWI729283B (zh) 接觸結構
US10062647B2 (en) Interconnect structure having tungsten contact copper wiring
US10134670B2 (en) Wafer with plated wires and method of fabricating same
US11031284B2 (en) Semiconductor device and method of forming the same
US20230317802A1 (en) High aspect ratio contact structure with multiple metal stacks
US20230343640A1 (en) Method for forming conductive feature
US20230069830A1 (en) Metal-insulator-metal capacitor (mimcap) and methods of forming the same