TWI672967B - 一種輔同步序列的生成方法、檢測方法、基地台及使用者設備 - Google Patents
一種輔同步序列的生成方法、檢測方法、基地台及使用者設備 Download PDFInfo
- Publication number
- TWI672967B TWI672967B TW107114404A TW107114404A TWI672967B TW I672967 B TWI672967 B TW I672967B TW 107114404 A TW107114404 A TW 107114404A TW 107114404 A TW107114404 A TW 107114404A TW I672967 B TWI672967 B TW I672967B
- Authority
- TW
- Taiwan
- Prior art keywords
- sequence
- value
- integer
- secondary synchronization
- sequences
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本發明提供了一種輔同步序列的生成方法、檢測方法、基地台及使用者設備，該輔同步序列的生成方法包括：生成主同步信號的拌碼序列；根據預先確定的本原多項式生成m序列，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；根據該主同步信號的拌碼序列和該m序列，生成輔同步序列。
Description
本發明屬於通信技術領域，尤其是關於一種輔同步序列的生成方法、檢測方法、基地台及使用者設備。
在LTE中，輔同步序列通過由兩個31長的m序列生成，可以生成168個序列，結合3個主同步序列，可以對應區分504個不同的實體層小區標識。採用兩個短序列的好處是通過兩個序列的聯合檢測可以表示更多的ID，另外檢測複雜度低。但是，聯合檢測的檢測精度較低。
此外，在NR系統中，主輔同步序列都是127長。相對LTE的63點長的同步序列，NR的同步序列增加了一倍，此外，在NR系統中，同步序列具有較長的週期。所以，如果在NR系統中也像LTE系統中聯合若干週期的同步信號進行檢測，會使得延遲更長。因此，為了降低同步檢測的延遲，需要同步檢測盡可能提高一次檢測的精度。
本發明的實施例提供了一種輔同步序列的生成方法、檢測方法、基地台及使用者設備，能夠生成互相關較低的輔同步序列，從而提高一次檢測的精度。
本發明的實施例提供了一種輔同步序列的生成方法，包括：生成主同步信號的拌碼序列；根據預先確定的本原多項式生成m序列，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；根據該主同步信號的拌碼序列和該m序列，生成輔同步序列。
其中，該生成主同步信號的拌碼序列的步驟，包括： 按照第一預設公式，計算第一參考 序列x(h)，其中，x(h)表示該第一參考序列中第h個元素，h的取值依次為0~N-1的整數，的取值依次為0~N-8的整數，x(0)、x(1)、x(2)、x(3)、x(4)、x(5)、x(6)組成的二進位序列為非零的序列常量； 根據該第一參考序列x(h)，按照第二預設公式，計算 第二參考序列，其中，表示該第二參考序列中第h個元素； 按照第三預設公式，生成三個長度均為預設長 度的主同步信號的拌碼序列，其中，si(k)表示第i個主同步信號的拌碼序列中第k個元素，i的取值依次為0~2的整數，k的取值依次為0~N-1的整數，N表示該預設長度，ci為預設的常量。
其中，該根據預先確定的本原多項式生成m序列的步驟，包括： 根據每一個預先確定的該本原多項式g=a0 * 2n+a1 * 2n-1+...+an-1 * 21+an * 20，確定與每一個該本原多項式對應的、用於計算第三 參考序列y(w)的公式：，其中，n 為該本原多項式的自由度，a0=an=1，a1~an-1分別取值為0或1，t的取值依次為1~n的整數，y(w)表示該第三參考序列中第w個元素； 根據與每一個該本原多項式對應的預設初始值和公式 ，計算與每一個該本原多項式對應的該第三參考序 列y(w)，其中，該預設初始值為y(0)~y(n-1)，且y(0)~y(n-1)組成的二進位序列為非零的序列常量，w的取值依次為0~N-1的整數，的取值依次為0~N-n-1的整數，N=2n-1；根據與每一個該本原多項式對應的該第三參考序列y(w)，按照第四預設公式m(w)=1-2y(w)，生成與每一個該本原多項式對應的m序列，其中，m(w)表示一個m序列中第w個元素。
其中，當該主同步信號的拌碼序列為三個，該m序列為三個時，該根據該主同步信號的拌碼序列和該m序列，生成輔同步序列的步驟，包括：根據該主同步信號的拌碼序列si(k)和該m序列mj(w)，按照第五預設公式SL(r)=si(r)⊕mj((r+c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，j的取值依次為0~2的整數，c的取值依次為0~111的整數，L=112 * (3 * i+j)+c；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
其中，當該主同步信號的拌碼序列為三個，該m序列為六個時，該根據該主同步信號的拌碼序列和該m序列，生成輔同步序列的步驟，包括：根據該主同步信號的拌碼序列si(k)和該m序列mj(w)，按照第六預設公式SL(r)=si(r)⊕mj((r+2c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，j的取值依次為0~5的整數，c的取值依次為0~55的整數，L=56 * (6 * i+j)+c；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
其中，當該主同步信號的拌碼序列為三個，該m序列為兩個時，該根據該主同步信號的拌碼序列和該m序列，生成輔同步序列的步驟，包括：根據該主同步信號的拌碼序列si(k)和該m序列m0(w)和m1(w)，按照第七預設公式SL(r)=si(r)⊕m0((r+bv)modN)⊕m1((r+c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，v的取值依次為0~2的整數，c的取值依次為0~55的整數，L=112 * (3 * i+v)+c；bv為預設的常量，且0bv<N，且b0≠b1≠b2；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取 值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
本發明的實施例還提供了一種基地台，包括：拌碼序列生成模組，用於生成主同步信號的拌碼序列；第一m序列生成模組，用於根據預先確定的本原多項式生成m序列，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；輔同步序列生成模組，用於根據該主同步信號的拌碼序列和該m序列，生成輔同步序列。
其中，該拌碼序列生成模組包括： 第一計算單元，用於按照第一預設公式 ，計算第一參考序列x(h)，其中，x(h)表示該第一參考序列中第 h個元素，h的取值依次為0~N-1的整數，的取值依次為0~N-8的整數，x(0)、x(1)、x(2)、x(3)、x(4)、x(5)、x(6)組成的二進位序列為非零的序列常量；第二計算單元，用於根據該第一參考序列x(h)，按照第二預設公式 ，計算第二參考序列，其中，表示該第二參考序 列中第h個元素； 第三計算單元，用於按照第三預設公式，生成 三個長度均為預設長度的主同步信號的拌碼序列，其中，si(k)表示第i個主同步信號的拌碼序列中第k個元素，i的取值依次為0~2的整數，k的取值依次為0~N-1的整數，N表示該預設長度，ci為預設的常量。
其中，該第一m序列生成模組包括： 第四計算單元，用於根據每一個預先確定的該本原多項式g=a0 * 2n+a1 * 2n-1+...+an-1 * 21+an * 20，確定與每一個該本原多項式對應的、 用於計算第三參考序列y(w)的公式： t)))mod2，其中，n為該本原多項式的自由度，a0=an=1，a1~an-1分別取值為0或1，t的取值依次為1~n的整數，y(w)表示該第三參考序列中第w個元素；第五計算單元，用於根據與每一個該本原多項式對應的預設初始值和 公式，計算與每一個該本原多項式對 應的該第三參考序列y(w)，其中，該預設初始值為y(0)~y(n-1)，且y(0)~y(n-1)組成的二進位序列為非零的序列常量，w的取值依次為0~N-1的整數，的取值依次為0~N-n-1的整數，N=2n-1；第六計算單元，用於根據與每一個該本原多項式對應的該第三參考序列y(w)，按照第四預設公式m(w)=1-2y(w)，生成與每一個該本原多項式對應的m序列，其中，m(w)表示一個m序列中第w個元素。
其中，當該主同步信號的拌碼序列為三個，該m序列為三個時，該輔同步序列生成模組包括：第一處理單元，用於根據該主同步信號的拌碼序列si(k)和該m序列mj(w)，按照第五預設公式SL(r)=si(r)⊕mj((r+c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，j的取值依次為0~2的整數，c的取值依次為0~111的整數，L=112 * (3 * i+j)+c； k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
其中，當該主同步信號的拌碼序列為三個，該m序列為六個時，該輔同步序列生成模組包括：第二處理單元，用於根據該主同步信號的拌碼序列si(k)和該m序列mj(w)，按照第六預設公式SL(r)=sj(r)⊕mj((r+2c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，j的取值依次為0~5的整數，c的取值依次為0~55的整數，L=56 * (6 * i+j)+c；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
其中，當該主同步信號的拌碼序列為三個，該m序列為兩個時，該輔同步序列生成模組包括：第三處理單元，用於根據該主同步信號的拌碼序列si(k)和該m序列m0(w)和m1(w)，按照第七預設公式SL(r)=si(r)⊕m0((r+bv)modN)⊕m1((r+c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，v的取值依次為0~2的整數，c的 取值依次為0~55的整數，L=112 * (3 * i+v)+c；bv為預設的常量，且0bv<N，且b0≠b1≠b2；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
本發明的實施例還提供了一種基地台，包括第一記憶體、第一處理器及存儲在該第一記憶體上並可在該第一處理器上運行的電腦程式；該第一處理器執行該程式時實現以下步驟：生成主同步信號的拌碼序列；根據預先確定的本原多項式生成m序列，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；根據該主同步信號的拌碼序列和該m序列，生成輔同步序列。
本發明的實施例還提供了一種電腦可讀存儲介質，其上存儲有電腦程式，該程式被處理器執行時實現以下步驟：生成主同步信號的拌碼序列；根據預先確定的本原多項式生成m序列，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；根據該主同步信號的拌碼序列和該m序列，生成輔同步序列。
本發明的實施例還提供了一種輔同步序列的檢測方法，包 括：利用預先對主同步信號進行檢測獲得的第一部分小區標識資訊，對輔同步序列進行解拌，獲得解拌信號，其中，該輔同步序列是根據m序列和該主同步信號的拌碼序列生成的輔同步序列中的其中一個，該m序列是根據預先確定的本原多項式生成的，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；根據生成該輔同步序列的過程中所應用的本原多項式生成m序列；對該m序列進行迴圈移位，生成待檢測m序列；利用該待檢測m序列對該解拌信號進行相關檢測，獲得第二部分小區標識資訊；根據該第一部分小區標識資訊和該第二部分小區標識資訊，獲得小區標識資訊。
本發明的實施例還提供了一種使用者設備，包括：解拌模組，用於利用預先對主同步信號進行檢測獲得的第一部分小區標識資訊，對輔同步序列進行解拌，獲得解拌信號，其中，該輔同步序列是根據m序列和該主同步信號的拌碼序列生成的輔同步序列中的其中一個，該m序列是根據預先確定的本原多項式生成的，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；第二m序列生成模組，用於根據生成該輔同步序列的過程中所應用的本原多項式生成m序列； 迴圈移位元模組，用於對該m序列進行迴圈移位，生成待檢測m序列；相關檢測模組，用於利用該待檢測m序列對該解拌信號進行相關檢測，獲得第二部分小區標識資訊；資訊獲取模組，用於根據該第一部分小區標識資訊和該第二部分小區標識資訊，獲得小區標識資訊。
本發明的實施例還提供了一種使用者設備，包括第二記憶體、第二處理器及存儲在該第二記憶體上並可在該第二處理器上運行的電腦程式；該第二處理器執行該程式時實現以下步驟：利用預先對主同步信號進行檢測獲得的第一部分小區標識資訊，對輔同步序列進行解拌，獲得解拌信號，其中，該輔同步序列是根據m序列和該主同步信號的拌碼序列生成的輔同步序列中的其中一個，該m序列是根據預先確定的本原多項式生成的，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；根據生成該輔同步序列的過程中所應用的本原多項式生成m序列；對該m序列進行迴圈移位，生成待檢測m序列；利用該待檢測m序列對該解拌信號進行相關檢測，獲得第二部分小區標識資訊；根據該第一部分小區標識資訊和該第二部分小區標識資訊，獲得小區標識資訊。
本發明的實施例還提供了一種電腦可讀存儲介質，其上存儲有電腦程式，該程式被處理器執行時實現以下步驟： 利用預先對主同步信號進行檢測獲得的第一部分小區標識資訊，對輔同步序列進行解拌，獲得解拌信號，其中，該輔同步序列是根據m序列和該主同步信號的拌碼序列生成的輔同步序列中的其中一個，該m序列是根據預先確定的本原多項式生成的，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；根據生成該輔同步序列的過程中所應用的本原多項式生成m序列；對該m序列進行迴圈移位，生成待檢測m序列；利用該待檢測m序列對該解拌信號進行相關檢測，獲得第二部分小區標識資訊；根據該第一部分小區標識資訊和該第二部分小區標識資訊，獲得小區標識資訊。
使用者設備接收到基地台發送的同步信號，用主同步序列對信號進行解拌、然後對解拌後的信號進行相關檢測，從而獲得時頻同步，以及小區標識資訊。
本發明的上述技術方案的有益效果是：根據主同步信號的拌碼序列和m序列生成輔同步序列，使得生成的輔同步序列中包含主同步序列的拌碼序列，從而在同步檢測過程中可以根據該拌碼序列對主同步信號進行檢錯，避免對主同步信號的誤判，提高了檢測精度。此外，由於生成輔同步序列所採用的m序列是由具有優選對特性的本原多項式生成的，所以，最終生成的輔同步序列的互相關性較低，從而避免在同步檢測過程中對序列檢測的誤判，進一步提高了檢測精度。
11~13、21~23、31~33、41~43、81~85、91~95、101~105、111~115‧‧‧步驟
120‧‧‧使用者設備
121‧‧‧解拌模組
1211‧‧‧拌碼序列確定單元
1212‧‧‧解拌單元
122‧‧‧第二m序列生成模組
1221‧‧‧第七計算單元
1222‧‧‧第八計算單元
1223‧‧‧第九計算單元
123‧‧‧迴圈移位元模組
1231‧‧‧第一生成單元
1232‧‧‧第二生成單元
1233‧‧‧第三生成單元
124‧‧‧相關檢測模組
1241‧‧‧相關值計算單元
1242‧‧‧最大相關值確定單元
1243‧‧‧資訊獲取單元
125‧‧‧資訊獲取模組
500‧‧‧基地台
501‧‧‧拌碼序列生成模組
5011‧‧‧第一計算單元
5012‧‧‧第二計算單元
5013‧‧‧第三計算單元
502‧‧‧第一m序列生成模組
5021‧‧‧第四計算單元
5022‧‧‧第五計算單元
5023‧‧‧第六計算單元
503‧‧‧輔同步序列生成模組
5031‧‧‧第一處理單元
5032‧‧‧第二處理單元
5033‧‧‧第三處理單元
700‧‧‧第一處理器
710‧‧‧第一收發機
720‧‧‧第一記憶體
1410‧‧‧第二處理器
1420‧‧‧匯流排介面
1430‧‧‧第二記憶體
1440‧‧‧第二收發機
1450‧‧‧使用者介面
圖1表示本發明第一實施例的輔同步序列的生成方法的流程圖；圖2表示本發明第二實施例的輔同步序列的生成方法的流程圖；圖3表示本發明第三實施例的輔同步序列的生成方法的流程圖；圖4表示本發明第四實施例的輔同步序列的生成方法的流程圖；圖5表示本發明第五實施例的基地台的結構框圖之一；圖6表示本發明第五實施例的基地台的結構框圖之二；圖7表示本發明第六實施例的基地台的結構框圖；圖8表示本發明第八實施例的輔同步序列的檢測方法的流程圖；圖9表示本發明第九實施例的輔同步序列的檢測方法的流程圖；圖10表示本發明第十實施例的輔同步序列的檢測方法的流程圖；圖11表示本發明第十一實施例的輔同步序列的檢測方法的流程圖；圖12表示本發明第十二實施例的使用者設備的結構框圖之一；圖13表示本發明第十二實施例的使用者設備的結構框圖之二；圖14表示本發明第十三實施例的使用者設備的結構框圖。
為使本發明要解決的技術問題、技術方案和優點更加清楚，下面將結合附圖及具體實施例進行詳細描述。在下面的描述中，提供諸如具體的配置和元件的特定細節僅僅是為了幫助全面理解本發明的實施例。 因此，本領域技術人員應該清楚，可以對這裡描述的實施例進行各種改變和修改而不脫離本發明的範圍和精神。另外，為了清楚和簡潔，省略了對已知功能和構造的描述。
應理解，說明書通篇中提到的「一個實施例」或「一實施例」意味著與實施例有關的特定特徵、結構或特性包括在本發明的至少一個實施例中。因此，在整個說明書各處出現的「在一個實施例中」或「在一實施例中」未必一定指相同的實施例。此外，這些特定的特徵、結構或特性可以任意適合的方式結合在一個或多個實施例中。
在本發明的各種實施例中，應理解，下述各過程的序號的大小並不意味著執行順序的先後，各過程的執行順序應以其功能和內在邏輯確定，而不應對本發明實施例的實施過程構成任何限定。
在本發明所提供的實施例中，應理解，「與A相應的B」表示B與A相關聯，根據A可以確定B。但還應理解，根據A確定B並不意味著僅僅根據A確定B，還可以根據A和/或其它資訊確定B。
具體地，本發明的實施例提供了一種輔同步序列的生成方法，解決了相關技術中的同步檢測的檢測精度較低的問題。
第一實施例
如圖1所示，本發明的實施例提供了一種輔同步序列的生成方法，具體包括以下步驟。
步驟11：生成主同步信號的拌碼序列。
其中，輔同步序列的生成由基地台來完成。具體地，基地台可以每隔預設時間間隔生成一次輔同步序列並發送出去，或者基地台通過 配置生成一次輔同步序列並發送出去。當使用者設備開機啟動需要與系統網路同步時，或者使用者設備在使用過程中下行掉線(即下行失步)時，使用者設備則可以接收基地台發送的輔同步序列，從而執行後續的同步過程。
而本發明的實施例中，對於基地台生成輔同步序列的過程中，需要應用主同步信號的拌碼序列。因而，在生成輔同步序列之前，需要生成主同步信號的拌碼序列。
其中，由於本發明實施例中，生成輔同步序列的過程中應用了主同步信號的拌碼序列，所以，最終生成的輔同步序列中包含主同步序列的拌碼序列，從而在同步檢測過程中可以根據該拌碼序列對主同步信號進行檢錯，避免對主同步信號的誤判，提高了檢測精度。
步驟12：根據預先確定的本原多項式生成m序列。
其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對。
另外，週期為N=2n-1的m序列可由自由度為n的本原多項式g(x)=a0Xn+a1Xn-1+…+an-1X1+an生成，其中，a0=an=1，其他的ai(i=1、2…n-1)在0和1間取值。其中，通常將該多項式表示為二進位向量{a0，a1，…，an}的形式，並將該向量表示八進制或十進位數字。
對於生成長度為2n-1的m序列，有不同的自由度為n的本原多項式可以選擇。這些本原多項式具有不同的互相關特性。m序列的互相關的結果最少會呈現出三個不同的值。為了保證NR輔同步信號(SSS)的檢測特性，應選擇互相關值較小的本原多項式。
其中，對於兩個m序列，如果他們的互相關呈現出最小的 三個值[-1,-t(n),t(n)-2]，其中，相應的m序列對被稱 為m序列(或多項式)優選對。其中，在NR系統中，m序列的長度為127，則對於長度為127的m序列，共有18個本原多項式可以用來生成m序列。而且每個優選對的互相關值都為[-1，-17，15]。此外，對於自由度為n的m序列構成的集合，如果每對m序列都是優選對，那麼這個m序列構成的集合則被稱為連通集。
另外，對於長度為127的m序列，18個本原多項式可以有多個連通集，這些連通集的最大元素個數為6。比如，本原多項式{137,143,191,211,131,171}(十進位)形成了長度為127的m序列最大的連通集。而本原多項式{145,131,171,185,247,229}構成另一個最大連通集。對於本發明的實施例中，採用本原多項式的優選對來生成SSS序列。如果需要多於兩個的本原多項式來生成NR SSS，那麼本原多項式則應從同一個連通集中選取。
由上述可知，本發明的實施例中，生成輔同步序列所應用的m序列是從同一個連通集中選取的至少兩個本原多項式生成的，因此，本發明的實施例中所應用的m序列中任意兩個m序列構成的m序列對為m序列優選對，即本發明的實施例中所應用的m序列中任意兩個m序列的互相關呈現出最小值。因此，本發明的實施例中，最後生成的輔同步序列具有較低的互相關性，從而避免在同步檢測過程中對序列檢測的誤判，提高了檢測精度。
步驟13：根據該主同步信號的拌碼序列和該m序列，生成 輔同步序列。
在使用者側，使用者設備接收到基地台發送的信號，利用主同步信號對信號進行解拌，然後對解拌後信號，利用所有本地序列進行相關，相關值最大的本地序列序號即為檢測到部分小區ID資訊。這裡的本地序列就是利用主同步序列，對步驟13生成序列解拌後的所有序列。利用生成輔同步序列可以進一步進行精時偏和精頻偏估計。
由上述可知，本發明的實施例，根據主同步信號的拌碼序列和m序列生成輔同步序列，使得生成的輔同步序列中包含主同步序列的拌碼序列，從而在同步檢測過程中可以根據該拌碼序列對主同步信號進行檢錯，避免對主同步信號的誤判，提高了檢測精度。此外，由於生成輔同步序列所採用的m序列是由具有優選對特性的本原多項式生成的，所以，最終生成的輔同步序列的互相關性較低，從而避免在同步檢測過程中對序列檢測的誤判，進一步提高了檢測精度。
第二實施例
如圖2所示，本發明的第二實施例提供了一種輔同步序列的生成方法，當該主同步信號的拌碼序列為三個，該m序列為三個時，本發明實施例的輔同步序列的生成方法具體包括。
步驟21：生成主同步信號的拌碼序列。
優選地，步驟21包括： 按照第一預設公式，計算第一參考 序列x(h)，其中，x(h)表示該第一參考序列中第h個元素，h的取值依次為0~N-1的整數，的取值依次為0~N-8的整數，x(0)、x(1)、x(2)、x(3)、x(4)、 x(5)、x(6)組成的二進位序列為非零的序列常量； 根據該第一參考序列x(h)，按照第二預設公式，計算 第二參考序列，其中，表示該第二參考序列中第h個元素； 按照第三預設公式，生成三個長度均為預設長 度的主同步信號的拌碼序列，其中，si(k)表示第i個主同步信號的拌碼序列中第k個元素，i的取值依次為0~2的整數，k的取值依次為0~N-1的整數，N表示該預設長度，ci為預設的常量。
其中，在NR系統中，主輔同步序列都是127長，因此，步驟21中生成的主同步信號的拌碼序列的長度為127，即N=127。
具體地，舉例來說，令3個長度為127的m序列si(k)(k=0,1,…,N-1；i=0,1,2；N=127)表示3個主同步(PSS)序列，被用作拌碼序列，則這三個拌碼序列按照如下方式生成：
其中，i=0,1,2；k=0,1,…,126，其中ci(i=0,1,2；c0≠c1≠c2)為用於生成PSS的m序列的迴圈移位值。例如，ci(i=0,1,2)可選為使NR PSS的峰值功率與平均功率比(PAPR)最小的值，也可選為ci={0,43,86}。
另外，，其中x(h)按照如 下方式生成：
其中，。優選地，初始值為x(0)=0,x(1)=1,x(2)=1,x(3)=0, x(4)=1,x(5)=1,x(6)=1。
即將初始值代入公式， 得到x(0)~x(126)，從而將x(0)~x(126)依次代入公式中，得 到~，進而將在i=0時，將c0和~代入公式si(k)= ，得到第一個拌碼序列；在i=1時，將c1和~代 入公式，得到第二個拌碼序列；在i=2時，將c2和 ~代入公式，得到第三個拌碼序列。
其中，需要注意的是，對於主同步信號的拌碼的生成方式並不局限於此。
步驟22：根據預先確定的本原多項式生成m序列。
其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對。
另外，週期為N=2n-1的m序列可由自由度為n的本原多項式g(x)=a0xn+a1xn-1+…+an-1x1+an生成，其中，a0=an=1，其他的ai(i=1、2…n-1)在0和1間取值。其中，通常將該多項式表示為二進位向量{a0，a1，…，an}的形式，並將該向量表示八進制或十進位數字。
對於生成長度為2n-1的m序列，有不同的自由度為n的本原多項式可以選擇。這些本原多項式具有不同的互相關特性。m序列的互相關的結果最少會呈現出三個不同的值。為了保證NR輔同步信號(SSS)的檢測特性，應選擇互相關值較小的本原多項式。
其中，對於兩個m序列，如果他們的互相關呈現出最小的 三個值[-1,-t(n),t(n)-2]，其中，相應的m序列對被稱 為m序列(或多項式)優選對。其中，在NR系統中，m序列的長度為127，則對於長度為127的m序列，共有18個本原多項式可以用來生成m序列。 而且每個優選對的互相關值都為[-1，-17，15]。此外，對於自由度為n的m序列構成的集合，如果每對m序列都是優選對，那麼這個m序列構成的集合則被稱為連通集。
另外，對於長度為127的m序列，18個本原多項式可以有多個連通集，這些連通集的最大元素個數為6。比如，本原多項式{137,143,191,211,131,171}(十進位)形成了長度為127的m序列最大的連通集。而本原多項式{145,131,171,185,247,229}構成另一個最大連通集。對於本發明的實施例中，採用本原多項式的優選對來生成SSS序列。如果需要多於兩個的本原多項式來生成NR SSS，那麼本原多項式則應從同一個連通集中選取。
優選地，步驟22包括： 根據每一個預先確定的該本原多項式g=a0 * 2n+a1 * 2n-1+...+an-1 * 21+an * 20，確定與每一個該本原多項式對應的、用於計算第三 參考序列y(w)的公式：，其中，n 為該本原多項式的自由度，a0=an=1，a1~an-1分別取值為0或1，t的取值依次為1~n的整數，y(w)表示該第三參考序列中第w個元素； 根據與每一個該本原多項式對應的預設初始值和公式 ，計算與每一個該本原多項式對應的該第三參考序 列y(w)，其中，該預設初始值為y(0)~y(n-1)，且y(0)~y(n-1)組成的二進位序列為非零的序列常量，w的取值依次為0~N-1的整數，的取值依次為0~N-n-1的整數，N=2n-1；根據與每一個該本原多項式對應的該第三參考序列y(w)，按照第四預 設公式m(w)=1-2y(w)，生成與每一個該本原多項式對應的m序列，其中，m(w)表示一個m序列中第w個元素。
具體地，舉例而言，預先從連通集中選擇任意3個自由度為7的本原多項式。比如預先選擇本原多項式{137,143,191}(十進位)來生成3個長度為127的m序列mj(w)，(j=0,1,2；w=0,1,...,126)。具體生成方式為：mj(w)=1-2yj(w)，其中，w=0,1,...,126。
其中，由於預先選擇的本原多項式137=27+23+20、143=27+23+22++21+20、191=27+25+24+23+22+21+20，所以，分別可以得到如下三個公式： ，0119； ， 0119；
，0119； 其中，初始值{yj(0),yj(1),yj(2),yj(3),yj(4),yj(5),yj(6)}(j=0,1,2)為非零序列。例如，可採用如下初始值：y0(0)=y0(1)=y0(2)=y0(3)=y0(4)=y0(5)=0,y0(6)=1；y1(0)=y1(1)=y1(2)=y1(3)=y1(4)=y1(5)=0,y1(6)=1；y2(0)=y2(1)=y2(2)=y2(3)=y2(4)=y2(5)=0,y2(6)=1。
即根據預先確定的本原多項式{137,143,191}(十進位)，生成了3個長度為127的m序列m0(0)~m0(126)、m1(0)~m1(126)、 m2(0)~m2(126)。
步驟23：根據該主同步信號的拌碼序列si(k)和該m序列mj(w)，按照第五預設公式SL(r)=si(r)⊕mj((r+c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)。
其中，i的取值依次為0~2的整數，j的取值依次為0~2的整數，c的取值依次為0~111的整數，L=112 * (3 * i+j)+n；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
其中，一個m序列可以通過n級二進位線性回饋移位暫存器實現，該寄存器的初始值為長度為n的二進位非零序列。一個長度為2 n -1的m序列經過c(1c<2n-1)位的迴圈移位將構成了另一個長度為2n-1的m序列。因此一個自由度為n的本原多項式可以生成2n-1個不同的m序列。
對於NR輔同步序列，m序列的長度為127。因此，產生輔同步序列的m序列的本原多項式自由度應為7(27-1=127)。對於m序列的迴圈移位c(1c<2n-1)，本原多項式自由度為7的本原多項式可以產生127個不同的m序列用作輔同步序列。考慮到NR應該至少支持1000個經過PSS拌碼後的輔同步序列，所以至少需要334個SSS m序列。
其中，當預先確定的本原多項式中包括三個本原多項式時，每一個本原多項式按照對應的初始值生成一個對應的m序列時，當採用主同步信號的3個序列進行拌碼時，根據這三個m序列生成輔同步序列時， 每一個m序列需要進行至少112次迴圈移位，才能生成至少1000個輔同步序列。
因此，當該主同步信號的拌碼序列為三個，該m序列為三個時，每一個m序列需要進行112次移位元，即迴圈移位元c需要有112個取值。
即在i=0,j=0,c分別取0~111時，分別將前面生成的三個拌碼序列si(k)和m序列mj(w)，代入公式SL(r)=si(r)⊕mj((r+c)modN)中，生成112個輔同步序列；同理，在i=0,j=1,c分別取0~111時、i=0,j=2,c分別取0~111時、i=1,j=0,c分別取0~111時、i=1,j=1,c分別取0~111時、i=1,j=2,c分別取0~111時、i=2,j=0,c分別取0~111時、i=2,j=1,c分別取0~111時、i=2,j=2,c分別取0~111時、分別將前面生成的三個拌碼序列si(k)和該m序列mj(w)，代入公式SL(r)=si(r)⊕mj((r+c)modN)中，在每種情況下分別生成112個輔同步序列，因此，最終生成了9×112=1008個輔同步序列。
由上述可知，本發明的實施例中，拌碼後的輔同步序列的總數為1008。因此，本發明的實施例中生成的輔同步序列可支援1008個實體層小區標識。相對與LTE系統中只能區分504個不同的實體層小區標識，本發明的實施例，增加了對實體層小區標識的識別數量，從而提升了檢測精度。
綜上所述，本發明的實施例，根據主同步信號的拌碼序列和m序列生成輔同步序列，使得生成的輔同步序列中包含主同步序列的拌碼序列，從而在同步檢測過程中可以根據該拌碼序列對主同步信號進行檢錯，避免對主同步信號的誤判，提高了檢測精度。此外，由於生成輔同步序列 所採用的m序列是由具有優選對特性的本原多項式生成的，所以，最終生成的輔同步序列的互相關性較低，從而避免在同步檢測過程中對序列檢測的誤判，進一步提高了檢測精度。
第三實施例
如圖3所示，本發明的第三實施例提供了一種輔同步序列的生成方法，當該主同步信號的拌碼序列為三個，該m序列為六個時，本發明實施例的輔同步序列的生成方法具體包括。
步驟31：生成主同步信號的拌碼序列。
優選地，步驟31包括： 按照第一預設公式，計算第一參考 序列x(h)，其中，x(h)表示該第一參考序列中第h個元素，h的取值依次為0~N-1的整數，的取值依次為0~N-8的整數，x(0)、x(1)、x(2)、x(3)、x(4)、x(5)、x(6)組成的二進位序列為非零的序列常量； 根據該第一參考序列x(h)，按照第二預設公式，計算 第二參考序列，其中，表示該第二參考序列中第h個元素； 按照第三預設公式，生成三個長度均為預設長 度的主同步信號的拌碼序列，其中，si(k)表示第i個主同步信號的拌碼序列中第k個元素，i的取值依次為0~2的整數，k的取值依次為0~N-1的整數，N表示該預設長度，ci為預設的常量。
其中，在NR系統中，主輔同步序列都是127長，因此，步驟21中生成的主同步信號的拌碼序列的長度為127，即N=127。
具體地，舉例來說，令3個長度為127的m序列si(k) (k=0,1,…,N-1；i=0,1,2；N=127)表示3個PSS序列，被用作拌碼序列，則這三個拌碼序列按照如下方式生成：
其中，i=0,1,2；k=0,1,…,126，其中ci(i=0,1,2；c0≠c1≠c2)為用於生成PSS的m序列的迴圈移位值。例如，ci(i=0,1,2)可選為使NR PSS的峰值功率與平均功率比(PAPR)最小的值，也可選為ci={0,43,86}。
另外，，其中x(h)按照如 下方式生成：
其中，。優選地，初始值為x(0)=0,x(1)=1,x(2)=1,x(3)=0, x(4)=1,x(5)=1,x(6)=1。
即將初始值代入公式， 得到x(0)~x(126)，從而將x(0)~x(126)依次代入公式中， 得到~，進而將在i=0時，將c0和~代入公式 ，得到第一個拌碼序列；在i=1時，將c1和 ~代入公式，得到第二個拌碼序列；在i=2 時，將c2和~代入公式，得到第三個拌碼 序列。
步驟32：根據預先確定的本原多項式生成m序列。
其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對。
另外，週期為N=2n-1的m序列可由自由度為n的本原 多項式g(x)=a0xn+a1xn-1+…+an-1x1+an生成，其中，a0=an=1，其他的ai(i=1、2…n-1)在0和1間取值。其中，通常將該多項式表示為二進位向量{a0，a1，…，an}的形式，並將該向量表示八進制或十進位數字。
對於生成長度為2n-1的m序列，有不同的自由度為n的本原多項式可以選擇。這些本原多項式具有不同的互相關特性。m序列的互相關的結果最少會呈現出三個不同的值。為了保證NR輔同步信號(SSS)的檢測特性，應選擇互相關值較小的本原多項式。
其中，對於兩個m序列，如果他們的互相關呈現出最小的 三個值[-1,-t(n),t(n)-2]，其中，相應的m序列對被稱 為m序列(或多項式)優選對。其中，在NR系統中，m序列的長度為127，則對於長度為127的m序列，共有18個本原多項式可以用來生成m序列。而且每個優選對的互相關值都為[-1，-17，15]。此外，對於自由度為n的m序列構成的集合，如果每對m序列都是優選對，那麼這個m序列構成的集合則被稱為連通集。
另外，對於長度為127的m序列，18個本原多項式可以有多個連通集，這些連通集的最大元素個數為6。比如，本原多項式{137,143,191,211,131,171}(十進位)形成了長度為127的m序列最大的連通集。而本原多項式{145,131,171,185,247,229}構成另一個最大連通集。對於本發明的實施例中，採用本原多項式的優選對來生成SSS序列。如果需要多於兩個的本原多項式來生成NR SSS，那麼本原多項式則應從同一個連通集中選取。
優選地，步驟32包括： 根據每一個預先確定的該本原多項式g=a0 * 2n+a1 * 2n-1+...+an-1 * 21+an * 20，確定與每一個該本原多項式對應的、用於計算第三 參考序列y(w)的公式：，其中，n 為該本原多項式的自由度，a0=an=1，a1~an-1分別取值為0或1，t的取值依次為1~n的整數，y(w)表示該第三參考序列中第w個元素； 根據與每一個該本原多項式對應的預設初始值和公式 ，計算與每一個該本原多項式對應的該第三參考序 列y(w)，其中，該預設初始值為y(0)~y(n-1)，且y(0)~y(n-1)組成的二進位序列為非零的序列常量，w的取值依次為0~N-1的整數，的取值依次為0~N-n-1的整數，N=2n-1；根據與每一個該本原多項式對應的該第三參考序列y(w)，按照第四預設公式m(w)=1-2y(w)，生成與每一個該本原多項式對應的m序列，其中，m(w)表示一個m序列中第w個元素。
具體地，舉例而言，預先從連通集中選擇任意六個自由度為7的本原多項式，例如預先確定的六個本原多項式為{137,143,191,211,131,171}(十進位)。其中，根據每一個本原多項式生成一個對應的m序列的過程均相同。例如，根據本原多項式：137(十進位)，生成一個長度為127的m序列m(w)，(w=0,1,...,126)，其具體生成方式為：m(w)=1-2y(w)。
其中，由於預先選擇的本原多項式137=27+23+20，所以，可以得到如下公式： 。
其中，可採用如下初始值：y(0)=y(1)=y(2)=y(3)=y(4)=y(5)=0,y(6)=1。
因此，按照上述方法，可以根據預先確定的六個本原多項式生成六個長度為127的m序列，即m0(0)~m0(126)、m1(0)~m1(126)、m2(0)~m2(126)、m3(0)~m3(126)、m4(0)~m4(126)、m5(0)~m5(126)。
步驟33：根據該主同步信號的拌碼序列si(k)和該m序列mj(w)，按照第六預設公式SL(r)=si(r)⊕mj((r+2c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，j的取值依次為0~5的整數，c的取值依次為0~55的整數，L=56 * (6 * i+j)+c；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
其中，一個m序列可以通過n級二進位線性回饋移位暫存器實現，該寄存器的初始值為長度為n的二進位非零序列。一個長度為2 n -1的m序列經過c(1c<2n-1)位的迴圈移位將構成了另一個長度為2n-1的m序列。因此一個自由度為n的本原多項式可以生成2n-1個不同的m序列。
對於NR輔同步序列，m序列的長度為127。因此，產生輔同步序列的m序列的本原多項式自由度應為7(27-1=127)。對於m序列的迴圈移位c(1c<2n-1)，本原多項式自由度為7的本原多項式可以產生127個不同的m序列用作輔同步序列。考慮到NR應該至少支持1000個 經過PSS拌碼後的輔同步序列，所以至少需要334個SSS m序列。
其中，當預先確定的本原多項式中包括六個本原多項式時，每一個本原多項式按照對應的初始值生成一個對應的m序列時，根據這六個m序列生成輔同步序列時，並且當採用主同步信號的3個序列進行拌碼時，每一個m序列需要進行至少56次迴圈移位，才能生成至少1000個輔同步序列。
因此，當該主同步信號的拌碼序列為三個，該m序列為六個時，每一個m序列需要進行56次移位元，即迴圈移位元c需要有56個取值。
即在i=0,j=0,c分別取0~55時，分別將前面生成的三個拌碼序列si(k)和該m序列mj(w)，代入公式SL(r)=si(r)⊕mj((r+c)modN)中，生成56個輔同步序列。其中，由於i和j的組合方式共有3×6=18種，所以，在每種情況下分別生成56個輔同步序列，因此，最終生成了18×56=1008個輔同步序列。
由上述可知，本發明的實施例中，拌碼後的輔同步序列的總數為1008。因此，本發明的實施例中生成的輔同步序列可支援1008個實體層小區標識。相對與LTE系統中只能區分504個不同的實體層小區標識，本發明的實施例，增加了對實體層小區標識的識別數量，從而提升了檢測精度。
綜上所述，本發明的實施例，根據主同步信號的拌碼序列和m序列生成輔同步序列，使得生成的輔同步序列中包含主同步序列的拌碼序列，從而在同步檢測過程中可以根據該拌碼序列對主同步信號進行檢錯， 避免對主同步信號的誤判，提高了檢測精度。此外，由於生成輔同步序列所採用的m序列是由具有優選對特性的本原多項式生成的，所以，最終生成的輔同步序列的互相關性較低，從而避免在同步檢測過程中對序列檢測的誤判，進一步提高了檢測精度。
第四實施例 如圖4所示，本發明的第四實施例提供了一種輔同步序列的生成方法，當該主同步信號的拌碼序列為三個，該m序列為兩個時，本發明實施例的輔同步序列的生成方法具體包括：步驟41：生成主同步信號的拌碼序列。
優選地，步驟41包括： 按照第一預設公式，計算第一參考 序列x(h)，其中，x(h)表示該第一參考序列中第h個元素，h的取值依次為0~N-1的整數，的取值依次為0~N-8的整數，x(0)、x(1)、x(2)、x(3)、x(4)、x(5)、x(6)組成的二進位序列為非零的序列常量； 根據該第一參考序列x(h)，按照第二預設公式，計算 第二參考序列，其中，表示該第二參考序列中第h個元素； 按照第三預設公式，生成三個長度均為預設長 度的主同步信號的拌碼序列，其中，si(k)表示第i個主同步信號的拌碼序列中第k個元素，i的取值依次為0~2的整數，k的取值依次為0~N-1的整數，N表示該預設長度，ci為預設的常量。
其中，在NR系統中，主輔同步序列都是127長，因此，步驟21中生成的主同步信號的拌碼序列的長度為127，即N=127。
具體地，舉例來說，令3個長度為127的m序列si(k)(k=0,1,…,N-1；i=0,1,2；N=127)表示3個PSS序列，被用作拌碼序列，則這三個拌碼序列按照如下方式生成：
其中，i=0,1,2；k=0,1,…,126，其中ci(i=0,1,2；c0≠c1≠c2)為用於生成PSS的m序列的迴圈移位值。例如，ci(i=0,1,2)可選為使NR PSS的峰值功率與平均功率比(PAPR)最小的值，也可選為ci={0,43,86}。 另外，，其中x(h)按照如 下方式生成：
其中，。優選地，初始值為x(0)=0,x(1)=1,x(2)=1,x(3)=0, x(4)=1,x(5)=1,x(6)=1。
即將初始值代入公式， 得到x(0)~x(126)，從而將x(0)~x(126)依次代入公式中， 得到~，進而將在i=0時，將c0和~代入公式 ，得到第一個拌碼序列；在i=1時，將c1和 ~代入公式，得到第二個拌碼序列；在i=2 時，將c2和~代入公式，得到第三個拌碼 序列。
步驟42：根據預先確定的本原多項式生成m序列。
其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對。
另外，週期為N=2n-1的m序列可由自由度為n的本原多項式g(x)=a0xn+a1xn-1+…+an-1x1+an生成，其中，a0=an=1，其他的ai(i=1、2…n-1)在0和1間取值。其中，通常將該多項式表示為二進位向量{a0，a1，…，an}的形式，並將該向量表示八進制或十進位數字。
對於生成長度為2n-1的m序列，有不同的自由度為n的本原多項式可以選擇。這些本原多項式具有不同的互相關特性。m序列的互相關的結果最少會呈現出三個不同的值。為了保證NR輔同步信號(SSS)的檢測特性，應選擇互相關值較小的本原多項式。
其中，對於兩個m序列，如果他們的互相關呈現出最小的 三個值[-1,-t(n),t(n)-2]，其中，相應的m序列對被稱 為m序列(或多項式)優選對。其中，在NR系統中，m序列的長度為127，則對於長度為127的m序列，共有18個本原多項式可以用來生成m序列。而且每個優選對的互相關值都為[-1，-17，15]。此外，對於自由度為n的m序列構成的集合，如果每對m序列都是優選對，那麼這個m序列構成的集合則被稱為連通集。
另外，對於長度為127的m序列，18個本原多項式可以有多個連通集，這些連通集的最大元素個數為6。比如，本原多項式{137,143,191,211,131,171}(十進位)形成了長度為127的m序列最大的連通集。而本原多項式{145,131,171,185,247,229}構成另一個最大連通集。對於本發明的實施例中，採用本原多項式的優選對來生成SSS序列。如果需要多於兩個的本原多項式來生成NR SSS，那麼本原多項式則應從同一個連通集中選取。
優選地，步驟42包括： 根據每一個預先確定的該本原多項式g=a0 * 2n+a1 * 2n-1+...+an-1 * 21+an * 20，確定與每一個該本原多項式對應的、用於計算第三 參考序列y(w)的公式：，其中，n 為該本原多項式的自由度，a0=an=1，a1~an-1分別取值為0或1，t的取值依次為1~n的整數，y(w)表示該第三參考序列中第w個元素； 根據與每一個該本原多項式對應的預設初始值和公式 ，計算與每一個該本原多項式對應的該第三參考序 列y(w)，其中，該預設初始值為y(0)~y(n-1)，且y(0)~y(n-1)組成的二進位序列為非零的序列常量，w的取值依次為0~N-1的整數，的取值依次為0~N-n-1的整數，N=2n-1；根據與每一個該本原多項式對應的該第三參考序列y(w)，按照第四預設公式m(w)=1-2y(w)，生成與每一個該本原多項式對應的m序列，其中，m(w)表示一個m序列中第w個元素。
具體地，舉例而言，預先從連通集中選擇任意兩個個自由度為7的本原多項式。比如預先選擇本原多項式{137,143}(十進位)來生成兩個個長度為127的m序列mj(w)，(j=0,1；w=0,1,...,126)。具體生成方式為：mj(w)=1-2yj(w)，其中，w=0,1,...,126。
其中，由於預先選擇的本原多項式137=27+23+20、143=27+23+22++21+20，所以，分別可以得到如下兩個公式： ，0119； ， 0119； 其中，初始值{yj(0),yj(1),yj(2),yj(3),yj(4),yj(5),yj(6)}(j=0,1)為非零序列。例如，可採用如下初始值：y0(0)=y0(1)=y0(2)=y0(3)=y0(4)=y0(5)=0,y0(6)=1；y1(0)=y1(1)=y1(2)=y1(3)=y1(4)=y1(5)=0,y1(6)=1。
即根據預先確定的本原多項式{137,143}(十進位)，生成了兩個長度為127的m序列m0(0)~m0(126)、m1(0)~m1(126)。
步驟43：根據該主同步信號的拌碼序列si(k)和該m序列m0(w)和m1(w)，按照第七預設公式SL(r)=si(r)⊕m0((r+bv)modN)⊕m1((r+c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)； 其中，i的取值依次為0~2的整數，v的取值依次為0~2的整數，c的取值依次為0~55的整數，L=112 * (3 * i+v)+c；bv為預設的常量，且0bv<N，且b0≠b1≠b2；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
其中，在公式SL(r)=si(r)⊕m0((r+bv)modN)⊕m1((r+c)modN)中，i的取值為0~2的整數，v的取值為0~2的整數，c的取值為0~111的整數，則i存在3種取值情況，v存在3種取值情況，c存在112中取值情況，因此本發明的實施例中，最終可以生成3×3×112=1008個 輔同步序列。
由上述可知，本發明的實施例中，拌碼後的輔同步序列的總數為1008。因此，本發明的實施例中生成的輔同步序列可支援1008個實體層小區標識。相對與LTE系統中只能區分504個不同的實體層小區標識，本發明的實施例，增加了對實體層小區標識的識別數量，從而提升了檢測精度。
綜上所述，本發明的實施例，根據主同步信號的拌碼序列和m序列生成輔同步序列，使得生成的輔同步序列中包含主同步序列的拌碼序列，從而在同步檢測過程中可以根據該拌碼序列對主同步信號進行檢錯，避免對主同步信號的誤判，提高了檢測精度。此外，由於生成輔同步序列所採用的m序列是由具有優選對特性的本原多項式生成的，所以，最終生成的輔同步序列的互相關性較低，從而避免在同步檢測過程中對序列檢測的誤判，進一步提高了檢測精度。
第五實施例
以上第一實施例~第四實施例分別就本發明的輔同步序列的生成方法做出介紹，下面本實施例將結合附圖對其對應的基地台做進一步說明。
具體地，如圖5所示，本發明實施例還提供了一種基地台500，包括：拌碼序列生成模組501，用於生成主同步信號的拌碼序列；第一m序列生成模組502，用於根據預先確定的本原多項式生成m序列，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個 本原多項式生成的m序列構成的m序列對為m序列優選對；輔同步序列生成模組503，用於根據該主同步信號的拌碼序列和該m序列，生成輔同步序列。
優選地，如圖6所示，該拌碼序列生成模組501包括： 第一計算單元5011，用於按照第一預設公式 ，計算第一參考序列x(h)，其中，x(h)表示該第一參考序列中第 h個元素，h的取值依次為0~N-1的整數，的取值依次為0~N-8的整數，x(0)、x(1)、x(2)、x(3)、x(4)、x(5)、x(6)組成的二進位序列為非零的序列常量；第二計算單元5012，用於根據該第一參考序列x(h)，按照第二預設公式=1-2x(h)，計算第二參考序列，其中，表示該第二參考序列中第h個元素； 第三計算單元5013，用於按照第三預設公式， 生成三個長度均為預設長度的主同步信號的拌碼序列，其中，si(k)表示第i個主同步信號的拌碼序列中第k個元素，i的取值依次為0~2的整數，k的取值依次為0~N-1的整數，N表示該預設長度，ci為預設的常量。
優選地，如圖6所示，該第一m序列生成模組502包括：第四計算單元5021，用於根據每一個預先確定的該本原多項式g=a0 * 2n+a1 * 2n-1+...+an-1 * 21+an * 20，確定與每一個該本原多項 式對應的、用於計算第三參考序列y(w)的公式： n-t)))mod2，其中，n為該本原多項式的自由度，a0=an=1，a1~an-1分別取值為0或1，t的取值依次為1~n的整數，y(w)表示該第三參考序列中第w個元素； 第五計算單元5022，用於根據與每一個該本原多項式對應的預設初始 值和公式，計算與每一個該本原多項 式對應的該第三參考序列y(w)，其中，該預設初始值為y(0)~y(n-1)，且y(0)~y(n-1)組成的二進位序列為非零的序列常量，w的取值依次為0~N-1的整數，的取值依次為0~N-n-1的整數，N=2n-1；第六計算單元5023，用於根據與每一個該本原多項式對應的該第三參考序列y(w)，按照第四預設公式m(w)=1-2y(w)，生成與每一個該本原多項式對應的m序列，其中，m(w)表示一個m序列中第w個元素。
優選地，當該主同步信號的拌碼序列為三個，該m序列為三個時，如圖6所示，該輔同步序列生成模組503包括：第一處理單元5031，用於根據該主同步信號的拌碼序列si(k)和該m序列mj(w)，按照第五預設公式SL(r)=si(r)⊕mj((r+c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，j的取值依次為0~2的整數，c的取值依次為0~111的整數，L=112 * (3 * i+j)+c；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
優選地，當該主同步信號的拌碼序列為三個，該m序列為六個時，如圖6所示，該輔同步序列生成模組503包括：第二處理單元5032，用於根據該主同步信號的拌碼序列si(k)和該m序 列mj(w)，按照第六預設公式SL(r)=si(r)⊕mj((r+2c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，j的取值依次為0~5的整數，c的取值依次為0~55的整數，L=56 * (6 * i+j)+c；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
優選地，當該主同步信號的拌碼序列為三個，該m序列為兩個時，如圖6所示，該輔同步序列生成模組503包括：第三處理單元5033，用於根據該主同步信號的拌碼序列si(k)和該m序列m0(w)和m1(w)，按照第七預設公式SL(r)=si(r)⊕m0((r+bv)modN)⊕m1((r+c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，v的取值依次為0~2的整數，c的取值依次為0~55的整數，L=112 * (3 * i+v)+c；bv為預設的常量，且0bv<N，且b0≠b1≠b2；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
由上述可知，本發明的實施例，根據主同步信號的拌碼序列 和m序列生成輔同步序列，使得生成的輔同步序列中包含主同步序列的拌碼序列，從而在同步檢測過程中可以根據該拌碼序列對主同步信號進行檢錯，避免對主同步信號的誤判，提高了檢測精度。此外，由於生成輔同步序列所採用的m序列是由具有優選對特性的本原多項式生成的，所以，最終生成的輔同步序列的互相關性較低，從而避免在同步檢測過程中對序列檢測的誤判，進一步提高了檢測精度。
第六實施例
本發明的實施例提供了一種基地台，包括：第一記憶體720、第一處理器700及存儲在該第一記憶體720上並可在該處理器上運行的電腦程式；第一處理器700，用於讀取第一記憶體720中的程式，執行下列過程：生成主同步信號的拌碼序列；根據預先確定的本原多項式生成m序列，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；根據該主同步信號的拌碼序列和該m序列，生成輔同步序列。
其中，在圖7中，匯流排架構可以包括任意數量的互聯的匯流排和橋，具體由第一處理器700代表的一個或多個處理器和第一記憶體720代表的記憶體的各種電路連結在一起。匯流排架構還可以將諸如週邊設備、穩壓器和功率管理電路等之類的各種其他電路連結在一起，這些都是本領域所公知的，因此，本文不再對其進行進一步描述。匯流排介面提供介面。第一收發機710可以是多個元件，即包括發送機和收發機，提供用 於在傳輸介質上與各種其他裝置通信的單元。第一處理器700負責管理匯流排架構和通常的處理，第一記憶體720可以存儲第一處理器700在執行操作時所使用的資料。
第一處理器700負責管理匯流排架構和通常的處理，第一記憶體720可以存儲第一處理器700在執行操作時所使用的資料。
第一處理器700在生成主同步信號的拌碼序列時，具體用於： 按照第一預設公式，計算第一參考 序列x(h)，其中，x(h)表示該第一參考序列中第h個元素，h的取值依次為0~N-1的整數，的取值依次為0~N-8的整數，x(0)、x(1)、x(2)、x(3)、x(4)、x(5)、x(6)組成的二進位序列為非零的序列常量；根據該第一參考序列x(h)，按照第二預設公式=1-2x(h)，計算第二參考序列，其中，表示該第二參考序列中第h個元素； 按照第三預設公式，生成三個長度均為預設長 度的主同步信號的拌碼序列，其中，si(k)表示第i個主同步信號的拌碼序列中第k個元素，i的取值依次為0~2的整數，k的取值依次為0~N-1的整數，N表示該預設長度，ci為預設的常量。
第一處理器700在根據預先確定的本原多項式生成m序列時，具體用於： 根據每一個預先確定的該本原多項式g=a0 * 2n+a1 * 2n-1+...+an-1 * 21+an * 20，確定與每一個該本原多項式對應的、用於計算第三 參考序列y(w)的公式：，其中，n 為該本原多項式的自由度，a0=an=1，a1~an-1分別取值為0或1，t的取值依次為1~n的整數，y(w)表示該第三參考序列中第w個元素； 根據與每一個該本原多項式對應的預設初始值和公式 ，計算與每一個該本原多項式對應的該第三參考序 列y(w)，其中，該預設初始值為y(0)~y(n-1)，且y(0)~y(n-1)組成的二進位序列為非零的序列常量，w的取值依次為0~N-1的整數，的取值依次為0~N-n-1的整數，N=2n-1； 根據與每一個該本原多項式對應的該第三參考序列y(w)，按照第四預設公式m(w)=1-2y(w)，生成與每一個該本原多項式對應的m序列，其中，m(w)表示一個m序列中第w個元素。
當該主同步信號的拌碼序列為三個，該m序列為三個時，第一處理器700在根據該主同步信號的拌碼序列和該m序列，生成輔同步序列時，具體用於：根據該主同步信號的拌碼序列si(k)和該m序列mj(w)，按照第五預設公式SL(r)=si(r)⊕mj((r+c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，j的取值依次為0~2的整數，c的取值依次為0~111的整數，L=112 * (3 * i+j)+c；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
當該主同步信號的拌碼序列為三個，該m序列為六個時，第一處理器700在根據該主同步信號的拌碼序列和該m序列，生成輔同步序列時，具體用於：根據該主同步信號的拌碼序列si(k)和該m序列mj(w)，按照第六預設公式SL(r)=si(r)⊕mj((r+2c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，j的取值依次為0~5的整數，c的取值依次為0~55的整數，L=56 * (6 * i+j)+c；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
當該主同步信號的拌碼序列為三個，該m序列為兩個時，第一處理器700在根據該主同步信號的拌碼序列和該m序列，生成輔同步序列時，具體用於：根據該主同步信號的拌碼序列si(k)和該m序列m0(w)和m1(w)，按照第七預設公式SL(r)=si(r)⊕m0((r+bv)modN)⊕m1((r+c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，v的取值依次為0~2的整數，c的取值依次為0~55的整數，L=112 * (3 * i+v)+c；bv為預設的常量，且0bv<N，且b0≠b1≠b2；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整 數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
綜上所述，本發明的實施例，根據主同步信號的拌碼序列和m序列生成輔同步序列，使得生成的輔同步序列中包含主同步序列的拌碼序列，從而在同步檢測過程中可以根據該拌碼序列對主同步信號進行檢錯，避免對主同步信號的誤判，提高了檢測精度。此外，由於生成輔同步序列所採用的m序列是由具有優選對特性的本原多項式生成的，所以，最終生成的輔同步序列的互相關性較低，從而避免在同步檢測過程中對序列檢測的誤判，進一步提高了檢測精度。
第七實施例
本發明的實施例還提供了一種電腦可讀存儲介質，其上存儲有電腦程式，該程式被處理器執行時實現以下步驟：生成主同步信號的拌碼序列；根據預先確定的本原多項式生成m序列，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；根據該主同步信號的拌碼序列和該m序列，生成輔同步序列。
其中，該生成主同步信號的拌碼序列的步驟，包括： 按照第一預設公式，計算第一參考 序列x(h)，其中，x(h)表示該第一參考序列中第h個元素，h的取值依次為0~N-1的整數，的取值依次為0~N-8的整數，x(0)、x(1)、x(2)、x(3)、x(4)、 x(5)、x(6)組成的二進位序列為非零的序列常量； 根據該第一參考序列x(h)，按照第二預設公式，計算 第二參考序列，其中，表示該第二參考序列中第h個元素； 按照第三預設公式，生成三個長度均為預設長 度的主同步信號的拌碼序列，其中，si(k)表示第i個主同步信號的拌碼序列中第k個元素，i的取值依次為0~2的整數，k的取值依次為0~N-1的整數，N表示該預設長度，ci為預設的常量。
其中，該根據預先確定的本原多項式生成m序列的步驟，包括： 根據每一個預先確定的該本原多項式g=a0 * 2n+a1 * 2n-1+...+an-1 * 21+an * 20，確定與每一個該本原多項式對應的、用於計算第三 參考序列y(w)的公式：，其中，n 為該本原多項式的自由度，a0=an=1，a1~an-1分別取值為0或1，t的取值依次為1~n的整數，y(w)表示該第三參考序列中第w個元素； 根據與每一個該本原多項式對應的預設初始值和公式 ，計算與每一個該本原多項式對應的該第三參考序 列y(w)，其中，該預設初始值為y(0)~y(n-1)，且y(0)~y(n-1)組成的二進位序列為非零的序列常量，w的取值依次為0~N-1的整數，的取值依次為0~N-n-1的整數，N=2n-1；根據與每一個該本原多項式對應的該第三參考序列y(w)，按照第四預設公式m(w)=1-2y(w)，生成與每一個該本原多項式對應的m序列，其中，m(w)表示一個m序列中第w個元素。
其中，當該主同步信號的拌碼序列為三個，該m序列為三個時，該根據該主同步信號的拌碼序列和該m序列，生成輔同步序列的步驟，包括：根據該主同步信號的拌碼序列si(k)和該m序列mj(w)，按照第五預設公式SL(r)=si(r)⊕mj((r+c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，j的取值依次為0~2的整數，c的取值依次為0~111的整數，L=112 * (3 * i+j)+c；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
其中，當該主同步信號的拌碼序列為三個，該m序列為六個時，該根據該主同步信號的拌碼序列和該m序列，生成輔同步序列的步驟，包括：根據該主同步信號的拌碼序列si(k)和該m序列mj(w)，按照第六預設公式SL(r)=si(r)⊕mj((r+2c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，j的取值依次為0~5的整數，c的取值依次為0~55的整數，L=56 * (6 * i+j)+c；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數； N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
其中，當該主同步信號的拌碼序列為三個，該m序列為兩個時，該根據該主同步信號的拌碼序列和該m序列，生成輔同步序列的步驟，包括：根據該主同步信號的拌碼序列si(k)和該m序列m0(w)和m1(w)，按照第七預設公式SL(r)=si(r)⊕m0((r+bv)modN)⊕m1((r+c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，v的取值依次為0~2的整數，c的取值依次為0~55的整數，L=112 * (3 * i+v)+c；bv為預設的常量，且0bv<N，且b0≠b1≠b2；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
第八實施例
本發明的實施例提供了一種輔同步序列的檢測方法，如圖8所示，具體包括以下步驟：步驟81：利用預先對主同步信號進行檢測獲得的第一部分小區標識資訊，對輔同步序列進行解拌，獲得解拌信號。
其中，該輔同步序列是根據m序列和該主同步信號的拌碼序列生成的輔同步序列中的其中一個，該m序列是根據預先確定的本原多 項式生成的，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對。
即該輔同步序列按照如下過程生成：首先，生成主同步信號的拌碼序列；其次，根據預先確定的本原多項式生成m序列，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；最後，根據該主同步信號的拌碼序列和該m序列，生成輔同步序列。
其中，上述過程可以生成多個輔同步序列，而本發明的實施例中，是對上述生成過程中生成的多個輔同步序列中的其中一個進行檢測的過程。
另外，輔同步序列的生成由基地台來完成。具體地，基地台可以每隔預設時間間隔生成一次輔同步序列並發送出去，或者基地台通過配置生成一次輔同步序列並發送出去。當使用者設備開機啟動需要與系統網路同步時，或者使用者設備在使用過程中下行掉線(即下行失步)時，使用者設備則可以接收基地台發送的輔同步序列，並對接收到的輔同步序列進行檢測。
其中，基地台一次生成多個輔同步序列，但是基地台具體將哪一個輔同步序列發送給哪一個使用者設備，由使用者設備的ID決定。
此外，該第一部分小區標識資訊是使用者設備預先對主同步信號進行檢測後獲得的。
步驟82：根據生成該輔同步序列的過程中所應用的本原多項式生成m序列。
其中，生成輔同步序列的過程中應用的哪些本原多項式，則在對該輔同步序列的檢測過程中，同樣應用哪些本原多項式生成對應的m序列。因而，當生成輔同步序列所採用的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對時，對輔同步序列進行檢測時所應用的本原多項式同樣包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對，即步驟82中生成的m序列中任意兩個m序列的互相關呈現出最小值。
另外，可通過系統組態的方式，為基地台和使用者設備配置相同的本原多項式，從而使得基地台生成輔同步序列時預設採用配置的本原多項式生成輔同步序列，且使用者設備在對輔同步序列的檢測過程中預設採用配置的本原多項式對輔同步序列進行檢測。
步驟83：對該m序列進行迴圈移位，生成待檢測m序列。
其中，輔同步序列是對根據預先確定的本原多項式生成的m序列進行迴圈移位，並加上主同步信號的拌碼序列後生成的。而本發明實施例中，生成的待檢測m序列即為基地台生成的所有輔同步序列解拌後的序列，因此，步驟83中進行迴圈移位的方法與生成輔同步序列的過程中所採用的迴圈移位方法相同。
步驟84：利用該待檢測m序列對該解拌信號進行相關檢測，獲得第二部分小區標識資訊。
其中，對輔同步序列的檢測過程，即為確定出使用者設備所接收到的輔同步序列是基地台生成的多個輔同步序列中的哪一個。而待檢 測m序列為基地台生成的所有輔同步序列解拌後的序列，且解拌信號是使用者設備對接收到的輔同步序列解拌後的序列，因而利用待檢測m序列對解拌信號進行相關檢測，可以確定出解拌信號與待檢測m序列中的哪一個序列最相關，從而獲得第二部分小區標識資訊。
步驟85：根據該第一部分小區標識資訊和該第二部分小區標識資訊，獲得小區標識資訊。
其中，對主同步信號進行檢測獲得第一部分小區標識資訊，對輔同步序列進行檢測獲得第二部分小區標識資訊，則由第一部分小區標識資訊和第二部分小區標識資訊，則可以得到完整的小區標識資訊。
綜上所述，本發明實施例的輔同步序列的檢測方法，利用預先對主同步信號檢測獲得的第一部分小區標識資訊對輔同步序列進行解拌，然後根據該輔同步序列的生成過程中所應用的本原多項式生成m序列，進而對生成的m序列進行迴圈移位，生成待檢測m序列，從而利用待檢測m序列對輔同步序列解拌後的信號進行相關檢測，獲得第二部分小區標識資訊，進而由第一部分小區標識資訊和第二部分小區標識資訊，獲得完整的小區標識資訊。
其中，由於輔同步序列中添加了主同步序列的拌碼序列，所以，在對該輔同步序列的檢測過程中，可以首先利用預先對主同步信號檢測獲得的第一部分小區標識資訊對輔同步序列進行解拌，獲得解拌信號，提高了檢測精度。
第九實施例
如圖9所示，本發明的第九實施例提供了一種輔同步序列的 檢測方法，當輔同步序列的生成過程中所應用的本原多項式包括三個本原多項式時，具體包括以下步驟。
步驟91：利用預先對主同步信號進行檢測獲得的第一部分小區標識資訊，對輔同步序列進行解拌，獲得解拌信號。
其中，該輔同步序列是根據m序列和該主同步信號的拌碼序列生成的輔同步序列中的其中一個，該m序列是根據預先確定的本原多項式生成的，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對。
即該輔同步序列按照如下過程生成：首先，生成主同步信號的拌碼序列；其次，根據預先確定的本原多項式生成m序列，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；最後，根據該主同步信號的拌碼序列和該m序列，生成輔同步序列。
其中，上述過程可以生成多個輔同步序列，而本發明的實施例中，是對上述生成過程中生成的多個輔同步序列中的其中一個進行檢測的過程。
另外，輔同步序列的生成由基地台來完成。具體地，基地台可以每隔預設時間間隔生成一次輔同步序列並發送出去，或者基地台通過配置生成一次輔同步序列並發送出去。當使用者設備開機啟動需要與系統網路同步時，或者使用者設備在使用過程中下行掉線(即下行失步)時，使用者設備則可以接收基地台發送的輔同步序列，並對接收到的輔同步序列進行檢測。
其中，基地台一次生成多個輔同步序列，但是基地台具體將哪一個輔同步序列發送給哪一個使用者設備，由使用者設備的ID決定。
優選地，步驟91包括：根據第一部分小區標識資訊與拌碼序列的對應關係，確定與預先對主同步信號進行檢測獲得的第一部分小區標識資訊對應的目標拌碼序列；利用該目標拌碼序列對輔同步序列進行解拌，獲得解拌信號。
其中，系統中的拌碼序列存在九個或者三個，當然，並不局限於此。當系統中當然拌碼序列存在九個時，這九個拌碼序列被分為三組，分組三個，則第一部分小區標識資訊可有三個取值{0，1，2}，每個第一部分小區標識資訊分別對應了一組拌碼序列。若對主同步信號進行檢測獲得的第一部分小區標識資訊為2，則從拌碼序列的第三個組中選出所有的三個拌碼序列，分別對輔同步序列信號進行解拌，則會得到三個解拌信號。
另外，當系統中當然拌碼序列存在三個時，每個第一部分小區標識資訊分別對應了一個拌碼序列。若對主同步信號進行檢測獲得的第一部分小區標識資訊為2，則選擇第三個拌碼序列對輔同步序列信號進行解拌，則會得到一個解拌信號。
此外，該第一部分小區標識資訊是使用者設備預先對主同步信號進行檢測後獲得的。
步驟92：根據生成該輔同步序列的過程中所應用的本原多項式生成m序列。
其中，生成輔同步序列的過程中應用的哪些本原多項式，則在對該輔同步序列的檢測過程中，同樣應用哪些本原多項式生成對應的m 序列。因而，當生成輔同步序列所採用的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對時，對輔同步序列進行檢測時所應用的本原多項式同樣包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對，即步驟82中生成的m序列中任意兩個m序列的互相關呈現出最小值。
另外，可通過系統組態的方式，為基地台和使用者設備配置相同的本原多項式，從而使得基地台生成輔同步序列時預設採用配置的本原多項式生成輔同步序列，且使用者設備在對輔同步序列的檢測過程中預設採用配置的本原多項式對輔同步序列進行檢測。
優選地，步驟92包括：根據生成該輔同步序列的過程中所應用的每一個本原多項式g=a0 * 2n+a1 * 2n-1+...+an-1 * 21+an * 20，確定與每一個該本原多項式對應的、用於計算第四參考序列y(w)的公式： ，其中，n為該本原多項式的自由 度，a0=an=1，a1~an-1分別取值為0或1，t的取值依次為1~n的整數，y(w)表示該第四參考序列中第w個元素； 根據與每一個該本原多項式對應的預設初始值和公式 ，計算與每一個該本原多項式對應的該第四參考序 列y(w)，其中，該預設初始值為y(0)~y(n-1)，且y(0)~y(n-1)組成的二進位序列為非零的序列常量，w的取值依次為0~N-1的整數，的取值依次為0~N-n-1的整數，N=2n-1；根據與每一個該本原多項式對應的該第四參考序列y(w)，按照第四預 設公式m(w)=1-2y(w)，生成與每一個該本原多項式對應的m序列，其中，m(w)表示一個m序列中第w個元素。
其中，在本實施例中，輔同步序列的生成過程中所應用的本原多項式的數量可以為三個，則在對輔同步序列的檢測過程中生成m序列也應用三個本原多項式。其中，對於根據每一個本原多項式生成一個對應的m序列的過程，與輔同步序列的生成方法中的過程相同，此處不再舉例進行贅述。
步驟93：根據該m序列mj(w)，按照第八預設公式Mf(g)=mj((g+c)modN)，生成待檢測m序列。
其中，j的取值依次為0~2的整數，c的取值依次為0~111的整數，f=112 * j+c；w的取值依次為0~N-1的整數，g的取值依次為0~N-1的整數；N表示該m序列的長度、該待檢測m序列的長度，Mf(g)表示第f個待檢測m序列中第g個元素。
另外，輔同步序列是對根據預先確定的本原多項式生成的m序列進行迴圈移位，並加上主同步信號的拌碼序列後生成的。而本發明實施例中，生成的待檢測m序列即為基地台生成的所有輔同步序列解拌後的序列，因此，步驟93中進行迴圈移位的方法與生成輔同步序列的過程中所採用的迴圈移位方法相同。
此外，當輔同步序列的生成過程中所應用的本原多項式包括三個本原多項式時，本發明的實施例的步驟92中則生成三個m序列。而步驟93中，對這三個m序列進行迴圈移位，可生成336個待檢測m序列。
即在j=0,c分別取0~111時，f分別取0~111，則將m序列 m0(w)，代入公式Mf(g)=mj((g+c)modN)中，生成112個待檢測m序列M0(g)~M111(g)；同理，在j=1,c分別取0~111時，f分別取112~223，則將m序列m1(w)，代入公式Mf(g)=mj((g+c)modN)中，生成112個待檢測m序列M112(g)~M223(g)；在j=2,c分別取0~111時，f分別取224~335，則將m序列m2(w)，代入公式Mf(g)=mj((g+c)modN)中，生成112個待檢測m序列M224(g)~M335(g)；因此，最終生成了3×112=336個待檢測m序列。
步驟94：利用該待檢測m序列對該解拌信號進行相關檢測，獲得第二部分小區標識資訊。
其中，對輔同步序列的檢測過程，即為確定出使用者設備所接收到的輔同步序列是基地台生成的多個輔同步序列中的哪一個。而待檢測m序列為基地台生成的所有輔同步序列解拌後的序列，且解拌信號是使用者設備對接收到的輔同步序列解拌後的序列，因而利用待檢測m序列對解拌信號進行相關檢測，可以確定出解拌信號與待檢測m序列中的哪一個序列最相關，從而獲得第二部分小區標識資訊。
優選地，該解拌信號至少為一個，步驟94包括：利用每一個該待檢測m序列依次對每一個該解拌信號進行相關檢測，獲得對應的相關值；從獲得的相關值中，確定最大相關值對應的待檢測m序列；根據該最大相關值對應的待檢測m序列在所有該待檢測m序列中的序號，獲得第二部分小區標識資訊。
即步驟93中得到336個待檢測m序列，則利用這336個待檢測m序列分別對每一個解拌信號進行相關檢測，然後從獲得的所有相關值中確定出最大相關值，從而確定出該最大相關值對應的待檢測m序列在所有待檢測m序列中的序號，該序號即為第二部分小區標識資訊。
步驟95：根據該第一部分小區標識資訊和該第二部分小區標識資訊，獲得小區標識資訊。
其中，對主同步信號進行檢測獲得第一部分小區標識資訊，對輔同步序列進行檢測獲得第二部分小區標識資訊，則由第一部分小區標識資訊和第二部分小區標識資訊，則可以得到完整的小區標識資訊。
綜上所述，本發明實施例的輔同步序列的檢測方法，利用預先對主同步信號檢測獲得的第一部分小區標識資訊對輔同步序列進行解拌，然後根據該輔同步序列的生成過程中所應用的本原多項式生成m序列，進而對生成的m序列進行迴圈移位，生成待檢測m序列，從而利用待檢測m序列對輔同步序列解拌後的信號進行相關檢測，獲得第二部分小區標識資訊，進而由第一部分小區標識資訊和第二部分小區標識資訊，獲得完整的小區標識資訊。
其中，由於輔同步序列中添加了主同步序列的拌碼序列，所以，在對該輔同步序列的檢測過程中，可以首先利用預先對主同步信號檢測獲得的第一部分小區標識資訊對輔同步序列進行解拌，獲得解拌信號，提高了檢測精度。
第十實施例
如圖10所示，本發明的第十實施例提供了一種輔同步序列 的檢測方法，當輔同步序列的生成過程中所應用的本原多項式包括六個本原多項式時，具體包括以下步驟。
步驟101：利用預先對主同步信號進行檢測獲得的第一部分小區標識資訊，對輔同步序列進行解拌，獲得解拌信號。
其中，該輔同步序列是根據m序列和該主同步信號的拌碼序列生成的輔同步序列中的其中一個，該m序列是根據預先確定的本原多項式生成的，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對。
即該輔同步序列按照如下過程生成：首先，生成主同步信號的拌碼序列；其次，根據預先確定的本原多項式生成m序列，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；最後，根據該主同步信號的拌碼序列和該m序列，生成輔同步序列。
其中，上述過程可以生成多個輔同步序列，而本發明的實施例中，是對上述生成過程中生成的多個輔同步序列中的其中一個進行檢測的過程。
另外，輔同步序列的生成由基地台來完成。具體地，基地台可以每隔預設時間間隔生成一次輔同步序列並發送出去，或者基地台通過配置生成一次輔同步序列並發送出去。當使用者設備開機啟動需要與系統網路同步時，或者使用者設備在使用過程中下行掉線(即下行失步)時，使用者設備則可以接收基地台發送的輔同步序列，並對接收到的輔同步序列進行檢測。
其中，基地台一次生成多個輔同步序列，但是基地台具體將哪一個輔同步序列發送給哪一個使用者設備，由使用者設備的ID決定。
優選地，步驟101包括：根據第一部分小區標識資訊與拌碼序列的對應關係，確定與預先對主同步信號進行檢測獲得的第一部分小區標識資訊對應的目標拌碼序列；利用該目標拌碼序列對輔同步序列進行解拌，獲得解拌信號。
其中，系統中的拌碼序列存在九個或者三個，當然，並不局限於此。當系統中當然拌碼序列存在九個時，這九個拌碼序列被分為三組，分組三個，則第一部分小區標識資訊可有三個取值{0，1，2}，每個第一部分小區標識資訊分別對應了一組拌碼序列。若對主同步信號進行檢測獲得的第一部分小區標識資訊為2，則從拌碼序列的第三個組中選出所有的三個拌碼序列，分別對輔同步序列信號進行解拌，則會得到三個解拌信號。
另外，當系統中當然拌碼序列存在三個時，每個第一部分小區標識資訊分別對應了一個拌碼序列。若對主同步信號進行檢測獲得的第一部分小區標識資訊為2，則選擇第三個拌碼序列對輔同步序列信號進行解拌，則會得到一個解拌信號。
此外，該第一部分小區標識資訊是使用者設備預先對主同步信號進行檢測後獲得的。
步驟102：根據生成該輔同步序列的過程中所應用的本原多項式生成m序列。
其中，生成輔同步序列的過程中應用的哪些本原多項式，則在對該輔同步序列的檢測過程中，同樣應用哪些本原多項式生成對應的m 序列。因而，當生成輔同步序列所採用的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對時，對輔同步序列進行檢測時所應用的本原多項式同樣包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對，即步驟102中生成的m序列中任意兩個m序列的互相關呈現出最小值。
另外，可通過系統組態的方式，為基地台和使用者設備配置相同的本原多項式，從而使得基地台生成輔同步序列時預設採用配置的本原多項式生成輔同步序列，且使用者設備在對輔同步序列的檢測過程中預設採用配置的本原多項式對輔同步序列進行檢測。
優選地，步驟102包括：根據生成該輔同步序列的過程中所應用的每一個本原多項式g=a0 * 2n+a1 * 2n-1+...+an-1 * 21+an * 20，確定與每一個該本原多項式對應的、用於計算第四參考序列y(w)的公式： ，其中，n為該本原多項式的自由 度，a0=an=1，a1~an-1分別取值為0或1，t的取值依次為1~n的整數，y(w)表示該第四參考序列中第w個元素；根據與每一個該本原多項式對應的預設初始值和公式 ，計算與每一個該本原多項式對應的 該第四參考序列y(w)，其中，該預設初始值為y(0)~y(n-1)，且y(0)~y(n-1)組成的二進位序列為非零的序列常量，w的取值依次為0~N-1的整數，的取值依次為0~N-n-1的整數，N=2n-1；根據與每一個該本原多項式對應的該第四參考序列y(w)，按照第四預 設公式m(w)=1-2y(w)，生成與每一個該本原多項式對應的m序列，其中，m(w)表示一個m序列中第w個元素。
其中，在本實施例中，輔同步序列的生成過程中所應用的本原多項式的數量可以為六個，則在對輔同步序列的檢測過程中生成m序列也應用六個本原多項式。其中，對於根據每一個本原多項式生成一個對應的m序列的過程，與輔同步序列的生成方法中的過程相同，此處不再舉例進行贅述。
步驟103：根據該m序列mj(w)，按照第九預設公式Mf(g)=mj((g+2c)modN)，生成待檢測m序列。
其中，j的取值依次為0~5的整數，c的取值依次為0~55的整數，f=56 * j+c；w的取值依次為0~N-1的整數，g的取值依次為0~N-1的整數；N表示該m序列的長度、該待檢測m序列的長度，Mf(g)表示第f個待檢測m序列中第g個元素。
另外，輔同步序列是對根據預先確定的本原多項式生成的m序列進行迴圈移位，並加上主同步信號的拌碼序列後生成的。而本發明實施例中，生成的待檢測m序列即為基地台生成的所有輔同步序列解拌後的序列，因此，步驟103中進行迴圈移位的方法與生成輔同步序列的過程中所採用的迴圈移位方法相同。
此外，當輔同步序列的生成過程中所應用的本原多項式包括三個本原多項式時，本發明的實施例的步驟102中則生成六個m序列。而步驟103中，對這六個m序列進行迴圈移位，可生成336個待檢測m序列。
即在j=0,c分別取0~55時，f分別取0~55，則將m序列m0(w)， 代入公式Mf(g)=mj((g+2c)modN)中，生成56個待檢測m序列M0(g)~M55(g)；同理，在j=1,c分別取0~55時，f分別取56~111，則將m序列m1(w)，代入公式Mf(g)=mj((g+2c)modN)中，生成56個待檢測m序列M56(g)~M111(g)；在j=2,c分別取0~55時，f分別取112~167，則將m序列m2(w)，代入公式Mf(g)=mj((g+2c)modN)中，生成56個待檢測m序列M112(g)~M167(g)；在j=3,c分別取0~55時，f分別取168~223，則將m序列m3(w)，代入公式Mf(g)=mj((g+2c)modN)中，生成56個待檢測m序列M168(g)~M223(g)；在j=4,c分別取0~55時，f分別取224~279，則將m序列m4(w)，代入公式Mf(g)=mj((g+2c)modN)中，生成56個待檢測m序列M224(g)~M279(g)；在j=5,c分別取0~55時，f分別取280~335，則將m序列m5(w)，代入公式Mf(g)=mj((g+2c)modN)中，生成56個待檢測m序列M280(g)~M335(g)；因此，最終生成了6×56=336個待檢測m序列。
步驟104：利用該待檢測m序列對該解拌信號進行相關檢測，獲得第二部分小區標識資訊。
其中，對輔同步序列的檢測過程，即為確定出使用者設備所接收到的輔同步序列是基地台生成的多個輔同步序列中的哪一個。而待檢 測m序列為基地台生成的所有輔同步序列解拌後的序列，且解拌信號是使用者設備對接收到的輔同步序列解拌後的序列，因而利用待檢測m序列對解拌信號進行相關檢測，可以確定出解拌信號與待檢測m序列中的哪一個序列最相關，從而獲得第二部分小區標識資訊。
優選地，該解拌信號至少為一個，步驟104包括：利用每一個該待檢測m序列依次對每一個該解拌信號進行相關檢測，獲得對應的相關值；從獲得的相關值中，確定最大相關值對應的待檢測m序列；根據該最大相關值對應的待檢測m序列在所有該待檢測m序列中的序號，獲得第二部分小區標識資訊。
即步驟103中得到336個待檢測m序列，則利用這336個待檢測m序列分別對每一個解拌信號進行相關檢測，然後從獲得的所有相關值中確定出最大相關值，從而確定出該最大相關值對應的待檢測m序列在所有待檢測m序列中的序號，該序號即為第二部分小區標識資訊。
步驟105：根據該第一部分小區標識資訊和該第二部分小區標識資訊，獲得小區標識資訊。
其中，對主同步信號進行檢測獲得第一部分小區標識資訊，對輔同步序列進行檢測獲得第二部分小區標識資訊，則由第一部分小區標識資訊和第二部分小區標識資訊，則可以得到完整的小區標識資訊。
綜上所述，本發明實施例的輔同步序列的檢測方法，利用預先對主同步信號檢測獲得的第一部分小區標識資訊對輔同步序列進行解拌，然後根據該輔同步序列的生成過程中所應用的本原多項式生成m序列，進而對生成的m序列進行迴圈移位，生成待檢測m序列，從而利用待檢測m 序列對輔同步序列解拌後的信號進行相關檢測，獲得第二部分小區標識資訊，進而由第一部分小區標識資訊和第二部分小區標識資訊，獲得完整的小區標識資訊。
其中，由於輔同步序列中添加了主同步序列的拌碼序列，所以，在對該輔同步序列的檢測過程中，可以首先利用預先對主同步信號檢測獲得的第一部分小區標識資訊對輔同步序列進行解拌，獲得解拌信號，提高了檢測精度。
第十一實施例
如圖11所示，本發明的第十一實施例提供了一種輔同步序列的檢測方法，當輔同步序列的生成過程中所應用的本原多項式包括兩個本原多項式時，具體包括以下步驟。
步驟111：利用預先對主同步信號進行檢測獲得的第一部分小區標識資訊，對輔同步序列進行解拌，獲得解拌信號。
其中，該輔同步序列是根據m序列和該主同步信號的拌碼序列生成的輔同步序列中的其中一個，該m序列是根據預先確定的本原多項式生成的，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對。
即該輔同步序列按照如下過程生成：首先，生成主同步信號的拌碼序列；其次，根據預先確定的本原多項式生成m序列，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；最後，根據該主同步信號的拌碼序列和該m序列，生成輔同步序列。
其中，上述過程可以生成多個輔同步序列，而本發明的實施例中，是對上述生成過程中生成的多個輔同步序列中的其中一個進行檢測的過程。
另外，輔同步序列的生成由基地台來完成。具體地，基地台可以每隔預設時間間隔生成一次輔同步序列並發送出去，或者基地台通過配置生成一次輔同步序列並發送出去。當使用者設備開機啟動需要與系統網路同步時，或者使用者設備在使用過程中下行掉線(即下行失步)時，使用者設備則可以接收基地台發送的輔同步序列，並對接收到的輔同步序列進行檢測。
其中，基地台一次生成多個輔同步序列，但是基地台具體將哪一個輔同步序列發送給哪一個使用者設備，由使用者設備的ID決定。
優選地，步驟111包括：根據第一部分小區標識資訊與拌碼序列的對應關係，確定與預先對主同步信號進行檢測獲得的第一部分小區標識資訊對應的目標拌碼序列；利用該目標拌碼序列對輔同步序列進行解拌，獲得解拌信號。
其中，系統中的拌碼序列存在九個或者三個，當然，並不局限於此。當系統中當然拌碼序列存在九個時，這九個拌碼序列被分為三組，分組三個，則第一部分小區標識資訊可有三個取值{0，1，2}，每個第一部分小區標識資訊分別對應了一組拌碼序列。若對主同步信號進行檢測獲得的第一部分小區標識資訊為2，則從拌碼序列的第三個組中選出所有的三個拌碼序列，分別對輔同步序列信號進行解拌，則會得到三個解拌信號。
另外，當系統中當然拌碼序列存在三個時，每個第一部分小 區標識資訊分別對應了一個拌碼序列。若對主同步信號進行檢測獲得的第一部分小區標識資訊為2，則選擇第三個拌碼序列對輔同步序列信號進行解拌，則會得到一個解拌信號。
此外，該第一部分小區標識資訊是使用者設備預先對主同步信號進行檢測後獲得的。
步驟112：根據生成該輔同步序列的過程中所應用的本原多項式生成m序列。
其中，生成輔同步序列的過程中應用的哪些本原多項式，則在對該輔同步序列的檢測過程中，同樣應用哪些本原多項式生成對應的m序列。因而，當生成輔同步序列所採用的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對時，對輔同步序列進行檢測時所應用的本原多項式同樣包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對，即步驟112中生成的m序列中任意兩個m序列的互相關呈現出最小值。
另外，可通過系統組態的方式，為基地台和使用者設備配置相同的本原多項式，從而使得基地台生成輔同步序列時預設採用配置的本原多項式生成輔同步序列，且使用者設備在對輔同步序列的檢測過程中預設採用配置的本原多項式對輔同步序列進行檢測。
優選地，步驟112包括：根據生成該輔同步序列的過程中所應用的每一個本原多項式g=a0 * 2n+a1 * 2n-1+...+an-1 * 21+an * 20，確定與每一個該本原多項式對應的、用於計算第四參考序列y(w)的公式： ，其中，n為該本原多項式的自由 度，a0=an=1，a1~an-1分別取值為0或1，t的取值依次為1~n的整數，y(w)表示該第四參考序列中第w個元素； 根據與每一個該本原多項式對應的預設初始值和公式 ，計算與每一個該本原多項式對應的該第四參考序
列y(w)，其中，該預設初始值為y(0)~y(n-1)，且y(0)~y(n-1)組成的二進位序列為非零的序列常量，w的取值依次為0~N-1的整數，的取值依次為0~N-n-1的整數，N=2n-1；根據與每一個該本原多項式對應的該第四參考序列y(w)，按照第四預設公式m(w)=1-2y(w)，生成與每一個該本原多項式對應的m序列，其中，m(w)表示一個m序列中第w個元素。
其中，在本實施例中，輔同步序列的生成過程中所應用的本原多項式的數量可以為六個，則在對輔同步序列的檢測過程中生成m序列也應用六個本原多項式。其中，對於根據每一個本原多項式生成一個對應的m序列的過程，與輔同步序列的生成方法中的過程相同，此處不再舉例進行贅述。
步驟113：根據該m序列mj(w)，按照第十預設公式Mf(g)=m0((g+bv)modN)⊕m1((g+c)modN)，生成待檢測m序列。
其中，j的取值依次為0~1的整數，v的取值依次為0~2的整數，c的取值依次為0~111的整數，f=112 * v+c；bv為預設的常量，且0bv<N，且b0≠b1≠b2；w的取值依次為0~N-1的整數，g的取值依次為0~N-1的整數；N表示該m序列的長度、該待檢測m序列的長度， Mf(g)表示第f個待檢測m序列中第g個元素。
另外，輔同步序列是對根據預先確定的本原多項式生成的m序列進行迴圈移位，並加上主同步信號的拌碼序列後生成的。而本發明實施例中，生成的待檢測m序列即為基地台生成的所有輔同步序列解拌後的序列，因此，步驟113中進行迴圈移位的方法與生成輔同步序列的過程中所採用的迴圈移位方法相同。
此外，當輔同步序列的生成過程中所應用的本原多項式包括兩個本原多項式時，本發明的實施例的步驟112中則生成兩個m序列。而步驟113中，對這兩個m序列進行迴圈移位，可生成336個待檢測m序列。
即在v=0,c分別取0~111時，f分別取0~111，則將b0和m序列m0(w)、m1(w)代入公式Mf(g)=m0((g+bv)modN)⊕m1((g+c)modN)中，生成112個待檢測m序列M0(g)~M111(g)；同理，在在v=1,c分別取0~111時，f分別取112~223，則將b1和m序列m0(w)、m1(w)代入公式Mf(g)=m0((g+bv)modN)⊕m1((g+c)modN)中，生成112個待檢測m序列M112(g)~M223(g)；在v=2,c分別取0~111時，f分別取224~335，則將b2和m序列m0(w)、m1(w)代入公式Mf(g)=m0((g+bv)modN)⊕m1((g+c)modN)中，生成112個待檢測m序列M224(g)~M335(g)；因此，最終生成了3×112=336個待檢測m序列。
步驟114：利用該待檢測m序列對該解拌信號進行相關檢測，獲得第二部分小區標識資訊。
其中，對輔同步序列的檢測過程，即為確定出使用者設備所 接收到的輔同步序列是基地台生成的多個輔同步序列中的哪一個。而待檢測m序列為基地台生成的所有輔同步序列解拌後的序列，且解拌信號是使用者設備對接收到的輔同步序列解拌後的序列，因而利用待檢測m序列對解拌信號進行相關檢測，可以確定出解拌信號與待檢測m序列中的哪一個序列最相關，從而獲得第二部分小區標識資訊。
優選地，該解拌信號至少為一個，步驟114包括：利用每一個該待檢測m序列依次對每一個該解拌信號進行相關檢測，獲得對應的相關值；從獲得的相關值中，確定最大相關值對應的待檢測m序列；根據該最大相關值對應的待檢測m序列在所有該待檢測m序列中的序號，獲得第二部分小區標識資訊。
即步驟113中得到336個待檢測m序列，則利用這336個待檢測m序列分別對每一個解拌信號進行相關檢測，然後從獲得的所有相關值中確定出最大相關值，從而確定出該最大相關值對應的待檢測m序列在所有待檢測m序列中的序號，該序號即為第二部分小區標識資訊。
步驟115：根據該第一部分小區標識資訊和該第二部分小區標識資訊，獲得小區標識資訊。
其中，對主同步信號進行檢測獲得第一部分小區標識資訊，對輔同步序列進行檢測獲得第二部分小區標識資訊，則由第一部分小區標識資訊和第二部分小區標識資訊，則可以得到完整的小區標識資訊。
綜上所述，本發明實施例的輔同步序列的檢測方法，利用預先對主同步信號檢測獲得的第一部分小區標識資訊對輔同步序列進行解拌，然後根據該輔同步序列的生成過程中所應用的本原多項式生成m序列，進 而對生成的m序列進行迴圈移位，生成待檢測m序列，從而利用待檢測m序列對輔同步序列解拌後的信號進行相關檢測，獲得第二部分小區標識資訊，進而由第一部分小區標識資訊和第二部分小區標識資訊，獲得完整的小區標識資訊。
其中，由於輔同步序列中添加了主同步序列的拌碼序列，所以，在對該輔同步序列的檢測過程中，可以首先利用預先對主同步信號檢測獲得的第一部分小區標識資訊對輔同步序列進行解拌，獲得解拌信號，提高了檢測精度。
第十二實施例
本發明的實施例提供了一種使用者設備，如圖12所示，該使用者設備120包括：解拌模組121，用於利用預先對主同步信號進行檢測獲得的第一部分小區標識資訊，對輔同步序列進行解拌，獲得解拌信號，其中，該輔同步序列是根據m序列和該主同步信號的拌碼序列生成的輔同步序列中的其中一個，該m序列是根據預先確定的本原多項式生成的，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；第二m序列生成模組122，用於根據生成該輔同步序列的過程中所應用的本原多項式生成m序列；迴圈移位元模組123，用於對該m序列進行迴圈移位，生成待檢測m序列；相關檢測模組124，用於利用該待檢測m序列對該解拌信號進行相關 檢測，獲得第二部分小區標識資訊；資訊獲取模組125，用於根據該第一部分小區標識資訊和該第二部分小區標識資訊，獲得小區標識資訊。
優選地，如圖13所示，該解拌模組121包括：拌碼序列確定單元1211，用於根據第一部分小區標識資訊與拌碼序列的對應關係，確定與預先對主同步信號進行檢測獲得的第一部分小區標識資訊對應的目標拌碼序列；解拌單元1212，用於利用該目標拌碼序列對輔同步序列進行解拌，獲得解拌信號。
優選地，如圖13所示，該第二m序列生成模組122包括：第七計算單元1221，用於根據生成該輔同步序列的過程中所應用的每一個本原多項式g=a0 * 2n+a1 * 2n-1+...+an-1 * 21+an * 20，確定與每一個該本原多項式對應的、用於計算第四參考序列y(w)的公式： ，其中，n為該本原多項式的自由 度，a0=an=1，a1~an-1分別取值為0或1，t的取值依次為1~n的整數，y(w)表示該第四參考序列中第w個元素；第八計算單元1222，用於根據與每一個該本原多項式對應的預設初始 值和公式，計算與每一個該本原多項 式對應的該第四參考序列y(w)，其中，該預設初始值為y(0)~y(n-1)，且y(0)~y(n-1)組成的二進位序列為非零的序列常量，w的取值依次為0~N-1的整數，的取值依次為0~N-n-1的整數，N=2n-1；第九計算單元1223，用於根據與每一個該本原多項式對應的該第四參 考序列y(w)，按照第四預設公式m(w)=1-2y(w)，生成與每一個該本原多項式對應的m序列，其中，m(w)表示一個m序列中第w個元素。
優選地，當生成該輔同步序列的過程中所應用的本原多項式包括三個本原多項式時，如圖13所示，該迴圈移位元模組123包括：第一生成單元1231，用於根據該m序列mj(w)，按照第八預設公式Mf(g)=mj((g+c)modN)，生成待檢測m序列；其中，j的取值依次為0~2的整數，c的取值依次為0~111的整數，f=112 * j+c；w的取值依次為0~N-1的整數，g的取值依次為0~N-1的整數；N表示該m序列的長度、該待檢測m序列的長度，Mf(g)表示第f個待檢測m序列中第g個元素。
優選地，當生成該輔同步序列的過程中所應用的本原多項式包括六個本原多項式時，該迴圈移位元模組123包括：第二生成單元1232，用於根據該m序列mj(w)，按照第九預設公式Mf(g)=mj((g+2c)modN)，生成待檢測m序列；其中，j的取值依次為0~5的整數，c的取值依次為0~55的整數，f=56 * j+c；w的取值依次為0~N-1的整數，g的取值依次為0~N-1的整數；N表示該m序列的長度、該待檢測m序列的長度，Mf(g)表示第f個待檢測m序列中第g個元素。
優選地，當生成該輔同步序列的過程中所應用的本原多項式包括兩個本原多項式時，如圖13所示，該迴圈移位元模組123包括： 第三生成單元1233，用於根據該m序列mj(w)，按照第十預設公式Mf(g)=m0((g+bv)modN)⊕m1((g+c)modN)，生成待檢測m序列；其中，j的取值依次為0~1的整數，v的取值依次為0~2的整數，c的取值依次為0~111的整數，f=112 * v+c；bv為預設的常量，且0bv<N，且b0≠b1≠b2；w的取值依次為0~N-1的整數，g的取值依次為0~N-1的整數；N表示該m序列的長度、該待檢測m序列的長度，Mf(g)表示第f個待檢測m序列中第g個元素。
優選地，該解拌信號至少為一個，如圖13所示，該相關檢測模組124包括：相關值計算單元1241，用於利用每一個該待檢測m序列依次對每一個該解拌信號進行相關檢測，獲得對應的相關值；最大相關值確定單元1242，用於從獲得的相關值中，確定最大相關值對應的待檢測m序列；資訊獲取單元1243，用於根據該最大相關值對應的待檢測m序列在所有該待檢測m序列中的序號，獲得第二部分小區標識資訊。
綜上所述，本發明的實施例，通過解拌模組121利用預先對主同步信號檢測獲得的第一部分小區標識資訊對輔同步序列進行解拌，然後通過m序列生成模組122根據該輔同步序列的生成過程中所應用的本原多項式生成m序列，進而觸發迴圈移位元模組123對生成的m序列進行迴圈移位，生成待檢測m序列，從而觸發相關檢測模組124利用待檢測m序列對輔同步序列解拌後的信號進行相關檢測，獲得第二部分小區標識資訊， 進而使得資訊獲取模組125由第一部分小區標識資訊和第二部分小區標識資訊，獲得完整的小區標識資訊。
其中，由於輔同步序列中添加了主同步序列的拌碼序列，所以，在對該輔同步序列的檢測過程中，可以首先利用預先對主同步信號檢測獲得的第一部分小區標識資訊對輔同步序列進行解拌，獲得解拌信號，提高了檢測精度。
第十三實施例
為了更好的實現上述目的，如圖14所示，本發明還提供了一種使用者設備，包括：第二處理器1410；通過匯流排介面1420與該第二處理器1410相連接的第二記憶體1430，該第二記憶體1430用於存儲該第二處理器1410在執行操作時所使用的程式和資料，以及通過匯流排介面1420與該第二處理器1410相連接的第二收發機1440，用於在第二處理器1410的控制下接收和發送資料。當第二處理器1410調用並執行該第二記憶體1430中所存儲的程式和資料時，執行下列過程：利用預先對主同步信號進行檢測獲得的第一部分小區標識資訊，對輔同步序列進行解拌，獲得解拌信號，其中，該輔同步序列是根據m序列和該主同步信號的拌碼序列生成的輔同步序列中的其中一個，該m序列是根據預先確定的本原多項式生成的，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；根據生成該輔同步序列的過程中所應用的本原多項式生成m序列； 對該m序列進行迴圈移位，生成待檢測m序列；利用該待檢測m序列對該解拌信號進行相關檢測，獲得第二部分小區標識資訊；根據該第一部分小區標識資訊和該第二部分小區標識資訊，獲得小區標識資訊。
其中，第二處理器1410在利用預先對主同步信號進行檢測獲得的第一部分小區標識資訊，對輔同步序列進行解拌，獲得解拌信號時，具體用於：根據第一部分小區標識資訊與拌碼序列的對應關係，確定與預先對主同步信號進行檢測獲得的第一部分小區標識資訊對應的目標拌碼序列；利用該目標拌碼序列對輔同步序列進行解拌，獲得解拌信號。
其中，第二處理器1410在根據生成該輔同步序列的過程中所應用的本原多項式生成m序列時，具體用於：根據生成該輔同步序列的過程中所應用的每一個本原多項式g=a0 * 2n+a1 * 2n-1+...+an-1 * 21+an * 20，確定與每一個該本原多項 式對應的、用於計算第四參考序列y(w)的公式： n-t)))mod2，其中，n為該本原多項式的自由度，a0=an=1，a1~an-1分別取值為0或1，t的取值依次為1~n的整數，y(w)表示該第四參考序列中第w個元素； 根據與每一個該本原多項式對應的預設初始值和公式 ，計算與每一個該本原多項式對應的該第四參考序 列y(w)，其中，該預設初始值為y(0)~y(n-1)，且y(0)~y(n-1)組成的二 進位序列為非零的序列常量，w的取值依次為0~N-1的整數，的取值依次為0~N-n-1的整數，N=2n-1；根據與每一個該本原多項式對應的該第四參考序列y(w)，按照第四預設公式m(w)=1-2y(w)，生成與每一個該本原多項式對應的m序列，其中，m(w)表示一個m序列中第w個元素。
其中，當生成該輔同步序列的過程中所應用的本原多項式包括三個本原多項式時，第二處理器1410在對該m序列進行迴圈移位，生成待檢測m序列時，具體用於：根據該m序列mj(w)，按照第八預設公式Mf(g)=mj((g+c)modN)，生成待檢測m序列；其中，j的取值依次為0~2的整數，c的取值依次為0~111的整數，f=112 * j+c；w的取值依次為0~N-1的整數，g的取值依次為0~N-1的整數；N表示該m序列的長度、該待檢測m序列的長度，Mf(g)表示第f個待檢測m序列中第g個元素。
其中，當生成該輔同步序列的過程中所應用的本原多項式包括六個本原多項式時，第二處理器1410在對該m序列進行迴圈移位，生成待檢測m序列時，具體用於：根據該m序列mj(w)，按照第九預設公式Mf(g)=mj((g+2c)modN)，生成待檢測m序列；其中，j的取值依次為0~5的整數，c的取值依次為0~55的整數，f=56 * j+c； w的取值依次為0~N-1的整數，g的取值依次為0~N-1的整數；N表示該m序列的長度、該待檢測m序列的長度，Mf(g)表示第f個待檢測m序列中第g個元素。
其中，當生成該輔同步序列的過程中所應用的本原多項式包括兩個本原多項式時，第二處理器1410在對該m序列進行迴圈移位，生成待檢測m序列時，具體用於：根據該m序列mj(w)，按照第十預設公式Mf(g)=m0((g+bv)modN)⊕m1((g+c)modN)，生成待檢測m序列；其中，j的取值依次為0~1的整數，v的取值依次為0~2的整數，c的取值依次為0~111的整數，f=112 * v+c；bv為預設的常量，且0bv<N，且b0≠b1≠b2；w的取值依次為0~N-1的整數，g的取值依次為0~N-1的整數；N表示該m序列的長度、該待檢測m序列的長度，Mf(g)表示第f個待檢測m序列中第g個元素。
其中，該解拌信號至少為一個，處理器1410在利用該待檢測m序列對該解拌信號進行相關檢測，獲得第二部分小區標識資訊時，具體用於：利用每一個該待檢測m序列依次對每一個該解拌信號進行相關檢測，獲得對應的相關值；從獲得的相關值中，確定最大相關值對應的待檢測m序列；根據該最大相關值對應的待檢測m序列在所有該待檢測m序列中的序號，獲得第二部分小區標識資訊。
需要說明的是，在圖14中，匯流排架構可以包括任意數量的互聯的匯流排和橋，具體由第二處理器1410代表的一個或多個處理器和第二記憶體1430代表的記憶體的各種電路連結在一起。匯流排架構還可以將諸如週邊設備、穩壓器和功率管理電路等之類的各種其他電路連結在一起，這些都是本領域所公知的，因此，本文不再對其進行進一步描述。匯流排介面提供介面。第二收發機1440可以是多個元件，即包括發送機和收發機，提供用於在傳輸介質上與各種其他裝置通信的單元。針對不同的終端，使用者介面1450還可以是能夠外接內接需要設備的介面，連接的設備包括但不限於小鍵盤、顯示器、揚聲器、麥克風、操縱桿等。第二處理器1410負責管理匯流排架構和通常的處理，第二記憶體1430可以第二存儲處理器1430在執行操作時所使用的資料。
本領域技術人員可以理解，實現上述實施例的全部或者部分步驟可以通過硬體來完成，也可以通過電腦程式來指示相關的硬體來完成，該電腦程式包括執行上述方法的部分或者全部步驟的指令；且該電腦程式可以存儲於一可讀存儲介質中，存儲介質可以是任何形式的存儲介質。
此外，需要指出的是，在本發明的裝置和方法中，顯然，各部件或各步驟是可以分解和/或重新組合的。這些分解和/或重新組合應視為本發明的等效方案。並且，執行上述系列處理的步驟可以自然地按照說明的順序按時間循序執行，但是並不需要一定按照時間循序執行，某些步驟可以並行或彼此獨立地執行。對本領域的普通技術人員而言，能夠理解本發明的方法和裝置的全部或者任何步驟或者部件，可以在任何計算裝置(包括處理器、存儲介質等)或者計算裝置的網路中，以硬體、固件、軟體或 者它們的組合加以實現，這是本領域普通技術人員在閱讀了本發明的說明的情況下運用他們的基本程式設計技能就能實現的。
因此，本發明的目的還可以通過在任何計算裝置上運行一個程式或者一組程式來實現。該計算裝置可以是公知的通用裝置。因此，本發明的目的也可以僅僅通過提供包含實現該方法或者裝置的程式碼的程式產品來實現。也就是說，這樣的程式產品也構成本發明，並且存儲有這樣的程式產品的存儲介質也構成本發明。顯然，該存儲介質可以是任何公知的存儲介質或者將來所開發出來的任何存儲介質。還需要指出的是，在本發明的裝置和方法中，顯然，各部件或各步驟是可以分解和/或重新組合的。這些分解和/或重新組合應視為本發明的等效方案。並且，執行上述系列處理的步驟可以自然地按照說明的順序按時間循序執行，但是並不需要一定按照時間循序執行。某些步驟可以並行或彼此獨立地執行。
第十四實施例
本發明的實施例還提供了一種電腦可讀存儲介質，其上存儲有電腦程式，該程式被處理器執行時實現以下步驟：利用預先對主同步信號進行檢測獲得的第一部分小區標識資訊，對輔同步序列進行解拌，獲得解拌信號，其中，該輔同步序列是根據m序列和該主同步信號的拌碼序列生成的輔同步序列中的其中一個，該m序列是根據預先確定的本原多項式生成的，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；根據生成該輔同步序列的過程中所應用的本原多項式生成m序列； 對該m序列進行迴圈移位，生成待檢測m序列；利用該待檢測m序列對該解拌信號進行相關檢測，獲得第二部分小區標識資訊；根據該第一部分小區標識資訊和該第二部分小區標識資訊，獲得小區標識資訊。
其中，其中，該利用預先對主同步信號進行檢測獲得的第一部分小區標識資訊，對輔同步序列進行解拌，獲得解拌信號的步驟，包括：根據第一部分小區標識資訊與拌碼序列的對應關係，確定與預先對主同步信號進行檢測獲得的第一部分小區標識資訊對應的目標拌碼序列；利用該目標拌碼序列對輔同步序列進行解拌，獲得解拌信號。
其中，該根據生成該輔同步序列的過程中所應用的本原多項式生成m序列的步驟，包括：根據生成該輔同步序列的過程中所應用的每一個本原多項式g=a0 * 2n+a1 * 2n-1+...+an-1 * 21+an * 20，確定與每一個該本原多項 式對應的、用於計算第四參考序列y(w)的公式： n-t)))mod2，其中，n為該本原多項式的自由度，a0=an=1，a1~an-1分別取值為0或1，t的取值依次為1~n的整數，y(w)表示該第四參考序列中第w個元素； 根據與每一個該本原多項式對應的預設初始值和公式 ，計算與每一個該本原多項式對應的該第四參考序 列y(w)，其中，該預設初始值為y(0)~y(n-1)，且y(0)~y(n-1)組成的二進位序列為非零的序列常量，w的取值依次為0~N-1的整數，的取值依次 為0~N-n-1的整數，N=2n-1；根據與每一個該本原多項式對應的該第四參考序列y(w)，按照第四預設公式m(w)=1-2y(w)，生成與每一個該本原多項式對應的m序列，其中，m(w)表示一個m序列中第w個元素。
其中，當生成該輔同步序列的過程中所應用的本原多項式包括三個本原多項式時，該對該m序列進行迴圈移位，生成待檢測m序列的步驟，包括：根據該m序列mj(w)，按照第八預設公式Mf(g)=mj((g+c)modN)，生成待檢測m序列；其中，j的取值依次為0~2的整數，c的取值依次為0~111的整數，f=112 * j+c；w的取值依次為0~N-1的整數，g的取值依次為0~N-1的整數；N表示該m序列的長度、該待檢測m序列的長度，Mf(g)表示第f個待檢測m序列中第g個元素。
其中，當生成該輔同步序列的過程中所應用的本原多項式包括六個本原多項式時，該對該m序列進行迴圈移位，生成待檢測m序列的步驟，包括：根據該m序列mj(w)，按照第九預設公式Mf(g)=mj((g+2c)modN)，生成待檢測m序列；其中，j的取值依次為0~5的整數，c的取值依次為0~55的整數，f=56 * j+c；w的取值依次為0~N-1的整數，g的取值依次為0~N-1的整數； N表示該m序列的長度、該待檢測m序列的長度，Mf(g)表示第f個待檢測m序列中第g個元素。
其中，當生成該輔同步序列的過程中所應用的本原多項式包括兩個本原多項式時，該對該m序列進行迴圈移位，生成待檢測m序列的步驟，包括：根據該m序列mj(w)，按照第十預設公式Mf(g)=m0((g+bv)modN)⊕m1((g+c)modN)，生成待檢測m序列；其中，j的取值依次為0~1的整數，v的取值依次為0~2的整數，c的取值依次為0~111的整數，f=112 * v+c；bv為預設的常量，且0bv<N，且b0≠b1≠b2；w的取值依次為0~N-1的整數，g的取值依次為0~N-1的整數；N表示該m序列的長度、該待檢測m序列的長度，Mf(g)表示第f個待檢測m序列中第g個元素。
其中，該解拌信號至少為一個，該利用該待檢測m序列對該解拌信號進行相關檢測，獲得第二部分小區標識資訊的步驟，包括：利用每一個該待檢測m序列依次對每一個該解拌信號進行相關檢測，獲得對應的相關值；從獲得的相關值中，確定最大相關值對應的待檢測m序列；根據該最大相關值對應的待檢測m序列在所有該待檢測m序列中的序號，獲得第二部分小區標識資訊。
以上所述是本發明的優選實施方式，應當指出，對於本技術領域的普通技術人員來說，在不脫離本發明所述原理的前提下，還可以作 出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護範圍。
Claims (12)
- 一種輔同步序列的生成方法，包括：生成主同步信號的拌碼序列；根據預先確定的本原多項式生成m序列，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；根據該主同步信號的拌碼序列和該m序列，生成輔同步序列；其中，該根據預先確定的本原多項式生成m序列的步驟，包括：根據每一個預先確定的該本原多項式g=a0 * 2n+a1 * 2n-1+...+an-1 * 21+an * 20，確定與每一個該本原多項式對應的、用於計算第三參考序列y(w)的公式：，其中，n為該本原多項式的自由度，a0=an=1，a1~an-1分別取值為0或1，t的取值依次為1~n的整數，y(w)表示該第三參考序列中第w個元素；根據與每一個該本原多項式對應的預設初始值和公式 ，計算與每一個該本原多項式對應的該第三參考序列y(w)，其中，該預設初始值為y(0)~y(n-1)，且y(0)~y(n-1)組成的二進位序列為非零的序列常量，w的取值依次為0~N-1的整數，的取值依次為0~N-n-1的整數，N=2n-1；根據與每一個該本原多項式對應的該第三參考序列y(w)，按照第四預設公式m(w)=1-2y(w)，生成與每一個該本原多項式對應的m序列，其中，m(w)表示一個m序列中第w個元素。
- 如請求項1所述的輔同步序列的生成方法，其中，該生成主同步信號的拌碼序列的步驟，包括： 按照第一預設公式，計算第一參考序列x(h)，其中，x(h)表示該第一參考序列中第h個元素，h的取值依次為0~N-1的整數，的取值依次為0~N-8的整數，x(0)、x(1)、x(2)、x(3)、x(4)、x(5)、x(6)組成的二進位序列為非零的序列常量；根據該第一參考序列x(h)，按照第二預設公式，計算第二參考序列(h)，其中，(h)表示該第二參考序列中第h個元素；按照第三預設公式，生成三個長度均為預設長度的主同步信號的拌碼序列，其中，si(k)表示第i個主同步信號的拌碼序列中第k個元素，i的取值依次為0~2的整數，k的取值依次為0~N-1的整數，N表示該預設長度，ci為預設的常量。
- 如請求項1所述的輔同步序列的生成方法，其中，當該主同步信號的拌碼序列為三個，該m序列為三個時，該根據該主同步信號的拌碼序列和該m序列，生成輔同步序列的步驟，包括：根據該主同步信號的拌碼序列si(k)和該m序列mj(w)，按照第五預設公式SL(r)=si(r)⊕ mj((r+c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，j的取值依次為0~2的整數，c的取值依次為0~111的整數，L=112 *(3 * i+j)+c；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
- 如請求項1所述的輔同步序列的生成方法，其中，當該主同步信號的拌碼序列為三個，該m序列為六個時，該根據該主同步信號的拌碼序列和 該m序列，生成輔同步序列的步驟，包括：根據該主同步信號的拌碼序列si(k)和該m序列mj(w)，按照第六預設公式SL(r)=si(r)⊕ mj((r+2c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，j的取值依次為0~5的整數，c的取值依次為0~55的整數，L=56 *(6 * i+j)+c；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
- 如請求項1所述的輔同步序列的生成方法，其中，當該主同步信號的拌碼序列為三個，該m序列為兩個時，該根據該主同步信號的拌碼序列和該m序列，生成輔同步序列的步驟，包括：根據該主同步信號的拌碼序列si(k)和該m序列m0(w)和m1(w)，按照第七預設公式SL(r)=si(r)⊕ m0((r+bV)modN)⊕ m1((r+c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，v的取值依次為0~2的整數，c的取值依次為0~55的整數，L=112 *(3 * i+v)+c；bV為預設的常量，且0bV<N，且b0≠b1≠b2；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
- 一種基地台，包括：第一記憶體、第一處理器及存儲在該第一記憶體上 並可在該第一處理器上運行的電腦程式；該第一處理器執行該程式時實現如下的功能模組：拌碼序列生成模組，用於生成主同步信號的拌碼序列；第一m序列生成模組，用於根據預先確定的本原多項式生成m序列，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；輔同步序列生成模組，用於根據該主同步信號的拌碼序列和該m序列，生成輔同步序列；其中，該第一m序列生成模組包括：第四計算單元，用於根據每一個預先確定的該本原多項式g=a0 * 2n+a1 * 2n-1+...+an-1 * 21+an * 20，確定與每一個該本原多項式對應的、用於計算第三參考序列y(w)的公式：t)))mod2，其中，n為該本原多項式的自由度，a0=an=1，a1~an-1分別取值為0或1，t的取值依次為1~n的整數，y(w)表示該第三參考序列中第w個元素；第五計算單元，用於根據與每一個該本原多項式對應的預設初始值和公式，計算與每一個該本原多項式對應的該第三參考序列y(w)，其中，該預設初始值為y(0)~y(n-1)，且y(0)~y(n-1)組成的二進位序列為非零的序列常量，w的取值依次為0~N-1的整數，的取值依次為0~N-n-1的整數，N=2n-1；第六計算單元，用於根據與每一個該本原多項式對應的該第三參考序列y(w)，按照第四預設公式m(w)=1-2y(w)，生成與每一個該本原多項式對應的m序列，其中，m(w)表示一個m序列中第w個元素。
- 如請求項6所述的基地台，其中，該拌碼序列生成模組包括： 第一計算單元，用於按照第一預設公式 ，計算第一參考序列x(h)，其中，x(h)表示該第一參考序列中第h個元素，h的取值依次為0~N-1的整數，的取值依次為0~N-8的整數，x(0)、x(1)、x(2)、x(3)、x(4)、x(5)、x(6)組成的二進位序列為非零的序列常量；第二計算單元，用於根據該第一參考序列x(h)，按照第二預設公式1-2x(h)，計算第二參考序列(h)，其中，(h)表示該第二參考序列中第h個元素；第三計算單元，用於按照第三預設公式，生成三個長度均為預設長度的主同步信號的拌碼序列，其中，si(k)表示第i個主同步信號的拌碼序列中第k個元素，i的取值依次為0~2的整數，k的取值依次為0~N-1的整數，N表示該預設長度，ci為預設的常量。
- 如請求項6所述的基地台，其中，當該主同步信號的拌碼序列為三個，該m序列為三個時，該輔同步序列生成模組包括：第一處理單元，用於根據該主同步信號的拌碼序列si(k)和該m序列mj(w)，按照第五預設公式SL(r)=si(r)⊕ mj((r+c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，j的取值依次為0~2的整數，c的取值依次為0~111的整數，L=112 *(3 * i+j)+c；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
- 如請求項6所述的基地台，其中，當該主同步信號的拌碼序列為三個， 該m序列為六個時，該輔同步序列生成模組包括：第二處理單元，用於根據該主同步信號的拌碼序列si(k)和該m序列mj(w)，按照第六預設公式SL(r)=si(r)⊕ mj((r+2c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，j的取值依次為0~5的整數，c的取值依次為0~55的整數，L=56 *(6 * i+j)+c；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
- 如請求項6所述的基地台，其中，當該主同步信號的拌碼序列為三個，該m序列為兩個時，該輔同步序列生成模組包括：第三處理單元，用於根據該主同步信號的拌碼序列si(k)和該m序列m0(w)和m1(w)，按照第七預設公式SL(r)=si(r)⊕ m0((r+bV)modN)⊕ m1((r+c)modN)，進行拌碼和迴圈移位，生成輔同步序列SL(r)；其中，i的取值依次為0~2的整數，v的取值依次為0~2的整數，c的取值依次為0~55的整數，L=112 *(3 * i+v)+c；bV為預設的常量，且0bV<N，且b0≠b1≠b2；k的取值依次為0~N-1的整數，w的取值依次為0~N-1的整數，r的取值依次為0~N-1的整數；N表示該主同步信號的拌碼序列的長度、該m序列的長度、該輔同步序列的長度，SL(r)表示第L個輔同步序列中第r個元素。
- 一種電腦可讀存儲介質，其上存儲有電腦程式，該程式被處理器執行時 實現以下步驟：生成主同步信號的拌碼序列；根據預先確定的本原多項式生成m序列，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；根據該主同步信號的拌碼序列和該m序列，生成輔同步序列；其中，該根據預先確定的本原多項式生成m序列的步驟，包括：根據每一個預先確定的該本原多項式g=a0 * 2n+a1 * 2n-1+...+an-1 * 21+an * 20，確定與每一個該本原多項式對應的、用於計算第三參考序列y(w)的公式：，其中，n為該本原多項式的自由度，a0=an=1，a1~an-1分別取值為0或1，t的取值依次為1~n的整數，y(w)表示該第三參考序列中第w個元素；根據與每一個該本原多項式對應的預設初始值和公式 ，計算與每一個該本原多項式對應的該第三參考序列y(w)，其中，該預設初始值為y(0)~y(n-1)，且y(0)~y(n-1)組成的二進位序列為非零的序列常量，w的取值依次為0~N-1的整數，的取值依次為0~N-n-1的整數，N=2n-1；根據與每一個該本原多項式對應的該第三參考序列y(w)，按照第四預設公式m(w)=1-2y(w)，生成與每一個該本原多項式對應的m序列，其中，m(w)表示一個m序列中第w個元素。
- 一種使用者設備，包括：包括第二記憶體、第二處理器及存儲在該第二記憶體上並可在該第二處理器上運行的電腦程式；該第二處理器執行該程式時實現如下的功能模組：解拌模組，用於利用預先對主同步信號進行檢測獲得的第一部分小區標 識資訊，對輔同步序列進行解拌，獲得解拌信號，其中，該輔同步序列是根據m序列和該主同步信號的拌碼序列生成的輔同步序列中的其中一個，該m序列是根據預先確定的本原多項式生成的，其中，預先確定的本原多項式包括至少兩個本原多項式，且任意兩個本原多項式生成的m序列構成的m序列對為m序列優選對；第二m序列生成模組，用於根據生成該輔同步序列的過程中所應用的本原多項式生成m序列；迴圈移位元模組，用於對該m序列進行迴圈移位，生成待檢測m序列；相關檢測模組，用於利用該待檢測m序列對該解拌信號進行相關檢測，獲得第二部分小區標識資訊；資訊獲取模組，用於根據該第一部分小區標識資訊和該第二部分小區標識資訊，獲得小區標識資訊；其中，該根據預先確定的本原多項式生成m序列的步驟，包括：根據每一個預先確定的該本原多項式g=a0 * 2n+a1 * 2n-1+...+an-1 * 21+an * 20，確定與每一個該本原多項式對應的、用於計算第三參考序列y(w)的公式：，其中，n為該本原多項式的自由度，a0=an=1，a1~an-1分別取值為0或1，t的取值依次為1~n的整數，y(w)表示該第三參考序列中第w個元素；根據與每一個該本原多項式對應的預設初始值和公式 ，計算與每一個該本原多項式對應的該第三參考序列y(w)，其中，該預設初始值為y(0)~y(n-1)，且y(0)~y(n-1)組成的二進位序列為非零的序列常量，w的取值依次為0~N-1的整數，的取值依次為0~N-n-1的整數，N=2n-1；根據與每一個該本原多項式對應的該第三參考序列y(w)，按照第四預設 公式m(w)=1-2y(w)，生成與每一個該本原多項式對應的m序列，其中，m(w)表示一個m序列中第w個元素。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710313805 | 2017-05-05 | ||
| ??201710313805.5 | 2017-05-05 | ||
| CN201710531829.8A CN108811077B (zh) | 2017-05-05 | 2017-06-28 | 一种辅同步序列的生成方法、检测方法、基站及用户设备 |
| ??201710531829.8 | 2017-06-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201844036A TW201844036A (zh) | 2018-12-16 |
| TWI672967B true TWI672967B (zh) | 2019-09-21 |
Family
ID=64094544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107114404A TWI672967B (zh) | 2017-05-05 | 2018-04-27 | 一種輔同步序列的生成方法、檢測方法、基地台及使用者設備 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108811077B (zh) |
| TW (1) | TWI672967B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111565447B (zh) * | 2019-02-14 | 2022-09-09 | 大唐移动通信设备有限公司 | 一种同步广播信息的发送方法、接收方法及设备 |
| WO2021030975A1 (en) * | 2019-08-16 | 2021-02-25 | Mediatek Singapore Pte. Ltd. | Nr v2x sl synchronization signals |
| CN112788641B (zh) * | 2019-11-07 | 2022-12-27 | 大唐联仪科技有限公司 | 一种功率控制组pcg序列位置检测方法和装置 |
| WO2021159408A1 (en) * | 2020-02-13 | 2021-08-19 | Nokia Shanghai Bell Co., Ltd. | Enhanced prach preamble |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080273522A1 (en) * | 2007-05-01 | 2008-11-06 | Tao Luo | Generation and detection of synchronization signal in a wireless communication system |
| US20090310782A1 (en) * | 2007-06-18 | 2009-12-17 | Texas Instruments Incorporated | Mapping schemes for secondary synchronization signal scrambling |
| US7920598B2 (en) * | 2007-05-25 | 2011-04-05 | Qualcomm Incorporated | Scrambling methods for synchronization channels |
| CN103002561A (zh) * | 2011-09-16 | 2013-03-27 | 中兴通讯股份有限公司 | 辅同步信号序列处理方法及装置 |
| CN103458497A (zh) * | 2012-05-31 | 2013-12-18 | 英特尔移动通信有限责任公司 | 通信终端设备与基站的同步以及辅同步信号的生成 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9332515B2 (en) * | 2007-06-18 | 2016-05-03 | Texas Instruments Incorporated | Mapping schemes for secondary synchronization signal scrambling |
| KR100938756B1 (ko) * | 2007-07-06 | 2010-01-26 | 엘지전자 주식회사 | 무선통신 시스템에서 셀 탐색 과정을 수행하는 방법 |
| US8503547B2 (en) * | 2007-10-11 | 2013-08-06 | Qualcomm Incorporated | Scrambling codes for secondary synchronization codes in wireless communication systems |
| CN102377712B (zh) * | 2010-08-05 | 2014-07-02 | 中兴通讯股份有限公司 | 辅同步信号检测方法和装置 |
| CN102761957B (zh) * | 2012-07-10 | 2014-08-13 | 河北工业大学 | 一种实现td-lte数字中继技术初始同步的方法 |
| WO2014088659A1 (en) * | 2012-12-06 | 2014-06-12 | Intel Corporation | New carrier type (nct) information embedded in synchronization signal |
| CN103701733B (zh) * | 2013-09-28 | 2017-03-01 | 河北工业大学 | 一种td‑lte中继系统频偏估计的方法 |
| CN106304346B (zh) * | 2015-05-15 | 2019-07-19 | 电信科学技术研究院 | 一种同步信号的发送、接收方法及装置 |
-
2017
- 2017-06-28 CN CN201710531829.8A patent/CN108811077B/zh active Active
-
2018
- 2018-04-27 TW TW107114404A patent/TWI672967B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080273522A1 (en) * | 2007-05-01 | 2008-11-06 | Tao Luo | Generation and detection of synchronization signal in a wireless communication system |
| US7920598B2 (en) * | 2007-05-25 | 2011-04-05 | Qualcomm Incorporated | Scrambling methods for synchronization channels |
| US20090310782A1 (en) * | 2007-06-18 | 2009-12-17 | Texas Instruments Incorporated | Mapping schemes for secondary synchronization signal scrambling |
| CN103002561A (zh) * | 2011-09-16 | 2013-03-27 | 中兴通讯股份有限公司 | 辅同步信号序列处理方法及装置 |
| CN103458497A (zh) * | 2012-05-31 | 2013-12-18 | 英特尔移动通信有限责任公司 | 通信终端设备与基站的同步以及辅同步信号的生成 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201844036A (zh) | 2018-12-16 |
| CN108811077B (zh) | 2020-10-09 |
| CN108811077A (zh) | 2018-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI672967B (zh) | 一種輔同步序列的生成方法、檢測方法、基地台及使用者設備 | |
| Cusick et al. | Cryptographic Boolean functions and applications | |
| Carlet | On bent and highly nonlinear balanced/resilient functions and their algebraic immunities | |
| Mandal et al. | Cryptographically strong de Bruijn sequences with large periods | |
| Yang et al. | Back propagation neural network based leakage characterization for practical security analysis of cryptographic implementations | |
| CN109493054B (zh) | 多链信息管理方法、装置、存储介质和区块链身份解析器 | |
| WO2022001427A1 (zh) | 基于dsp的伪随机序列的生成方法和装置、存储介质 | |
| Mandal et al. | Feedback reconstruction and implementations of pseudorandom number generators from composited de Bruijn sequences | |
| CN112053153A (zh) | 背书签名数据存储方法、装置、电子设备及可读存储介质 | |
| Chandra et al. | Test generation in a parallel processing environment | |
| Mayer | Periodic sequences of p-class tower groups | |
| Jung | Relationships between probabilistic and deterministic tape complexity | |
| CN110572259B (zh) | 一种基于置换运算的无第三方量子信息相等性对比方法 | |
| CN108880756B (zh) | 非正交多址系统中基于资源映射的信号发送方法及装置 | |
| Guerrini et al. | Computing the distance distribution of systematic nonlinear codes | |
| Hofheinz et al. | On the (im-) possibility of extending coin toss | |
| WO2018201894A1 (zh) | 一种辅同步序列的生成方法、检测方法、基站及用户设备 | |
| CN116318660A (zh) | 一种消息扩展与压缩方法及相关装置 | |
| Mahalanobis et al. | An improved guess-and-determine attack on the A5/1 stream cipher | |
| Chabanne et al. | Embedded proofs for verifiable neural networks | |
| Sun et al. | Boolean functions with four-valued Walsh spectra | |
| RU151948U1 (ru) | Генератор нелинейных псевдослучайных последовательностей | |
| RU2327200C1 (ru) | Генератор производных последовательностей | |
| RU2549524C1 (ru) | Генератор нелинейных псевдослучайных последовательностей | |
| CN108092692A (zh) | 一种cdma系统信道扩频装置及方法 |