TWI671755B - 具有多模式通訊機制之記憶體裝置 - Google Patents

具有多模式通訊機制之記憶體裝置 Download PDF

Info

Publication number
TWI671755B
TWI671755B TW107129060A TW107129060A TWI671755B TW I671755 B TWI671755 B TW I671755B TW 107129060 A TW107129060 A TW 107129060A TW 107129060 A TW107129060 A TW 107129060A TW I671755 B TWI671755 B TW I671755B
Authority
TW
Taiwan
Prior art keywords
circuit element
signal
memory
communication circuit
communication
Prior art date
Application number
TW107129060A
Other languages
English (en)
Other versions
TW201921345A (zh
Inventor
馬修 Ｄ 羅利
馬克 包爾
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW201921345A publication Critical patent/TW201921345A/zh
Application granted granted Critical
Publication of TWI671755B publication Critical patent/TWI671755B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/2866—Architectures; Arrangements
    • H04L67/2885—Hierarchically arranged intermediate devices, e.g. for hierarchical caching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/56—Provisioning of proxy services
    • H04L67/567—Integrating service provisioning from a plurality of service providers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/06—Terminal devices adapted for operation in multiple networks or having at least two operational modes, e.g. multi-mode terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/16—Gateway arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Logic Circuits (AREA)

Abstract

一種記憶體裝置包括一記憶體陣列，該記憶體陣列包括：一第一通訊電路元件，其經組態以在該記憶體裝置中之組件之間傳達一第一信號；一第二通訊電路元件，其經組態以在該記憶體裝置中之該等組件之間傳達一第二信號；及一可組態分組機構，其耦接至該第一通訊電路元件及該第二通訊電路元件，該可組態分組機構經組態以在以下操作之間選擇：使該第一通訊電路元件及該第二通訊電路元件彼此獨立地操作，其中該第一信號及該第二信號為獨立信號；及使該第一通訊電路元件及該第二通訊電路元件作為一群組而操作，其中該第一信號對應於該第二信號。

Description

具有多模式通訊機制之記憶體裝置
所揭示之實施例係關於記憶體裝置，且尤其係關於具有多模式通訊機制之記憶體裝置。
計算系統可使用記憶體裝置(例如，揮發性記憶體裝置、諸如快閃記憶體之非揮發性記憶體裝置，或組合裝置)以儲存及存取資訊。記憶體裝置可利用電荷，連同對應臨限位準或處理電壓位準，以儲存及存取資料。
在存取資料時，記憶體裝置可使用開放NAND快閃記憶體介面(Open NAND Flash Interface；ONFI)以在組件(例如，控制器與資料儲存組件，諸如NAND晶粒)之間通訊。儘管通常利用ONFI以用於與快閃記憶體裝置通訊，但ONFI組態具有在面對不斷增加的針對增加儲存能力及針對增加經儲存資料之可存取性之需求時不合意的限制(例如，最大通訊速率)。儘管已嘗試改良記憶體裝置中之資料存取介面，但包括ONFI之現有使用或接受的各種挑戰已使得難以改良用於記憶體裝置之通訊。因此，需要一種具有多模式通訊機制之記憶體裝置。
在一些實施例中，一種記憶體裝置包含：一第一通訊電路元件，其經組態以在該記憶體裝置中之組件之間傳達一第一信號；一第二通訊電路元件，其經組態以在該記憶體裝置中之該等組件之間傳達一第二信號；及一可組態分組機構，其耦接至該第一通訊電路元件及該第二通訊電路元件，該可組態分組機構經組態以在以下操作之間選擇：使該第一通訊電路元件及該第二通訊電路元件彼此獨立地操作，其中該第一信號及該第二信號為獨立信號；及使該第一通訊電路元件及該第二通訊電路元件作為一群組而操作，其中該第一信號對應於該第二信號。
在一些實施例中，一種記憶體裝置包含：一記憶體陣列，其包括一第一記憶體電路元件及一第二記憶體電路元件，該第一記憶體電路元件及該第二記憶體電路元件各自用於發送或接收信號；及一控制器，其耦接至該記憶體陣列，該控制器包括一第一控制器電路元件及一第二控制器電路元件，其中該第一控制器電路元件電耦接至該第一記憶體電路元件，且該第二控制器電路元件電耦接至該第二記憶體電路元件；其中該記憶體陣列及該控制器包括一可組態分組機構，該可組態分組機構耦接至該第一記憶體電路元件、該第二記憶體電路元件、該第一控制器電路元件及該第二控制器電路元件，該可組態分組機構經組態以在以下操作之間選擇：對於一獨立通訊模式使該第一記憶體電路元件及該第一控制器電路元件與該第二記憶體電路元件及該第二控制器電路元件獨立地操作；及對於一分組通訊模式使該第一記憶體電路元件及該第一控制器電路元件與該第二記憶體電路元件及該第二控制器電路元件相關地操作。
在一些實施例中，一種記憶體系統包含：一第一通訊電路元件，其經組態以在該記憶體系統中之組件之間傳達一第一信號；一第二通訊電路元件，其經組態以在該記憶體系統中之該等組件之間傳達一第二信號；及一可組態分組機構，其耦接至該第一通訊電路元件及該第二通訊電路元件，該可組態分組機構經組態以在以下操作之間選擇：使該第一通訊電路元件及該第二通訊電路元件彼此獨立地操作，其中該第一信號及該第二信號為獨立信號；及使該第一通訊電路元件及該第二通訊電路元件作為一群組而操作，其中該第一信號對應於該第二信號。
本文中所揭示之技術係關於記憶體裝置、具有記憶體裝置之系統，及用於在使用可組態輸入-輸出(input-output；IO)胞元之組件之間(例如，在記憶體裝置內部之組件之間，諸如在NAND晶粒與控制器之間；或運用外部組件，諸如在控制器與主機之間)傳達資訊之相關方法。可組態IO胞元可在多種可組態模式中之一者下操作一組(例如，一對)分組電路元件或接腳。舉例而言，可組態IO胞元可諸如對於符合ONFI的通訊將每一電路元件作為單端IO而操作，或對於差分IO操作該對電路元件(例如，其中兩個IO電路元件傳輸或接收互補信號，諸如表示或具有互補值/位準及/或相反斜率)。
在一些實施例中，每一IO電路元件可耦接至一傳輸器，且對應於一對分組電路元件之傳輸器可經由一可組態配對機構(例如，經組態以諸如在ONFI模式與差分模式之間設定及控制通訊模式的電路、方法、軟體及/或韌體，或其組合)而彼此耦接。用於傳輸器之可組態配對機構可基於H型橋接組態，其系結兩個傳輸器以作為差分對而操作(例如，第二傳輸器傳輸與由第一傳輸器傳輸之信號/值互補的信號/值)。
在一些實施例中，每一IO電路元件可耦接至一接收器，且對應於一對分組電路元件之接收器可經由該可組態配對機構而彼此耦接。對於接收器，可組態配對機構可使用第一接收器上之傳入信號作為用於第二接收器之參考位準，且使用第二接收器處之另外信號作為用於第一接收器之參考位準。
在一些實施例中，基於在部署(例如，用於預期終端使用者類型用途)記憶體裝置之前(例如，在製造期間)選擇或設定之硬體設定(例如，選擇器設定、系結至接地或電壓之選擇接腳或電路元件，等等)，可控制可組態配對機構(例如，將通訊模式選擇為ONFI模式或差分模式)。在一些實施例中，可根據在部署之前或期間選擇之韌體或軟體設定(例如，用以使用個別通訊信號或配對信號之一組指令)來控制可組態配對機構。
圖1為根據本發明技術之實施例的具有多模式通訊機制之記憶體系統100的方塊圖。記憶體系統100包括記憶體裝置102，其具有記憶體陣列104 (例如，NAND快閃記憶體)及控制器106。記憶體裝置102可將記憶體陣列104以可操作方式耦接至主機裝置108 (例如，上游中央處理器(CPU))。
記憶體陣列104可包括經組態以儲存資料且提供對資料之存取的電路系統。記憶體陣列104可被提供為電腦或其他電子裝置中之半導體、積體電路及/或外部可移除裝置。記憶體陣列104包括經組態以儲存資料且提供對資料之存取的複數個記憶體組件(例如，通道、封裝、晶粒、平面、區塊、頁面、胞元等等)。舉例而言，記憶體陣列104可包括記憶體胞元之陣列，記憶體胞元各自在電荷儲存結構中儲存資料。記憶體胞元可包括例如經組態以持續地或半持續地儲存資料之浮動閘極、電荷捕集器、相變儲存元件、鐵電儲存元件、磁阻式儲存元件及/或其他合適儲存元件。記憶體胞元可為單電晶體記憶體胞元，其可被程式化至目標狀態以表示資訊。舉例而言，可將電荷置放於記憶體胞元之電荷儲存結構(例如，電荷捕集器或浮動閘極)上或自其移除以將胞元程式化至特定資料狀態。
記憶體胞元可被配置為列(例如，各自對應於一字線)及行(例如，各自對應於一位元線)。每一字線可包括一或多個記憶體頁面，此取決於彼字線之記憶體胞元經組態以儲存的資料狀態之數目。每一行可包括耦接至一共同源極之一串串聯耦接記憶體胞元。每一串之記憶體胞元可串聯連接於源極選擇電晶體(例如，場效電晶體)與汲極選擇電晶體(例如，場效電晶體)之間。源極選擇電晶體可共同地耦接至一源極選擇線，且汲極選擇電晶體可共同地耦接至一汲極選擇線。
記憶體頁面可被分組為記憶體區塊。在操作中，資料可相對於記憶體裝置102之各種記憶體區域被寫入或以其他方式程式化(例如，抹除)，諸如藉由寫入至頁面及/或記憶體區塊之群組。在基於NAND之記憶體中，寫入操作常常包括以特定資料值(例如，具有邏輯0或邏輯1之值的一串資料位元)程式化經選擇記憶體頁面中之記憶體胞元。抹除操作與寫入操作相似，惟抹除操作將整個記憶體區塊或多個記憶體區塊重新程式化至相同資料狀態(例如，邏輯0)除外。
對於記憶體操作(例如，讀取操作或寫入操作)，控制器106及記憶體陣列104可經由通訊介面110 (例如，用於使用電信號交換資訊之機構，諸如使用連線、纜線、匯流排、電路元件/接腳、傳輸器、接收器，或其組合)交換資料(例如，待寫入於記憶體陣列104中之資料，或自記憶體陣列104讀取之資料)。通訊介面110可包括通訊電路元件112 (例如，包括襯墊或接點)作為對應組件(例如，控制器106或記憶體陣列104)上之電接觸點，其用以傳輸或接收信號。舉例而言，通訊電路元件112中之每一者可連接至發送或接收信號之傳輸器、接收器或其組合，且亦連接至用以在組件之間傳達信號之電連接件(例如，跡線、連線、互連件等等)。
記憶體系統100可包括可實施多種不同通訊模式以用於在組件之間交換資訊的機構(例如，方法、電路、韌體或軟體、組態，或其組合)。該機構可選擇匹配於記憶體系統100之設計或要求(例如，根據組件相容性或根據所需最小誤差率或通訊速度)的該等通訊模式中之一者(例如，在製造或設置程序期間)。
在一些實施例中，該機構可實施獨立通訊模式114或分組通訊模式116。對於獨立通訊模式114，通訊電路元件112中之每一者可用以傳達獨立資訊或信號。對於分組通訊模式116，一組通訊電路元件112 (例如，兩個或多於兩個電路元件)可形成IO群組118 (例如，通訊組件之分組，諸如用於接收器及/或傳輸器，該等通訊組件根據一或多種模式作為一單元而操作)，IO群組118發送或接收傳達單一資訊串流之一組經協調信號。
舉例而言，該機構可選擇獨立通訊模式114以經由第一電路元件120發送第一信號且經由第二電路元件122發送第二信號，其中第一信號及第二信號各自對應於獨立資料串流，諸如用於ONFI類型之通訊。亦舉例而言，該機構可選擇分組通訊模式116，以用於使用第一電路元件120及第二電路元件122作為IO群組118以傳達一個資料串流，諸如用於差分發信號(例如，其中經由第一電路元件120傳達之第一信號與經由第二電路元件122傳達之第二信號為對應於相同資料之互補信號)。
圖2A及圖2B各自為根據本發明技術之實施例的多模式傳輸器202之示意圖，其中圖2A繪示經組態用於獨立通訊模式114之多模式傳輸器202，且圖2B繪示經組態用於分組通訊模式116之多模式傳輸器202。多模式傳輸器202可包括在圖1之記憶體系統100內之組件中之一者上(例如，在圖1之控制器106及/或圖1之記憶體陣列104上)的一組(例如，兩個或多於兩個)傳輸器(例如，經組態以發送電信號之機構，諸如電路或裝置、軟體或韌體，或其組合)，其可根據通訊模式(例如，獨立通訊模式114或分組通訊模式116)而操作。該組傳輸器可對應於圖1之IO群組118。
在一些實施例中，根據可選擇兩個獨立信號或一對互補(例如，差分)信號之傳輸的組態，多模式傳輸器202可包括第一傳輸器204及第二傳輸器206 (例如，各自包括反相器電路，諸如使用電阻器、電晶體或其組合)。第一傳輸器204可直接耦接至第一電路元件120，且第二傳輸器206可直接耦接至第二電路元件122。
多模式傳輸器202可進一步包括可組態分組機構220 (例如，電路、方法、子系統、組態或其組合)，其可根據通訊模式而操作IO群組118。舉例而言，多模式傳輸器202可對於獨立通訊模式114使IO群組118中之傳輸器(例如，第一傳輸器204及第二傳輸器206)彼此獨立地操作。亦舉例而言，多模式傳輸器202可對於分組通訊模式116使IO群組118中之傳輸器作為集合而操作以傳輸經協調(例如，差分或互補)信號。
在一些實施例中，可組態分組機構220可包括選擇電路或信號路由電路。舉例而言，可組態分組機構220可包括一組開關(例如，每一開關包括電阻器、電晶體或其組合)，其根據對應於通訊模式之組態設定222 (例如，用於控制可組態分組機構220之信號、設定、狀態等等)而切斷或閉合。亦舉例而言，可組態分組機構220可包括一組電晶體(例如，連同包括於傳輸器電路中之電晶體)，其係以H型橋接組態而配置，其中一或多個電阻器分離該等電晶體或該等多對電晶體。
如圖2A所繪示，組態設定222可對於獨立通訊模式114切斷第一傳輸器開關「S T1」且閉合第二傳輸器開關「S T2」。因此，第一傳輸器204及第二傳輸器206可以可操作方式彼此獨立。舉例而言，第一傳輸器204可接收第一資料串流214 (例如，意欲用於組件之間的通訊的唯一序列或一組資料)作為輸入，且作為回應，經由第一電路元件120傳輸第一輸出信號224 (例如，對於反相器型傳輸器為相對於第一資料串流214之反相信號或互補信號)。第二傳輸器206可相似地接收第二資料串流216 (例如，意欲用於組件之間的通訊的唯一序列或一組資料，獨立於第一資料串流214)作為輸入，且作為回應，經由第二電路元件122傳輸第二輸出信號226 (例如，對於反相器型傳輸器為相對於第二資料串流216之反相信號或互補信號)。在一些實施例中，可組態分組機構220可將第一資料串流214路由至包括於第一傳輸器204中之NPN電晶體之基極部分(例如，用於反相器電路)，且亦將第二資料串流216路由至包括於第二傳輸器206中之另外NPN電晶體之基極部分。在一些實施例中，可組態分組機構220可將第一資料串流214路由至包括於第一傳輸器204中之PMOS及/或NMOS電晶體(例如，用於CMOS反相器)之輸入(例如，閘極)，且亦將第二資料串流216路由至包括於第二傳輸器206中之另外PMOS及/或NMOS電晶體。
基於經由可組態分組機構220實施之分離或隔離，第一傳輸器204及第二傳輸器206可傳輸信號而無來自另一傳輸器之輸入(例如，第一資料串流214或第二資料串流216)或輸出(例如，第一輸出信號224或第二輸出信號226)的任何影響。因而，經由圖1之通訊電路元件112傳達的信號(例如，第一輸出信號224及第二輸出信號226)可彼此獨立。
如圖2B所繪示，組態設定222可對於分組通訊模式116閉合第一傳輸器開關S T1且切斷第二傳輸器開關S T2。因此，第二傳輸器206可經由S T1以可操作方式耦接至第一傳輸器204，且進一步與將提供第二資料串流216之連接件或源極隔離(例如，對於獨立通訊模式114)。與獨立通訊模式114相似，第一傳輸器204可接收第一資料串流214，且作為回應而產生第一輸出信號224。
然而，不同於獨立通訊模式114，對於分組通訊模式116，可使用S T1繞過第二傳輸器206，且將第一資料串流直接路由至第二電路元件122。舉例而言，如圖2B所繪示，可組態分組機構220可將第一資料串流214路由至包括於第一傳輸器204中之NPN電晶體之基極部分及包括於第二傳輸器206中之另外NPN電晶體之集極部分兩者。亦舉例而言，可組態分組機構220可將第一輸出信號224路由至包括於第二傳輸器206中之另外NPN電晶體之基極部分。
在一些實施例中，連同或代替雙極類型之電晶體(NPN)，多模式傳輸器202可包括PMOS及/或NMOS電晶體(例如，諸如用於CMOS技術)。舉例而言，多模式傳輸器202可包括用於可組態分組機構220、第一傳輸器204、第二傳輸器206或其組合之PMOS及/或NMOS電晶體。因此，可組態分組機構220可將第一資料串流214路由至第一傳輸器204 (例如，其輸入)及第二傳輸器206 (例如，其輸出)兩者之對應部分。
當第一傳輸器204係基於反相器時，第一資料串流214可為相對於由第一傳輸器204產生之第一輸出信號224的互補輸出信號228 (例如，具有相反或互補值、位準、斜率等等)。基於IO群組118中之傳輸器(例如，如經由可組態分組機構220所實施)之間的連接，經由IO群組118之通訊電路元件112傳達的信號可彼此互補，諸如用於差分發信號方案。
可組態分組機構220可基於組態設定222控制多模式傳輸器202，組態設定222可使用硬體、韌體、軟體等等予以設定或選擇。舉例而言，組態設定222可基於接腳連接，諸如至接地、電壓源或另一接腳。亦舉例而言，組態設定222可基於韌體或驅動器設定、經接收組件識別，或其組合。
在一些實施例中，組態設定222可對於諸如一或多個晶片或晶粒之一或多個組件單元控制通訊電路元件112及對應傳輸器之發信號組態。在一些實施例中，組態設定222可控制IO群組118中之一或多者之發信號組態。舉例而言，一個組件可在其上具有在獨立通訊模式114下操作之一或多個IO群組，而其他IO群組在分組通訊模式116下操作。在一些實施例中，組態設定222可基於正充當通訊對應物之已連接組件而改變或調適。
圖3A及圖3B各自為根據本發明技術之實施例的多模式接收器302之示意圖，其中圖3A繪示經組態用於獨立通訊模式114之多模式接收器302，且圖3B繪示經組態用於分組通訊模式116之多模式接收器302。多模式接收器302可包括在圖1之記憶體系統100內之組件中之一者上(例如，在圖1之控制器106及/或圖1之記憶體陣列104上)的一組(例如，兩個或多於兩個)接收器(例如，經組態以接收電信號之機構，諸如電路或裝置、軟體或韌體，或其組合)，其可根據通訊模式(例如，獨立通訊模式114或分組通訊模式116)而操作。該組接收器可對應於圖1之IO群組118。
在一些實施例中，根據可選擇兩個獨立信號或一對互補(例如，差分)信號之偵測、辨識或處理的組態，多模式接收器302可包括第一接收器304及第二接收器306 (例如，各自包括比較器)。第一接收器304可直接耦接至第一電路元件120，且第二接收器306可直接耦接至第二電路元件122。此外，第一接收器304可耦接(例如，藉由經由對應電路元件或經由諸如開關之另一結構的直接連接)至圖2A及圖2B之第一傳輸器204，且第二接收器306可相似地耦接至圖2A及圖2B之第二傳輸器206。
與圖2A及圖2B之多模式傳輸器202相似，多模式接收器302可進一步包括可組態分組機構320 (例如，電路、方法、子系統、組態或其組合)，其可根據通訊模式而操作IO群組118。舉例而言，多模式接收器302可對於獨立通訊模式114使IO群組118中之接收器(例如，第一接收器304及第二接收器306)彼此獨立地操作。亦舉例而言，多模式接收器302可對於分組通訊模式116使IO群組118中之接收器作為集合而操作以接收或處理經協調(例如，差分或互補)信號。
在一些實施例中，可組態分組機構320可包括選擇電路或信號路由電路。舉例而言，可組態分組機構320可包括一組開關(例如，每一開關包括電阻器、電晶體或其組合)，其根據對應於通訊模式之組態設定322 (例如，用於控制可組態分組機構320之信號、設定、狀態等等)而切斷或閉合。亦舉例而言，可組態分組機構320可包括一組電晶體連同3輸入比較器。
如圖3A所繪示，組態設定322可對於獨立通訊模式114切斷第一接收器開關「S R1」及第二接收器開關「S R2」且閉合第三接收器開關「S R3」及第四接收器開關「S R4」。因此，第一接收器304及第二接收器306可以可操作方式彼此獨立。舉例而言，第一接收器304可接收第一經接收信號314 (例如，經由第一電路元件120接收之信號)作為用於比較器之輸入。第二接收器306可相似地接收第二經接收信號316 (例如，經由第二電路元件122接收之信號)作為用於另外比較器之輸入。可組態分組機構220可進一步將第一接收器304之第一參考部分308 (例如，用以提供諸如接地或參考電壓之參考位準或平面以偵測傳入信號之位準或值的接腳或連接件)、第二接收器306之第二參考部分310或其組合連接至參考電壓或接地。
基於經由可組態分組機構320實施之分離或隔離，第一接收器304及第二接收器306可偵測傳入信號之值而無來自另一接收器之輸入(例如，第一經接收信號314或第二經接收信號316)的任何影響。因而，經由圖1之通訊電路元件112接收的信號(例如，圖2A之第一輸出信號224及圖2A之第二輸出信號226)可被彼此獨立地處理。
如圖3B所繪示，組態設定322可對於分組通訊模式116閉合第一接收器開關「S R1」及第二接收器開關「S R2」且切斷第三接收器開關「S R3」及第四接收器開關「S R4」。因此，第二接收器306及第一接收器304可經由S R1及S R2而以可操作方式耦接，且進一步經由S R3及S R4而與參考位準隔離。因而，第一經接收信號314可路由至第二接收器306之第二參考部分310，且第二經接收信號316可路由至第一接收器304之第一參考部分308，藉此分別替換參考位準。對於分組通訊模式116，可組態分組機構320可藉由使用用於一接收器之傳入信號作為用於另一接收器之參考而允許將傳入信號處理為差分對。
與多模式傳輸器202相似，可組態分組機構320可基於組態設定322控制多模式接收器302，組態設定322可使用接腳連接、韌體、軟體等等予以設定或選擇。此外，組態設定322可對於整體組件或對於該組件內之特定子分組控制通訊電路元件112及對應接收器之發信號組態。在一些實施例中，可基於充當通訊對應物之已連接組件設定組態設定322。
圖4繪示根據本發明技術之實施例的製造記憶體裝置之實例方法400。方法400可用於製造圖1之記憶體裝置102、圖1之主機裝置108，或其組合。
在區塊402處，可判定發信號集以用於識別可由記憶體裝置選擇之一組通訊模式。舉例而言，設計者、製造者、系統或裝置、軟體、標準或其組合可識別應由記憶體裝置支援之該組通訊模式。
在區塊404處，可判定通訊分組(例如，用於電路系統或信號分組)以用於支援該組通訊模式。舉例而言，設計者、製造者、系統或裝置、軟體、標準或其組合可識別應經分組以實施該組通訊模式之傳輸器、接收器、圖1之通訊電路元件112或其組合的數目。該數目可對應於用於實施通訊模式之互補集中之信號的最大數目。
在區塊406處，可形成多模式傳輸器(例如，諸如藉由矽級處理、板級組裝、電路系統組裝等等)。舉例而言，設計者、製造者、系統或裝置、軟體、標準或其組合可形成多模式傳輸器(例如，圖2之多模式傳輸器202)，其包括數個傳輸器及/或數個電路元件，連同可組態分組機構(例如，圖2之可組態分組機構220)，該可組態分組機構可根據經選擇通訊模式操作該等傳輸器及/或該等電路元件。
在區塊408處，可形成多模式接收器(例如，諸如藉由矽級處理、板級組裝、電路系統組裝等等)。舉例而言，設計者、製造者、系統或裝置、軟體、標準或其組合可形成多模式接收器(例如，圖3之多模式接收器302)，其包括數個接收器及/或數個電路元件，連同可組態分組機構(例如，圖3之可組態分組機構320)，該可組態分組機構可根據經選擇通訊模式操作該等接收器及/或該等電路元件。
在區塊410處，可基於組合多模式接收器、多模式傳輸器、通訊電路元件112或其組合而形成IO群組。舉例而言，設計者、製造者、系統或裝置、軟體、標準或其組合可基於連接多模式接收器302、多模式傳輸器202及對應通訊電路元件而形成圖1之IO群組118。
在區塊412處，可識別記憶體裝置之組件，諸如用於經設計為與IO群組通訊之組件。舉例而言，設計者、製造者、系統或裝置、軟體、標準或其組合可識別被指定為與所形成之IO群組通訊的組件(例如，記憶體陣列104、控制器106，或主機裝置108)。該識別可對應於對應物組件之通訊能力(例如，對應物組件限於ONFI類型之通訊，抑或能夠經由一對通訊電路元件處理差分信號)。在一些實施例中，記憶體裝置可基於自通訊對應物接收之信號或與通訊對應物之硬體連接而識別通訊對應物。
在區塊414處，可根據對應組件針對IO群組設定通訊模式。舉例而言，設計者、製造者、系統或裝置、軟體、標準或其組合可選擇匹配於通訊對應物之能力的圖1之獨立通訊模式114或圖1之分組通訊模式116。在一些實施例中，設計者、製造者、系統或裝置、軟體、標準或其組合可設定組態設定222，諸如藉由將記憶體裝置上之對應接腳連接至電壓位準、接地平面、另一接腳或其組合，藉由設定機械開關，藉由將裝置連接至通訊組件，等等。
在區塊416處，可根據經選擇通訊模式組態IO群組。用於IO群組之可組態分組機構可基於組態設定來操作開關。舉例而言，對於獨立通訊模式114，可組態分組機構220可針對IO群組118將傳輸器彼此隔離，將接收器彼此隔離，將通訊電路元件彼此隔離，或其組合。亦舉例而言，對於分組通訊模式116，可組態分組機構220可針對IO群組118將傳輸器彼此耦接，將接收器彼此耦接，將通訊電路元件彼此耦接，或其組合。
在一些實施例中，可組合形成程序(例如，對於區塊406至410)，諸如用於矽級處理。在一些實施例中，可針對操作記憶體裝置之方法實施區塊412至416。舉例而言，可基於將記憶體裝置102連接至主機裝置108或另一裝置而識別組件。根據已連接裝置之能力，可設定通訊模式且可實施組態。
圖5繪示根據本發明技術之實施例的操作記憶體系統之實例方法500。方法500可用於在其中操作圖1之記憶體系統100，或圖1之記憶體裝置102，及/或圖1之主機裝置108。
在區塊512處，裝置可識別以通訊方式耦接至包括多模式通訊機制之另外組件的組件。舉例而言，圖1之控制器106、圖1之記憶體陣列104、主機裝置108或其組合可識別與其以通訊方式耦接之組件。該識別可對應於對應物組件之通訊能力(例如，對應物組件限於ONFI類型之通訊，抑或能夠經由一對通訊電路元件處理差分信號)。在一些實施例中，控制器106、記憶體陣列104、主機裝置108或其組合可基於自通訊對應物接收之信號或與通訊對應物之硬體連接而識別通訊對應物。
在區塊514處，可基於通訊對應物判定通訊模式。該判定可與如上文所描述的圖4之區塊414相似，且設定圖2之組態設定222。在一些實施例中，可基於組態設定222識別控制器106、記憶體陣列104、主機裝置108或其組合。
在區塊516處，可根據組態設定222組態圖1之IO群組118。與圖4之區塊416相似，圖2之可組態分組機構220可在其中根據組態設定222設定開關。舉例而言，在區塊520處，可組態分組機構220可在IO群組118內隔離圖1之通訊電路元件112。可組態分組機構220可將圖2之第一傳輸器204與圖2之第二傳輸器206隔離，將圖3之第一接收器304與圖3之第二接收器306隔離，將圖1之第一電路元件120與圖1之第二電路元件122隔離，或其組合。亦舉例而言，在區塊522處，可組態分組機構220可在IO群組118內以可操作方式耦接通訊電路元件112。可組態分組機構220可耦接第一傳輸器204及第二傳輸器206，耦接第一接收器304及第二接收器306，耦接第一電路元件120及第二電路元件122，或其組合。
在區塊518處，記憶體系統根據通訊模式傳達資料。舉例而言，在區塊524處，在對於獨立通訊模式114在對應組件之間傳達資料時，記憶體系統可在IO群組118內針對通訊電路元件112實施單獨通訊。作為另外實例，記憶體系統可經由在發送裝置上之第一電路元件120與接收裝置上之對應第一電路元件之間傳達的第一信號(例如，圖2之第一輸出信號224，其自一個組件被發送且在對應組件處被接收作為圖3之第一經接收信號314)傳達圖2之第一資料串流214。單獨地，記憶體系統可經由在發送裝置上之第二電路元件122與接收裝置上之對應第二電路元件之間傳達的第二信號(例如，圖2之第二輸出信號226，其自一個組件被發送且在對應組件處被接收作為圖3之第二經接收信號313)傳達圖2之第二資料串流216。
亦舉例而言，在區塊518處，在對於分組通訊模式116在對應組件之間傳達資料時，記憶體系統可在IO群組118內針對通訊電路元件112實施協調通訊。作為另外實例，記憶體系統可經由在發送裝置上之第一電路元件120與接收裝置上之對應第一電路元件之間傳達的第一信號傳達第一資料串流214。在傳達第一資料串流214時，記憶體系統可進一步使用第二信號(例如，互補輸出信號228，其與第一信號互補，且自一個組件被發送且在對應組件處被接收作為第二經接收信號313)。第一信號及第二信號可被一起處理以在接收組件處判定第一資料串流214。
在一些實施例中，可在製造期間實施區塊512至516中之一或多者(例如，對應於圖4之方法400)。舉例而言，可在製造記憶體裝置102期間實施控制器106及記憶體陣列104以使用分組通訊模式116。根據已被設定之可組態分組機構，後續操作可在裝置之間傳輸及接收第一輸出信號224及互補輸出信號228，藉此實施經協調通訊方案(例如，差分發信號方案)。
經組態以使用可組態分組機構220及/或可組態分組機構320選擇及實施多種通訊模式中之一者的IO群組118增加根據裝置能力改良通訊速度的可用性及能力。在使用可組態分組機構之情況下，IO群組可對於僅能夠進行ONFI類型之通訊的裝置實施獨立通訊模式114。然而，當一對通訊裝置可利用具有較高通訊速率或頻寬之其他通訊方案時，可組態分組機構可允許同一裝置利用使用同一設計之可用通訊方案。
經組態以對於分組通訊模式116實施差分發信號之IO群組118增加通訊品質。歸因於不斷增加之負載條件，對NAND堆疊之頻寬正受到挑戰。記憶體裝置正按指數規律增加容量，此對於現有ONFI通道引起較高負載。歸因於信號完整性挑戰，較高負載進一步挑戰IO頻寬。使用第一輸出信號224及互補輸出信號228，諸如用於包括差分發信號方案之平行介面，可引起較高頻寬(例如，達大於2倍)。較高頻寬可提供改良之信號完整性，從而允許增加通訊速率，同時管理或降低誤差率。
包括具有可組態分組機構220之多模式傳輸器202及/或具有可組態分組機構320之多模式接收器302的IO群組118對於對應記憶體組件提供改良之適用性。由於同一組件可實施多種通訊模式，故該組件可與先前需要單獨設計之不同組裝置通訊。
圖6為根據本發明技術之實施例的包括記憶體裝置之系統的示意圖。上文參考圖1至圖5所論述之前述記憶體裝置中之任一者可併入至多種較大及/或較複雜系統中之任一者中，該等系統之代表性實例為圖6示意性地所展示之系統680。系統680可包括記憶體裝置600、電源682、驅動器684、處理器686，及/或其他子系統或組件688。記憶體裝置600可包括與上文參考圖1至圖6所描述之記憶體裝置之特徵大體上相似的特徵，且可因此包括用於執行上文所論述之操作的各種特徵。所得系統680可執行各種功能中之任一者，諸如記憶體儲存、資料處理，及/或其他合適功能。因此，代表性系統680可包括但不限於手持型裝置(例如，行動電話、平板電腦、數位讀取器，及數位音訊播放器)、電腦、載具、電氣設備及其他產品。系統680之組件可容納於單一單元中或遍及多個互連單元(例如，經由通訊網路)而分佈。系統680之組件亦可包括遠端裝置，及各種電腦可讀媒體中之任一者。
自前文應瞭解，已本文中出於說明目的而描述該技術之特定實施例，但可在不偏離本發明之情況下進行各種修改。此外，亦可在其他實施例中組合或消除在特定實施例之內容背景下所描述的新技術之某些態樣。此外，儘管已在彼等實施例之內容背景下描述與新技術之某些實施例相關聯的優點，但其他實施例亦可展現此類優點，且並非所有實施例皆必定需要將此類優點展現為屬於該技術之範疇內。因此，本發明及關聯技術可涵蓋本文中未明確地展示或描述之其他實施例。
100 記憶體系統 102 記憶體裝置 104 記憶體陣列 106 控制器 108 主機裝置 112 通訊電路元件 114 獨立通訊模式 116 分組通訊模式 118 輸入-輸出(IO)群組 120 第一電路元件 122 第二電路元件 202 多模式傳輸器 204 第一傳輸器 206 第二傳輸器 214 第一資料串流 216 第二資料串流 220 可組態分組機構 222 組態設定 224 第一輸出信號 226 第二輸出信號 228 互補輸出信號 302 多模式接收器 304 第一接收器 306 第二接收器 308 第一參考部分 310 第二參考部分 314 第一經接收信號 316 第二經接收信號 400 方法 402 區塊 404 區塊 406 區塊 408 區塊 410 區塊 412 區塊 414 區塊 416 區塊 500 方法 512 區塊 514 區塊 516 區塊 518 區塊 520 區塊 522 區塊 524 區塊 526 區塊 600 記憶體裝置 680 系統 682 電源 684 驅動器 686 處理器 688 其他子系統或組件
圖1為根據本發明技術之實施例的具有多模式通訊機制之記憶體系統的方塊圖。
圖2A為根據本發明技術之實施例的經組態用於獨立通訊模式之多模式傳輸器的示意圖。
圖2B為根據本發明技術之實施例的經組態用於分組通訊模式之多模式傳輸器的示意圖。
圖3A為根據本發明技術之實施例的經組態用於獨立通訊模式之多模式接收器的示意圖。
圖3B為根據本發明技術之實施例的經組態用於分組通訊模式之多模式接收器的示意圖。
圖4繪示根據本發明技術之實施例的製造記憶體裝置之實例方法。
圖5繪示根據本發明技術之實施例的操作記憶體系統之實例方法。
圖6為根據本發明技術之實施例的包括記憶體裝置之系統的示意圖。

Claims (23)

  1. 一種記憶體裝置，其包含： 一第一通訊電路元件，其經組態以在該記憶體裝置中之組件之間傳達一第一信號； 一第二通訊電路元件，其經組態以在該記憶體裝置中之該等組件之間傳達一第二信號；及 一可組態分組機構，其耦接至該第一通訊電路元件及該第二通訊電路元件，該可組態分組機構經組態以在以下操作之間選擇： 使該第一通訊電路元件及該第二通訊電路元件彼此獨立地操作，其中該第一信號及該第二信號為獨立信號；及 使該第一通訊電路元件及該第二通訊電路元件作為一群組而操作，其中該第一信號對應於該第二信號。
  2. 如請求項1之記憶體裝置，其中該可組態分組機構經組態以作出使該第一通訊電路元件及該第二通訊電路元件作為一群組而操作之一選擇，其中該第一信號及該第二信號彼此互補。
  3. 如請求項2之記憶體裝置，其中該第一信號及該第二信號為一差分對。
  4. 如請求項1之記憶體裝置，其中該記憶體裝置為一NAND快閃記憶體裝置。
  5. 如請求項4之記憶體裝置，其中該可組態分組機構經組態以作出使該第一通訊電路元件及該第二通訊電路元件彼此獨立地操作之一選擇，以實施開放NAND快閃記憶體介面(ONFI)通訊。
  6. 如請求項1之記憶體裝置，其進一步包含： 一第一傳輸器，其耦接至該第一通訊電路元件及該可組態分組機構，該第一傳輸器經組態以發送該第一信號；及 一第二傳輸器，其耦接至該第二通訊電路元件及該可組態分組機構，該第二傳輸器經組態以發送該第二信號。
  7. 如請求項6之記憶體裝置，其中該可組態分組機構經組態以將該第一傳輸器電耦接至該第二通訊電路元件，以用於使該第一通訊電路元件及該第二通訊電路元件作為一群組而操作。
  8. 如請求項7之記憶體裝置，其進一步包含耦接至該第一傳輸器之一反相器，該反相器經組態以將該第一信號或該第二信號產生為另一者之一反相信號。
  9. 如請求項6之記憶體裝置，其中該可組態分組機構經組態以隔離該第一傳輸器及該第二傳輸器以獨立地操作該第一通訊電路元件及該第二通訊電路元件，其中該可組態分組機構將該第一傳輸器與該第二通訊電路元件隔離且將該第二傳輸器與該第一通訊電路元件隔離。
  10. 如請求項6之記憶體裝置，其中該可組態分組機構包括一組開關以用於在該第一傳輸器、該第二傳輸器、該第一通訊電路元件、該第二通訊電路元件或其一組合之間路由該第一信號及該第二信號。
  11. 如請求項10之記憶體裝置，其中該可組態分組機構包括根據一H型橋接組態之該組開關。
  12. 如請求項1之記憶體裝置，其進一步包含： 一第一接收器，其耦接至該第一通訊電路元件及該可組態分組機構，該第一接收器經組態以接收該第一信號；及 一第二接收器，其耦接至該第二通訊電路元件及該可組態分組機構，該第二接收器經組態以接收該第二信號。
  13. 如請求項12之記憶體裝置，其中： 該第一接收器包括一第一參考部分，該第一參考部分經組態以提供一第一參考位準以用於使用該第一接收器偵測該第一信號之位準； 該第二接收器包括一第二參考部分，該第二參考部分經組態以提供一第二參考位準以用於使用該第二接收器偵測該第二信號之位準；且 該可組態分組機構經組態以將該第一信號電耦接至該第二參考部分且將該第二信號電耦接至該第一參考部分，以用於使該第一通訊電路元件及該第二通訊電路元件作為一群組而操作。
  14. 如請求項12之記憶體裝置，其中該可組態分組機構經組態以隔離該第一接收器及該第二接收器以獨立地操作該第一通訊電路元件及該第二通訊電路元件，其中該可組態分組機構將該第一接收器與該第二信號隔離且將該第二接收器與該第一信號隔離。
  15. 如請求項1之記憶體裝置，其中該第一通訊電路元件及該第二通訊電路元件兩者皆經組態以在該記憶體裝置之一記憶體陣列與一控制器之間實施雙向通訊。
  16. 一種記憶體裝置，其包含： 一記憶體陣列，其包括一第一記憶體電路元件及一第二記憶體電路元件，該第一記憶體電路元件及該第二記憶體電路元件各自用於發送或接收信號；及 一控制器，其耦接至該記憶體陣列，該控制器包括一第一控制器電路元件及一第二控制器電路元件，其中該第一控制器電路元件電耦接至該第一記憶體電路元件，且該第二控制器電路元件電耦接至該第二記憶體電路元件； 其中該記憶體陣列及該控制器包括一可組態分組機構，該可組態分組機構耦接至該第一記憶體電路元件、該第二記憶體電路元件、該第一控制器電路元件及該第二控制器電路元件，該可組態分組機構經組態以在以下操作之間選擇： 對於一獨立通訊模式使該第一記憶體電路元件及該第一控制器電路元件與該第二記憶體電路元件及該第二控制器電路元件獨立地操作；及 對於一分組通訊模式使該第一記憶體電路元件及該第一控制器電路元件與該第二記憶體電路元件及該第二控制器電路元件相關地操作。
  17. 如請求項16之記憶體裝置，其中該可組態分組機構經組態以基於使用該第一記憶體電路元件、該第一控制器電路元件、該第二記憶體電路元件及該第二控制器電路元件傳達一資料串流而實施該分組通訊模式。
  18. 如請求項17之記憶體裝置，其中該可組態分組機構經組態以基於使用一第一信號與一第二信號傳達該資料串流而實施該分組通訊模式，該第二信號與該第一信號互補，其中該第一信號係在該第一記憶體電路元件與該第一控制器電路元件之間傳達，且該第二信號係在該第二記憶體電路元件與該第二控制器電路元件之間傳達。
  19. 如請求項18之記憶體裝置，其中該可組態分組機構經組態以基於將該第一信號及該第二信號傳達為一差分對而實施該分組通訊模式。
  20. 如請求項16之記憶體裝置，其中該可組態分組機構經組態以基於使用該第一記憶體電路元件及該第一控制器電路元件傳達一資料串流且使用該第二記憶體電路元件及該第二控制器電路元件傳達一另外資料串流而實施該獨立通訊模式。
  21. 一種記憶體系統，其包含： 一第一通訊電路元件，其經組態以在該記憶體系統中之組件之間傳達一第一信號； 一第二通訊電路元件，其經組態以在該記憶體系統中之該等組件之間傳達一第二信號；及 一可組態分組機構，其耦接至該第一通訊電路元件及該第二通訊電路元件，該可組態分組機構經組態以在以下操作之間選擇： 使該第一通訊電路元件及該第二通訊電路元件彼此獨立地操作，其中該第一信號及該第二信號為獨立信號；及 使該第一通訊電路元件及該第二通訊電路元件作為一群組而操作，其中該第一信號對應於該第二信號。
  22. 如請求項21之記憶體系統，其中該第一通訊電路元件、該第二通訊電路元件及該可組態分組機構包括於一控制器、一記憶體陣列、一主機裝置或其一組合中。
  23. 如請求項21之記憶體系統，其中該可組態分組機構經組態以基於一組態設定而選擇，該組態設定對應於一接腳連接、一電壓輸入、一韌體或其一組合。
TW107129060A 2017-08-23 2018-08-21 具有多模式通訊機制之記憶體裝置 TWI671755B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/684,831 US10419574B2 (en) 2017-08-23 2017-08-23 Memory device with a multi-mode communication mechanism
US15/684,831 2017-08-23

Publications (2)

Publication Number Publication Date
TW201921345A TW201921345A (zh) 2019-06-01
TWI671755B true TWI671755B (zh) 2019-09-11

Family

ID=65435808

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107129060A TWI671755B (zh) 2017-08-23 2018-08-21 具有多模式通訊機制之記憶體裝置

Country Status (6)

Country Link
US (4) US10419574B2 (zh)
EP (1) EP3673355A4 (zh)
KR (1) KR102206442B1 (zh)
CN (1) CN111033460B (zh)
TW (1) TWI671755B (zh)
WO (1) WO2019040331A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10419574B2 (en) 2017-08-23 2019-09-17 Micron Technology, Inc. Memory device with a multi-mode communication mechanism
US11556279B2 (en) 2020-08-21 2023-01-17 Samsung Electronics Co., Ltd. System device, and method for memory interface including reconfigurable channel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150371684A1 (en) * 2014-06-18 2015-12-24 NXGN Data, Inc. Ultra high capacity ssd
US9489302B2 (en) * 2011-02-02 2016-11-08 Micron Technology, Inc. Control arrangements and methods for accessing block oriented nonvolatile memory
US9552889B2 (en) * 2007-02-16 2017-01-24 Conversant Intellectual Property Management Inc. Clock mode determination in a memory system
US20170171111A1 (en) * 2015-12-11 2017-06-15 Intel Corporation Apparatus and method for fusion of compute and switching functions of exascale system into a single component by using configurable network-on-chip fabric with distributed dual mode input-output ports and programmable network interfaces

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7817470B2 (en) * 2006-11-27 2010-10-19 Mosaid Technologies Incorporated Non-volatile memory serial core architecture
FR2925187B1 (fr) 2007-12-14 2011-04-08 Commissariat Energie Atomique Systeme comportant une pluralite d'unites de traitement permettant d'executer des taches en parallele,en mixant le mode d'execution de type controle et le mode d'execution de type flot de donnees
US8549246B2 (en) * 2008-04-30 2013-10-01 Micron Technology, Inc. SPI NAND protected mode entry methodology
US7961007B2 (en) * 2009-04-30 2011-06-14 Apple Inc. Receiver to match delay for single ended and differential signals
US8461882B2 (en) * 2009-05-07 2013-06-11 Rambus Inc. Driver supporting multiple signaling modes
US20110041039A1 (en) 2009-08-11 2011-02-17 Eliyahou Harari Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device
WO2011119359A2 (en) * 2010-03-24 2011-09-29 Rambus Inc. Coded differential intersymbol interference reduction
US8656256B2 (en) 2010-07-07 2014-02-18 Stec, Inc. Apparatus and method for multi-mode operation of a flash memory device
US9069688B2 (en) 2011-04-15 2015-06-30 Sandisk Technologies Inc. Dynamic optimization of back-end memory system interface
US8694719B2 (en) 2011-06-24 2014-04-08 Sandisk Technologies Inc. Controller, storage device, and method for power throttling memory operations
US8748296B2 (en) 2011-06-29 2014-06-10 International Business Machines Corporation Edge-exclusion spalling method for improving substrate reusability
US9053066B2 (en) 2012-03-30 2015-06-09 Sandisk Technologies Inc. NAND flash memory interface
US20160350240A1 (en) * 2015-05-29 2016-12-01 Analog Devices Global Serial peripheral interface host port
US10419574B2 (en) 2017-08-23 2019-09-17 Micron Technology, Inc. Memory device with a multi-mode communication mechanism

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9552889B2 (en) * 2007-02-16 2017-01-24 Conversant Intellectual Property Management Inc. Clock mode determination in a memory system
US9740407B2 (en) * 2007-02-16 2017-08-22 Conversant Intellectual Property Management Inc. Clock mode determination in a memory system
US9489302B2 (en) * 2011-02-02 2016-11-08 Micron Technology, Inc. Control arrangements and methods for accessing block oriented nonvolatile memory
US20150371684A1 (en) * 2014-06-18 2015-12-24 NXGN Data, Inc. Ultra high capacity ssd
US20170171111A1 (en) * 2015-12-11 2017-06-15 Intel Corporation Apparatus and method for fusion of compute and switching functions of exascale system into a single component by using configurable network-on-chip fabric with distributed dual mode input-output ports and programmable network interfaces

Also Published As

Publication number Publication date
US11637903B2 (en) 2023-04-25
US11303721B2 (en) 2022-04-12
CN111033460A (zh) 2020-04-17
US10805422B2 (en) 2020-10-13
US20190373076A1 (en) 2019-12-05
EP3673355A1 (en) 2020-07-01
KR20200033984A (ko) 2020-03-30
US20220210244A1 (en) 2022-06-30
TW201921345A (zh) 2019-06-01
WO2019040331A1 (en) 2019-02-28
EP3673355A4 (en) 2021-04-28
US20210021689A1 (en) 2021-01-21
KR102206442B1 (ko) 2021-01-25
CN111033460B (zh) 2021-08-31
US10419574B2 (en) 2019-09-17
US20190068743A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
KR102684579B1 (ko) 캘리브레이션 동작을 수행하는 반도체 장치 및 시스템
CN105405459B (zh) 阻抗校准电路以及使用该电路的半导体存储器和存储系统
US11637903B2 (en) Memory device with a multi-mode communication mechanism
US8929119B2 (en) Memory module and on-die termination setting method thereof
US12001376B2 (en) Adaptive interface high availability storage device
KR20120085650A (ko) 스택된 멀티-다이 패키지에서의 관통 실리콘 비아 재구성
JP5533963B2 (ja) 構成可能な入出力ポートを伴うメモリモジュール
US9153533B2 (en) Microelectronic elements with master/slave configurability
US8488393B2 (en) Semiconductor memory device and test method thereof
KR101327665B1 (ko) 멀티-포트 메모리 및 동작
US9684474B2 (en) Single input/output cell with multiple bond pads and/or transmitters
KR20200087410A (ko) 멀티 칩 패키지
US20170060801A1 (en) Semiconductor system and controlling method thereof
US7920433B2 (en) Method and apparatus for storage device with a logic unit and method for manufacturing same
US20230063891A1 (en) Output Driver with Strength Matched Power Gating
KR102114990B1 (ko) 반도체 메모리
TW202314514A (zh) 記憶體系統
US20150026364A1 (en) Semiconductor device and memory system having the same
CN101009131A (zh) 具有用于电信号的再驱动单元的半导体存储芯片
TW201439888A (zh) 記憶體控制器