TWI669209B - 擴散阻障結構、導電疊層及其製法 - Google Patents

擴散阻障結構、導電疊層及其製法 Download PDF

Info

Publication number
TWI669209B
TWI669209B TW107134388A TW107134388A TWI669209B TW I669209 B TWI669209 B TW I669209B TW 107134388 A TW107134388 A TW 107134388A TW 107134388 A TW107134388 A TW 107134388A TW I669209 B TWI669209 B TW I669209B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
diffusion barrier
polymer
barrier structure
Prior art date
Application number
TW107134388A
Other languages
English (en)
Other versions
TW202012171A (zh
Inventor
衛子健
王偉彥
Original Assignee
國立清華大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立清華大學 filed Critical 國立清華大學
Priority to TW107134388A priority Critical patent/TWI669209B/zh
Priority to US16/510,208 priority patent/US11331883B2/en
Application granted granted Critical
Publication of TWI669209B publication Critical patent/TWI669209B/zh
Publication of TW202012171A publication Critical patent/TW202012171A/zh
Priority to US17/719,551 priority patent/US11745469B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/082—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising vinyl resins; comprising acrylic resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/283—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysiloxanes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/306—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising vinyl acetate or vinyl alcohol (co)polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/308—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising acrylic (co)polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/10—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a discontinuous layer, i.e. formed of separate pieces of material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2264/00—Composition or properties of particles which form a particulate layer or are present as additives
    • B32B2264/10—Inorganic particles
    • B32B2264/105—Metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/30—Properties of the layers or laminate having particular thermal properties
    • B32B2307/302—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/762—Self-repairing, self-healing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)

Abstract

本發明公開一種擴散阻障結構、導電疊層及其製法，導電疊層包括一基板、一擴散阻障結構以及一導電層，擴散阻障結構形成於基板和導電層之間，擴散阻障結構包括一非連續改質層以及一阻障層，非連續改質層設置於所述基板上，所述非連續改質層的材料是一具有親水基的高分子。阻障層設置於所述基板和所述非連續改質層上，所述阻障層的材料至少包括一自修復高分子。擴散阻障結構可阻障金屬原子的擴散，避免導電疊層在加工熱處理時，因溫度升高導致導電疊層的特性退化或毀損。

Description

擴散阻障結構、導電疊層及其製法
本發明涉及一種阻障結構、導電疊層及其製法，特別是涉及一種擴散阻障結構、導電疊層及其製法。
隨著科技的進步，積體電路(Integrated circuit，IC)不斷朝向高密集度和高傳輸效率的目標發展。為了提升積體電路的性能，業界積極致力於縮小導線的寬度和導線的間距，但也加劇了電阻電容延遲效應(resistance capacity delay，RC delay)。故為了降低電阻電容延遲效應，除了使用低介電常數的材料作為介電層之外，目前大多是選用低電阻率和高抗電子遷移能力的銅作為導線材料，以克服電阻電容延遲效應。
然而，銅的擴散係數甚高，在低溫處理(240℃)時容易擴散至矽元件中，導致元件特性退化或毀損。因此，通常會在銅金屬和介電層之間設置銅擴散阻障層(Copper diffusion barrier)，來抑制銅的擴散並維持元件之電性可靠度。現有的銅擴散阻障層大多是採用單一過渡金屬的氮化物作為材料，例如氮化鈦和氮化鉭，再藉由乾式製程於介電層上形成銅擴散阻障層。
然而，氮化鈦容易形成柱狀晶結構，反而會提供銅快速擴散的路徑，並且，以乾式製程形成的銅擴散阻障層，通常具有較大的厚度(約10奈米)。根據國際半導體技術發展藍圖(International Technology Roadmap for Semiconductors，ITRS)所述，當線寬比小於16奈米時，銅擴散阻障層的厚度必須低於2奈米以下才不會明顯產生電阻電容延遲的問題。故現有技術中的銅擴散阻障層仍有待改善。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種擴散阻障結構、導電疊層及其製法。
為了解決上述的技術問題，本發明所採用的其中一技術方案是，提供一種擴散阻障結構。擴散阻障結構形成於一基板以及一導電層之間，擴散阻障結構包括一非連續改質層和一阻障層。非連續改質層設置於所述基板上，非連續改質層的材料是一具有親水基的高分子；阻障層設置於基板和非連續改質層上，阻障層的材料至少包括一自修復高分子。
為了解決上述的技術問題，本發明所採用的另外一技術方案是，提供一種導電疊層。導電疊層包括一基板、一擴散阻障結構和一導電層，基板具有一表面；擴散阻障結構設置於基板上，擴散阻障層包括一非連續改質層和一阻障層，非連續改質層設置於基板的表面，非連續改質層的材料是一具有親水基的高分子；阻障層形成於基板的表面和非連續改質層上，阻障層的材料至少包括一自修復高分子；導電層設置於基板上，其中，導電層通過擴散阻障結構與基板隔離。
為了解決上述的技術問題，本發明所採用的另外再一技術方案是，提供一種導電疊層的製法。導電疊層的製法包括以下步驟：提供一基板，基板具有一表面；對基板的表面進行表面改質處理，以在表面上形成一非連續改質層；以及形成一阻障層於表面以及非連續改質層上；其中，非連續改質層的材料包括一具有親水基的高分子，阻障層的材料包括一自修復高分子。
本發明的其中一有益效果在於，本發明所提供的擴散阻障結構、導電疊層及其製法，其能通過“具有親水基的高分子的非連續改質層”以及“包括自修復高分子的阻障層”的技術方案，阻擋導電層中的金屬原子擴散至基板中。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
1‧‧‧導電疊層
10‧‧‧基板
11‧‧‧表面
20‧‧‧擴散阻障結構
21‧‧‧非連續改質層
211‧‧‧微粗糙表面
22‧‧‧一阻障層
30‧‧‧導電層
5、6‧‧‧未改質區域
7、8‧‧‧改質區域
圖1為本發明導電疊層的側視剖面示意圖。
圖2為製備本發明導電疊層的流程圖。
圖3為本發明導電疊層的顯微鏡影像圖。
圖4為以不同操作方式將導電層設置於基板後於不同快速熱退火溫度下的片電阻測量結果。
圖5以不同操作方式將導電層設置於基板後於不同快速熱退火溫度下的片電阻測量結果。
以下是通過特定的具體實施例來說明本發明所公開有關“擴散阻障結構、導電疊層及其製法”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不悖離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。
應當可以理解的是，雖然本文中可能會使用到“第一”、“第 二”、“第三”等術語來描述各種元件或者信號，但這些元件或者信號不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件，或者一信號與另一信號。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
請參閱圖1所示，本發明提供一種導電疊層1，其包括：一基板10、一擴散阻障結構20和一導電層30。
擴散阻障結構20設置於基板10和導電層30之間，在一定的溫度範圍內，擴散阻障結構20可阻隔導電層30中的金屬原子擴散至基板10中。故可避免導電疊層1在加工處理時，因溫度升高導致特性退化或毀損。
基板10的材料可以是無機基板或是有機基板，但不限於此。本實施例中以無機基板為例，基板10的材料為二氧化矽。一般來說，為了提升導電效率，會使用高導電率的銅作為導電層30的材料，因此，在本實施例中，導電層30的材料為銅，並以此進行說明。
具體來說，擴散阻障結構20包括一非連續改質層21和一阻障層22。非連續改質層21設置於基板10的表面11，當非連續改質層21設置於基板10上之後，基板10上方不再是一平整面，而是具有些許高低差的一微粗糙表面211。
微粗糙表面211的形成是由於基板10的表面11並未被完全改質。具體來說，基板10上的部分區域並未生成改質層(如未改質區域5、6)，而基板10上的部分區域生成有島狀的改質層(如改質區域7、8)。因此，未生成改質層的未改質區域5、6以及生成有島狀改質層的改質區域7、8會使基板10的表面11上方為具有些許高低差的微粗糙表面211。
也就是說，基板10的表面11並未被完全改質，改質層並未完整覆蓋基板10的表面11，而是以島狀形式吸附於基板10的表 面11。因此，本實施例中將設置的改質層稱為非連續改質層21，且非連續改質層21將有利於阻障層22的設置。
非連續改質層21的材料包括一具有親水基的高分子，例如，具有親水基的高分子可以是一具有胺基的矽烷，且胺基的數量可以為一至三個。舉例來說，具有胺基的矽烷可以是3-氨基丙基三乙氧基矽烷((3-aminopropyl)triethoxysilane，APTES)、N-(3-(三甲氧基矽基)丙基)乙二胺(N-(3-(trimethoxysilyl)propyl)ethylenediamine)、3-2-(2-氨基乙基氨基)乙基氨基丙基三甲氧基矽烷(3-2-(2-aminoethylamino)ethylamino propyl trimethoxysilane，ETAS)或其任意組合，但不限於此。於一較佳實施例，具有親水基的高分子為3-2-(2-氨基乙基氨基)乙基氨基丙基三甲氧基矽烷，即具有親水基的高分子為具有三個胺基的矽烷。
阻障層22設置於基板10的表面11以及非連續改質層21上，並與非連續改質層21具有高低差的微粗糙表面211相連。在一定的溫度範圍內，阻障層22可阻隔導電層30中的金屬原子擴散至基板10。
阻障層22的材料包括一自修復高分子(Self-healing polymer)。自修復高分子可以是選自由聚乙烯醇(Polyvinyl alcohol，PVA)、聚乙烯吡咯烷酮(Polyvinylpyrrolidone，PVP)、聚丙烯酸(Polyacrylic acid，PAA)、聚乙二醇(Polyethylene glycol，PEG)及其任意組合所構成的群組。本實施例中，選用的自修復高分子是聚乙烯醇。
於另一實施例，除了自修復高分子之外，阻障層22的材料還包括一觸媒材料。通過觸媒材料的使用，有助於阻障層22之上形成導電層30。於本實施例中，觸媒材料包括多個奈米金屬粒子，奈米金屬粒子可以是奈米鈀粒子。
一般來說，導電疊層1在進行加工時會利用高溫回火的方式 來進行金屬內應力的釋放，此時，導電層30中的金屬原子(通常為銅原子)會因高溫使擴散速率提高，而更容易擴散至基板10。一旦金屬原子擴散至擴散阻障結構20，會對自修復高分子產生一刺激，進而促使自修復高分子阻擋金屬原子的擴散路徑，而達到阻隔金屬原子擴散的效果。因此，在一定溫度範圍內，擴散阻障結構20的設置可抵擋金屬原子的擴散。
圖2為製備本發明導電疊層1的流程圖，請合併參酌圖1及圖2。在步驟S100中，提供一基板10，基板10具有一表面11。
在步驟S110中，清潔基板10的表面11。於本實施例中，依照標準溼式清潔法(RCA clean)，清潔基板10的表面11，並去除表面11上附著的有機物、氧化物和離子化合物。接著，以去離子水沖洗基板10的表面11，並吹乾維持基板10的表面11呈乾燥狀態。
在標準溼式清潔法中使用了兩種試劑，分別為RCA-1及RCA-2，RCA-1的成分為包括氨水(NH4OH)、雙氧水(H2O2)和去離子水(DI)，又稱為APM(Ammonia hydrogen Peroxide Mixtures)，其功用是去除表面的有機物微粒。RCA-2的成分為鹽酸(HCl)、雙氧水和去離子水，又稱HPM(Hydrochloric acid hydrogen Peroxide Mixtures)，其功用是去除表面的金屬物質。於本實施例中，具體清潔步驟如下：將基板1浸泡於80℃的APM溶液中20分鐘，APM溶液中NH4OH：H2O2：DI的成分比例為1：1：5。在步驟S120中，對基板10的表面11進行預處理，將基板10浸泡於一預處理溶液中。於本實施例中，預處理溶液的成分為純異丙醇，預處理的方式是將基板10浸泡於預處理溶液中5分鐘。於其他實施例，預處理溶液的成分並不限於是純異丙醇，也可以是甲苯、丙酮、乙醇、異丙醇或其任意組合。
接著，對基板10的表面11進行表面改質處理，以在表面11上形成一非連續改質層21，其中，非連續改質層21的材料包括具 有親水基的高分子(步驟S130)。
具有親水基的高分子可以是一具有胺基的矽烷。舉例來說，具有胺基的矽烷可以是選自於由3-氨基丙基三乙氧基矽烷、N-(3-(三甲氧基矽基)丙基)乙二胺、3-2-(2-氨基乙基氨基)乙基氨基丙基三甲氧基矽烷和其任意組合所構成的群組，但不限於此。於一較佳實施例，具有親水基的高分子為3-2-(2-氨基乙基氨基)乙基氨基丙基三甲氧基矽烷，即具有親水基的高分子為具有三個胺基的矽烷。
於本實施例中，表面改質處理的方式是先配製一改質溶液，再將經預處理的基板10浸於改質溶液中，改質溶液中包含具有親水基的高分子(步驟S131)。因此，在表面改質處理之後，非連續改質層21的材料中包括具有親水基的高分子。
在表面改質處理時，基板10浸於改質溶液的時間為0.5分鐘至5分鐘。於一較佳實施例中，基板10浸於改質溶液的時間為1分鐘。
一般來說，在傳統濕式製程進行表面改質的作法中，如果基板10於改質溶液中的浸泡時間不夠長，具有親水基的高分子無法達到完整單層化學吸附，而會以物理吸附方式附著在基板10表面11上，且附著的具有親水基的高分子會在清洗之後被沖掉，因此基板10表面11無法形成平整且連續的改質層。因此傳統技術需將基板10於改質溶液中浸泡30分鐘，以在基板10的表面11生成連續的、具備實質厚度的改質層，但具有操作時間長的缺點。
相對的，本實施例不一定需要設置連續改質層，基板10僅需於改質溶液中經過短時間的浸泡，一旦生成島狀的非連續改質層21之後，即可於基板10上設置阻障層22，達成阻障金屬原子擴散的效果。因此，本發明進行表面改質處理(形成非連續改質層21)的步驟，所需的操作時間較短。
於本實施例中，改質溶液為矽烷溶液，矽烷溶液中的矽烷含 量為0.1體積百分濃度(vol%)至5vol%。於一較佳實施例中，矽烷溶液中的矽烷含量為1vol%。
於一較佳實施例，步驟S120中的預處理溶液的其中一成分與步驟S131中的改質溶液的其中一成分相同。也就是說，改質溶液中除了具有親水基的高分子之外，還包括分散具有親水基的高分子的一溶劑，且改質溶液中的溶劑與預處理溶液相同。於本實施例中，預處理溶液為異丙醇，而改質溶液中分散具有親水基的高分子的溶劑也是異丙醇。換句話說，當基板10在步驟S120進行預處理時，基板10的表面11會先吸附少量異丙醇，故當基板10在步驟S131進行表面改質處理時，因改質溶液的溶劑同樣為異丙醇，可增加具有親水基的高分子附著於基板10的表面11上的效果。
於其他實施例中，改質溶液中的溶劑可以是甲苯、丙酮、乙醇、異丙醇或其任意組合。本發明分別選用了甲苯、丙酮、乙醇和異丙醇作為改質溶液的溶劑，並在形成非連續改質層21之後，以原子力顯微鏡(Atomic force microscope，AFM)觀察非連續改質層21的微粗糙表面211的中心線平均粗糙度(Arithmetical mean deviation，Ra.)，實驗結果如表1所示。
本發明另對未設置非連續改質層21的基板10以原子力顯微鏡觀察，測得單純基板10中心線平均粗糙度為0.106奈米，作為 比較基準。根據表1結果可得知，選用不同的成分作為改質溶液的溶劑，會對非連續改質層21形成的結構造成影響。在比較使用不同溶劑成分之後可發現，以異丙醇作為改質溶液的溶劑形成的非連續改質層21具有較小的粗糙度，較有利於非連續改質層21上再形成阻障層22。
在步驟S132中，將基板10自改質溶液中取出，以一沖洗劑沖洗基板10以去除多餘的改質溶液。於本實施例中，沖洗劑的成分與改質溶液的溶劑的成分相同，即沖洗劑為純異丙醇。
在步驟S133中，烘烤基板10，使具有親水基的高分子與基板10的表面11形成共價鍵結，形成非連續改質層21。因此，基板10的表面11可通過非連續改質層21而變得親水。於本實施例中，烘烤基板10的操作方式是將基板10置於160℃的烘箱內烘烤。
接著，形成阻障層22於基板10的表面11以及所述非連續改質層21上，其中，阻障層22的材料包括一自修復高分子。自修復高分子是選自由聚乙烯醇、聚乙烯吡咯烷酮、聚丙烯酸、聚乙二醇及其任意組合所構成的群組(步驟S140)。
於本實施例中，形成阻障層22的方式為先配製一高分子溶液，使改質後的基板10浸於高分子溶液，其中，高分子溶液的成分包括自修復高分子(步驟S141)。本實施例中，選用的自修復高分子是聚乙烯醇，即高分子溶液的成分中包括聚乙烯醇。並且，高分子溶液中自修復高分子的平均粒徑為5奈米至15奈米。
於另一實施例，阻障層22的材料除了包括自修復高分子之外，還包括一觸媒材料。因此，在步驟S141A中，形成阻障層22的方式為先配製一高分子溶液，使改質後的基板浸於高分子溶液，其中，高分子溶液的成分包括自修復高分子和觸媒材料。於一較佳實施例，觸媒材料為奈米金屬粒子。更佳的，奈米金屬粒子為奈米鈀粒子。
當阻障層22的材料中包括奈米金屬粒子時，有利於在阻障層 22上形成導電層30。具體而言，以無電鍍(Electroless plating)沉積金屬時，通常需要觸媒的使用，故本發明於阻障層22中添加奈米金屬粒子，可作為沉積導電層30時的觸媒。
於本發明的其中一實施例，高分子溶液中包括以聚乙烯醇包覆的奈米鈀粒子(以下簡稱為PVA-Pd粒子)。PVA-Pd粒子的具體製備方式如下：在室溫狀態下，在持續攪拌的去離子水中依序加入自修復高分子(例如聚乙烯醇)、反應前驅物(例如硝酸鈀)、還原劑(例如甲醛)和鹼性溶液(例如碳酸鈉水溶液)，以形成高分子奈米粒子團。其中，還原劑可在鹼性環境下使反應前驅物還原成零價奈米金屬粒子，自修復高分子會附著於奈米金屬粒子的周圍，通過自修復高分子的立體屏障可防止奈米金屬粒子間團聚沉降。
其中，通過調配自修復高分子和反應前驅物的重量，可控制PVA-Pd粒子中聚乙烯醇和奈米鈀粒子的重量比例(簡稱為PVA：Pd的重量比例)介於0.175：1至2：1之間。於本實施例中，分別製備PVA：Pd的重量比例為0.175：1、0.5：1、1：1和2：1的PVA-Pd粒子。於一較佳實施例，PVA-Pd粒子中PVA：Pd的重量比例為0.5：1至2：1。
於本實施例中，高分子溶液中PVA-Pd粒子的平均粒徑為5奈米至20奈米。於一較佳實施例中，當PVA-Pd粒子中PVA：Pd的重量比例為0.5：1至2：1時，高分子溶液中PVA-Pd粒子的平均粒徑為5奈米至10奈米。更佳的，當PVA-Pd粒子中PVA：Pd的重量比例為1：1時，高分子溶液中PVA-Pd粒子的平均粒徑為6奈米至9奈米。
在步驟S142中，以一去離子水沖洗浸泡完高分子溶液的基板10，基板10的表面11以及非連續改質層21上形成有一阻障層22。
在步驟S150中，於擴散阻障結構20背對基板10的面上形成導電層30。於本實施例中，利用無電鍍的方式於擴散阻障結構20 上形成導電層30，以完成導電疊層1的製備，如圖3所示。
圖3為以穿透式電子顯微鏡(Transmission electron microscope，TEM)拍攝導電疊層1的顯微影像圖，其中，基板10(灰白部分)和導電層30(黑色部分)之間設置有擴散阻障結構20(深灰部分)，由顯微影像圖上的比例尺可得知，本發明的擴散阻障結構20的總厚度明顯小於5奈米。更進一步，擴散阻障結構20的總厚度小於2奈米。
為了確認本實施例的擴散阻障結構20可有效防止導電層30中的銅原子擴散至基板10，以下以四點探針對樣品1至9進行片電阻(Sheet resistance)測試，測得各樣品於不同的環境溫度時的片電阻，藉由片電阻的變化探討導電層30中銅原子的擴散程度，結果如圖4和圖5所示。一般來說，當銅原子擴散至基板10後，會使導電疊層1的電性特性發生改變，並導致導電疊層1的片電阻上升。
在圖4中，樣品1的導電層30直接設置於基板10之上，即未設置擴散阻障結構20。樣品2和3的導電層30以非連續改質層21與基板10連接，未設置阻障層22，樣品2和3的差別在於：進行表面改質處理的時間分別為1分鐘(樣品2)和30分鐘(樣品3)。樣品4和5的導電層30以擴散阻障結構20與基板10連接，且阻障層22中僅包括具有親水基的高分子(聚乙烯醇)，不具有奈米金屬粒子，樣品4和5的差別在於：進行表面改質處理的時間分別為1分鐘(樣品4)和30分鐘(樣品5)。
由圖4的結果可知，於基板10和導電層30之間設置非連續改質層21或連續改質層(樣品2和3)，可稍微阻障銅原子的擴散，且設置有連續改質層的導電疊層1相較於設置有非連續改質層21的導電疊層1具有更佳的擴散阻障效果。然而，連續改質層所需的形成時間較長。除了非連續改質層21或連續改質層之外，若更進一步於基板10和導電層30之間設置阻障層22(樣品4和5)， 即基板10和導電層30之間設置有擴散阻障結構20，則導電疊層1會具有更佳的擴散阻障效果。並且，無論設置非連續改質層21或是連續改質層皆可具有良好的效果，即使環境溫度達到500℃，導電疊層1仍具有穩定的片電阻。
由此可知，本發明通過擴散阻障結構20的設置，確實可阻障銅原子自導電層30擴散至基板10。並且，本發明可以較短的時間進行表面改質處理(形成非連續改質層21)，即擴散阻障結構20或導電疊層1具有製程時間短的優點。
除此之外，阻障層22的材料中可同時包括自修復高分子和觸媒材料，因此，為了比較擴散阻障結構20中阻障層22的成分對擴散阻障效果造成的影響，將具有不同阻障層22成分的導電疊層1進行片電阻測試。請參閱圖5所示，樣品6至9的導電疊層1中都具有擴散阻障結構20，其差異在於：阻障層22的材料中PVA：Pd的重量比例分別為0.175：1(樣品6)、0.5：1(樣品7)、1：1(樣品8)和2：1(樣品9)。
由圖5的結果可得知，當阻障層22的材料中聚乙烯醇的含量比例越高時，阻障銅原子擴散的效果越好，即導電疊層1的片電阻可於較高的環境溫度時仍能維持一穩定值。具體來說，當PVA-Pd粒子中PVA：Pd的重量比例介於0.175：1至2：1時，導電疊層1可承受400℃的加工溫度。當PVA-Pd粒子中PVA：Pd的重量比例介於0.5：1至2：1時，導電疊層1可承受450℃的加工溫度。當PVA-Pd粒子中PVA：Pd的重量比例為2：1時，導電疊層1可承受500℃的加工溫度。
另外，當阻障層22的材料中同時包含自修復高分子和觸媒材料時，本發明的擴散阻障結構20不僅可阻障銅原子的擴散，另可增進導電層30於基板10上的附著力。因此，以下以各種操作方式將導電層30設置於基板10上，並處在400℃的溫度下進行快速熱退火處理，接著，以下列二種方式來測試導電層30於基板10 上的附著力。
首先，根據美國材料和試驗協會(American Society for Testing and Materials，ASTM)制定的標準ASTM D3359，以交叉切割試驗(又稱百格測試法)將表面切割出格子形狀後，再利用特殊膠帶進行附著力測試，來判斷薄膜附著力的等級，以下簡稱為膠帶測試。另外，再根據ASTM D4541和ASTM D7234的標準，來測量導電疊層1的附著力，以下簡稱為附著力測試。膠帶測試和附著力測試的結果如表2所示。
由表2的結果可得知，本發明的擴散阻障層20在添加了觸媒材料之後具有一定的附著力(2.5MPa至15MPa)，導電層30可直接以無電鍍法形成於擴散阻障層20之上。不需於擴散阻障層20上多設置一黏附層，即可直接於擴散阻障層20上形成導電層30。因此，本發明的擴散阻障層20可同時具有阻障金屬原子擴散以及黏附導電層30的效果。
進一步而言，當調控阻障層22中PVA：Pd的重量比例介於0.5：1至1：1時，導電層30的附著力為6MPa至15MPa。
[實施例的有益效果]
本發明的其中一有益效果在於，本發明所提供的擴散阻障結構20、導電疊層1及其製法，其能通過“設置非連續改質層”以及“設置阻障層”的技術方案，解決以往銅擴散阻障層存在的缺失，阻障導電層30中的金屬原子擴散至基板10，進而提升導電疊層可耐受的加工溫度，維持導電疊層1的電性特性。另通過濕式製程製備厚度較薄的擴散阻障層20，即使縮短了表面改質處理的時間，仍可對基板10的表面11進行改質。
進一步來說，本發明的阻障層22還可包括觸媒粒子，觸媒粒子有助於擴散阻障層20上再形成導電層，並具有良好的附著力。且可進一步通過調控阻障層20中自修復高分子和觸媒粒子的成分比例，最佳化導電層30的附著效果。
更進一步來說，本發明改質溶液中的溶劑可以是異丙醇，可在短時間內形成非連續改質層21，並具有良好的結構，以確保表面改質處理的效果。
藉此，本發明的其中一有益效果在於，本發明所提供的擴散阻障結構20、導電疊層1及其製法，其能通過“具有親水基的高分子的非連續改質層21”以及“包括自修復高分子的阻障層22”的技術方案，阻擋導電層30中的金屬原子擴散至基板10中。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。

Claims (19)

  1. 一種擴散阻障結構，其用以形成於一基板以及一導電層之間，所述擴散阻障結構包括：一非連續改質層，其設置於所述基板上，所述非連續改質層的材料是一具有親水基的高分子；以及一阻障層，其設置於所述基板和所述非連續改質層上，所述阻障層的材料至少包括一自修復高分子。
  2. 如請求項1所述的擴散阻障結構，其中，所述自修復高分子是選自由聚乙烯醇、聚乙烯吡咯烷酮、聚丙烯酸、聚乙二醇及其任意組合所構成的群組。
  3. 如請求項1所述的擴散阻障結構，其中，所述具有親水基的高分子是具有胺基的矽烷。
  4. 如請求項3所述的擴散阻障結構，其中，所述具有胺基的矽烷是選自由3-氨基丙基三乙氧基矽烷、N-(3-(三甲氧基矽基)丙基)乙二胺、3-2-(2-氨基乙基氨基)乙基氨基丙基三甲氧基矽烷及其任意組合所構成的群組。
  5. 如請求項1所述的擴散阻障結構，其中，所述阻障層的材料還包括一觸媒材料。
  6. 如請求項5所述的擴散阻障結構，其中，所述觸媒材料為奈米金屬粒子。
  7. 如請求項5所述的擴散阻障結構，其中，所述阻障層中的所述自修復高分子和所述觸媒材料的重量比例為0.175：1至2：1。
  8. 如請求項5所述的擴散阻障結構，其中，所述阻障層中的所述自修復高分子包覆所述觸媒材料。
  9. 如請求項1所述的擴散阻障結構，其中，所述擴散阻障結構的總厚度小於5奈米。
  10. 一種導電疊層，其包括：一基板，其具有一表面；一擴散阻障結構，其設置於所述基板上，所述擴散阻障層包括一非連續改質層和一阻障層，所述非連續改質層設置於所述基板的所述表面，所述非連續改質層的材料是一具有親水基的高分子，所述阻障層形成於所述基板的所述表面和所述非連續改質層上，所述阻障層的材料至少包括一自修復高分子；以及一導電層，其設置於所述基板上，其中，所述導電層通過所述擴散阻障結構與所述基板隔離。
  11. 如請求項10所述的導電疊層，其中，所述阻障層的材料還包括一觸媒材料，且所述導電層和所述擴散阻障結構間的附著力為6百萬帕至15百萬帕。
  12. 一種導電疊層的製法，其包括：提供一基板，所述基板具有一表面；對所述基板的所述表面進行表面改質處理，以在所述表面上形成一非連續改質層；形成一阻障層於所述表面以及所述非連續改質層上；以及形成一導電層於所述擴散阻障結構背對所述基板的面上；其中，所述非連續改質層的材料包括一具有親水基的高分子，所述阻障層的材料包括一自修復高分子。
  13. 如請求項12所述的導電疊層的製法，其中，所述自修復高分子是選自由聚乙烯醇、聚乙烯吡咯烷酮、聚丙烯酸、聚乙二醇及其任意組合所構成的群組。
  14. 如請求項12所述的導電疊層的製法，其中，所述表面改質處理是將所述基板浸泡於一改質溶液，所述改質溶液包括所述具有親水基的高分子。
  15. 如請求項14所述的導電疊層的製法，其中，所述改質溶液中所述具有親水基的高分子的含量為0.1體積百分濃度至5體積百分濃度。
  16. 如請求項14所述的導電疊層的製法，其中，在進行所述表面改質處理之前，所述製法還進一步包括：對所述基板的表面進行預處理，將所述基板浸泡於一預處理溶液中，所述預處理溶液的其中一成分與所述改質溶液中的其中一成分相同。
  17. 如請求項12所述的導電疊層的製法，其中，形成所述阻障層的方式是將所述基板浸於一高分子溶液中，所述高分子溶液的成分包括所述自修復高分子。
  18. 如請求項17所述的導電疊層的製法，其中，所述高分子溶液還包括一觸媒材料。
  19. 如請求項18所述的導電疊層的製法，其中，所述自修復高分子和所述觸媒材料的重量比例為0.175：1至2：1。
TW107134388A 2018-09-28 2018-09-28 擴散阻障結構、導電疊層及其製法 TWI669209B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107134388A TWI669209B (zh) 2018-09-28 2018-09-28 擴散阻障結構、導電疊層及其製法
US16/510,208 US11331883B2 (en) 2018-09-28 2019-07-12 Diffusion barrier structure, and conductive laminate and manufacturing method thereof
US17/719,551 US11745469B2 (en) 2018-09-28 2022-04-13 Conductive laminate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107134388A TWI669209B (zh) 2018-09-28 2018-09-28 擴散阻障結構、導電疊層及其製法

Publications (2)

Publication Number Publication Date
TWI669209B true TWI669209B (zh) 2019-08-21
TW202012171A TW202012171A (zh) 2020-04-01

Family

ID=68316297

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134388A TWI669209B (zh) 2018-09-28 2018-09-28 擴散阻障結構、導電疊層及其製法

Country Status (2)

Country Link
US (2) US11331883B2 (zh)
TW (1) TWI669209B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669209B (zh) * 2018-09-28 2019-08-21 國立清華大學 擴散阻障結構、導電疊層及其製法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200503121A (en) * 2003-01-29 2005-01-16 Ibm Interconnect structures incorporating low-k dielectric barrier films
TW200525643A (en) * 2004-01-08 2005-08-01 Taiwan Semiconductor Mfg A novel nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
TW201205750A (en) * 2010-07-29 2012-02-01 Taiwan Semiconductor Mfg Bump structure on a substrate and method for manufacturing the same
CN103035608A (zh) * 2011-10-08 2013-04-10 颀邦科技股份有限公司 半导体结构及其封装构造

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE568432A (zh) * 1900-01-01
US2970150A (en) * 1957-12-17 1961-01-31 Union Carbide Corp Processes for the reaction of silanic hydrogen-bonded siloxanes with unsaturated organic compounds with a platinum catalyst
US3636637A (en) * 1970-05-06 1972-01-25 Graphic Pollution Control Inc Method and apparatus for drying liquid deposited on liquid receptive material
US3978252A (en) * 1973-03-23 1976-08-31 Macdermid Incorporated Method of improving the adhesion between a molded resin substrate and a metal film deposited thereon
US7063924B2 (en) 2002-12-20 2006-06-20 Eastman Kodak Company Security device with patterned metallic reflection
US7705346B2 (en) 2005-06-06 2010-04-27 Xerox Corporation Barrier layer for an organic electronic device
US20110262699A1 (en) 2008-10-13 2011-10-27 Sigma Laboratories Of Arizona, Llc. Low-emissivity structures
US8901414B2 (en) 2011-09-14 2014-12-02 International Business Machines Corporation Photovoltaic cells with copper grid
US9868861B2 (en) * 2014-01-28 2018-01-16 Ione Ryan Adhesion promoter and method of manufacture thereof
US9875984B2 (en) 2014-12-05 2018-01-23 National Tsing Hua University Substrate surface metallization method and substrate having metallized surface manufactured by the same
TWI608124B (zh) 2015-09-21 2017-12-11 國立清華大學 使用高附著性觸媒的無矽烷無電鍍金屬沉積方法及其生成物
TWI540222B (zh) 2014-12-05 2016-07-01 國立清華大學 金屬化基板表面的方法及具有金屬化表面的基板
TWI691399B (zh) * 2015-03-31 2020-04-21 美商羅傑斯公司 用於可撓式加熱器之基板、層板、及組件，可撓式加熱器，及其製造方法
TWI669209B (zh) * 2018-09-28 2019-08-21 國立清華大學 擴散阻障結構、導電疊層及其製法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200503121A (en) * 2003-01-29 2005-01-16 Ibm Interconnect structures incorporating low-k dielectric barrier films
TW200525643A (en) * 2004-01-08 2005-08-01 Taiwan Semiconductor Mfg A novel nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
TW201205750A (en) * 2010-07-29 2012-02-01 Taiwan Semiconductor Mfg Bump structure on a substrate and method for manufacturing the same
CN103035608A (zh) * 2011-10-08 2013-04-10 颀邦科技股份有限公司 半导体结构及其封装构造

Also Published As

Publication number Publication date
US20220242093A1 (en) 2022-08-04
US20200101699A1 (en) 2020-04-02
TW202012171A (zh) 2020-04-01
US11745469B2 (en) 2023-09-05
US11331883B2 (en) 2022-05-17

Similar Documents

Publication Publication Date Title
King Dielectric barrier, etch stop, and metal capping materials for state of the art and beyond metal interconnects
Tong et al. Hydrophobic silicon wafer bonding
Kim et al. Adhesion and interface studies between copper and polyimide
Cui et al. Evolution of microstructure and electrical conductivity of electroless copper deposits on a glass substrate
EP1824615A2 (en) Wet cleaning of electrostatic chucks
TWI669209B (zh) 擴散阻障結構、導電疊層及其製法
CN109972087B (zh) 一种微电极沉积掩膜的制备方法
US7527826B2 (en) Adhesion of a metal layer to a substrate by utilizing an organic acid material
Cheng et al. Effect of copper barrier dielectric deposition process on characterization of copper interconnect
JPS59100561A (ja) 半導体装置およびその製造法
CN110970393B (zh) 扩散阻障结构、导电迭层及其制法
TWI608124B (zh) 使用高附著性觸媒的無矽烷無電鍍金屬沉積方法及其生成物
US20150380254A1 (en) Method for forming a metal silicide using a solution containing gold ions and fluorine ions
JP6188025B2 (ja) 銀拡散障壁材料、銀拡散障壁、銀拡散障壁被覆
US20170367194A1 (en) Method for coating device and resulting device
Malki et al. Thin electroless Co (W, P) film growth on titanium–nitride layer modified by self-assembled monolayer
TW202002062A (zh) 針對鍍覆操作改善基板的可濕性
Kadan-Jamal et al. Characterization of silane based ultra-thin barrier deposited at elevated temperature
TWI760320B (zh) 載置構件
Kelly et al. Deposition of copper on ruthenium for Cu metallization
US8252685B2 (en) Techniques to improve characteristics of processed semiconductor substrates
WO2024148724A1 (zh) 半导体器件及其制作方法
TWI743077B (zh) 載置構件
TAN Self-Assembled Monolayer (SAM) Passivation of Copper and Its Application in Wafer Bonding
TW202338155A (zh) 用來製造半導體裝置之以鎳或鈷合金進行金屬化的方法