TWI665562B - 控制系統及其控制方法 - Google Patents

Abstract

控制系統之控制方法，包含當一時脈訊號由一第一位準轉為一第二位準時，根據一暫存指標將該輸出資料儲存於一記憶體；當該時脈訊號由該第二位準轉為該第一位準時，根據該暫存指標將該輸入資料儲存於該記憶體；及更新該暫存指標。

Description

控制系統及其控制方法

本發明關於一種控制系統之其控制方法，尤指對應於時脈訊號之變化而儲存資料之控制系統及其控制方法。

於伺服器控制領域，目前常使用微處理器（MCU）、可程式化系統單晶片（PSoC）等功能單元作為串列通用型輸入輸出（serial general purpose input/output，SGPIO）之介面的解碼器單元。所述的串列通用型輸入輸出介面的訊號來源或資料來源常為平台路徑控制器（Platform Controller Hub，PCH）或容錯式磁碟陣列（Redundant Array of Independent Disks，RAID）。

由於各種平台路徑控制器及各種容錯式磁碟陣列，其串列通用型輸入輸出的頻率可能相異，故實用上須先偵測所使用的平台路徑控制器及容錯式磁碟陣列之組態（configuration），再據以手動設定所使用的解碼器單元，後續解碼器單元才可控制顯示燈號，從而顯示正確的操作燈號，以利工程人員判讀。

上述作法因涉及手動設定，故會導致額外的工作流程及操作成本，且易於發生人為操作之疏失，此外，所使用的平台路徑控制器、容錯式磁碟陣列、解碼器單元等，必須相互配合設計，從而導致更高的設計需求，也不易擴充元件的數量。

實施例提供一種控制系統之控制方法，包含當一時脈訊號由一第一位準轉為一第二位準時，根據一暫存指標將一輸出資料儲存於一程式單元之一記憶體；當該時脈訊號由該第二位準轉為該第一位準時，根據該暫存指標將一輸入資料儲存於該記憶體；及在該輸出資料及該輸入資料儲存於該記憶體後，更新該暫存指標；其中該輸出資料係經由一串列通用型輸入輸出匯流排傳至該程式單元，且該輸入資料係經由該串列通用型輸入輸出匯流排傳至一主單元。

另一實施例提供一種控制系統，包含一主單元、一串列通用型輸入輸出匯流排及一程式單元。該主單元用以輸出一時脈訊號，一輸入資料及接收一輸出資料。該串列通用型輸入輸出匯流排耦接於該主單元，用以傳輸該時脈訊號、該輸入資料及該輸出資料。該程式單元耦接於該串列通用型輸入輸出匯流排，用以接收該時脈訊號、該輸入資料及輸出該輸出資料，該主單元包含一記憶體，用以儲存該輸入資料及該輸出資料。其中，當該時脈訊號由一第一位準轉為一第二位準時，該輸出資料係根據一暫存指標儲存於該記憶體；當該時脈訊號由該第二位準轉為該第一位準時，該輸入資料係根據該暫存指標儲存於該記憶體；且當該輸出資料及該輸入資料儲存於該記憶體後，該暫存指標會被更新。

第1圖係實施例中，控制系統100的示意圖。第2圖係控制系統100的各訊號及資料之協定（protocol）波形圖。

控制系統100包含主單元110、串列通用型輸入輸出匯流排120及程式單元130。控制系統100可為伺服器系統之一部分，用以控制串列通用型輸入輸出之介面。主單元110可用以輸出時脈訊號SCK、載入訊號SL及輸出資料Do，及接收輸入資料Di。串列通用型輸入輸出匯流排120可耦接於主單元110，用以傳輸時脈訊號sck、輸入資料di、載入訊號sL及輸出資料do。程式單元130可耦接於串列通用型輸入輸出匯流排120，用以接收時脈訊號sck、載入訊號sl及輸出資料do，及輸出輸入資料di。程式單元130可包含記憶體135，用以根據暫存指標（buffer pointer）Bp，儲存輸入資料di及輸出資料do，以使程式單元130可解碼輸入資料di及輸出資料do。記憶體135可由程式單元130中的邏輯閘構成，程式單元130可被設定，以調整記憶體135之組態。

控制系統100還可包含一組發光二極體燈號140，發光二極體燈號140可包含複數個發光二極體，可嵌入適宜的殼體，發光二極體燈號140可耦接於程式單元130，程式單元130另可用以解碼輸入資料di以控制發光二極體燈號140，及解碼輸出資料do以控制發光二極體燈號140，從而使發光二極體燈號140可對應於輸出資料do及輸入資料di顯示適宜之內容，以便使用者判讀伺服器系統之狀態。

如第2圖所示，每筆輸出資料do及輸入資料di可包含不同的數值，例如輸出資料do1可包含0.0，輸出資料do2可包含0.1，輸入資料di1可包含0.0，輸入資料di2可包含0.1…等，程式單元130可解碼每筆輸出資料do及輸入資料di，從而驅動發光二極體燈號140對應發光。

第1圖之主單元110可包含平台路徑控制器（PCH）及容錯式磁碟陣列（RAID）之至少一者，程式單元130可包含複雜可程式邏輯裝置（Complex Programmable Logic Device；CPLD）。主單元110及程式單元130可為主從式結構，其中主單元110可為主端（host），程式單元130可為從端（slave）。

如第2圖所示，當時脈訊號sck由第一位準L1轉為第二位準l2時，輸出資料dO可根據暫存指標Bp儲存於記憶體135，當時脈訊號sck由第二位準l2轉為第一位準l1時，輸入資料di可根據暫存指標bp儲存於記憶體135。

第2圖之實施例中，時脈訊號sck的第一位準L1可例如為高位準，且第二位準L2可例如為低位準。因此，當時脈訊號sck由第一位準L1轉為第二位準l2時，係位於下降緣（falling edge），如第2圖所示，時脈訊號sck之下降緣FE可對應於一筆輸出資料Do1，此時可將輸出資料Do1儲存於記憶體135。又，當時脈訊號sck由第二位準L2轉為第一位準l1時係位於上升緣（rising edge），故如第2圖所示，時脈訊號sck之上升緣RE可對應於一筆輸入資料DI1，此時可將輸入資料DI1儲存於記憶體135。

當輸出資料do及輸入資料di儲存於記憶體135後，暫存指標bp可被更新，舉例而言，暫存指標bp可被加1從而移到下一指標，又或者暫存指標bp可用預定的算式予以計算，以求得更新後的暫存指標bp。

如第2圖所示，載入訊號sl可於失能位準Ld及致能位準le間變化，當載入訊號sl由失能位準Ld進入致能位準le時，例如當載入訊號sl位於上升緣E1、E2時，可將暫存指標bp設定為初始值。舉例而言，失能位準LD可為0位準，致能位準LE可為1位準，暫存指標bp之初始值可為0。根據實施例，載入訊號sl可為週期性變化，於第2圖之示例中，載入訊號sl的兩相鄰上升緣（如E1、E2）之間，可為12個時脈訊號sck之時脈週期。第2圖所示之週期安排僅為舉例，本發明的實施態樣不限於此。

第3圖係控制系統100之控制方法300的流程圖。如第1圖至第3圖所示，控制方法300可包含以下步驟：

步驟320：載入訊號SL是否由失能位準ld進入致能位準le？若是，進入步驟330，若否，進入步驟340；

步驟330：將暫存指標bp設定為初始值；

步驟340：當時脈訊號sck由第一位準l1轉為第二位準l2時，根據暫存指標bp將輸出資料do儲存於記憶體135；

步驟350：當時脈訊號sck由第二位準l2轉為第一位準l1時，根據暫存指標bp將輸入資料di儲存於記憶體135；

步驟360：更新暫存指標BP；進入步驟320。

其中，步驟320可例如對應於第2圖之載入訊號SL之上升緣E1，步驟340可例如對應於第2圖之時脈訊號sck的下降緣fe，步驟350可例如對應於第2圖之時脈訊號sck的上升緣RE，其細節可如上文，不另贅述。

根據實施例提供的控制系統及控制方法，主單元及程式單元可透過串列通用型輸入輸出匯流排，根據載入訊號及時脈訊號之訊號緣（signal edge）執行輸入訊號及輸出訊號的儲存及解碼，故可免除人工設定之不便，亦可降低人工設定造成的誤失，此外，可降低伺服器系統的設計需求，當欲擴充主單元（如PCH或RAID）及程式單元（如CPLD）等串列通用型輸入輸出控制元件之數量時，使用實施例提供的控制系統及控制方法，亦可降低工程難度。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100	控制系統
110	主單元
120	串列通用型輸入輸出匯流排
130	程式單元
135	記憶體
140	發光二極體燈號
sck	時脈訊號
sl	載入訊號
do、do1、do2	輸出訊號
di、di1、di2	輸入訊號
bp	暫存指標
l1	第一位準
l2	第二位準
fe	下降緣
re、e1、e2	上升緣
le	致能位準
ld	失能位準
300	控制方法
320至360	步驟

第1圖係實施例中，控制系統的示意圖。 第2圖係第1圖之控制系統的各訊號及資料之協定波形圖。 第3圖係第1圖之控制系統之控制方法的流程圖。

Claims (10)

1. 一種控制系統之控制方法，包含： 當一時脈訊號由一第一位準轉為一第二位準時，根據一暫存指標將一輸出資料儲存於一程式單元之一記憶體； 當該時脈訊號由該第二位準轉為該第一位準時，根據該暫存指標將一輸入資料儲存於該記憶體；及 在該輸出資料及該輸入資料儲存於該記憶體後，更新該暫存指標； 其中該輸出資料係經由一串列通用型輸入輸出匯流排傳至該程式單元，且該輸入資料係經由該串列通用型輸入輸出匯流排傳至一主單元。
2. 如請求項1所述的控制方法，另包含： 當一載入訊號由一失能位準進入一致能位準時，將該暫存指標設定為一初始值。
3. 如請求項2所述的控制方法，其中該失能位準係一0位準，該致能位準係一1位準，且該初始值係0。
4. 如請求項1所述的控制方法，其中該第一位準係一高位準，且該第二位準係一低位準。
5. 如請求項1所述的控制方法，另包含： 解碼該輸入資料以控制一組發光二極體燈號；及 解碼該輸出資料以控制該組發光二極體燈號。
6. 一種控制系統，包含： 一主單元，用以輸出一時脈訊號，一輸出資料及接收一輸入資料； 一串列通用型輸入輸出匯流排，耦接於該主單元，用以傳輸該時脈訊號、該輸入資料及該輸出資料；及 一程式單元，耦接於該串列通用型輸入輸出匯流排，用以接收該時脈訊號、該輸出資料及輸出該輸入資料，該程式單元包含一記憶體，用以儲存該輸入資料及該輸出資料； 其中當該時脈訊號由一第一位準轉為一第二位準時，該輸出資料係根據一暫存指標儲存於該記憶體；當該時脈訊號由該第二位準轉為該第一位準時，該輸入資料係根據該暫存指標儲存於該記憶體；且當該輸出資料及該輸入資料儲存於該記憶體後，該暫存指標會被更新。
7. 如請求項6所述的控制系統，其中： 該主單元另用以輸出一載入訊號； 該串列通用型輸入輸出匯流排另用以傳輸該載入訊號；及 該程式單元另用以接收該載入訊號，及當該載入訊號由一失能位準進入一致能位準時，將該暫存指標設定為一初始值。
8. 如請求項7所述的控制系統，其中該失能位準係一0位準，該致能位準係一1位準，該初始值係0，該第一位準係一高位準，且該第二位準係一低位準。
9. 如請求項6所述的控制系統，另包含： 一組發光二極體燈號，耦接於該程式單元； 其中該程式單元另用以： 解碼該輸入資料以控制該組發光二極體燈號，及 解碼該輸出資料以控制該組發光二極體燈號。
10. 如請求項6所述的控制系統，其中： 該主單元包含一平台路徑控制器及一容錯式磁碟陣列之至少一者；及 該程式單元包含一複雜可程式邏輯裝置。