TWI662818B - 線路接收器以及驅動負載的方法 - Google Patents

線路接收器以及驅動負載的方法 Download PDF

Info

Publication number
TWI662818B
TWI662818B TW106115410A TW106115410A TWI662818B TW I662818 B TWI662818 B TW I662818B TW 106115410 A TW106115410 A TW 106115410A TW 106115410 A TW106115410 A TW 106115410A TW I662818 B TWI662818 B TW I662818B
Authority
TW
Taiwan
Prior art keywords
line receiver
coupled
capacitive element
reference voltage
transistors
Prior art date
Application number
TW106115410A
Other languages
English (en)
Other versions
TW201740710A (zh
Inventor
拉米 阿瓦德
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201740710A publication Critical patent/TW201740710A/zh
Application granted granted Critical
Publication of TWI662818B publication Critical patent/TWI662818B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/301—CMOS common drain output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/219—Follower transistors are added at the input of the amplifier, e.g. source or emitter followers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/231—Indexing scheme relating to amplifiers the input of an amplifier can be switched on or off by a switch to amplify or not an input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/252—Multiple switches coupled in the input circuit of an amplifier are controlled by a circuit, e.g. feedback circuitry being controlling the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/27—A biasing circuit node being switched in an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/297—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/312—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising one or more switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/396—Indexing scheme relating to amplifiers the output of an amplifier can be switched on or off by a switch to couple the output signal to a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/414—A switch being coupled in the output circuit of an amplifier to switch the output on/off
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/417—A switch coupled in the output circuit of an amplifier being controlled by a circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/42—Indexing scheme relating to amplifiers the input to the amplifier being made by capacitive coupling means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/456—A scaled replica of a transistor being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/69—Indexing scheme relating to amplifiers the amplifier stage being a common drain coupled MOSFET, i.e. source follower

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Abstract

一種線路接收器，包括：一開關電容器電路和一緩衝器。所述緩衝器用於通過所述開關電容器電路以接收一類比信號。作為響應，所述緩衝器可提供一輸出信號給一負載，例如一類比-數位轉換器。所述開關電容器電路可受一控制電路的控制而將至少一個電容元件充電至一預設參考電壓。所述參考電壓可被選擇以使用一預設直流電流偏壓所述緩衝器，由此，提供一預設線性度。所述線路接收器可進一步包括一偏壓電路以產生需要使用所述預設直流電流來偏壓所述緩衝器的所述偏壓電壓。

Description

線路接收器以及驅動負載的方法
本發明有關於接收器技術領域，尤其有關於線路接收器及驅動負載的方法。
電子工業中，使用線路接收器(line receiver)接收通過傳輸線傳輸的接收信號。一些類型的線路接收器包括類比數位轉換器用於將接收的信號轉換為數位域信號。
本發明提供線路接收器以及驅動負載的方法，可在不損害頻寬和功耗的情形下提供預設的可進行離散時間信號處理的線性度。
本發明的一些實施例涉及線路接收器。該線路接收器包括：緩衝器，用於在第一時間段接收類比信號，並根據所述接收的類比信號提供輸出信號給負載，其中，所述緩衝器包括至少兩個電晶體；電容元件，耦接於所述至少兩個電晶體的閘極之間，用於在所述第一時間段向所述至少兩個電晶體的所述閘極提供直流信號；以及開關，用於在第二時間段將所述電容元件耦接於直流參考電壓。
本發明的其他一些實施例涉及驅動負載的方法。該方法包括：在第一時間段，對電容元件進行充電；使用所述電容元件為至少兩個電晶體的閘極提供直流信號；在第二時間段，對類比信號進行採樣，並將採樣得到的類比信 號提供給所述至少兩個電晶體；以及在所述第二時間段，所述至少兩個電晶體根據所述直流信號和所述類比信號，產生輸出信號來驅動負載。
由上述列舉的方案可知，本發明實施例使用電容元件為緩衝器的至少兩個電晶體的閘極提供直流信號；以使所述至少兩個電晶體根據所述直流信號和所述類比信號，產生輸出信號來驅動負載，由此，本發明實施例可在不損害頻寬和功耗的情形下提供預設的可進行離散時間信號處理的線性度。
100、200‧‧‧線路接收器
102、202‧‧‧開關電容器電路
104‧‧‧開關
106‧‧‧電容元件
108、208‧‧‧緩衝器
110‧‧‧負載
112‧‧‧控制電路
120‧‧‧發射機
130‧‧‧傳輸線
Vin‧‧‧輸入信號
S1-S4‧‧‧開關
Va、Vb‧‧‧參考電壓
Cswithc、Cload‧‧‧電容元件
VDD‧‧‧電源電壓
T1、T2、T3、T4‧‧‧電晶體
VOUT‧‧‧輸出信號
300‧‧‧偏壓電路
IB1、IB2‧‧‧電流產生器
R‧‧‧電阻器
IBIAS‧‧‧直流偏壓電流
φrst、φsample、φhold‧‧‧信號
第1圖根據本發明的一些實施例示出線路接收器的模組圖；第2圖示出了線路接收器的一個實施例的電路圖；第3圖示出了偏壓電路的一個實施例；第4圖示出了用於驅動開關S1-S4的控制信號的示意圖；第5圖示出使用類比信號驅動電容負載的方法。
在說明書及後續的申請專利範圍當中使用了某些術語來指 稱特定的元件。所屬領域技術人員應可理解，硬體製造商可能會用不同的名稱來稱呼同一個元件。本檔並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在接下來的說明書及申請專利範圍中，術語“包含”及“包括”為一開放式的用語，故應解釋成“包含但不限制於”。此外，“耦接”一詞在此包含直接及間接的電性連接手段。因此，如果一個裝置耦接於另一個裝置，則代表該一個裝置可直接電性連接於該另一個裝置，或通過其它裝置或連接手段間接地電性連接至該另一個裝置。
離散時間電路，例如，類比數位轉換器(analog-to-digital converter,ADC)，經常用於線路接收器中來採樣(sample)接收的信號。本發明的發明人發現，由於集成的電晶體的尺寸減小了，(例如，由於互補型金屬氧化物半導體製造節點減少)，設計包括離散時間電路的線路接收器的難度越來越大。特別地，電晶體越小，就越難處理電壓壓力，因此，需要對包括這樣的電晶體的電路的最大電源電壓進行限定。在一些情形下，限定電源電壓需在線性和頻寬之間做出設計取捨。或者，限定電源電壓需在線性和功耗之間做出設計取捨。因此，傳統的包括小的電晶體的線路接收器在損害頻寬和功耗的情形下提供所需的線性度。
本發明的發明人研發了一種線路接收器，可在不損害頻寬和功耗的情形下提供預設的可進行離散時間信號處理的線性度。本發明的發明人研發的所述線路接收器使用開關電容器電路，該開關電容器電路耦接於一個緩衝器(例如，源極跟隨電路)。所述開關電容器電路可受控以使所述緩衝器在線性區域內偏移，所述緩衝器可提供輸出信號給負載。作為被動設備(passive device)，所電容元件的離散的電源比傳統的線路接收器中的電晶體或其他主動設備的電源小很多。在一些實施例中，本發明所描述的線路接收器可用於從傳輸線接收類比信號，並使用接收的類比信號驅動類比數位轉換器。在晶片與晶片互連(chip-to-chip interconnect)、板與板互連(board-to-board interconnect)、資料中心路由器或交換機、電纜(cable)介面等應用中可能存在這樣的線路接收器。
第1圖根據本發明的一些實施例示出線路接收器的模組圖。線路接收器100可包括開關電容器電路102、緩衝器108、負載110以及控制電路112。開關電容器電路102可包括一個或多個開關(如方框104所示)，還包括一個或多個電容元件(如方框106所示)。開關和電容元件可通過任意合適的方式彼此相連。 控制電路112可耦接於開關電容器電路102和緩衝器108，並用於控制所述開關的 狀態。控制電路112可通過任意適宜的類比或者數位電路實現，所述類比或者數位電路包括處理器、專用積體電路、現場可程式設計閘陣列、微控制器等中任一種。
緩衝器108可通過開關電容器電路102接收類比信號，並根據所述類比信號而輸出輸出信號驅動負載110。在一些實施例中，緩衝器108包括源極跟隨電路。在一些實施例中，負載110包括類比數位轉換器。在一些實施例中，控制電路112可控制開關電容器電路102在重置(reset)時間段對電容元件進行充電以及在採樣(sample)時間段對發射機120發送的類比信號進行採樣。在所述重置時間段，控制電路通過將電容元件連接至一個或者多個直流參考電壓的方式對所述電容元件進行充電。
線路接收器100可通過傳輸線130連接至發射機120。傳輸線130包括電路板上的一個或者多個金屬痕跡或者電纜，例如，銅線或者同軸電纜。發射機120可為任意適宜類型的用於發射電子信號的電子設備。例如，發射機120可包括處理器、數位類比轉換器、放大器、天線或者波形產生器。發射機120可以大於10Gb/s的速率，或者大於20Gb/s的速率，或者大於30Gb/s的速率，或者大於40Gb/s的速率，或者大於50Gb/s的速率，或者大於任意其他合適的值的速率發射資料。在一些實施例中，發射機120可運行在40Gb/s-80Gb/s的速率之間，或者運行在該區間範圍的任意子區間內。
如上所述，在一些實施例中，緩衝器108可使用源極跟隨電路(或者，發射極跟隨電路)實現。在這些實施例中，緩衝器可包括一個或者多個用於操作在共汲極模式(common-drain mode)或者共集電極模式(common-collector mode)下的電晶體。在一些實施例中，源極跟隨電路可運行在推挽式模式(push-pull mode)下。開關電容器電路可用於提供預設的電壓偏壓給源極跟隨電路。例如，開關電容器可耦接於第一電晶體的閘極和第二電晶體的閘極之間， 用於在所述兩個閘極之間維持預設的偏壓電壓。
第2圖示出了線路接收器的一個實施例的電路圖。線路接收器200可包括開關電容器電路202，作為開關電容器電路102；緩衝器208，作為緩衝器108；電容元件CLOAD作為負載110。在一些實施例中，CLOAD表示類比數位轉換器(例如，逐次逼近類比數位轉換器(Successive Approximation Analog-to-Digital Converter，SAR ADC))的輸入阻抗。
在一些實施例中，緩衝器208可包括源極跟隨電路。例如，緩衝器208可包括第一電晶體T1和第二電晶體T2。在一些實施例中，電晶體T1和T2通過金屬氧化物半導體場效應電晶體(Metal-Oxide-Semiconductor Field-Effect-Transistor，MOSFET)實現。但是本發明不限於使用MOSFET，其他可用的電晶體可包括雙極結型電晶體(Bipolar Junction Transistors，BJT)，異質結雙極電晶體(Heterojunction Bipolar Transistor，HBT)，結型場效應電晶體(Junction Field Effect transistor，JFET)，金屬半導體場效應電晶體(Metal-Semiconductor Field-Effect-Transistor，MESFET)等。電晶體T1可為N通道金屬氧化物電晶體(N-Channel Metal-Oxide-Semiconductor，NMOS)，電晶體T2可為P通道金屬氧化物電晶體(P-Channel Metal-Oxide-Semiconductor，PMOS)。電晶體T1和T2通過各自的源極彼此耦接。在一些實施例中，電容元件CLOAD可透過開關S4耦接於電晶體T1和T2的源極。電晶體T1的汲極可耦接於電源電壓VDD，其中電源電壓VDD可等於或者小於1V、等於或者小於0.9V、等於或者小於0.8V、等於或者小於0.7V、或者為其他任意適宜的值。電晶體T2的汲極可耦接於比電源電壓VDD低的第二電源電壓。例如，電晶體T2的汲極可耦接於接地端。
開關電容器電路202可包括電容元件CSWITCH和開關S1、S2以及S3。電容元件CSWITCH的電容值位於1皮法(pF)-100微法(uF)之間，或者 位於1皮法-100微法的範圍內的任意範圍區間。開關S1耦接於電容元件CSWITCH的第一端和參考電壓Va之間，開關S2可耦接於電容元件CSWITCH的第二端和參考電壓Vb之間，電容元件CSWITCH的第一端可耦接於第一電晶體T1的閘極，電容元件CSWITCH的第二端可耦接於第二電晶體T2的閘極，開關S3可耦接於所述電容元件CSWITCH的第一端和用於接收輸入信號Vin的輸入端之間。
開關S1、S2、S3和S4可使用任意合適的電路或設備實現。例如，每個開關均可使用一個或者多個電晶體實現。每一個開關可處於兩種可能的狀態中的其中一個狀態，所述兩種可能的狀態包括：導電狀態(conductive state)和高阻抗狀態(high-impedance state)。在所述導電狀態，開關將在其端子之間提供低阻抗(例如，低於100歐)，而在所述高阻抗狀態，開關將提供高阻抗(例如，大於100千歐)。可使用控制電路112控制上述幾個開關的狀態。
當開關S1和S2處於導電狀態，電容元件CSWITCH可被充電為約Va-Vb。當開關S1和S2切換為高阻抗狀態，電容元件CSWITCH可繼續保持電壓Va-Vb，由此在電晶體T1和T2的閘極之間提供固定的預定電壓。在一些實施例中，可合理選擇Va-Vb，以便使電晶體T1和T2運行在導電狀態(例如，飽和狀態)。 作為舉例，電晶體T1和T2可運行為A類放大器。在此配置下，通過增加功率損耗使線性度得到顯著改善。
在一些實施例中，可從輸入信號Vin中獲得電壓Va。作為舉例，Va約等於Vin的平均值(例如，Vin的平方根或者算數平均數)。可使用電阻電路(第2圖中未示出)從Vin中獲得電壓Va。
如前所述，電晶體T1和T2的直流偏壓點可影響緩衝器的輸入/輸出線性度。為了獲得可接受的線性度，預設將電晶體T1和T2偏壓到它們各自的飽和區間並阻止它們進入各自的歐姆區間。在一些實施例中，合理選擇Vb以使電晶體T1和T2輸出預設的直流偏壓電流IBIAS，並最終展示出預設的線性度。
在一些實施例中，可使用偏壓電路將電晶體T1和T2偏壓預設的直流偏壓電流IBIAS。所述偏壓電路可設計為將其自己偏壓所述預設的直流偏壓電流IBIAS，並提供參考電壓Vb作為對所述偏壓的回應。當參考電壓Vb提供給開關電容器電路202，將使電晶體T1和T2輸出直流偏壓電流IBIAS。
第3圖示出了偏壓電路的一個實施例。偏壓電路300可包括電晶體T1和T2，電阻器R和電流產生器IB1和IB2。在一些實施例中，電晶體T3可為NMOS電晶體，電晶體T4可為PMOS電晶體。電晶體T3的尺寸可小於或者等於電晶體T1的尺寸(例如，汲極井或者源極井的寬度和/或長度)。電晶體T4的尺寸可小於或者等於電晶體T2的尺寸。在一些實施例中，電晶體T1和電晶體T3的尺寸比與電晶體T2和電晶體T4的尺寸比約相等(例如，誤差小於10%)。偏壓電路300可設計成源極跟隨電路。在一些實施例中，可通過參考電壓Va驅動電晶體T3的閘極。在一些實施例中，電流產生器IB1和IB2提供的電流可用於使電晶體T3和T4輸出預設的直流偏壓電流IBIAS。作為回應，電晶體T4的閘極將輸出預設的參考電壓Vb。由於電晶體T4的輸入端和輸出端之間存在電阻器R，溫度變異和/或制程變異使電壓Vb產生的變化有限。
再次參考第2圖，控制開關S1-S4以使線路接收器200操作在不同的階段。在重置階段，電容元件CSWITCH可耦接於電壓Va和Vb。在採樣階段，輸入信號Vin提供至緩衝器208，作為回應，緩衝器208使用輸出信號驅動負載。在維持階段，負載將與緩衝器208去耦合，由此使CLOAD維持一個約為恒定的電壓(或者由於洩漏電流而緩慢地下降)。在負載包括類比數位轉換器的實施例中，維持階段維持的電壓可轉換為數位域。
第4圖示出了用於驅動開關S1-S4的控制信號的示意圖。特別地，可使用信號φrst驅動開關S1和S2，使用信號φsample驅動開關S3，以及使用信號φhold驅動開關S4。根據本發明的約定，當控制信號等於邏輯1，相應的開關處於 導電狀態，而當控制信號等於邏輯0，相應的開關處於高阻抗狀態。
在重置階段，φrst可等於邏輯1，由此使CSWITCH兩端的電壓增加並最終到達Va-Vb。當φrst回到邏輯0，CSWITCH兩端的電壓可仍然約恒定且等於Va-Vb(或者由於洩漏電流而緩慢下降)。在採樣階段，φsample可等於邏輯1，由此為緩衝器208提供輸入信號Vin。在採樣階段的至少一部分時期，φhold可等於邏輯1，由此使緩衝器208使用輸出信號VOUT驅動CLOAD。在維持階段，φhold可等於邏輯0，由此緩衝器208與CLOAD去耦合，並使CLOAD維持約恒定的電壓。在一些實施例中，重置階段和採樣階段可不重疊(如第4圖所示)。但是，本發明並不限於此，重置階段和採樣階段也可部分重疊。
第5圖示出使用類比信號驅動電容負載的方法。方法500可從步驟502開始，在步驟502，在第一時間段(例如，第4圖中所示的重置階段)對電容元件進行充電。在步驟S504，所述電容元件向至少兩個電晶體的端子上提供約為恆定的電壓。可合理選擇所述電壓以將所述至少兩個電晶體偏壓預設的直流偏壓電流，並提供預設的線性度。在步驟S506，在第二時間段(例如，第4圖中所示的採樣階段)，對類比信號進行採樣，並將採樣的類比信號提供給所述至少兩個電晶體。在步驟508，回應於所述接收的類比信號，所述至少兩個電晶體可提供輸出信號給電容負載。
申請專利範圍書中用以修飾元件的“第一”、“第二”等序數詞的使用本身未暗示任何優先權、優先次序、各元件之間的先後次序、或所執行方法的時間次序，而僅用作標識來區分具有相同名稱(具有不同序數詞)的不同元件。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (18)

  1. 一種線路接收器，包括：一緩衝器，用於在一第一時間段接收一類比信號，並根據所述接收的類比信號提供一輸出信號給一負載，其中，所述緩衝器包括至少兩個電晶體；一電容元件，耦接於所述至少兩個電晶體的閘極之間，用於在所述第一時間段向所述至少兩個電晶體的所述閘極提供一直流信號；一第一開關，耦接於所述電容元件的一端，用於在一第二時間段將所述電容元件耦接於一直流參考電壓；以及一第二開關，耦接於所述電容元件的所述一端，用於在所述第一時間段將所述類比信號提供給所述緩衝器和所述電容元件。
  2. 如申請專利範圍第1項所述的線路接收器，其中所述線路接收器另包含：一第三開關，用於將所述緩衝器耦接於所述負載。
  3. 如申請專利範圍第1項所述的線路接收器，其中所述第一時間段和所述第二時間段不重疊。
  4. 如申請專利範圍第1項所述的線路接收器，其中所述至少兩個電晶體包括一P通道金屬氧化物半導體場效電晶體和一N通道金屬氧化物半導體場笑電晶體。
  5. 如申請專利範圍第1項所述的線路接收器，另包含：一控制電路，耦接於所述第一開關，用於在所述第二時間段將所述第一開關切換到一導電狀態。
  6. 如申請專利範圍第1項所述的線路接收器，其中所述負載包括一類比數位轉換器(analog-to-digital converter,ADC)。
  7. 如申請專利範圍第1項所述的線路接收器，其中所述直流參考電壓小於1伏特。
  8. 一種線路接收器，包括：一類比數位轉換器(analog-to-digital converter,ADC)；一源極跟隨電路(source follower)，耦接於所述類比數位轉換器，用於在一第一時間段使用一類比信號驅動所述類比數位轉換器，其中，所述源極跟隨電路包括至少兩個電晶體；一電容元件，耦接於所述至少兩個電晶體的閘極之間，用於在所述第一時間段向所述至少兩個電晶體的所述閘極提供一直流信號；一第一開關，耦接於所述電容元件的一端，用於在一第二時間段將所述電容元件耦接於一直流參考電壓；以及一第二開關，耦接於所述電容元件的所述一端，用於在所述第一時間段將所述類比信號提供給所述源極跟隨電路和所述電容元件。
  9. 如申請專利範圍第8項所述的線路接收器，其中所述電容元件在一個線性區間內偏壓所述源極跟隨電路。
  10. 如申請專利範圍第8項所述的線路接收器，其中所述第一開關用於在所述第二時間段將所述電容元件充電為小於1伏特的所述直流參考電壓。
  11. 如申請專利範圍第8項所述的線路接收器，另包含：一控制電路，耦接於所述第一開關，用於在所述第二時間段將所述開關切換到一導電狀態。
  12. 如申請專利範圍第8項所述的線路接收器，所述至少兩個電晶體包括一P通道金屬氧化物半導體場效電晶體和一N通道金屬氧化物半導體場效電晶體。
  13. 如申請專利範圍第12項所述的線路接收器，其中所述N通道金屬氧化物半導體場效電晶體包含一第一N通道金屬氧化物半導體場效電晶體，所述P通道金屬氧化物半導體場效電晶體包含一第一P通道金屬氧化物半導體場效電晶體，所述線路接收器另包含：一偏置電路，耦接於所述電容元件，所述偏置電路包括一第二P通道金屬氧化物半導體場效電晶體體和一第二N通道金屬氧化物半導體場效電晶體。
  14. 如申請專利範圍第12項所述的線路接收器，其中所述P通道金屬氧化物半導體場效電晶體和所述N通道金屬氧化物半導體場效電晶體通過源極彼此耦接。
  15. 如申請專利範圍第8項所述的線路接收器，其中在所述第二時間段，所述電容元件耦接於一第一參考電壓和一第二參考電壓之間，其中，所述第一參考電壓和所述第二參考電壓不是零電壓，並且所述第一參考電壓和所述第二參考電壓不相同，其中，所述第一參考電壓為所述直流參考電壓；以及所述線路接收器還包含：一第三開關，耦接於所述電容元件的另一端，用於在所述第二時間段將所述電容元件耦接於所述第二參考電壓。
  16. 一種驅動負載的方法，包括：在一第一時間段，透過一第一開關將一電容元件耦接於一直流參考電壓來對所述電容元件進行充電，以及將所述電容元件耦接於至少兩個電晶體的閘極之間，來使用所述電容元件為至少兩個電晶體的閘極提供一直流信號；在一第二時間段，透過一第二開關將一類比信號耦接於所述電容元件用於耦接所述第一開關的同一端，以對所述類比信號進行採樣並將採樣得到的一類比信號提供給所述至少兩個電晶體；以及在所述第二時間段，所述至少兩個電晶體根據所述直流信號和所述類比信號，產生一輸出信號來驅動一負載。
  17. 如申請專利範圍第16項所述的驅動負載的方法，其中所述驅動負載包括：驅動一類比數位轉換器(analog-to-digital converter,ADC)。
  18. 如申請專利範圍第16項所述的驅動負載的方法，其中所述第一時間段和所述第二時間段不重疊。
TW106115410A 2016-05-13 2017-05-10 線路接收器以及驅動負載的方法 TWI662818B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662336173P 2016-05-13 2016-05-13
US62/336,173 2016-05-13
US15/335,956 2016-10-27
US15/335,956 US10333394B2 (en) 2016-05-13 2016-10-27 Switched-capacitor buffer and related methods

Publications (2)

Publication Number Publication Date
TW201740710A TW201740710A (zh) 2017-11-16
TWI662818B true TWI662818B (zh) 2019-06-11

Family

ID=58698981

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106115410A TWI662818B (zh) 2016-05-13 2017-05-10 線路接收器以及驅動負載的方法

Country Status (4)

Country Link
US (1) US10333394B2 (zh)
EP (1) EP3244531A1 (zh)
CN (1) CN107453757B (zh)
TW (1) TWI662818B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900008793A1 (it) * 2019-06-13 2020-12-13 Fond Bruno Kessler Modulo circuitale di alimentazione per tdc e metodo di calibrazione di detto modulo circuitale di alimentazione
US10911060B1 (en) * 2019-11-14 2021-02-02 Xilinx, Inc. Low power device for high-speed time-interleaved sampling

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030030617A1 (en) * 2000-08-11 2003-02-13 Han Chul Hi Analog buffer and method of driving the same
US20060017465A1 (en) * 2004-07-20 2006-01-26 Analog Devices, Inc. Buffer
US20070159442A1 (en) * 2006-01-12 2007-07-12 Huang-Chung Cheng Analog output buffer circuit for flat panel display
US7868658B1 (en) * 2008-01-11 2011-01-11 Marvell International Ltd. Level shifter circuits and methods for maintaining duty cycle
US8441315B2 (en) * 2002-12-03 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and display device and electronic device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064405A (en) * 1976-11-09 1977-12-20 Westinghouse Electric Corporation Complementary MOS logic circuit
US7482864B1 (en) 2007-01-31 2009-01-27 The Board Of Trustees Of The Leland Stanford Junior University Method and system for FET-based amplifier circuits
US8035443B2 (en) 2008-06-20 2011-10-11 Qualcomm, Incorporated Amplifier with gain expansion stage
US7795977B2 (en) 2008-07-01 2010-09-14 Teledyne Scientific & Imaging, Llc Bootstrapped class AB CMOS output stage
CN204967796U (zh) * 2015-08-28 2016-01-13 西安启微迭仪半导体科技有限公司 应用于高速模数转换器的高线性度输入信号缓冲器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030030617A1 (en) * 2000-08-11 2003-02-13 Han Chul Hi Analog buffer and method of driving the same
US8441315B2 (en) * 2002-12-03 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and display device and electronic device
US20060017465A1 (en) * 2004-07-20 2006-01-26 Analog Devices, Inc. Buffer
US20070159442A1 (en) * 2006-01-12 2007-07-12 Huang-Chung Cheng Analog output buffer circuit for flat panel display
US7868658B1 (en) * 2008-01-11 2011-01-11 Marvell International Ltd. Level shifter circuits and methods for maintaining duty cycle

Also Published As

Publication number Publication date
US20170331366A1 (en) 2017-11-16
CN107453757B (zh) 2020-12-18
CN107453757A (zh) 2017-12-08
US10333394B2 (en) 2019-06-25
EP3244531A1 (en) 2017-11-15
TW201740710A (zh) 2017-11-16

Similar Documents

Publication Publication Date Title
US11152931B2 (en) Input buffer
US7804328B2 (en) Source/emitter follower buffer driving a switching load and having improved linearity
CN104423409B (zh) 闭环控制系统以及与该闭环控制系统组合的放大器
CN101860332B (zh) 低相位噪音放大器电路
KR102112199B1 (ko) 데이터 전송 채널을 이퀄라이징하기 위한 시스템 및 이를 포함하는 디스플레이
US8283968B2 (en) Analog switch
US20110316505A1 (en) Output Buffer With Improved Output Signal Quality
JP2009527164A (ja) トラックホールド回路
EP3110008A1 (en) Method for testing differential analog-to-digital converter and system therefor
TWI662818B (zh) 線路接收器以及驅動負載的方法
US11863165B2 (en) Input buffer
CN101399545B (zh) 低功率缓冲电路
JP2005268895A (ja) スイッチ回路
CN107005246B (zh) 用于模拟输入缓冲器的负载电流补偿
US20130201041A1 (en) Digital-to-Analog Converter (DAC) With Common Mode Tracking And Analog-to-Digital Converter (ADC) Functionality To Measure DAC Common Mode Voltage
US11824527B2 (en) Electric circuitry for signal transmission
CN111308171A (zh) 采样电路和采样方法
TW202220034A (zh) 輸入緩衝器以及緩衝電壓輸入訊號之方法
TWI789249B (zh) 靴帶式開關
US10027341B2 (en) Multiple sampling stage receiver and related methods
EP4262087A1 (en) Super source follower with feedback resistor and inductive peaking
TW201415806A (zh) 閂鎖比較裝置及其操作方法
CN116743142A (zh) 靴带式开关
CN116455412A (zh) 发送器
TW202228390A (zh) 低雜訊混合型比較器