TWI662409B - 實體區域頁面位址轉換器與實體區域頁面清單存取方法 - Google Patents

實體區域頁面位址轉換器與實體區域頁面清單存取方法 Download PDF

Info

Publication number
TWI662409B
TWI662409B TW107102395A TW107102395A TWI662409B TW I662409 B TWI662409 B TW I662409B TW 107102395 A TW107102395 A TW 107102395A TW 107102395 A TW107102395 A TW 107102395A TW I662409 B TWI662409 B TW I662409B
Authority
TW
Taiwan
Prior art keywords
physical area
value
page address
page
bits
Prior art date
Application number
TW107102395A
Other languages
English (en)
Other versions
TW201933115A (zh
Inventor
陳玟丞
Original Assignee
祥碩科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 祥碩科技股份有限公司 filed Critical 祥碩科技股份有限公司
Priority to TW107102395A priority Critical patent/TWI662409B/zh
Priority to US16/038,203 priority patent/US10592426B2/en
Application granted granted Critical
Publication of TWI662409B publication Critical patent/TWI662409B/zh
Publication of TW201933115A publication Critical patent/TW201933115A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0669—Configuration or reconfiguration with decentralised address assignment
    • G06F12/0676—Configuration or reconfiguration with decentralised address assignment the address being position dependent
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)

Abstract

實體區域頁面清單存取方法包含：取得實體區域頁面清單之實體區域頁面位址，實體區域頁面位址包含M個位元；當實體區域頁面位址未達到頁面邊界時，將實體區域頁面位址的前N個位元與第N+1個至第M個位元分別進行運算，以取得資料頁位址；以及當實體區域頁面位址達到頁面邊界時，將實體區域頁面位址的前N個位元與第N+1個至第M個位元分別進行運算，以取得次一實體區域頁面位址指標。N為正整數，M為大於N的正整數。

Description

實體區域頁面位址轉換器與實體區域頁面清單存取方法
本案係關於實體區域頁面清單(Physical Region Page List，PRP List)，且特別係關於實體區域頁面清單的存取方法。
在基於非揮發性記憶體主機控制器界面規範(Non-Volatile Memory Express，NVME)的系統中，常使用實體區域頁面清單為對資料進行存取。
然而，傳統上實體區域頁面清單需存放在實體記憶體當中。當所需的實體區域頁面清單數量增加時，所需記憶體也隨之增加。在記憶體空間有限的系統下，如何降低PRP List所佔用的記憶體空間乃是當前本領域的研究課題。
本揭示內容的一態樣為一種實體區域頁面清單存取方法。實體區域頁面清單存取方法包含：取得一實體區域頁 面清單之一實體區域頁面位址，該實體區域頁面位址包含M個位元；當該實體區域頁面位址未達到一頁面邊界時，將該實體區域頁面位址的前N個位元與第N+1個至第M個位元分別進行運算，以取得一資料頁位址；以及當該實體區域頁面位址達到該頁面邊界時，將該實體區域頁面位址的前N個位元與第N+1個至第M個位元分別進行運算，以取得一次一實體區域頁面位址指標，其中N為正整數，M為大於N的正整數。
在部分實施例中，該實體區域頁面位址係設置為該實體區域頁面清單指向的一第一資料頁加上一位移值。
在部分實施例中，取得該資料頁位址的步驟包含：將該實體區域頁面位址的前N個位元除以一預設值再乘上一頁面大小參數以計算一第一數值；將該實體區域頁面位址的第N+1個至第M個位元乘上該頁面大小參數以計算一第二數值；以及將該第一數值與該第二數值相加後減去該位移值以計算該資料頁位址。
在部分實施例中，該頁面大小參數為2的任一次冪。
在部分實施例中，該位移值大於所存取的一資料長度。
在部分實施例中，取得該次一實體區域頁面位址指標的步驟包含：將該實體區域頁面位址的前N個位元除以一預設值再乘上一頁面大小參數以計算一第一數值；將該實體區域頁面位址的第N+1個至第M個位元乘上該頁面大小參數以計算一第二數值；以及將該第一數值與該第二數值相加以計算 該次一實體區域頁面位址指標。
在部分實施例中，實體區域頁面清單存取方法更包含：將該資料頁位址或該次一實體區域頁面位址指標傳至一記憶體控制器以進行資料讀取。
本揭示內容的另一態樣為一種實體區域頁面位址轉換器。實體區域頁面位址轉換器包含：一第一運算單元，用以將一實體區域頁面位址的前N個位元除以一預設值再乘上一頁面大小參數以計算一第一數值；一第二運算單元，用以將該實體區域頁面位址的第N+1個至第M個位元乘上該頁面大小參數以計算一第二數值；一加法器，用以相加該第一數值與該第二數值以計算一第三數值；一減法器，用以將該第三數值與一位移值相減以計算一第四數值；以及一多工器，用以接收該第三數值與該第四數值，並根據該實體區域頁面位址是否達到一頁面邊界選擇性地輸出該第三數值作為次一實體區域頁面位址指標，或輸出該第四數值做為該資料頁位址至一記憶體控制器。
在部分實施例中，該頁面大小參數為2的任一次冪。
在部分實施例中，該位移值大於所存取的一資料長度。
綜上所述，透過本案的實體區域頁面位址轉換器與實體區域頁面清單存取方法，便不需在實體記憶體中存放實體區域頁面清單。藉此，所需的記憶體便不會隨著實體區域頁面數量增加而增加，而能在減少記憶體使用的條件下實現PRP List的硬體架構，並加速資料存取的處理速度。
100‧‧‧實體區域頁面位址轉換器
110‧‧‧運算單元
130‧‧‧運算單元
150‧‧‧加法器
170‧‧‧減法器
190‧‧‧多工器
200‧‧‧記憶體控制器
300‧‧‧實體區域頁面清單存取方法
S310~S350‧‧‧步驟
PRPAdd‧‧‧實體區域頁面位址
PBA[k+m]‧‧‧資料頁位址
NextPointer‧‧‧次一實體區域頁面位址指標
PageSize‧‧‧頁面大小參數
Ost‧‧‧位移值
x1、x2、x3、x4‧‧‧數值
第1圖為根據本揭示內容部分實施例所繪示的實體區域頁面位址(Physical Region Page Address，PRP Address)轉換器的示意圖。
第2圖為根據本揭示內容部分實施例所繪示的實體區域頁面位址轉換器的示意圖。
第3圖為根據本揭示內容部分實施例所繪示的實體區域頁面清單存取方法的流程圖。
第4圖為根據本揭示內容部分實施例所繪示的實體區域頁面清單存取方法的細部流程圖。
下文係舉實施例配合所附圖式作詳細說明，以更好地理解本案的態樣，但所提供之實施例並非用以限制本揭露所涵蓋的範圍，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭露所涵蓋的範圍。此外，根據業界的標準及慣常做法，圖式僅以輔助說明為目的，並未依照原尺寸作圖，實際上各種特徵的尺寸可任意地增加或減少以便於說明。下述說明中相同元件將以相同之符號標示來進行說明以便於理解。
在全篇說明書與申請專利範圍所使用之用詞 (terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。
此外，在本文中所使用的用詞『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指『包含但不限於』。此外，本文中所使用之『及/或』，包含相關列舉項目中一或多個項目的任意一個以及其所有組合。
於本文中，當一元件被稱為『連接』或『耦接』時，可指『電性連接』或『電性耦接』。『連接』或『耦接』亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖然本文中使用『第一』、『第二』、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明，否則該用語並非特別指稱或暗示次序或順位，亦非用以限定本發明。
請參考第1圖。第1圖為根據本揭示內容部分實施例所繪示的實體區域頁面位址(Physical Region Page Address，PRP Address)轉換器100的示意圖。如第1圖所示，在部分實施例中，實體區域頁面位址轉換器100用以接收實體區域頁面清單(Physical Region Page List，PRP List)之實體區域頁面位址PRPAdd，並將其轉換為資料頁位址(Page Base Address)PBA[k+m]以及指向次一實體區域頁面位址指標NextPointer，其中次一實體區域頁面位址指標NextPointer指向下一筆實體區域頁面清單所在的位址。資料頁位址 PBA[k+m]代表其對應到第k個頁面清單當中所指到的第m+1個資料頁，其中k為正整數，m為0或正整數。
如此一來，當記憶體控制器200，例如一個基於非揮發性記憶體主機控制器界面規範(Non-Volatile Memory Express，NVME)的記憶體控制器200讀取到實體區域頁面位址PRPAdd時，實體區域頁面位址轉換器100便可回傳資料頁位址PBA[k+m]或次一實體區域頁面位址指標NextPointer至記憶體控制器200以進行資料讀取。
為方便說明起見，請參考第2圖。第2圖為根據本揭示內容部分實施例所繪示的實體區域頁面位址轉換器100的示意圖。
如第2圖所示，在部分實施例中，實體區域頁面位址轉換器100包含運算單元110、運算單元130、加法器150、減法器170以及多工器190。如第2圖所示，加法器150耦接於運算單元110以及運算單元130。減法器170耦接於加法器150。多工器190耦接於加法器150與減法器170。以下段落中將搭配實施例針對各個單元的操作進行詳細說明。
如第2圖所示，在部分實施例中，運算單元110用以將實體區域頁面位址PRPAdd的前N個位元PRPAdd[N-1：0]除以預設值(如：8)，再乘上頁面大小參數PageSize以計算第一數值x1。具體來說，頁面大小參數PageSize可為2的任一次冪。例如，在部分實施例中，頁面大小參數PageSize可為4K(即：2的12次方)，但本案並不以此為限，其中N為任意正整數。
舉例來說，當目前實體區域頁面清單的實體區域頁面位址PRPAdd為0xE0200000，N為12，頁面大小參數PageSize為4K時，運算單元110用以將0xE0200000的前12位元(即：16進位表示當中的最後3碼)除以8(即：向右平移3位元)，再乘上4K(即：向左平移12位元)而得到第一數值x1為0x00000000。
在部分實施例中，運算單元130用以將實體區域頁面位址PRPAdd的第N+1個至第M個位元PRPAdd[M-1：N]乘上頁面大小參數PageSize以計算第二數值x2，其中M為實體區域頁面位址PRPAdd包含的總位元數。
承上例，當目前實體區域頁面清單的實體區域頁面位址PRPAdd為0xE0200000，N為12，頁面大小參數Page Size為4K時，運算單元130用以將0xE0200000的第13個位元至第64個位元乘上4K(即：將前12位元補0)而計算得到第二數值x2為0xE0200000。
在部分實施例中，加法器150用以相加第一數值x1與第二數值x2以取得一第三數值x3。承上例，第三數值x3為0xE0200000。
在部分實施例中，減法器170用以將第三數值x3與位移值Ost相減以計算第4數值x4。承上例，當位移值Ost為0xE0000000時，第4數值x4為0x00200000。
在部分實施例中，多工器190用以接收第三數值x3與第四數值x4，並根據實體區域頁面位址PRPAdd是否達到頁面邊界(Page Boundary)選擇性地輸出第三數值x3作為次一實體區域頁面位址指標NextPointer，或輸出第四數值x4做 為資料頁位址PBA[k+m]至記憶體控制器200。
承前例，由於此時實體區域頁面位址PRPAdd並未達到頁面邊界，因此多工器190回傳第4數值x4(即：0x00200000)作為資料頁位址PBA[k+0]。
值得注意的是，設定實體區域頁面位址指標時，即是將其設置為實體區域頁面清單指向的第一資料頁加上位移值Ost。如此一來，便可利用實體區域頁面位址轉換器100根據PRP List定址到實際的資料頁位址PBA[k+m]回傳給記憶體控制器200。此外，在部分實施例中，於設定位移值Ost時，位移值Ost大於所存取的資料長度，以避免實體區域頁面位址轉換器100無法對實體區域頁面位址PRPAdd正常進行轉換以取得資料頁位址PBA[k+m]及次一實體區域頁面位址指標NextPointer。
承前例，當記憶體控制器200接著讀取下一個實體區域頁面位址PRPAdd2，如0xE0200008時，運算單元110用以將0xE0200008的前12位元向右平移3位元，再向左平移12位元)而得到第一數值x1為0x00001000。
相似地，運算單元130計算得到第二數值x2為0xE0200000。加法器150相加第一數值x1與第二數值x2以取得第三數值x3為0xE0201000。減法器170將第三數值x3與位移值Ost相減以計算第4數值x4為0x00201000。此時實體區域頁面位址PRPAdd並未達到頁面邊界，因此多工器190回傳第4數值x4(即：0x00201000)作為資料頁位址PBA[k+1]。以此類推，實體區域頁面位址轉換器100便可分別相應於實體區域頁面位址0xE0200010、...、0xE0200FF0之資料頁位址 PBA[k+m]0x00201000、...、0x003FE000。
當記憶體控制器200接著讀取下一個實體區域頁面位址PRPAdd，如0xE0200FF8時，第一數值x1為0x001FF000，第二數值x2為0xE0200000。因此，第三數值x3與第四數值x4分別為0xE03FF000與0x003FF000。由於此時實體區域頁面位址PRPAdd已達到頁面邊界。因此，多工器190回傳第3數值x3，即0xE03FF000作為次一實體區域頁面位址指標NextPointer傳回記憶體控制器200。如此一來，記憶體控制器200便可於0xE03FF000的位址找到下一個實體區域頁面清單。
請參考第3圖。第3圖為根據本揭示內容部分實施例所繪示的實體區域頁面清單存取方法300的流程圖。為方便及清楚說明起見，下述實體區域頁面清單存取方法300是配合第1圖、第2圖所示實施例進行說明，但不以此為限，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可對作各種更動與潤飾。如第3圖所示，實體區域頁面清單存取方法300包含步驟S310、S320、S330、S340以及S350。
首先，在步驟S310中，實體區域頁面位址轉換器100取得實體區域頁面清單之實體區域頁面位址PRPAdd。具體來說，實體區域頁面位址PRPAdd包含M個位元。
接著，在步驟S320中，判斷實體區域頁面位址PRPAdd是否達到頁面邊界。
當實體區域頁面位址PRPAdd未達到頁面邊界時，接著執行步驟S330。在步驟S330中，實體區域頁面位址 轉換器100將實體區域頁面位址PRPAdd的前N個位元與第N+1個至第M個位元分別進行運算，以取得資料頁位址PBA[k+m]。
另一方面當實體區域頁面位址PRPAdd達到頁面邊界時，接著執行步驟S340。在步驟S340中，實體區域頁面位址轉換器100將實體區域頁面位址PRPAdd的前N個位元與第N+1個至第M個位元分別進行運算，以取得次一實體區域頁面位址指標NextPointer。於上述步驟中，N為正整數，M為大於N的正整數。
最後，在步驟S350中，透過多工器190將資料頁位址PBA[k+m]或次一實體區域頁面位址指標NextPointer傳至記憶體控制器200以進行資料讀取。
請一併參考第4圖。第4圖為根據本揭示內容部分實施例所繪示的實體區域頁面清單存取方法300中步驟S330、S340的細部流程圖。如第4圖所示，具體來說，在步驟S330中取得資料頁位址PBA[k+m]的步驟進一步包含步驟S331、S332以及S333。
在步驟S331中，透過運算單元110將實體區域頁面位址PRPAdd的前N個位元除以一預設值再乘上頁面大小參數PageSize以計算第一數值x1，其中，頁面大小參數PageSize為2的任一次冪。
在步驟S332中，透過運算單元130將實體區域頁面位址PRPAdd的第N+1個至第M個位元乘上頁面大小參數PageSize以計算第二數值x2。
在步驟S333中，透過加法器150以及減法器170將第一數值x1與第二數值x2相加取得第三數值x3後，減去位移值Ost以計算資料頁位址PBA[k+m]。具體來說，實體區域頁面位址PRPAdd係設置為實體區域頁面清單指向的第一資料頁加上位移值Ost，位移值Ost大於所存取的資料長度。
此外，如第4圖所示，具體來說，在步驟S340中取得次一實體區域頁面位址指標NextPointer的步驟進一步包含步驟S341、S342以及S343。
在步驟S341中，透過運算單元110將實體區域頁面位址PRPAdd的前N個位元除以預設值再乘上頁面大小參數PageSize以計算第一數值x1。
在步驟S342，透過運算單元130將實體區域頁面位址PRPAdd的第N+1個至第M個位元乘上頁面大小參數PageSize以計算第二數值x2。
在步驟S343中，透過加法器150將第一數值x1與第二數值x2相加以計算次一實體區域頁面位址指標NextPointer(即：第三數值x3)。
於上述之內容中，包含示例性的步驟。然而此些步驟並不必需依序執行。在本實施方式中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行。
如此一來，透過本案的實體區域頁面位址轉換器100中各個單元的協同操作，便可實現實體區域頁面清單存取方法300，便不需在實體記憶體中存放實體區域頁面清單。藉 此，所需的記憶體便不會隨著實體區域頁面數量增加而增加，而能在減少記憶體使用的條件下實現PRP List的硬體架構，並加速資料存取的處理速度。
雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可作各種更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種實體區域頁面清單存取方法，包含：取得一實體區域頁面清單之一實體區域頁面位址，該實體區域頁面位址包含M個位元；當該實體區域頁面位址未達到一頁面邊界時，將該實體區域頁面位址的前N個位元與第N+1個至第M個位元分別進行運算，以取得一資料頁位址；以及當該實體區域頁面位址達到該頁面邊界時，將該實體區域頁面位址的前N個位元與第N+1個至第M個位元分別進行運算，以取得一次一實體區域頁面位址指標，其中N為正整數，M為大於N的正整數。
  2. 如請求項1所述的實體區域頁面清單存取方法，其中該實體區域頁面位址係設置為該實體區域頁面清單指向的一第一資料頁加上一位移值。
  3. 如請求項2所述的實體區域頁面清單存取方法，其中取得該資料頁位址的步驟包含：將該實體區域頁面位址的前N個位元除以一預設值再乘上一頁面大小參數以計算一第一數值；將該實體區域頁面位址的第N+1個至第M個位元乘上該頁面大小參數以計算一第二數值；以及將該第一數值與該第二數值相加後減去該位移值以計算該資料頁位址。
  4. 如請求項3所述的實體區域頁面清單存取方法，其中該頁面大小參數為2的任一次冪。
  5. 如請求項2所述的實體區域頁面清單存取方法，其中該位移值大於所存取的一資料長度。
  6. 如請求項1所述的實體區域頁面清單存取方法，其中取得該次一實體區域頁面位址指標的步驟包含：將該實體區域頁面位址的前N個位元除以一預設值再乘上一頁面大小參數以計算一第一數值；將該實體區域頁面位址的第N+1個至第M個位元乘上該頁面大小參數以計算一第二數值；以及將該第一數值與該第二數值相加以計算該次一實體區域頁面位址指標。
  7. 如請求項1所述的實體區域頁面清單存取方法，更包含：將該資料頁位址或該次一實體區域頁面位址指標傳至一記憶體控制器以進行資料讀取。
  8. 一種實體區域頁面位址轉換器，包含：一第一運算單元，用以將一實體區域頁面位址的前N個位元除以一預設值再乘上一頁面大小參數以計算一第一數值；一第二運算單元，用以將該實體區域頁面位址的第N+1個至第M個位元乘上該頁面大小參數以計算一第二數值；一加法器，用以相加該第一數值與該第二數值以計算一第三數值；一減法器，用以將該第三數值與一位移值相減以計算一第四數值；以及一多工器，用以接收該第三數值與該第四數值，並根據該實體區域頁面位址是否達到一頁面邊界選擇性地輸出該第三數值作為次一實體區域頁面位址指標，或輸出該第四數值做為該資料頁位址至一記憶體控制器。
  9. 如請求項8所述的實體區域頁面位址轉換器，其中該頁面大小參數為2的任一次冪。
  10. 如請求項8所述的實體區域頁面位址轉換器，其中該位移值大於所存取的一資料長度。
TW107102395A 2018-01-23 2018-01-23 實體區域頁面位址轉換器與實體區域頁面清單存取方法 TWI662409B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107102395A TWI662409B (zh) 2018-01-23 2018-01-23 實體區域頁面位址轉換器與實體區域頁面清單存取方法
US16/038,203 US10592426B2 (en) 2018-01-23 2018-07-18 Physical region page address converter and physical region page list access method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107102395A TWI662409B (zh) 2018-01-23 2018-01-23 實體區域頁面位址轉換器與實體區域頁面清單存取方法

Publications (2)

Publication Number Publication Date
TWI662409B true TWI662409B (zh) 2019-06-11
TW201933115A TW201933115A (zh) 2019-08-16

Family

ID=67298194

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107102395A TWI662409B (zh) 2018-01-23 2018-01-23 實體區域頁面位址轉換器與實體區域頁面清單存取方法

Country Status (2)

Country Link
US (1) US10592426B2 (zh)
TW (1) TWI662409B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6477612B1 (en) * 2000-02-08 2002-11-05 Microsoft Corporation Providing access to physical memory allocated to a process by selectively mapping pages of the physical memory with virtual memory allocated to the process
US8006065B2 (en) * 2006-09-05 2011-08-23 Broadcom Corporation Method and system for combining page buffer list entries to optimize caching of translated addresses
TWI516931B (zh) * 2011-10-05 2016-01-11 Lsi公司 用於非揮發儲存之自我記錄及階層一致性
US20170192718A1 (en) * 2014-04-28 2017-07-06 Hitachi, Ltd. Storage apparatus and data processing method thereof, and storage system
TWI592865B (zh) * 2016-07-22 2017-07-21 大心電子（英屬維京群島）股份有限公司 資料讀取方法、資料寫入方法及使用所述方法的儲存控制器
TWI595356B (zh) * 2016-08-19 2017-08-11 大心電子（英屬維京群島）股份有限公司 資料傳輸方法及使用所述方法的儲存控制器與清單管理電路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100472422C (zh) 2004-12-17 2009-03-25 富士通株式会社 具有双重写入功能的装置和存储控制装置
CN100395704C (zh) 2005-08-27 2008-06-18 海信集团有限公司 一种在Nand Flash存储器中直接建立只读文件系统的方法
US10275378B2 (en) * 2017-03-07 2019-04-30 Western Digital Technologies, Inc. Data buffer pointer fetching for direct memory access
US10929291B2 (en) * 2017-12-06 2021-02-23 MemRay Corporation Memory controlling device and computing device including the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6477612B1 (en) * 2000-02-08 2002-11-05 Microsoft Corporation Providing access to physical memory allocated to a process by selectively mapping pages of the physical memory with virtual memory allocated to the process
US8006065B2 (en) * 2006-09-05 2011-08-23 Broadcom Corporation Method and system for combining page buffer list entries to optimize caching of translated addresses
TWI516931B (zh) * 2011-10-05 2016-01-11 Lsi公司 用於非揮發儲存之自我記錄及階層一致性
US20170192718A1 (en) * 2014-04-28 2017-07-06 Hitachi, Ltd. Storage apparatus and data processing method thereof, and storage system
TWI592865B (zh) * 2016-07-22 2017-07-21 大心電子（英屬維京群島）股份有限公司 資料讀取方法、資料寫入方法及使用所述方法的儲存控制器
TWI595356B (zh) * 2016-08-19 2017-08-11 大心電子（英屬維京群島）股份有限公司 資料傳輸方法及使用所述方法的儲存控制器與清單管理電路

Also Published As

Publication number Publication date
US20190227943A1 (en) 2019-07-25
TW201933115A (zh) 2019-08-16
US10592426B2 (en) 2020-03-17

Similar Documents

Publication Publication Date Title
JP3599352B2 (ja) フレキシブルなｎ−ウェイ・メモリ・インターリーブ方式
US20080104364A1 (en) Vector indexed memory unit and method
JP2018506776A5 (zh)
US20120089811A1 (en) Address conversion apparatus
JP2009514096A5 (zh)
JP5960863B1 (ja) 検索装置、検索方法、プログラム、及び記録媒体
JP2014132750A5 (zh)
US7409607B2 (en) Memory address generating apparatus, processor having the same, and memory address generating method
TWI662409B (zh) 實體區域頁面位址轉換器與實體區域頁面清單存取方法
CN104516826A (zh) 一种虚拟大页面与物理大页面的对应方法及装置
TWI726476B (zh) 實施神經網路之啟動邏輯之裝置及其方法
CN116436709B (zh) 一种数据的加解密方法、装置、设备和介质
CN110968538B (zh) 一种数据缓冲方法和装置
CN105068850B (zh) 一种资源包加载装置、方法和计算设备
US8117422B2 (en) Fast address translation for linear and circular modes
CN111381905A (zh) 一种程序处理方法、装置及设备
US11928077B2 (en) Data processing circuit, data storage device including the same, and operating method thereof
JP5305392B2 (ja) Ｉｑデータの二乗和ルート計算手段
CN108959107B (zh) 一种共享方法及装置
JP2016163070A5 (zh)
JP5570477B2 (ja) メモリ制御装置
JPH0553920A (ja) 構造化アドレス生成装置
JP2007110613A (ja) データ転送装置、アドレス情報検索回路、及びアドレス情報検索方法
KR20170133787A (ko) 3으로 나누는 이진 연산 장치 및 방법
TWI273479B (en) Synchronous divider