TWI660594B - 收發器電路及其佈線配置方法 - Google Patents

收發器電路及其佈線配置方法 Download PDF

Info

Publication number
TWI660594B
TWI660594B TW106141234A TW106141234A TWI660594B TW I660594 B TWI660594 B TW I660594B TW 106141234 A TW106141234 A TW 106141234A TW 106141234 A TW106141234 A TW 106141234A TW I660594 B TWI660594 B TW I660594B
Authority
TW
Taiwan
Prior art keywords
conductive layer
layer pattern
end portion
capacitor
transceiver circuit
Prior art date
Application number
TW106141234A
Other languages
English (en)
Other versions
TW201926919A (zh
Inventor
陳建祐
羅正瑋
施冠宇
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW106141234A priority Critical patent/TWI660594B/zh
Priority to US16/144,255 priority patent/US10483937B2/en
Application granted granted Critical
Publication of TWI660594B publication Critical patent/TWI660594B/zh
Publication of TW201926919A publication Critical patent/TW201926919A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H2007/013—Notch or bandstop filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Balance/unbalance networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H04B2001/1063—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal using a notch filter

Abstract

一種收發器電路，包含基板；訊號耦合器，設置於基板上，包含 捲繞的第一導電層圖案；以及帶拒濾波器(notch filter)，設置於基板上，包含捲繞的第二導電層圖案；其中，第一導電層圖案以及第二導電層圖案相對於第一虛擬軸線大致呈對稱的型態設置。

Description

收發器電路及其佈線配置方法
本發明係關於一種收發器電路及其佈線配置方法，更具體地，係關於一種包含帶拒濾波器之收發器電路及其佈線配置方法。
由於頻譜的稀有性與法令規範，無線收發器在傳輸時，不可對其他頻帶造成干擾。以WiFi 2.4GHz應用為例，收發器進行訊號輸出時，會產生二倍頻、三倍頻等諧波，勢必在其他頻帶造成影響。
根據習知技術，例如，藉由增加晶片對稱性來抑制二倍頻諧波，對於三倍頻諧波的抑制，則透過設置由電感及電容組成之濾波器(參考第9圖，帶拒濾波器902)，然而，濾波器的電感在晶片上佔用了額外的區域，並且影響了電路佈局的對稱性(參照第8圖，帶拒濾波器802，對應於第9圖之帶拒濾波器902)。
為了解決上述的問題，本發明係提供一種收發器電路及其佈線配置方法，用以將諧波濾波器所構成之主要元件整合於已經存在的被動元件之中，以減少額外使用的晶片區域，並增加晶片的對稱性。
本發明係揭露一種收發器電路，包含基板；訊號耦合器，設置於基板上，包含捲繞的第一導電層圖案；以及帶拒濾波器(notch filter)，設置於基板上，包含捲繞的第二導電層圖案；其中，第一導電層圖案以及第二導電層圖案相對於第一虛擬軸線大致呈對稱的型態設置。
本發明另一揭露係為一種收發器電路之佈線配置方法，其包含：(A)設置訊號耦合器於基板上，訊號耦合器包含捲繞的第一導電層圖案；(B)設置帶拒濾波器(notch filter)於基板上，帶拒濾波器包含捲繞的第二導電層圖案；其中，第一導電層圖案以及第二導電層圖案可以設置為相對於第一虛擬軸線大致呈對稱的型態設置。
100、200、300、400、500、600、800‧‧‧收發器電路
101、601、701、801、901‧‧‧訊號耦合器
102、202、302、402、502、602、702、802、902‧‧‧帶拒濾波器
103‧‧‧基板
110、610‧‧‧第一導電層圖案
111、611、711、911‧‧‧第一端部
112、612、712、912‧‧‧第二端部
113‧‧‧第五端部
114‧‧‧第六端部
115‧‧‧第七端部
120、220、320、420、520、620‧‧‧第二導電層圖案
121、221、321、421、521、921‧‧‧第三端部
122、222、322、422、522、922‧‧‧第四端部
130、230、330、430、530、630、730、930‧‧‧第一電容
140、240、340、440、540、640、740、940‧‧‧第二電容
150‧‧‧第一虛擬軸線
160‧‧‧第二虛擬軸線
170‧‧‧第一虛擬軸心
613、713‧‧‧第八端部
614、714‧‧‧第九端部
913‧‧‧一次側PA電流饋入點
914‧‧‧二次側RF訊號輸出點
915‧‧‧二次側接地點
1001‧‧‧收發器電路100之第一層
1002‧‧‧收發器電路100之第二層
1003‧‧‧收發器電路100之第三層
1004‧‧‧第一導電穿孔層
1005‧‧‧第二導電穿孔層
1301‧‧‧第一電容130之端部
1401‧‧‧第二電容140之端部
2301‧‧‧第一電容230之端部
2401‧‧‧第二電容240之端部
3301‧‧‧第一電容330之端部
3401‧‧‧第二電容340之端部
6201、7201‧‧‧第一電感
6202、7202‧‧‧第二電感
LNA‧‧‧低雜訊放大器
PA‧‧‧功率放大器
第1A圖係繪示本發明的第一實施例之收發器電路佈局圖。
第1B圖係繪示本發明的第一實施例之收發器電路之第一層佈局圖。
第1C圖係繪示本發明的第一實施例之收發器電路之第二層佈局圖。
第1D圖係繪示本發明的第一實施例之收發器電路之第三層佈局圖。
第1E圖係繪示在第1A圖中沿著AA’線之橫截面圖。
第2圖係繪示本發明的第二實施例之收發器電路佈局圖。
第3圖係繪示本發明的第三實施例之收發器電路佈局圖。
第4圖係繪示本發明的第四實施例之收發器電路佈局圖。
第5圖係繪示本發明的第五實施例之收發器電路佈局圖。
第6圖係繪示本發明的第六實施例之收發器電路佈局圖。
第7圖係繪示包括第6圖所繪示之收發器電路之電路示意圖。
第8圖係繪示先前技術之對照例之收發器電路佈局圖。
第9圖係繪示先前技術之收發器電路之電路示意圖。
第10圖係繪示本發明一實施例之收發器電路之佈線配置方法之流程圖。
第11圖係繪示本發明第一實施例至第五實施例之帶拒濾波器之電感品質因數Q值對頻率之變化示意圖。
第9圖係繪示先前技術之收發器電路之電路示意圖，以及第8圖係繪示先前技術之對照例之收發器電路佈局圖，相較於第8圖之不對稱電路佈局結構，以下將提出本發明的第一實施例至第六實施例之對稱的收發器電路佈局圖。其中，若略去第9圖中的功率放大器PA以及射頻輸出端RFout，第9圖亦是第一實施例至第五實施例之收發器電路示意圖。
第1A圖係繪示本發明的第一實施例之收發器電路100佈局圖。收發器電路100包含訊號耦合器101、帶拒濾波器102以及基板103。訊號耦合器101設置於基板103上，並且包含第一導電層圖案110，第一導電層 圖案110以繞捲的形式設置於基板103上，並且包含第一端部111、第二端部112、第五端部113、第六端部114以及第七端部115。
其中，第五端部113對應於如第9圖所示之一次側PA電流饋入點913，第六端部114對應於如第9圖所示之二次側RF訊號輸出點914，以及第七端部115對應於如第9圖所示之二次側接地點915。
參照第1A圖以及第9圖，第1A圖中之訊號耦合器101以及帶拒濾波器102分別對應於第9圖中之訊號耦合器901以及帶拒濾波器902；第1A圖中之第一端部111、第二端部112、第五端部113、第六端部114以及第七端部115分別對應於第9圖中之第一端部911、第二端部912、第五端部913、第六端部914以及第七端部915。
帶拒濾波器102設置於基板103上，並且包含第二導電層圖案120，第二導電層圖案120以繞捲的形式設置於基板103上，其中，基板103可以具有多層結構，並且第一導電層圖案110或第二導電層圖案120可以橫跨多層結構之不同層而設置，參照第1B圖至第1D圖之各層佈局圖所繪示之結構，以及參照第1E圖，收發器電路100之第一層1001以及第二層1002係藉由第一導電穿孔層1004彼此電性連接，收發器電路100之第二層1002以及第三層1003係藉由第二導電穿孔層1005彼此電性連接。
復參照第1A圖，於平面圖(俯視圖)中觀察時，第二導電層圖案120設置於第一導電層圖案110內。第二導電層圖案120包含第三端部121以及第四端部122。
帶拒濾波器102進一步包含第一電容130以及第二電容140，第一電容130之一端部電性連接第三端部121，並且第一電容130之另一端 部1301藉由上述之多層結構電性連接至第一端部111，也就是說，第一電容130電性連接在第一端部111和第三端部121之間。第二電容140之一端電性連接第四端部122，並且第二電容140之另一端1401藉由上述之多層結構電性連接至第二端部112，也就是說，第二電容140電性連接在第二端部112和第四端部122之間。
其中，帶拒濾波器102、第三端部121、第四端部122、第一電容130以及第二電容140分別與第9圖中之帶拒濾波器902、第三端部921、第四端部922、第一電容930以及第二電容940相對應。
如第1A圖所示，第一導電層圖案110以及第二導電層圖案120相對於第一虛擬軸線150可以大致呈對稱的型態設置。更進一步地，第一導電層圖案110以及第二導電層圖案120亦相對於第二虛擬軸線160可以大致呈對稱的型態設置，且第二虛擬軸線160可以垂直於第一虛擬軸線150。
在本實施例中，第一導電層圖案110及第二導電層圖案120可以大致呈環狀型態且同心設置。更具體而言，如第1A圖所示，第一導電層圖案110以及第二導電層圖案120相對於第一虛擬軸線150可以大致呈對稱的型態設置；第一導電層圖案110以及第二導電層圖案120相對於第二虛擬軸線160可以大致呈對稱的型態設置，第一導電層圖案110及第二導電層圖案120可以大致呈環狀型態，並且以第一虛擬軸線150以及第二虛擬軸線160相交之第一虛擬軸心170為中心而同心設置。
在本實施例中，第一電容130以及第二電容140可以設置於第一導電層圖案110內，如第1A圖所示，第一電容130電性連接在第一端部 111和第三端部121之間，並且設置在第一導電層圖案110內；第二電容140電性連接在第二端部112和第四端部122之間，並且設置在第一導電層圖案110內。參照第1A圖，第一電容130以及第二電容140相對於第一虛擬軸線150可以大致呈對稱的型態設置。
在上述的實施例中(參照第1A圖)，包含於帶拒濾波器102之第二導電層圖案120、第一電容130以及第二電容140設置於第一導電層圖案110內，其相較於先前技術減少了額外使用的晶片區域，(參照第8圖，在收發器電路800中，帶拒濾波器802被設置於訊號耦合器801外，增加了額外使用的晶片區域)；並且第一導電層圖案110及第二導電層圖案120以第一虛擬軸線150以及第二虛擬軸線160大致呈對稱的型態設置，並且以第一虛擬軸線150以及第二虛擬軸線160相交之第一虛擬軸心170為中心而同心設置，其更進一步增加了收發器電路100的結構對稱性。
如上所述之訊號耦合器101可以是巴倫器(balun)，而帶拒濾波器102可以是收發器電路100之工作頻率之三倍頻濾波器，例如，以WiFi 2.4GHz為例，帶拒濾波器102可以是7.2GHz~7.5GHz帶拒濾波器。
參照第2圖，其繪示本發明的第二實施例之收發器電路200佈局圖，收發器電路200包含訊號耦合器101、帶拒濾波器202以及基板103。帶拒濾波器202設置於基板103上，並且包含第二導電層圖案220，第二導電層圖案220以繞捲的形式設置於基板103上，其中，基板103可以具有多層結構，並且第一導電層圖案110或第二導電層圖案220可以橫跨多層結構之不同層而設置，其結構類似於如上所述之收發器電路100之多層結構。 並且，於平面圖(俯視圖)中觀察時，第二導電層圖案220設置於第一導電層圖案110內。第二導電層圖案220包含第三端部221以及第四端部222。
其中，第二實施例之收發器電路200與第一實施例之收發器電路100不同在於帶拒濾波器202與帶拒濾波器102結構，其他部分的描述將被省略。在第二實施例中，包含於帶拒濾波器202中之第一電容230以及第二電容240係設置於第一導電層圖案110外，相對於第一虛擬軸線150可以大致呈對稱的型態設置，其中，第一電容230之一端部電性連接第一端部111，並且第一電容230之另一端部2301藉由收發器電路200之多層結構電性連接至第三端部221，換句話說，第一電容230電性連接在第一端部111和第三端部221之間。第二電容240之一端電性連接第二端部112，並且第二電容140之另一端部2401藉由收發器電路200之多層結構電性連接至第四端部222，亦即第二電容140電性連接在第二端部112和第四端部222之間。
在本實施例中(參照第2圖)，包含於帶拒濾波器202之第二導電層圖案220係設置於第一導電層圖案110內，其相較於先前技術(參照第8圖)將帶拒濾波器802設置於訊號耦合器801外之設置方式減少了額外的晶片區域；並且第一導電層圖案110及第二導電層圖案220以第一虛擬軸線150以及第二虛擬軸線160大致呈對稱的型態設置，並且以第一虛擬軸線150以及第二虛擬軸線160相交之第一虛擬軸心170為中心而同心設置，其更進一步增加了收發器電路200的結構對稱性。
參照第3圖，其繪示本發明的第三實施例之收發器電路300佈局圖，收發器電路300包含訊號耦合器101、帶拒濾波器302以及基板103。 第三實施例與第一實施例之主要差異在於，第二導電層圖案320以繞捲的形式並大致呈二個並列之環狀型態設置於基板103上。也就是說，第二導電層圖案320可捲繞為兩個環形結構。其中，基板103可以具有多層結構，並且第一導電層圖案110或第二導電層圖案320可以橫跨多層結構之不同層而設置，其結構類似於第一實施例之收發器電路100之多層結構，且其線路連接方式亦類似於第一實施例。
帶拒濾波器302包含第一電容330以及第二電容340，第一電容330之一端部電性連接第三端部321，並且第一電容330之另一端部3301藉由收發器電路300之多層結構電性連接至第一端部111，也就是說，第一電容330電性連接在第一端部111和第三端部321之間。第二電容340之一端部電性連接第四端部322，並且第二電容340之另一端部3401藉由收發器電路300之多層結構電性連接第二端部112，也就是說，第二電容340電性連接在第二端部112和第四端部322之間。
如第3圖所示，第一導電層圖案110以及第二導電層圖案320相對於第一虛擬軸線150可以大致呈對稱的型態設置。第一導電層圖案110以及第二導電層圖案320亦可相對於第二虛擬軸線160大致呈對稱的型態設置。其中，第二虛擬軸線160可以垂直於第一虛擬軸線150。
其中，包含於帶拒濾波器302之第二導電層圖案320、第一電容330以及第二電容340設置於第一導電層圖案110內，其相較於先前技術(參照第8圖)將帶拒濾波器802設置於訊號耦合器801外之設置方式減少了額外使用的晶片區域；並且第一導電層圖案110及第二導電層圖案320以第 一虛擬軸線150以及第二虛擬軸線160大致呈對稱的型態設置，其更進一步增加了收發器電路300的結構對稱性。
參照第4圖，其繪示本發明的第四實施例之收發器電路400佈局圖，收發器電路400包含訊號耦合器101、帶拒濾波器402以及基板103。類似於第三實施例，帶拒濾波器402設置於基板103上，並且包含第二導電層圖案420，第二導電層圖案420以繞捲的形式並大致呈二個並列之環狀型態設置於基板103上，其中，基板103可以具有多層結構，並且第一導電層圖案110或第二導電層圖案420可以橫跨多層結構之不同層而設置，其結構類似於如上所述之收發器電路100之多層結構。並且其中，第四實施例之收發器電路400與第三實施例之收發器電路300不同在於帶拒濾波器402與帶拒濾波器302結構之不同。在第四實施例中，包含於帶拒濾波器402中之第一電容430以及第二電容440係設置於第一導電層圖案110外，相對於第一虛擬軸線150可以大致呈對稱的型態設置，其中，第一電容430之一端部電性連接第一端部111，並且第一電容430之另一端部4301藉由收發器電路400之多層結構電性連接至第三端部421，也就是說，第一電容430電性連接在第一端部111和第三端部421之間。第二電容440之一端電性連接第二端部112，並且第二電容140之另一端部4401藉由收發器電路400之多層結構電性連接至第四端部422，也就是說，第二電容440電性連接在第二端部112和第四端部422之間。
在上述的實施例中(參照第4圖)，包含於帶拒濾波器402之第二導電層圖案420係設置於第一導電層圖案110內，其相較於先前技術(參照第8圖)將帶拒濾波器802設置於訊號耦合器801外之設置方式減少了額 外使用的晶片區域；並且第一導電層圖案110及第二導電層圖案420以第一虛擬軸線150以及第二虛擬軸線160大致呈對稱的型態設置，其更進一步增加了收發器電路400的結構對稱性。
參照第5圖，其繪示本發明的第五實施例之收發器電路500佈局圖。收發器電路500包含訊號耦合器101、帶拒濾波器502以及基板103。其中，訊號耦合器101包含第一導電層圖案110，可以大致捲繞呈多邊形之環狀型態，例如矩形、六邊型或八邊形等。帶拒濾波器502設置於基板103上，並且包含第二導電層圖案520，第二導電層圖案520以繞捲的形式設置於基板103上，包含第三端部521以及第四端部522。於平面圖(俯視圖)中觀察時，第二導電層圖案520設置於第一導電層圖案110周邊。其中，第二導電層圖案520於由第一導電層圖案110所圍繞之多邊形之四個邊外圍分別環繞而串接設置。基板103可以具有多層結構，並且第一導電層圖案110或第二導電層圖案520可以橫跨多層結構之不同層而設置，其結構類似於如上所述第一實施例之收發器電路100之多層結構。
帶拒濾波器502包含第一電容530以及第二電容540，第一電容530之一端電性連接第一端部111，並且第一電容530之另一端電性連接第三端部521，也就是說，第一電容530電性連接在第一端部111和第三端部521之間。第二電容540之一端電性連接第二端部112，並且第二電容540之另一端電性連接第四端部522，也就是說，第二電容540電性連接在第二端部112和第四端部522之間。
參照第5圖，第一導電層圖案110以及第二導電層圖案520相對於第一虛擬軸線150可以大致呈對稱的型態設置，且第一導電層圖案110 以及第二導電層圖案520亦可相對於第二虛擬軸線160大致呈對稱的型態設置。其中第二虛擬軸線160可以垂直於第一虛擬軸線150。
在本實施例中，第一電容530以及第二電容540可以設置於第一導電層圖案110外，第一電容530電性連接在第一端部111和第三端部521之間，並且設置在第一導電層圖案110外；第二電容540電性連接在第二端部112和第四端部522之間，並且設置在第一導電層圖案110外。第一電容530以及第二電容540相對於第一虛擬軸線150可以大致呈對稱的型態設置。
在上述的實施例中(參照第5圖)，包含於帶拒濾波器502之第二導電層圖案520、第一電容530以及第二電容540設置於第一導電層圖案110外圍，且第一導電層圖案110及第二導電層圖案520以第一虛擬軸線150以及第二虛擬軸線160大致呈對稱的型態設置，其相較於先前技術(參照第8圖)將帶拒濾波器802設置於訊號耦合器801外之設置方式增加了收發器電路500的結構對稱性。
關於上述收發器電路的應用，其通常與功率放大器PA串接使用(參照第9圖，功率放大器PA)。參照表1，將功率放大器PA串接收發器電路800(對照例)、100(第一實施例)、200(第二實施例)、300(第三實施例)、400(第四實施例)或500(第五實施例)時的各種RF特性進行比較：
其中，第一欄表示如第9圖所示之電路中無帶拒濾波器902時的各種RF特性；以及其中，功率放大器PA的最大輸出功率為Psat，在高輸入功率下，功率放大器PA的增益值(Gain)會降低，P1dB則代表增益值減少1dB時功率放大器PA的輸出功率；AMPM(deg)25dBm代表輸出功率達到25dBm時，由於訊號振幅(AM)改變造成的相位變化量(PM)；2nd/3rd(dBm)@18dBm代表輸出功率達到18dBm時，二次諧波/三次諧波的dBm值；以及ID_PA(mA)DC/18dBm代表當功率放大器PA沒有輸入功率及輸出功率時，功率放大器PA的電流(DC)，以及當功率放大器PA的輸出功率達到18dBm時，功率放大器PA的電流(18dBm)。
參照表1，當如第9圖所示之電路中無帶拒濾波器902，三次諧波功率值為-15dBm；當功率放大器PA與收發器電路800進行串接，三次諧波功率降低為-23dBm；當功率放大器PA與收發器電路100或200進行串接，三次諧波功率降低為-23.73dBm；當功率放大器PA與收發器電路300或400進行串接，三次諧波功率降低為-24dBm；當功率放大器PA與收發器電路500進行串接，三次諧波功率降低為-23dBm。也就是說，帶拒濾波器802、102、202、302、402或502(對應於帶拒濾波器902)使三次諧波功率進一步降低了約8dBm至約9dBm。然而，相較於對照例中的收發器電路800，第一實施例的收發器電路100、第二實施例的收發器電路200、第三實施例的收發器電 路300、第四實施例的收發器電路400以及第五實施例的收發器電路500皆耗費了較少的晶片面積，並增加了晶片結構的對稱性。除此之外，參照表1，第一實施例的收發器電路100、第二實施例的收發器電路200、第三實施例的收發器電路300、第四實施例的收發器電路400、第五實施例的收發器電路500或對照例的收發器電路800與功率放大器PA串接使用時，其他的RF特性與如第9圖所示之電路中無帶拒濾波器902時大致相同。
參照第11圖，其繪示本發明一實施例之帶拒濾波器的電感品質因數Q值對頻率之變化示意圖。其中，曲線(a)代表帶拒濾波器102、202、302、402或502中的任一個單獨設置時的電感品質因數Q值；曲線(b)代表在對照例收發器電路800中的帶拒濾波器802的電感品質因數Q值；曲線(c)代表在第一實施例收發器電路100中的帶拒濾波器102或在第二實施例收發器電路200中的帶拒濾波器202的電感品質因數Q值；曲線(d)代表在第三實施例收發器電路300中的帶拒濾波器302或在第四實施例收發器電路400中的帶拒濾波器402的電感品質因數Q值；曲線(e)代表在第五實施例收發器電路500中的帶拒濾波器502的電感品質因數Q值。
參照第11圖，應當瞭解，當帶拒濾波器102、202、302、402或502中的任一個設置於其他訊號耦合器中或圍繞於其他訊號耦合器外，帶拒濾波器的電感品質因數Q值可能受到訊號耦合器的影響。對於WiFi 2.4GHz的應用之三次諧波(約7.2GHz至約7.5GHz)來說，設置於訊號耦合器101中或圍繞於訊號耦合器101外的帶拒濾波器102、202、302、402以及502皆有良好的電感品質因數Q值表現。尤其，在收發器電路300中的帶拒濾波器302或在收發 器電路400中的帶拒濾波器402的電感品質因數Q值受訊號耦合器101的影響較小。
參考表1及第11圖，透過模擬驗證本發明所提出的收發器電路對於三次諧波有良好的濾波效果，並且相較於先前技術減少了晶片面積的使用，亦增加了晶片結構的對稱性。
參照第6圖及第7圖，第6圖係繪示本發明的第六實施例之收發器電路佈局圖，第7圖係繪示包括第6圖所繪示之收發器電路600之電路示意圖。收發器電路600包含訊號耦合器601、帶拒濾波器602以及基板103。訊號耦合器601設置於基板103上，並且包含第一導電層圖案610，第一導電層圖案610以繞捲的形式設置於基板103上，並且包含第一端部611、第二端部612、第八端部613以及第九端部614。
其中，第7圖所繪示之LNA為低雜訊放大器，PA為功率放大器，訊號耦合器701對應於第6圖中之訊號耦合器601；以及第一端部711、第二端部712、第八端部713以及第九端部714分別對應於第6圖中之第一端部611、第二端部612、第八端部613以及第九端部614。
參照第6圖，帶拒濾波器602設置於基板103上，並且包含第二導電層圖案620。於平面圖(俯視圖)中觀察時，第二導電層圖案620設置於第一導電層圖案610內，第二導電層圖案620以繞捲的形式設置於基板103上並包含以環狀型態設置在基板上的第一電感6201以及第二電感6202、第一電容630以及第二電容640。其中，基板103可以具有多層結構，並且第一導電層圖案610和/或第二導電層圖案620可以橫跨多層結構之不 同層而設置。第一電感6201電性連接在第一端部611和第一電容630之間，第二電感6202電性連接在第二端部612和第二電容640之間，如第6圖所示。
復參照第7圖，第一電感7201以及第二電感7202、第一電容730以及第二電容740分別對應於第6圖中之第一電感6201以及第二電感6202、第一電容630以及第二電容640。第一導電層圖案610以及第二導電層圖案620相對於第一虛擬軸線150可以大致呈對稱的型態設置。第一導電層圖案610以及第二導電層圖案620亦可相對於第二虛擬軸線160大致呈對稱的型態設置，且第二虛擬軸線160可以垂直於第一虛擬軸線150，如第6圖所示。
在上述的實施例中(參照第6圖)，包含於帶拒濾波器602之第二導電層圖案620設置於第一導電層圖案610內，其相較於先前技術(參照第8圖)將帶拒濾波器802設置於訊號耦合器801外之設置方式減少了額外使用的晶片區域；並且第一導電層圖案610及第二導電層圖案620以第一虛擬軸線150以及第二虛擬軸線160大致呈對稱的型態設置，其更進一步維持或增加了收發器電路600的結構對稱性。
參照表2，將功率放大器PA串接第六實施例之收發器電路600時的各種RF特性進行比較：其中，第一欄表示如第7圖所示之電路中無帶拒濾波器702時的各種RF特性，第二欄表示當訊號耦合器701以及帶拒濾波器702以第六實施例所揭露之方式串接於第7圖所示之電路中時的各種RF特性。
參照表2，當如第7圖所示之電路中無帶拒濾波器702，二次諧波功率值為-26dBm；當訊號耦合器701以及帶拒濾波器702以第六實施例所揭露之方式串接於第7圖所示之電路中，二次諧波功率降低為-31dBm。也就是說，對應於帶拒濾波器702之帶拒濾波器602使二次諧波功率進一步降低了約5dBm。顯而易見地，將帶拒濾波器602設置於已經存在的被動元件如第六實施例所示的訊號耦合器601中，使得二次諧波的濾波效果獲得了提升、維持甚至更佳化了晶片的對稱性並且避免了額外使用的晶片區域。應當瞭解，由於訊號耦合器601的自振頻率遠高於帶拒濾波器602的操作頻率，帶拒濾波器602的電感品質因數Q值受到訊號耦合器601的影響得以被忽略。
參考表2，透過模擬驗證本發明所提出的收發器電路對於二次諧波有良好的濾波效果，其維持甚至更佳化了晶片的對稱性，亦避免了額外使用的晶片區域。
參照第10圖，其繪示了本發明一實施例之收發器電路之佈線配置方法流程圖，包含了二個步驟，第一步驟S610係關於訊號耦合器的設置，以及第二步驟S620係關於帶拒濾波器的設置。
其中，第一步驟S610係關於訊號耦合器的設置，係設置訊號耦合器於基板上，訊號耦合器包含捲繞的第一導電層圖案。第一導電層圖案係設置為相對於第一虛擬軸線大致呈對稱型態。
第二步驟S620係關於帶拒濾波器的設置，主要係設置帶拒濾波器(notch filter)於該基板上，而此帶拒濾波器包含捲繞的第二導電層圖案。其中，第二導電層圖案係設置為相對於第一虛擬軸線大致呈對稱型態。

Claims (9)

  1. 一種收發器電路，其包含：一基板；一訊號耦合器，設置於該基板上，該訊號耦合器包含捲繞的一第一導電層圖案；以及一帶拒濾波器(notch filter)，設置於該基板上，該帶拒濾波器包含捲繞的一第二導電層圖案；其中，該第一導電層圖案以及該第二導電層圖案係相對於一第一虛擬軸線大致呈對稱的型態設置，該第一導電層圖案係大致呈環狀型態而設置，而該第二導電層圖案係大致呈二個並列之環狀型態而設置。
  2. 如申請專利範圍第1項所述之收發器電路，其中，該第一導電層圖案以及該第二導電層圖案係相對於一第二虛擬軸線大致呈對稱的型態設置，且該第二虛擬軸線係垂直於該第一虛擬軸線。
  3. 如申請專利範圍第1或2項所述之收發器電路，其中該第二導電層圖案設置於該第一導電層圖案之內側。
  4. 如申請專利範圍第3項所述之收發器電路，其中該帶拒濾波器係包括一第一電容以及一第二電容，該第一導電層圖案係包括一第一端部以及一第二端部，以及該第二導電層圖案係包括一第三端部以及一第四端部，並且該第一電容電性連接在該第一端部和該第三端部之間，該第二電容電性連接在該第二端部和該第四端部之間。
  5. 如申請專利範圍第3項所述之收發器電路，其中該帶拒濾波器係包括一第一電容以及一第二電容，該第一導電層圖案係包括一第一端部以及一第二端部，以及該第二導電層圖案係大致呈二個並列之環狀型態而設置而分別成為一第一電感以及一第二電感，並且該第一電感電性連接在該第一端部和該第一電容之間，該第二電感電性連接在該第二端部和該第二電容之間。
  6. 一種收發器電路，其包含：一基板；一訊號耦合器，設置於該基板上，該訊號耦合器包含捲繞的一第一導電層圖案；以及一帶拒濾波器(notch filter)，設置於該基板上，該帶拒濾波器包含捲繞的一第二導電層圖案；其中，該第二導電層圖案設置於該第一導電層圖案之周邊，該第一導電層圖案以及該第二導電層圖案係相對於一第一虛擬軸線大致呈對稱的型態設置。
  7. 一種收發器電路，其包含：一基板；一訊號耦合器，設置於該基板上，該訊號耦合器包含捲繞的一第一導電層圖案；以及一帶拒濾波器(notch filter)，設置於該基板上，該帶拒濾波器包含捲繞的一第二導電層圖案；其中，該第二導電層圖案設置於該第一導電層圖案之周邊，該第一導電層圖案以及該第二導電層圖案係相對於一第一虛擬軸線以及一第二虛擬軸線大致呈對稱的型態設置，且該第二虛擬軸線係垂直於該第一虛擬軸線。
  8. 如申請專利範圍第6或7項所述之收發器電路，其中該第一導電層圖案係大致呈一多邊形之環狀型態而設置，且該第二導電層圖案係於該多邊形之至少二個邊外圍分別環繞而串接設置。
  9. 一種收發器電路之佈線配置方法，其包含：(A)設置一訊號耦合器於一基板上，該訊號耦合器包含捲繞的一第一導電層圖案；(B)設置一帶拒濾波器(notch filter)於該基板上，該帶拒濾波器包含捲繞的一第二導電層圖案；其中，該第一導電層圖案以及該第二導電層圖案係設置為相對於一第一虛擬軸線大致呈對稱的型態設置，該第一導電層圖案係大致呈環狀型態而設置，而該第二導電層圖案係大致呈二個並列之環狀型態而設置。
TW106141234A 2017-11-27 2017-11-27 收發器電路及其佈線配置方法 TWI660594B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106141234A TWI660594B (zh) 2017-11-27 2017-11-27 收發器電路及其佈線配置方法
US16/144,255 US10483937B2 (en) 2017-11-27 2018-09-27 Transceiver circuit and configuration method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106141234A TWI660594B (zh) 2017-11-27 2017-11-27 收發器電路及其佈線配置方法

Publications (2)

Publication Number Publication Date
TWI660594B true TWI660594B (zh) 2019-05-21
TW201926919A TW201926919A (zh) 2019-07-01

Family

ID=66633691

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106141234A TWI660594B (zh) 2017-11-27 2017-11-27 收發器電路及其佈線配置方法

Country Status (2)

Country Link
US (1) US10483937B2 (zh)
TW (1) TWI660594B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11271525B2 (en) 2019-11-15 2022-03-08 Realtek Semiconductor Corporation Inductor-capacitor oscillator and common mode resonator

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10951197B2 (en) * 2019-06-27 2021-03-16 Sequans Communications S.A. On-chip balun
TWI730372B (zh) 2019-08-07 2021-06-11 瑞昱半導體股份有限公司 無線傳輸電路與控制方法
TWI819324B (zh) 2021-06-25 2023-10-21 瑞昱半導體股份有限公司 具有迴授校正機制的通訊裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750652B2 (en) * 2002-10-22 2004-06-15 Ge Medical Systems Global Technology Company, Llc Integrated quadrature splitter-combiner and balun
TW200723718A (en) * 2005-08-11 2007-06-16 Bitwave Semiconductor Programmable radio transceiver
US20100317311A1 (en) * 2009-06-10 2010-12-16 Broadcom Corporation Protection for SAW-Less Receivers
WO2016118288A1 (en) * 2015-01-21 2016-07-28 Qualcomm Incorporated Integrated filters in output match elements
US20170201223A1 (en) * 2016-01-12 2017-07-13 Qualcomm Technologies International, Ltd. Integrated Circuit Fields Canceller System
US9712195B2 (en) * 2015-05-13 2017-07-18 Qualcomm Incorporated Radio frequency low noise amplifier with on-chip matching and built-in tunable filter

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717381A (en) * 1995-12-21 1998-02-10 Eastman Kodak Company Copyright protection for photos and documents using magnetic elements
US9392957B1 (en) * 2010-02-22 2016-07-19 Howard J. Halpern T1-sensitive inversion-recovery-imaging method and apparatus for EPRI
JP5075958B2 (ja) * 2010-09-09 2012-11-21 株式会社東芝 高周波スイッチ回路および無線通信装置
JPWO2012153691A1 (ja) * 2011-05-09 2014-07-31 株式会社村田製作所 インピーダンス変換回路および通信端末装置
US10062492B2 (en) * 2014-04-18 2018-08-28 Apple Inc. Induction coil having a conductive winding formed on a surface of a molded substrate
KR102560030B1 (ko) * 2016-05-27 2023-07-26 삼성전자주식회사 무선 전력 수신기 및 그 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750652B2 (en) * 2002-10-22 2004-06-15 Ge Medical Systems Global Technology Company, Llc Integrated quadrature splitter-combiner and balun
TW200723718A (en) * 2005-08-11 2007-06-16 Bitwave Semiconductor Programmable radio transceiver
US20100317311A1 (en) * 2009-06-10 2010-12-16 Broadcom Corporation Protection for SAW-Less Receivers
WO2016118288A1 (en) * 2015-01-21 2016-07-28 Qualcomm Incorporated Integrated filters in output match elements
US9712195B2 (en) * 2015-05-13 2017-07-18 Qualcomm Incorporated Radio frequency low noise amplifier with on-chip matching and built-in tunable filter
US20170201223A1 (en) * 2016-01-12 2017-07-13 Qualcomm Technologies International, Ltd. Integrated Circuit Fields Canceller System

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11271525B2 (en) 2019-11-15 2022-03-08 Realtek Semiconductor Corporation Inductor-capacitor oscillator and common mode resonator

Also Published As

Publication number Publication date
US20190165751A1 (en) 2019-05-30
TW201926919A (zh) 2019-07-01
US10483937B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
TWI660594B (zh) 收發器電路及其佈線配置方法
US6759937B2 (en) On-chip differential multi-layer inductor
US8610494B1 (en) Low power active filter
US7199443B2 (en) Integration of filters using on-chip transformers for RF and wireless applications
JP5463351B2 (ja) 無線周波数の８の字形状のバラン
US9773606B2 (en) Integrated stacked transformer
TWI445330B (zh) 共用多繞組變壓器的收發器
US8970325B2 (en) Laminated bandpass filter
US10516379B2 (en) Coupled resonator on-die filters for WiFi applications
JP2009044303A (ja) アッテネータ複合カプラ
US7679473B2 (en) Low pass filter incorporating coupled inductors to enhance stop band attenuation
JP2006173697A (ja) アンテナ装置
CN109842425B (zh) 收发器电路及其布线配置方法
JP2016225399A (ja) 積層型電子部品
CN115529017A (zh) 一种宽带巴伦阻抗变换器及包括其的电子产品
JP2006310533A (ja) インダクタ素子
CN111262545B (zh) 低通滤波器
JP2008061082A (ja) バランスフィルタ回路及びこれを用いた高周波装置
CN111769094A (zh) 电感堆叠结构及射频放大器
US9729123B2 (en) Common-mode filter
US20140266508A1 (en) Bandpass filter implementation on a single layer using spiral capacitors
US20220123707A1 (en) Low-Cost Filter
US11139793B2 (en) Diplexer
KR20130033159A (ko) 전력 결합기를 이용한 씨모스 전력 증폭기
US20240097651A1 (en) Filter device and high-frequency front-end circuit provided with the same