TWI642301B

TWI642301B - 影像處理方法與電子系統

Info

Publication number: TWI642301B
Application number: TW106138511A
Authority: TW
Inventors: 鄭珍如
Original assignee: 宏碁股份有限公司
Priority date: 2017-11-07
Filing date: 2017-11-07
Publication date: 2018-11-21
Also published as: TW201919379A

Abstract

一種影像處理方法，用於一電子系統，該電子系統包括一處理器以及複數個影像感測器，該影像處理方法包括︰該處理器依序產生複數個觸發指令並將該複數觸發指令經由一傳輸介面依序傳送至該複數個影像感測器；每一影像感測器於接收到相應觸發指令後根據一畫面更新率擷取並輸出影像訊號至一圖框緩衝器；以及針對該每一影像感測器，根據產生該複數觸發指令之一總執行時間自該每一影像感測器所輸出之影像訊號中選取出一目標影像畫面。

Description

影像處理方法與電子系統

本發明係指一種影像處理方法與電子系統，尤指一種可不需額外設置硬體來產生同步訊號之影像處理方法與電子系統。

隨著科技的發展，數位相機已經廣泛地應用於各種電子裝置上，例如智慧型電話、平板電腦、穿戴式裝置、筆記型電腦、車用智慧電子裝置等等。而且，目前搭載雙鏡頭或是多鏡頭的電子裝置也越來越普及。因此利用安裝不同的相機鏡頭來拍攝不同視角的影像，再結合成全景影像（panoramic image）的應用也很常見。

另一方面，為了因應動態影像應用的需求，尤其是在高速移動的狀況下，即時同步輸出影像並做影像縫合便是目前重要的議題之一。傳統實現同步輸出的方式是利用同步訊號來對所有影像感測器進行同步處理後，所有影像感測器開始輸出影像。另一傳統方式為額外設置計時器來讓所有影像感測器的時脈時序達到同步，再利用同步模組去呼叫所有影像感測器開始輸出影像。然而，利用同步訊號來進行同步，將會耗費較多處理時間與系統資源。至於額外設置硬體來讓所有影像感測器達到同步，也會導致生產成本大幅地增加。因此，習知技術實有改進之必要。

因此，本發明之主要目的之一即在於提供一種可不需額外設置硬體來產生同步訊號之影像處理方法與電子系統。

本發明提供一種影像處理方法，用於一電子系統，該電子系統包括一處理器以及複數個影像感測器，該影像處理方法包括︰該處理器依序產生複數個觸發指令並將該複數觸發指令經由一傳輸介面依序傳送至該複數個影像感測器；每一影像感測器於接收到相應觸發指令後根據一畫面更新率擷取並輸出影像訊號至一儲存裝置；以及針對該每一影像感測器，根據產生該複數觸發指令之一總執行時間自該每一影像感測器所輸出之影像訊號中選取出一目標影像畫面。

本發明另提供一種電子系統，包括︰一儲存裝置；一處理器，用來依序產生複數個觸發指令；複數個影像感測器，其中該複數觸發指令經由一傳輸介面依序傳送至該複數個影像感測器，每一影像感測器於接收到相應觸發指令後根據一畫面更新率擷取並輸出影像訊號至該儲存裝置儲存；其中，該處理器針對該每一影像感測器，根據產生該複數觸發指令之一總執行時間自該每一影像感測器所輸出之影像訊號中選取出一目標影像畫面。

請參考第1圖，第1圖為本發明實施例之一電子系統1之示意圖。電子系統1可應用於環景影像系統、車輛影像系統（dash cam）、虛擬實境（Virtual Reality，VR）應用系統、擴增實境( Augmented Reality，AR）或混合實境（Mixed Reality，MR）應用系統，但不以此為限。電子系統1包含有一處理器10、影像感測器20_1～20_4以及儲存裝置30。例如，處理器10可為一影像處理器、一微控制器、一中央處理器、一數位信號處理器，但不以此為限。處理器10亦可為多個處理器之組合。影像感測器20_1～20_4可分別設置於不同視角區域範圍。影像感測器20_1～20_4可包括電荷耦合元件（charge coupled device image sensor，CCD）影像感測器、互補式金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)影像感測器或其他類型之影像感測器。儲存裝置30可為一圖框緩衝器（frame buffer）、一記憶體或是其他任何類型之儲存設備。傳輸介面40可以是積體電路匯流排（Inter-Integrated Circuit，I²C）介面、串列周邊介面（Serial Peripheral Interface，SPI）、通用非同步收發傳輸器（Universal Asynchronous Receiver/Transmitter，UART）介面、RS-232介面、通用序列匯流排（Universal Serial Bus，USB）介面或是其他任何類型之傳輸介面。

在電子系統1中，處理器10經由一傳輸介面40依序產生複數觸發指令至影像感測器20_1～20_4。每一影像感測器於接收到相應觸發指令後開始擷取並輸出影像訊號至儲存裝置30。其中，每一影像感測器所擷取並輸出之影像訊號包含複數個影像畫面。並且，處理器10可根據產生該些觸發指令之總執行時間自每一影像感測器所輸出之影像訊號中選取並顯示出目標影像畫面。在此情況下，將對應各影像感測器之目標影像畫面進行影像縫合便能產生所需的全景影像。簡言之，本發明不需額外利用同步訊號來同步各影像感測器以擷取全景影像，也不需額外設置硬體來產生同步訊號，而藉由處理器10、儲存裝置30、影像感測器20_1～20_4及傳輸介面40之間的協同操作即能達到影像同步輸出的效果。

關於電子系統1之影像處理方式，請參考第2圖，第2圖為本發明實施例之一影像處理流程之示意圖。要注意的是，若是有實質上相同的結果，本發明電子系統1之運作方式並不以第2圖所示流程圖的順序為限。其中第2圖之流程包含以下步驟：

步驟S200：開始。

步驟S202：處理器依序產生複數個觸發指令並經由傳輸介面依序傳送至各影像感測器。

步驟S204：每一影像感測器於接收到相應觸發指令後根據畫面更新率（frame rate）擷取並輸出影像訊號至儲存裝置。

步驟S206：針對每一影像感測器，根據產生複數觸發指令之總執行時間自每一影像感測器所輸出之影像訊號中選取出目標影像畫面。

步驟S208：將由各影像感測器所選取出之目標影像畫面進行影像縫合以產生全景影像。

步驟S210：結束。

根據第2圖所示流程，於步驟S202中，處理器10依序產生觸發指令CMD1～CMD4並經由傳輸介面40將觸發指令CMD1～CMD4依序傳送至影像感測器20_1～20_4。其中觸發指令CMD1～CMD4係符合傳輸介面40之傳輸協定標準規範。舉例來說，處理器10依序產生觸發指令CMD1～CMD4，即CMD1□CMD2□CMD3□CMD4。觸發指令CMD1被傳送至影像感測器20_1。觸發指令CMD2被傳送至影像感測器20_2。觸發指令CMD3被傳送至影像感測器20_3，觸發指令CMD4被傳送至影像感測器20_4。也就是說，每一影像感測器會接收到一相應觸發指令。

進一步地，於步驟S202中，針對每一影像感測器，可於相應觸發指令被產生並延遲一相應延遲時間後再傳送至每一影像感測器，以調整每一影像感測器所輸出的影像訊號中之影像畫面的起始時間位置。舉例來說，如第3圖所示，處理器10可依序產生觸發指令CMD1～CMD4。當處理器10產生觸發指令CMD1後，觸發指令CMD1經由傳輸介面40被傳送至影像感測器20_1。由於影像感測器20_1為第一個接收到觸發指令之影像感測器，當觸發指令CMD1被產生後可立即經由傳輸介面40傳送至影像感測器20_1，即對應於影像感測器20_1之觸發指令CMD1之延遲時間D1為0。於產生觸發指令CMD1後，處理器10接著產生觸發指令CMD2。於處理器10產生觸發指令CMD2並且延遲一對應於影像感測器20_2之延遲時間D2後，處理器10經由傳輸介面40將觸發指令CMD2傳送至影像感測器20_2。同樣地，於產生觸發指令CMD2後，處理器10產生觸發指令CMD3並且延遲一對應於影像感測器20_3之延遲時間D3，再經由傳輸介面40將觸發指令CMD3傳送至影像感測器20_3。於處理器10產生觸發指令CMD4並且延遲一對應於影像感測器20_4之延遲時間D4後，處理器10經由傳輸介面40將觸發指令CMD4傳送至影像感測器20_4。如此一來，不同影像感測器所輸出的影像訊號中各影像畫面的起始時間位置將會一致。

更具體而言，為了各影像感測器所輸出的影像訊號中之影像畫面的起始時間位置可以一致，針對觸發指令CMD1之後才被產生的觸發指令，可執行延遲一對應延遲時間後的延遲程序才傳送至對應影像感測器。例如，所述對應延遲時間係有關於產生對應觸發指令之執行時間與單一影像畫面之持續時間，單一影像畫面之持續時間有關於對應影像感測器之畫面更新率。例如，當產生自觸發指令CMD1之後直到該對應觸發指令的所有觸發指令（或是說，在觸發指令CMD1之後且在該對應觸發指令之前被產生的觸發指令以及該對應觸發指令本身）之執行時間的總和小於單一影像畫面的持續時間時，該對應延遲時間為單一影像畫面之持續時間與產生自觸發指令CMD1之後直到該對應觸發指令的所有觸發指令之執行時間之總和的差值。當產生自觸發指令CMD1之後直到該對應觸發指令的所有觸發指令之執行時間的總和大於等於單一影像畫面的持續時間時，該對應延遲時間為單一影像畫面之持續時間與產生在觸發指令CMD1之後直到該第三觸發指令的所有觸發指令之執行時間的總和除以單一影像畫面之持續時間後所得的餘數的差值。

因此，針對每一影像感測器，處理器10產生相應觸發指令並且計算出對應於每一影像感測器之觸發指令的延遲時間。如此一來，當相應觸發指令被產生後並且執行對應於每一影像感測器之延遲時間的延遲程序後，相應觸發指令透過傳輸介面40被傳送至該每一影像感測器，以致能影像感測器開始輸出影像畫面至儲存裝置30。例如處理器10可計算出產生每一觸發指令之執行時間。每一觸發指令之執行時間可為處理器10處理一行指令的時間與每一觸發指令之指令行數的乘積。

在一實施例中，請參考第3圖，假設傳輸介面40為一I²C介面。處理器10之工作處理頻率為24MHz，且處理器10每一秒鐘可以處理25165824行指令。若每一影像感測器係以畫面更新率為15 fps（frames per second）（即每秒15個影像畫面）之速率來擷取並輸出影像訊號，每一影像畫面之持續時間即為66毫秒（ms）（1/15 fps＝66ms）。在此情況下，若透過傳輸介面40呼叫各影像感測器開始工作之觸發指令需要20行指令，也就是說，於產生每一觸發指令時，處理器10需要執行20行指令。而且處理器10處理一行指令的時間需要0.794729ms。因此，產生每一觸發指令之執行時間為15.89ms （20行* 0.794729 ms = 15.89ms）。如第3圖所示，產生觸發指令CMD1之執行時間ET1為15.89ms，產生觸發指令CMD2之執行時間ET2為15.89 ms，產生觸發指令CMD3之執行時間ET3為15.89ms，以及產生觸發指令CMD4之執行時間ET4為15.89 ms。

針對影像感測器20_2而言，由於在觸發指令CMD1之後直到觸發指令CMD2的所有觸發指令就只有觸發指令CMD2本身而且產生觸發指令CMD2之執行時間ET2小於單一影像畫面的持續時間（15.89ms＜66ms），對應於影像感測器20_2之延遲時間D2等於50.11 ms（66 ms-15.89ms =50.11 ms）。針對影像感測器20_3而言，在觸發指令CMD1之後直到觸發指令CMD3的所有觸發指令包括觸發指令CMD2以及觸發指令CMD3。再者，產生觸發指令CMD2之執行時間ET2以及產生觸發指令CMD3之執行時間ET3的總和（15.89ms+15.89ms=31.78ms）小於單一影像畫面的持續時間（31.78ms＜66ms），因此，對應於影像感測器20_3之延遲時間D3等於34.22 ms（66ms-31.78ms =34.22ms）。類似地，針對影像感測器20_4而言，產生觸發指令CMD2之執行時間ET2、產生觸發指令CMD3之執行時間ET3以及產生觸發指令CMD4之執行時間ET4的總和為47.67ms（15.89ms+15.89ms+15.89ms =47.67ms），在此情況下，對應於影像感測器20_4之延遲時間D4等於18.33ms（66ms-47.67ms =18.33ms）。

在另一實施例中，請參考第4圖，假設傳輸介面40為一I²C介面。處理器10之工作處理頻率為24MHz，處理器10每一秒鐘可以處理25165824行指令。若每一影像感測器係以畫面更新率為60fps（即每秒60個影像畫面）速率來擷取並輸出影像訊號，每一影像畫面之持續時間即為16ms（1/66 fps＝16ms）。若透過傳輸介面40呼叫各影像感測器開始工作之觸發指令需要20行指令，也就是產生每一觸發指令處理器10需要執行20行指令。而且處理器10處理一行指令的時間需要0.794729ms。因此，產生每一觸發指令之執行時間為15.89ms。如第4圖所示，產生觸發指令CMD1～CMD4之執行時間ET1～ET4分別為15.89ms。針對影像感測器20_2而言，由於在觸發指令CMD1之後直到觸發指令CMD2的所有觸發指令就只有觸發指令CMD2而且產生觸發指令CMD2之執行時間ET2小於單一影像畫面的持續時間（15.89ms＜16ms），對應於影像感測器20_2之延遲時間D2等於0.11 ms（16 ms-15.89ms =0.11ms）。

針對影像感測器20_3而言，在觸發指令CMD1之後直到觸發指令CMD3的所有觸發指令包括觸發指令CMD2以及觸發指令CMD3。產生觸發指令CMD2之執行時間ET2以及產生觸發指令CMD3之執行時間ET3的總和（即15.89ms+15.89ms=31.78ms）大於單一影像畫面的持續時間（即31.78ms＞16ms），而執行時間ET2與執行時間ET3的總和除以單一影像畫面的持續時間後所得的餘數為15.78ms（31.78ms除以16ms，商為1，餘數為15.78ms）。因此，對應於影像感測器20_3之延遲時間D3等於0.22ms（16 ms-15.78ms=0.22ms）。類似地，針對影像感測器20_4而言，產生觸發指令CMD2之執行時間ET2、產生觸發指令CMD3之執行時間ET3以及產生觸發指令CMD4之執行時間ET4的總和（15.89ms+15.89ms+15.89ms =47.67ms）大於單一影像畫面的持續時間（即47.67ms＞16ms），而執行時間ET2、執行時間ET3與執行時間ET4的總和除以單一影像畫面的持續時間後所得的餘數為15.78ms（47.67ms除以16ms，商為2，餘數為15.67ms）。因此，對應於影像感測器20_4之延遲時間D4等於0.33 ms（16 ms-15.67ms=0.33ms）。

此外，於步驟S202中，影像感測器20_1～20_4可同時接收一電源P以及一時脈訊號CLK。換言之，影像感測器20_1～20_4同時上電並進行影像感測運作。

值得注意的是，在第3圖與第4圖之實施例中，係假設產生每一觸發指令所需要執行指令的行數相同，但本發明並不以此為限制，在實際運作中可依據實際產生相應觸發指令所需要執行的行數來做計算。此外，由於處理器10經由傳輸介面40將觸發指令傳送至各影像感測器的時間相近，因此在上述實施例中中係依據產生觸發指令之執行時間與該影像畫面之持續時間來判斷出相應延遲時間。若是經由傳輸介面40將觸發指令傳送至各影像感測器的時間有差異時，亦可將指令傳送時間加入考慮，以調整各影像感測器之影像畫面之起始時間位置。另一方面，關於每一影像感測器之相應延遲時間的實現，處理器10可利用傳輸介面40的傳輸保留設定、延遲功能、中斷功能或是任何其他可實現延遲功能的方式，來時實現延遲程序。

於步驟S204中，每一影像感測器於接收到相應觸發指令後根據一畫面更新率擷取並輸出影像訊號至儲存裝置40。由於在步驟S202中，影像感測器20_1～20_4皆已上電，當影像感測器於接收到相應觸發指令後便會開始輸出所擷取的影像訊號至儲存裝置40。舉例來說，如第3圖以及第5圖所示，觸發指令CMD1在執行時間ET1被產生後傳遞給影像感測器20_1。於接收到觸發指令CMD1後，影像感測器20_1以畫面更新率為15 fps之速率來依序擷取並輸出影像畫面F1_1、F1_2、F1_3…….，以儲存至儲存裝置40。觸發指令CMD2在執行時間ET2被產生且經延遲一延遲時間D4後傳遞給影像感測器20_2。於接收到觸發指令CMD2後，影像感測器20_2以畫面更新率為15 fps之速率來依序擷取並輸出影像畫面F2_1、F2_2、F2_3…….，以儲存至儲存裝置40。同樣地，影像感測器20_3與20_4分別於接收到觸發指令CMD3與CMD4後以畫面更新率為15 fps之速率來依序擷取並輸出影像畫面F3_1、F3_2、F3_3、F4_1、F4_2、F4_3，以儲存至儲存裝置40。在此情況下，在第3圖以及第5圖中，影像感測器20_1～20_4所輸出的影像畫面之持續時間為66ms。再者，由於在步驟S202中已對各影像感測器所執行相應延遲程序，影像感測器20_1～20_4所輸出的影像訊號中之影像畫面的起始時間位置一致。

舉例來說，如第4圖以及第6圖所示，影像感測器20_1～20_4分別於接收到觸發指令CMD1～CMD4後以畫面更新率為60 fps之速率來依序擷取並輸出影像畫面，以儲存至儲存裝置40。在此情況下，在第4圖以及第6圖中，影像感測器20_1～20_4所輸出的影像畫面之持續時間為16ms，並且各影像感測器所輸出的影像訊號中之影像畫面的起始時間位置一致。

於步驟S206中，針對每一影像感測器，根據產生觸發指令CMD1～CMD4之一總執行時間TT自各影像感測器所輸出之影像訊號中選取出一目標影像畫面。進一步地，處理器10可計算出產生每一觸發指令之執行時間，並將產生各觸發指令之執行時間加總，以取得產生觸發指令CMD1～CMD4之總執行時間TT。例如，請參考第3圖及第4圖，產生觸發指令CMD1～CMD4之執行時間ET1～ET4分別為15.89ms，產生觸發指令CMD1～CMD4之總執行時間TT即為63.56（15.89ms+15.89ms+15.89ms+15.89ms=63.56ms）。例如，由於在產生觸發指令CMD1～CMD4的這段期間並非所有影像感測器皆有輸出影像畫面，可選擇在產生觸發指令CMD1～CMD4之總執行時間TT之後的影像畫面來做為目標影像畫面。例如，針對每一影像感測器，可選擇在產生觸發指令CMD1～CMD4之總執行時間TT之後的第一個影像畫面做為後續影像縫合之用。如第3圖與第5圖所示，針對影像感測器20_1，可以選取影像畫面F1_2做為目標影像畫面。針對影像感測器20_2，可以選取影像畫面F2_1做為目標影像畫面。針對影像感測器20_3，可以選取影像畫面F3_1做為目標影像畫面。針對影像感測器20_3，可以選取影像畫面F4_1做為目標影像畫面。換言之，即選取畫面群組502之中的影像畫面來做為目標影像畫面，以進行後續影像縫合，這也就相當於丟棄（drop）畫面群組502之前的影像畫面（即丟棄影像畫面F1_1）。例如，針對每一影像感測器，可選擇在產生觸發指令CMD1～CMD4之總執行時間TT之後的第二個影像畫面做為後續影像縫合之用。如第5圖所示，即選取畫面群組504之中的影像畫面來做為目標影像畫面，以進行後續影像縫合。

在一實施例中，針對每一影像感測器所選取出之目標影像畫面，該每一影像感測器所接收到之觸發指令之執行時間、該每一影像感測器所接受到之觸發指令之前的所有觸發指令之執行時間以及所選取出之目標影像畫面之前的所有影像畫面之持續時間的總和大於產生所有觸發指令之總執行時間TT。例如，如第3圖與第5圖所示，選取畫面群組502之中的影像畫面來做為目標影像畫面，其中產生觸發指令CMD1～CMD4之總執行時間TT為63.56ms（15.89ms+15.89ms+15.89ms +15.89ms =63.56ms）。針對影像感測器20_1，可以選取影像畫面F1_2做為目標影像畫面。產生觸發指令CMD1之執行時間ET1為15.89ms，影像畫面F1_1之持續時間分別為66ms，而該些時間的總和大於產生觸發指令CMD1～CMD4之總執行時間TT（15.89ms+66ms=81.89 ms ＞63.56ms）。針對影像感測器20_2，可以選取影像畫面F2_1做為目標影像畫面。產生觸發指令CMD1之執行時間ET1為15.89ms，產生觸發指令CMD2之執行時間ET2為15.89ms，對應於影像感測器20_2之延遲時間D2為50.11 ms，而該些時間的總和大於產生觸發指令CMD1～CMD4之總執行時間TT（15.89ms+15.89ms+50.11ms=81.89ms＞63.56ms）。依此類推，畫面群組502之中的影像畫面F3_1、F4_1也符合相同條件。

例如，如第4圖與第6圖所示，可選取畫面群組602之中的影像畫面來做為目標影像畫面，其中產生觸發指令CMD1～CMD4之總執行時間TT為63.56ms。針對影像感測器20_1，可以選取影像畫面F1_4做為目標影像畫面。產生觸發指令CMD1之執行時間ET1為15.89ms，影像畫面F1_1～F1_3之持續時間分別為16ms，而該些時間的總和大於產生觸發指令CMD1～CMD4之總執行時間TT（15.89ms+16ms+16ms+16ms =63.89ms ＞63.56ms）。針對影像感測器20_2，可以選取影像畫面F2_2做為目標影像畫面。產生觸發指令CMD1之執行時間ET1為15.89ms，產生觸發指令CMD2之執行時間ET2為15.89ms，影像畫面F2_1～F2_2之持續時間分別為16ms，對應於影像感測器20_2之延遲時間D2為0.11ms，而該些時間的總和大於產生觸發指令CMD1～CMD4之總執行時間TT（15.89ms+15.89ms+16ms+16ms+0.11ms =81.89 ms ＞63.56ms）。依此類推，畫面群組602之中的影像畫面F3_2、F4_1也符合相同條件。

最後，於步驟S208中，處理器10可將由各影像感測器所選取出之目標影像畫面進行影像縫合以產生全景影像或影片。

值得注意的是，上述所有步驟，包括所建議的步驟，可由處理器10執行實現或是由其他處理裝置來執行實現。上述所有步驟，包括所建議的步驟，也可通過硬體、韌體（即硬體裝置與計算器指令的組合，硬體裝置中的資料為唯讀軟體資料）或電子系統等方式實現。硬體可包括類比、數位及混合電路（即微電路、微晶片或矽晶片）。電子系統可包括系統單晶片（system on chip，SOC）、系統封裝（system in package，Sip）、計算器模組（computer on module，COM）及影像處理器。軟體、硬體或韌體可實施所描述之實施例之各種態樣。所描述之實施例亦可為經編碼為非暫時性電腦可讀媒體上之電腦程式碼的電腦程式產品。該非暫時性電腦可讀媒體係可儲存其後可由電腦系統讀取之資料的任何資料儲存器件。非暫時性電腦可讀媒體之實例包括唯讀記憶體、隨機存取記憶體、CD-ROM、DVD、磁帶及光學資料儲存器件。電腦程式碼亦可被分佈遍及經網路耦接之電腦系統以使得以分佈之方式來儲存及執行電腦程式碼。

綜上所述，本發明實施例不需利用同步訊號來同步各影像感測器後再啟動影像感測器，也不需要額外設置硬體來產生同步訊號。在本發明實施中，藉由處理器10、儲存裝置30、影像感測器20_1～20_4及傳輸介面40之間的協同操作即能達到影像同步輸出的效果。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

1‧‧‧電子系統

10‧‧‧處理器

20_1~20_4‧‧‧影像感測器

30‧‧‧儲存裝置

40‧‧‧傳輸介面

502、504、602、604‧‧‧畫面群組

CLK‧‧‧時脈訊號

CMD1~CMD4‧‧‧觸發指令

D2~D4‧‧‧延遲時間

ET1~ET4‧‧‧執行時間

F1_1、F1_2、F1_3、F1_4、F1_5、F1_6、F2_1、F2_2、F2_3、F2_4、F2_5、F3_1、F3_2、F3_3、F3_4、F4_1、F4_2、F4_3‧‧‧影像畫面

P‧‧‧電源

S200、S202、S204、S206、S208、S210‧‧‧步驟

第1圖為本發明實施例之一電子系統之示意圖。第2圖為本發明實施例之一影像處理流程之示意圖。第3圖與第4圖分別為本發明實施例之影像畫面之一實施例示意圖。第5圖與第6圖分別為第1圖中之儲存裝置之一實施例示意圖。

Claims

一種影像處理方法，用於一電子系統，該電子系統包括一處理器以及複數個影像感測器，該影像處理方法包括：該處理器依序產生複數個觸發指令並將該複數觸發指令經由一傳輸介面依序傳送至該複數個影像感測器，包括：該處理器產生該複數觸發指令之一第一觸發指令並經由該傳輸介面將該第一觸發指令傳送至該複數個影像感測器之一第一影像感測器；以及該處理器產生該複數觸發指令之一第二觸發指令，並於延遲一對應於該複數個影像感測器之一第二影像感測器之一第一延遲時間後經由該傳輸介面將該第二觸發指令傳送至該第二影像感測器，其中對應於該複數個影像感測器之該第二影像感測器之該第一延遲時間有關於產生該第二觸發指令之執行時間與一影像畫面之持續時間，且該影像畫面之持續時間有關於一畫面更新率；每一影像感測器於接收到相應觸發指令後根據該畫面更新率擷取並輸出影像訊號至一儲存裝置；以及針對該每一影像感測器，根據產生該複數觸發指令之一總執行時間自該每一影像感測器所輸出之影像訊號中選取出一目標影像畫面。
如申請專利範圍第1項所述之影像處理方法，其另包括：將由該複數個影像感測器所選取出之複數個目標影像畫面進行影像縫合以產生一全景影像。
如申請專利範圍第1項所述之影像處理方法，其中該處理器依序產生複數觸發指令並將該複數觸發指令經由該傳輸介面依序傳送至該複數個影像感測器之步驟包括：該處理器產生該複數觸發指令之一第三觸發指令，並於延遲一對應於該複數個影像感測器之一第三影像感測器之一第二延遲時間後經由該傳輸介面將該第三觸發指令傳送至該第三影像感測器；其中，當產生在該第一觸發指令之後直到該第三觸發指令的所有觸發指令之執行時間的總和小於該影像畫面的持續時間時，該第二延遲時間為該影像畫面之持續時間與產生在該第一觸發指令之後直到該第三觸發指令的所有觸發指令之執行時間的總和的差值，以及當產生在該第一觸發指令之後直到該第三觸發指令的所有觸發指令之執行時間的總和大於等於該影像畫面的持續時間時，該第二延遲時間為該影像畫面之持續時間與產生在該第一觸發指令之後直到該第三觸發指令的所有觸發指令之執行時間的總和除以該影像畫面之持續時間後所得的餘數的差值。
如申請專利範圍第1項所述之影像處理方法，其中針對該每一影像感測器根據產生該複數觸發指令之該總執行時間自該每一影像感測器所輸出之影像訊號中選取並顯示出該目標影像畫面之步驟包括：計算出產生每一觸發指令之執行時間；針對該複數觸發指令，將產生每一觸發指令之執行時間加總，以取得產生該複數觸發指令之該總執行時間；以及針對該每一影像感測器，選取在產生該複數觸發指令之該總執行時間之後被產生之影像畫面做為該目標影像畫面。
如申請專利範圍第1項所述之影像處理方法，其中針對該每一影像感測器所選取出之該目標影像畫面，該每一影像感測器所接收到之觸發指令之執行時間、該每一影像感測器所接受到之觸發指令之前的所有觸發指令之執行時間以及所選取出之該目標影像畫面之前的所有影像畫面之持續時間的總和大於產生該複數觸發指令之該總執行時間。
一種電子系統，包括：一儲存裝置；一處理器，用來依序產生複數個觸發指令；複數個影像感測器，其中該複數觸發指令經由一傳輸介面依序傳送至該複數個影像感測器，其中該處理器產生該複數觸發指令之一第一觸發指令並經由該傳輸介面將該第一觸發指令傳送至該複數個影像感測器之一第一影像感測器，以及該處理器產生該複數觸發指令之一第二觸發指令，並於延遲一對應於該複數個影像感測器之一第二影像感測器之一第一延遲時間後經由該傳輸介面將該第二觸發指令傳送至該第二影像感測器，其中對應於該複數個影像感測器之該第二影像感測器之該第一延遲時間有關於產生該第二觸發指令之執行時間與一影像畫面之持續時間，且該影像畫面之持續時間有關於一畫面更新率；其中，每一影像感測器於接收到相應觸發指令後根據該畫面更新率擷取並輸出影像訊號至該儲存裝置儲存；其中，該處理器針對該每一影像感測器，根據產生該複數觸發指令之一總執行時間自該每一影像感測器所輸出之影像訊號中選取出一目標影像畫面。
如申請專利範圍第6項所述之電子系統，其中該處理器將由該複數個影像感測器所選取出之複數個目標影像畫面進行影像縫合以產生一全景影像。
如申請專利範圍第6項所述之電子系統，其中該處理器產生該複數觸發指令之一第三觸發指令，並於延遲一對應於該複數個影像感測器之一第三影像感測器之一第二延遲時間後經由該傳輸介面將該第三觸發指令傳送至該第三影像感測器，其中，當產生在該第一觸發指令之後直到該第三觸發指令的所有觸發指令之執行時間的總和小於該影像畫面的持續時間時，該第二延遲時間為該影像畫面之持續時間與產生在該第一觸發指令之後直到該第三觸發指令的所有觸發指令之執行時間的總和的差值，以及當產生在該第一觸發指令之後直到該第三觸發指令的所有觸發指令之執行時間的總和大於等於該影像畫面的持續時間時，該第二延遲時間為該影像畫面之持續時間與產生在該第一觸發指令之後直到該第三觸發指令的所有觸發指令之執行時間的總和除以該影像畫面之持續時間後所得的餘數的差值。
如申請專利範圍第6項所述之電子系統，其中該處理器計算出產生每一觸發指令之執行時間，將產生每一觸發指令之執行時間加總以取得產生該複數觸發指令之該總執行時間，以及針對該每一影像感測器選取在產生該複數觸發指令之該總執行時間之後被產生之影像畫面做為該目標影像畫面。
如申請專利範圍第6項所述之電子系統，其中針對該每一影像感測器所選取出之該目標影像畫面，該每一影像感測器所接收到之觸發指令之執行時間、該每一影像感測器所接受到之觸發指令之前的所有觸發指令之執行時間以及所選取出之該目標影像畫面之前的所有影像畫面之持續時間的總和大於產生該複數觸發指令之該總執行時間。
一種影像處理方法，用於一電子系統，該電子系統包括一處理器以及複數個影像感測器，該影像處理方法包括：該處理器依序產生複數個觸發指令並將該複數觸發指令經由一傳輸介面依序傳送至該複數個影像感測器；每一影像感測器於接收到相應觸發指令後根據一畫面更新率擷取並輸出影像訊號至一儲存裝置；以及針對該每一影像感測器，根據產生該複數觸發指令之一總執行時間自該每一影像感測器所輸出之影像訊號中選取出一目標影像畫面，包括：計算出產生每一觸發指令之執行時間；針對該複數觸發指令，將產生每一觸發指令之執行時間加總，以取得產生該複數觸發指令之該總執行時間；以及針對該每一影像感測器，選取在產生該複數觸發指令之該總執行時間之後被產生之影像畫面做為該目標影像畫面。
一種電子系統，包括：一儲存裝置；一處理器，用來依序產生複數個觸發指令；複數個影像感測器，其中該複數觸發指令經由一傳輸介面依序傳送至該複數個影像感測器，每一影像感測器於接收到相應觸發指令後根據一畫面更新率擷取並輸出影像訊號至該儲存裝置儲存；其中，該處理器針對該每一影像感測器，根據產生該複數觸發指令之一總執行時間自該每一影像感測器所輸出之影像訊號中選取出一目標影像畫面，其中該處理器計算出產生每一觸發指令之執行時間並將產生每一觸發指令之執行時間加總以取得產生該複數觸發指令之該總執行時間，以及該處理器針對該每一影像感測器選取在產生該複數觸發指令之該總執行時間之後被產生之影像畫面做為該目標影像畫面。