KR20200094500A

KR20200094500A - 이미지 프레임 데이터에 포함된 라인 데이터를 복수의 구간들로 처리하는 전자 장치 및 방법

Info

Publication number: KR20200094500A
Application number: KR1020190012067A
Authority: KR
Inventors: 이용구; 박민규; 이기혁; 김준석
Original assignee: 삼성전자주식회사
Priority date: 2019-01-30
Filing date: 2019-01-30
Publication date: 2020-08-07
Also published as: WO2020159262A1; US20200244875A1

Abstract

다양한 실시예들에 따른 전자 장치는 이미지 센서, 상기 이미지 센서로부터 획득된 이미지 프레임 데이터를 라인 단위로 적어도 일시적으로 저장할 수 있는 라인 버퍼를 포함하는 이미지 센서 모듈 및 복수의 라인 버퍼를 포함할 수 있다. 전자 장치는 이미지 센서를 이용하여 상기 이미지 프레임 데이터를 획득하는 동안에, 상기 라인 버퍼에 적어도 일시적으로 저장된 상기 이미지 프레임 데이터의 일부로 포함된 라인 데이터를 지정된 제1 구간 및 지정된 제2 구간으로 순차적으로 읽어 들여 상기 복수의 라인 버퍼들에 적어도 일시적으로 저장하도록 설정된 분배 모듈을 포함할 수 있다. 전자 장치는 상기 복수의 라인 버퍼들에 저장된 복수의 라인 데이터 중 지정된 라인 데이터와 관련하여 상기 복수의 라인 데이터의 상기 지정된 제1 구간에 대응하는 제1 부분 데이터를 읽어 들여 지정된 라인 데이터에 대한 이미지 처리하도록 설정된 제1 이미지 처리 모듈 및 상기 지정된 라인 데이터와 관련하여 상기 복수의 라인 데이터의 지정된 제2 구간에 대응하는 제2 부분 데이터를 읽어 들여 이미지 처리하도록 설정된 제2 이미지 처리 모듈을 포함할 수 있다. 전자. 는 지정된 라인 데이터 중 상기 제1 이미지 처리 모듈을 통해 이미지 처리된 지정된 제1 구간 및 상기 제2 이미지 처리 모듈을 통해 이미지 처리된 지정된 제2 구간을 병합하도록 설정된 병합 모듈 및 상기 병합 모듈을 통해 병합되어 순차적으로 출력되는 상기 지정된 라인 데이터를 상기 이미지 프레임 데이터에 대응하는 프레임 데이터의 적어도 일부로 저장하도록 설정된 메모리 모듈을 포함할 수 있다.

Description

이미지 프레임 데이터에 포함된 라인 데이터를 복수의 구간들로 처리하는 전자 장치 및 방법{ELECTRONIC DEVICE AND METHOD FOR PROCESSING LINE DATA INCLUDED IN IMAGE FRAME DATA INTO MULTIPLE INTERVALS}

후술되는 다양한 실시예들은 이미지 센서로부터 획득된 프레임 데이터를 처리하기 위한 전자 장치 및 그 방법에 관한 것이다.

최근 디지털 기술의 발달과 함께 디지털 영상(image)을 처리하는 다양한 방법의 개발이 활발히 이뤄지고 있다. 디지털 영상을 처리하는 대표적인 전자 장치로는 디지털 카메라, 스마트 폰(smart phone), 테블릿(tablet) PC(Personal Computer) 등이 있을 수 있다.

상기 전자 장치는 카메라 모듈 및 영상 신호 처리부를 구비할 수 있다. 상기 카메라 모듈은 렌즈를 통해 입사되는 광 신호를 이미지 데이터로 변환하고, 영상 신호 처리부는 상기 이미지 데이터를 프리뷰 이미지로 표시할 수 있으며, 동영상 데이터 또는 정지 영상 데이터로 처리하여 저장할 수 있다.

전자 장치는 프레임 데이터를 단위로 이미지 처리를 수행할 수 있다. 프레임 데이터를 처리하기 위한 이미지 시그널 프로세서(Image Signal Processor, ISP)의 동작 주파수는 프레임 데이터 또는 이미지 센서의 클럭(예를 들어, 픽셀 클럭 P_CLK)에 대응할 수 있다. 따라서, ISP가 상대적으로 높은 프레임 수(Frame Per Second, FPS) 또는 대용량의 프레임 데이터를 처리하는 경우, ISP의 동작 주파수가 증가함에 따라 ISP의 소비 전력이 기하적으로 증가될 수 있다.

본 문서에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

다양한 실시예들에 따른 전자 장치(electronic device)는, 이미지 센서, 상기 이미지 센서로부터 획득된 이미지 프레임 데이터를 라인 단위로 적어도 일시적으로 저장할 수 있는 라인 버퍼를 포함하는 이미지 센서 모듈, 복수의 라인 버퍼를 포함하고, 상기 이미지 센서를 이용하여 상기 이미지 프레임 데이터를 획득하는 적어도 일부 동안에, 상기 라인 버퍼에 적어도 일시적으로 저장된 상기 이미지 프레임 데이터의 일부로 포함된 라인 데이터를 획득하고, 상기 라인 데이터의 지정된 제1 구간에 대응하는 제1 부분 데이터를 전기 적으로 연결된 한 이미지 처리 모듈로, 지정된 제2 구간에 대응하는 제2 부분 데이터를 전기 적으로 연결된 다른 이미지 처리 모듈로 전송하도록 설정된 분배 모듈, 상기 분배 모듈을 통해 획득된 상기 제1 부분 데이터를 이용하여 이미지 처리하도록 설정된 제1 이미지 처리 모듈, 상기 분배 모듈을 통해 획득된 상기 제2 부분 데이터를 이용하여 이미지 처리하도록 설정된 제2 이미지 처리 모듈, 상기 제1 이미지 처리 모듈을 통해 이미지 처리된 상기 제1 부분 데이터 및 상기 제2 이미지 처리 모듈을 통해 이미지 처리된 상기 제2 부분 데이터를 병합하여 병합된 라인 데이터를 생성하도록 설정된 병합 모듈 및 상기 병합 모듈을 통해 순차적으로 출력되는 상기 병합된 라인 데이터를 상기 이미지 프레임 데이터에 대응하는 프레임 데이터의 적어도 일부로 저장하기 위한 메모리 모듈을 포함할 수 있다.

다양한 실시예들에 따른 전자 장치는, 복수의 라인들에 기반하여 배치된 복수의 포토 다이오드들, 상기 복수의 포토 다이오드들에서 획득된 이미지 프레임 데이터 중 적어도 일부를 저장하는 버퍼 및 상기 버퍼내에 저장된 제1 부분 데이터를 제1 이미지 시그널 프로세서(Image Signal Processor, ISP)를 이용하여 처리함으로써 획득된 제1 이미지 데이터 및 상기 버퍼 내에 저장된 제2 부분 데이터를 제2 ISP를 이용하여 처리함으로써 획득된 제2 이미지 데이터에 적어도 일부 기반하여 상기 이미지를 획득하는 프로세서, 상기 제1 부분 데이터 및 상기 제2 부분 데이터는 상기 복수의 라인들 각각에서 서로 구별되는 제1 구간 및 제2 구간 각각에 대응함, 를 포함할 수 있다.

다양한 실시예들에 따른 전자 장치는, 복수의 라인들에 기반하여 배치되는 복수의 포토 다이오드들을 포함하는 이미지 센서, 상기 이미지 센서와 작동적으로 결합된 프로세서를 포함하고, 상기 프로세서는, 상기 복수의 포토 다이오드들 각각에서 획득된 이미지 프레임 데이터 중에서, 상기 복수의 라인 중 제1 라인에 대응하는 일부분을 저장하고, 상기 저장된 상기 이미지 프레임 데이터의 일부분을, 상기 제1 라인 내에 포함된 복수의 구간들 각각에 대응하는 복수의 부분 데이터로 분할하고, 상기 복수의 구간들은 상기 복수의 포토 다이오드들 중에서 상기 제1 라인 내에 포함된 복수의 포토 다이오드들을 분배하여 설정됨, 상기 복수의 부분 데이터 각각에 대한 이미지 처리를 수행하고, 상기 복수의 구간들에 기반하여 상기 이미지 처리가 수행된 복수의 부분 데이터를 병합하여, 상기 이미지 처리가 수행된 이미지 프레임 데이터를 획득할 수 있다.

다양한 실시예들에 따른 전자 장치는 복수의 ISP들을 포함함으로써, 상대적으로 높은 프레임 수(Frame Per Second, FPS) 또는 대용량의 프레임 데이터를 처리하는 상황에서, 상대적으로 낮은 동작 주파수에 기반하여 작동할 수 있다. 복수의 ISP들이 낮은 동작 주파수에 기반하여 작동함에 따라, 전자 장치의 소비 전력이 단일 ISP를 포함하는 전자 장치보다 절감될 수 있다.

다양한 실시예들에 따른 전자 장치는 라인 단위로 프레임 데이터를 분할함으로써, 프레임 데이터에 대응하는 크기의 버퍼 없이 프레임 데이터를 처리할 수 있다.

본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블럭도이다.
도 2는, 다양한 실시예들에 따른, 카메라 모듈을 예시하는 블럭도이다.
도 3은 다양한 실시예들에 따른 이미지 센서의 이미지 프레임 데이터를 처리하는 전자 장치의 블록도이다.
도 4는 다양한 실시예들에 따른 전자 장치가 수행하는 동작을 설명하기 위한 흐름도이다.
도 5는 다양한 실시예들에 따른 전자 장치의 이미지 센서에 배치된 복수의 포토 다이오드들의 배치를 설명하기 위한 예시적인 도면이다.
도 6은 다양한 실시예들에 따른 전자 장치가 라인 버퍼 내에 저장된 데이터를 복수의 ISP들로 제공하는 동작을 설명하기 위한 흐름도이다.
도 7은 다양한 실시예들에 따른 전자 장치가 분배 모듈에 기반하여 복수의 버퍼들로 라인 버퍼 내에 저장된 라인 데이터를 전달하는 동작을 설명하기 위한 예시적인 도면이다.
도 8은 다양한 실시예들에 따른 전자 장치가 분배 모듈에 기반하여 복수의 버퍼들로 분배되는 라인 데이터에 지정된 지연을 적용하는 동작을 설명하기 위한 예시적인 도면이다.
도 9a 내지 9b는 다양한 실시예들에 따른 전자 장치가 분배 모듈에 기반하여 프레임 데이터를 분할하는 동작을 설명하기 위한 예시적인 도면들이다.
도 10은 다양한 실시예들에 따른 전자 장치에 포함된 복수의 ISP들 각각이 수행하는 동작을 설명하기 위한 흐름도이다.
도 11은 다양한 실시예들에 따른 전자 장치의 서로 다른 하드웨어 구성 요소에서 이용되는 클럭들의 타이밍 다이어그램이다.
도 12는 다양한 실시예들에 따른 전자 장치가 병합 모듈 및 저장 모듈에 기반하여 이미지 프레임 데이터를 저장하는 동작을 설명하기 위한 흐름도이다.
도 13은 다양한 실시예들에 따른 전자 장치의 프레임 데이터가 라인 버퍼 내지 저장 모듈 각각에서 처리되는 동작을 설명하기 위한 예시적인 도면이다.
도 14는 다양한 실시예들에 따른 전자 장치가 메모리 내에 이미지 프레임 데이터를 저장하는 동작을 설명하기 위한 예시적인 도면이다.
도 15는 일부 실시예들에 따른 전자 장치가 3개의 ISP들에 기반하여 이미지 프레임 데이터를 처리하는 동작을 설명하기 위한 예시적인 도면이다.
도 16은 일부 실시예들에 따른 전자 장치의 블록도이다.
도 17은 도 16의 일 실시예에 따른 전자 장치가 프레임 데이터를 처리하는 동작을 설명하기 위한 예시적인 도면이다.

이하, 본 문서의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 문서의 실시 예의 다양한 변경(modifications), 균등물(equivalents), 및/또는 대체물(alternatives)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.

본 문서에서, "가진다", "가질 수 있다", "포함한다" 또는 "포함할 수 있다" 등의 표현은 해당 특징(예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.

본 문서에서, "A 또는 B", "A 또는/및 B 중 적어도 하나," 또는 "A 또는/및 B 중 하나 또는 그 이상" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. 예를 들면, "A 또는 B", "A 및 B 중 적어도 하나," 또는 "A 또는 B 중 적어도 하나"는, (1) 적어도 하나의 A를 포함, (2) 적어도 하나의 B를 포함, 또는 (3) 적어도 하나의 A 및 적어도 하나의 B 모두를 포함하는 경우를 모두 지칭할 수 있다.

본 문서에서 사용된 "제1", "제2", "첫째" 또는 "둘째" 등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다. 예를 들면, 제 1 사용자 기기와 제 2 사용자 기기는, 순서 또는 중요도와 무관하게, 서로 다른 사용자 기기를 나타낼 수 있다. 예를 들면, 본 문서에 기재된 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 바꾸어 명명될 수 있다.

어떤 구성요소(예: 제 1 구성요소)가 다른 구성요소(예: 제 2 구성요소)에 "(기능적으로 또는 통신적으로) 연결되어((operatively or communicatively) coupled with/to)" 있다거나 "접속되어(connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제 3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소(예: 제 1 구성요소)가 다른 구성요소(예: 제 2 구성요소)에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(예: 제 3 구성요소)가 존재하지 않는 것으로 이해될 수 있다.

본 문서에서 사용된 표현 "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, "~에 적합한(suitable for)", "~하는 능력을 가지는(having the capacity to)", "~하도록 설계된(designed to)", "~하도록 변경된(adapted to)", "~하도록 만들어진(made to)" 또는 "~를 할 수 있는(capable of)"과 바꾸어 사용될 수 있다. 용어 "~하도록 구성된(또는 설정된)"은 하드웨어(hardware)적으로 "특별히 설계된(specifically designed to)" 것만을 반드시 의미하지 않을 수 있다. 대신, 어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다. 예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(generic-purpose processor)(예: CPU(central processing unit) 또는 AP(application processor))를 의미할 수 있다.

본 문서에서 사용된 용어들은 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 다른 실시 예의 범위를 한정하려는 의도가 아닐 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 용어들은 본 문서에 기재된 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다. 본 문서에 사용된 용어들 중 일반적인 사전에 정의된 용어들은, 관련 기술의 문맥상 가지는 의미와 동일 또는 유사한 의미로 해석될 수 있으며, 본 문서에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 경우에 따라서, 본 문서에서 정의된 용어일지라도 본 문서의 실시 예들을 배제하도록 해석될 수 없다.

본 문서의 다양한 실시 예들에 따르는 전자 장치는, 예를 들면, 스마트폰(smartphone), 태블릿 PC(tablet personal computer), 이동 전화기(mobile phone), 영상 전화기, 전자책 리더기(e-book reader), 데스크탑 PC(desktop personal computer), 랩탑 PC(laptop personal computer), 넷북 컴퓨터(netbook computer), 워크스테이션(workstation), 서버, PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 모바일 의료기기, 카메라(camera), 또는 웨어러블 장치(wearable device) 중 적어도 하나를 포함할 수 있다. 다양한 실시 예들에 따르면, 웨어러블 장치는 액세서리형(예: 시계, 반지, 팔찌, 발찌, 목걸이, 안경, 콘택트 렌즈, 또는 머리 착용형 장치(head-mounted-device(HMD) 등), 직물 또는 의류 일체형(예: 전자 의복), 신체 부착형(예: 스킨 패드(skin pad) 또는 문신), 또는 생체 이식형(예: implantable circuit) 중 적어도 하나를 포함할 수 있다.

어떤 실시 예들에서, 전자 장치는 가전 제품(home appliance)일 수 있다. 가전 제품은, 예를 들면, 텔레비전, DVD(digital video disk) 플레이어, 오디오, 냉장고, 에어컨, 청소기, 오븐, 전자레인지, 세탁기, 공기 청정기, 셋톱 박스(set-top box), 홈 오토매이션 컨트롤 패널(home automation control panel), 보안 컨트롤 패널(security control panel), TV 박스(예: 삼성 HomeSync^TM, 애플TV^TM, 또는 구글 TV^TM), 게임 콘솔(예: Xbox^TM, PlayStation^TM), 전자 사전, 전자 키, 캠코더(camcorder), 또는 전자 액자 중 적어도 하나를 포함할 수 있다.

다른 실시 예에서, 전자 장치는, 각종 의료기기(예: 각종 휴대용 의료측정기기(혈당 측정기, 심박 측정기, 혈압 측정기, 또는 체온 측정기 등), MRA(magnetic resonance angiography), MRI(magnetic resonance imaging), CT(computed tomography), 촬영기, 또는 초음파기 등), 네비게이션(navigation) 장치, 위성 항법 시스템(GNSS, global navigation satellite system), EDR(event data recorder), FDR(flight data recorder), 자동차 인포테인먼트(infotainment) 장치, 선박용 전자 장비(예: 선박용 항법 장치, 자이로 콤파스 등), 항공 전자기기(avionics), 보안 기기, 차량용 헤드 유닛(head unit), 산업용 또는 가정용 로봇, 금융 기관의 ATM(automatic teller's machine), 상점의 POS(point of sales), 또는 사물 인터넷 장치(internet of things)(예: 전구, 각종 센서, 전기 또는 가스 미터기, 스프링클러 장치, 화재경보기, 온도조절기(thermostat), 가로등, 토스터(toaster), 운동기구, 온수탱크, 히터, 보일러 등) 중 적어도 하나를 포함할 수 있다.

어떤 실시 예에 따르면, 전자 장치는 가구(furniture) 또는 건물/구조물의 일부, 전자 보드(electronic board), 전자 사인 수신 장치(electronic signature receiving device), 프로젝터(projector), 또는 각종 계측 기기(예: 수도, 전기, 가스, 또는 전파 계측 기기 등) 중 적어도 하나를 포함할 수 있다. 다양한 실시 예들에서, 전자 장치는 전술한 다양한 장치들 중 하나 또는 그 이상의 조합일 수 있다. 어떤 실시 예에 따르는 전자 장치는 플렉서블 전자 장치 또는 폴더블 전자 장치일 수 있다. 또한, 본 문서의 실시 예에 따르는 전자 장치는 전술한 기기들에 한정되지 않으며, 기술 발전에 따르는 새로운 전자 장치를 포함할 수 있다.

본 문서에서, 사용자라는 용어는 전자 장치를 사용하는 사람 또는 전자 장치를 사용하는 장치(예: 인공지능 전자 장치)를 지칭할 수 있다.

이하, 첨부 도면을 참조하여, 다양한 실시 예들을 상세히 설명하면 다음과 같다. 다만, 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소 될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.

도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블럭도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(160)(예: 디스플레이)에 임베디드된 채 구현될 수 있다

프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(123)은 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.

보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다.

메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.

프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.

입력 장치(150)는, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(150)은, 예를 들면, 마이크, 마우스, 키보드, 또는 디지털 펜(예:스타일러스 펜)을 포함할 수 있다.

음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 장치(155)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.

표시 장치(160)는 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 표시 장치(160)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.

오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 장치(150) 를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102)) (예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.

센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.

인터페이스(177)는 전자 장치(101)이 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.

연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)은, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.

햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.

카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.

전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(388)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.

배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.

통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 및 인증할 수 있다.

안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 하나의 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC)이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.

상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.

일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(102, 104, or 108) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다.. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.

도 2는, 다양한 실시예들에 따른, 카메라 모듈(180)을 예시하는 블럭도(200)이다. 도 2를 참조하면, 카메라 모듈(180)은 렌즈 어셈블리(210), 플래쉬(220), 이미지 센서(230), 이미지 스태빌라이저(240), 메모리(250)(예: 버퍼 메모리), 또는 이미지 시그널 프로세서(260)를 포함할 수 있다. 렌즈 어셈블리(210)는 이미지 촬영의 대상인 피사체로부터 방출되는 빛을 수집할 수 있다. 렌즈 어셈블리(210)는 하나 또는 그 이상의 렌즈들을 포함할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 복수의 렌즈 어셈블리(210)들을 포함할 수 있다. 이런 경우, 카메라 모듈(180)은, 예를 들면, 듀얼 카메라, 360도 카메라, 또는 구형 카메라(spherical camera)를 형성할 수 있다. 복수의 렌즈 어셈블리(210)들 중 일부는 동일한 렌즈 속성(예: 화각, 초점 거리, 자동 초점, f 넘버(f number), 또는 광학 줌)을 갖거나, 또는 적어도 하나의 렌즈 어셈블리는 다른 렌즈 어셈블리의 렌즈 속성들과 다른 하나 이상의 렌즈 속성들을 가질 수 있다. 렌즈 어셈블리(210)는, 예를 들면, 광각 렌즈 또는 망원 렌즈를 포함할 수 있다.

플래쉬(220)는 피사체로부터 방출 또는 반사되는 빛을 강화하기 위하여 사용되는 빛을 방출할 수 있다. 일실시예에 따르면, 플래쉬(220)는 하나 이상의 발광 다이오드들(예: RGB(red-green-blue) LED, white LED, infrared LED, 또는 ultraviolet LED), 또는 xenon lamp를 포함할 수 있다. 이미지 센서(230)는 피사체로부터 방출 또는 반사되어 렌즈 어셈블리(210) 를 통해 전달된 빛을 전기적인 신호로 변환함으로써, 상기 피사체에 대응하는 이미지를 획득할 수 있다. 일실시예에 따르면, 이미지 센서(230)는, 예를 들면, RGB 센서, BW(black and white) 센서, IR 센서, 또는 UV 센서와 같이 속성이 다른 이미지 센서들 중 선택된 하나의 이미지 센서, 동일한 속성을 갖는 복수의 이미지 센서들, 또는 다른 속성을 갖는 복수의 이미지 센서들을 포함할 수 있다. 이미지 센서(230)에 포함된 각각의 이미지 센서는, 예를 들면, CCD(charged coupled device) 센서 또는 CMOS(complementary metal oxide semiconductor) 센서를 이용하여 구현될 수 있다.

일 실시예에서, 복수의 이미지 센서들 각각의 해상도는 서로 같거나, 또는 서로 다를 수 있다. 복수의 이미지 센서들 각각의 해상도가 서로 다르다는 것은, 복수의 이미지 센서들 각각에 포함된 픽셀들의 개수가 서로 다름을 의미할 수 있다. 예를 들어, 복수의 이미지 센서들 중 제1 이미지 센서는 12만 화소의 픽셀을 포함하고, 복수의 이미지 센서들 중 제2 이미지 센서는 8 만 화소(즉, 화소수가 3:2비율)를 포함할 수 있다. 이 경우, 카메라 모듈(180)이 5개의 ISP를 포함하는 경우, 제1 이미지 센서의 이미지 프레임 데이터는 상기 5개의 ISP 중에서 제1 ISP 내지 제3 ISP에 의하여, 제2 이미지 센서의 이미지 프레임 데이터는 상기 5개의 ISP 중에서 제4 ISP 내지 제5 ISP에 의하여 처리될 수 있다. 일 실시예에서, 제2 이미지 센서가 작동하지 않고, 제1 이미지 센서만 작동하는 경우, 제1이미지 센서의 이미지 프레임 데이터는 상기 5개의 ISP 전부에 기반하여 처리될 수 있다.

일 실시예에서, 복수의 이미지 센서들은 서로 다른 종류의 이미지 프레임 데이터를 출력할 수 있다. 예를 들어, 복수의 이미지 센서들은 서로 다른 색상의 이미지 프레임 데이터를 출력할 수 있다. 예를 들어, 제1 이미지 센서는 컬러 이미지 센서, 제2 이미지 센서는 흑백 이미지 센서일 수 있다. 이 경우, 제1 이미지 센서의 이미지 프레임 데이터는 '컬러 인터폴레이션', '화이트 밸런스'등의 처리를 제2 이미지 센서의 이미지 프레임 데이터보다 더 많이 요구할 수 있다. 따라서, 제1 이미지 센서 및 제2 이미지 센서가 동일한 해상도를 가지고, 카메라 모듈(180)이 5개의 ISP를 포함하는 경우, 상기 5개의 ISP 중에서 4개는 제1 이미지 센서의 이미지 프레임 데이터를 처리하고, 나머지 1개는 제2 이미지 센서의 이미지 프레임 데이터를 처리할 수 있다.

이미지 스태빌라이저(240)는 카메라 모듈(180) 또는 이를 포함하는 전자 장치(101)의 움직임에 반응하여, 렌즈 어셈블리(210)에 포함된 적어도 하나의 렌즈 또는 이미지 센서(230)를 특정한 방향으로 움직이거나 이미지 센서(230)의 동작 특성을 제어(예: 리드 아웃(read-out) 타이밍을 조정 등)할 수 있다. 이는 촬영되는 이미지에 대한 상기 움직임에 의한 부정적인 영향의 적어도 일부를 보상하게 해 준다. 일실시예에 따르면, 이미지 스태빌라이저(240)는, 일실시예에 따르면, 이미지 스태빌라이저(240)은 카메라 모듈(180)의 내부 또는 외부에 배치된 자이로 센서(미도시) 또는 가속도 센서(미도시)를 이용하여 카메라 모듈(180) 또는 전자 장치(101)의 그런 움직임을 감지할 수 있다. 일실시예에 따르면, 이미지 스태빌라이저(240)는, 예를 들면, 광학식 이미지 스태빌라이저로 구현될 수 있다. 메모리(250)는 이미지 센서(230)을 통하여 획득된 이미지의 적어도 일부를 다음 이미지 처리 작업을 위하여 적어도 일시 저장할 수 있다. 예를 들어, 셔터에 따른 이미지 획득이 지연되거나, 또는 복수의 이미지들이 고속으로 획득되는 경우, 획득된 원본 이미지(예: Bayer-patterned 이미지 또는 높은 해상도의 이미지)는 메모리(250)에 저장이 되고, 그에 대응하는 사본 이미지(예: 낮은 해상도의 이미지)는 표시 장치(160)을 통하여 프리뷰될 수 있다. 이후, 지정된 조건이 만족되면(예: 사용자 입력 또는 시스템 명령) 메모리(250)에 저장되었던 원본 이미지의 적어도 일부가, 예를 들면, 이미지 시그널 프로세서(260)에 의해 획득되어 처리될 수 있다. 일실시예에 따르면, 메모리(250)는 메모리(130)의 적어도 일부로, 또는 이와는 독립적으로 운영되는 별도의 메모리로 구성될 수 있다.

이미지 시그널 프로세서(260)는 이미지 센서(230)을 통하여 획득된 이미지 또는 메모리(250)에 저장된 이미지에 대하여 하나 이상의 이미지 처리들을 수행할 수 있다. 상기 하나 이상의 이미지 처리들은, 예를 들면, 깊이 지도(depth map) 생성, 3차원 모델링, 파노라마 생성, 특징점 추출, 이미지 합성, 또는 이미지 보상(예: 노이즈 감소, 해상도 조정, 밝기 조정, 블러링(blurring), 샤프닝(sharpening), 또는 소프트닝(softening)을 포함할 수 있다. 추가적으로 또는 대체적으로, 이미지 시그널 프로세서(260)는 카메라 모듈(180)에 포함된 구성 요소들 중 적어도 하나(예: 이미지 센서(230))에 대한 제어(예: 노출 시간 제어, 또는 리드 아웃 타이밍 제어 등)를 수행할 수 있다. 이미지 시그널 프로세서(260)에 의해 처리된 이미지는 추가 처리를 위하여 메모리(250)에 다시 저장 되거나 카메라 모듈(180)의 외부 구성 요소(예: 메모리(130), 표시 장치(160), 전자 장치(102), 전자 장치(104), 또는 서버(108))로 제공될 수 있다. 일실시예에 따르면, 이미지 시그널 프로세서(260)는 프로세서(120)의 적어도 일부로 구성되거나, 프로세서(120)와 독립적으로 운영되는 별도의 프로세서로 구성될 수 있다. 이미지 시그널 프로세서(260)이 프로세서(120)과 별도의 프로세서로 구성된 경우, 이미지 시그널 프로세서(260)에 의해 처리된 적어도 하나의 이미지는 프로세서(120)에 의하여 그대로 또는 추가의 이미지 처리를 거친 후 표시 장치(160)를 통해 표시될 수 있다.

일실시예에 따르면, 전자 장치(101)는 각각 다른 속성 또는 기능을 가진 복수의 카메라 모듈(180)들을 포함할 수 있다. 이런 경우, 예를 들면, 상기 복수의 카메라 모듈(180)들 중 적어도 하나는 광각 카메라이고, 적어도 다른 하나는 망원 카메라일 수 있다. 유사하게, 상기 복수의 카메라 모듈(180)들 중 적어도 하나는 전면 카메라이고, 적어도 다른 하나는 후면 카메라일 수 있다.

본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치 (예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.

본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나","A 또는 B 중 적어도 하나,""A, B 또는 C," "A, B 및 C 중 적어도 하나,"및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.

본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.

본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체 는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.

일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.

다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

도 3은 다양한 실시예들에 따른 이미지 센서(230)의 이미지 프레임 데이터를 처리하는 전자 장치(101)의 블록도이다. 도 3의 전자 장치(101)는 도 1 내지 도 2의 전자 장치(101)에 대응할 수 있다. 전자 장치(101)는 스마트 폰, PDA(Personal Digital Assistance), 스마트 패드와 같은 태블릿 PC(Personal Computer), 데스크톱 PC, 랩톱 PC 일 수 있다. 다양한 실시예들에 따르면, 전자 장치(101)는 다른 전자 장치의 일부로써 포함될 수 있는 임베디드(embedded) PC이거나, 스마트 워치와 같은 웨어러블 장치(wearable device)일 수 있다.

전자 장치(101)는 이미지 센서(230), 라인 버퍼(310), 분배 모듈(320), 복수의 ISP들, 병합 모듈(330), 저장 모듈(340), 메모리(130) 및 프로세서(120)를 포함할 수 있다. 이미지 센서(230), 라인 버퍼(310), 분배 모듈(320), 하나 이상의 이미지 시그널 프로세서(Image Signal Processor, ISP), 병합 모듈(330), 저장 모듈(340), 메모리(130) 및 프로세서(120)들은, 예를 들어, 통신 버스(communication bus)(미도시)와 같은 전기적 인터페이스에 의해 작동적으로 결합될 수 있다. 다양한 실시예들에 따른 전자 장치(101)는 외부 공간에 존재하는 피사체를 촬영함으로써 이미지 파일 또는 동영상 파일을 획득할 수 있다.

이미지 센서(230)는 전자 장치(101)에 포함된 하나 이상의 카메라에 포함될 수 있다. 전자 장치(101)가 복수의 카메라들을 포함하는 경우, 복수의 카메라들 각각은 전자 장치(101)의 전면 또는 후면 중 적어도 하나에 배치될 수 있다. 복수의 카메라들 각각은 렌즈(lens), 액츄에이터(actuator) 및 이미지 센서(230)를 포함할 수 있다. 이미지 센서(230)는 2차원으로 배열된 픽셀들을 포함할 수 있다. 이미지 센서(230)는 렌즈를 통해 형성된 상(image)을, 광전 효과에 기반하여 픽셀 단위의 전기신호로 변환할 수 있다.

픽셀들 각각은 복수의 포토 다이오드(Photo Diode, PD)들을 포함할 수 있다. 복수의 PD들은 광전 효과에 기반하여 광학적 신호를 전기적 신호로 변경할 수 있다. 복수의 PD들의 출력 신호는 광학적 신호로부터 변경된 전기적 신호를 포함할 수 있다. 복수의 PD들이 이미지 센서(230)내에서 배치되는 구조는 도 5에 기반하여 상세히 설명한다.

이미지 센서(230)는 지정된 시점, 또는 지정된 시간 구간 내에서 복수의 PD들 각각의 출력 신호들을 획득할 수 있다. 이미지 센서(230)의 출력 신호는 지정된 시점, 또는 지정된 시간 구간 내에서 획득된 복수의 PD들 각각의 출력 신호를 포함할 수 있다. 이미지 센서(230)는 복수의 PD들이 배치된 픽셀들의 순서에 기반하여 복수의 PD들 각각의 출력 신호를 외부로 출력할 수 있다.

일 실시예에서, 이미지 센서(230)는 지정된 클럭(예를 들어, 픽셀 클럭(P_CLK))마다 복수의 픽셀들 중 어느 하나에 포함된 복수의 PD들 전부의 출력 신호들을 출력할 수 있다. 픽셀 데이터는 이미지 센서(230)의 출력 신호로써, 복수의 픽셀들 중 어느 하나에 포함된 복수의 PD들 전부의 출력 신호들을 포함하는 데이터를 의미한다. 일 실시예에서, 이미지 센서(230)가 픽셀 데이터를 출력하는 순서는, 이미지 센서(230) 내에서 복수의 픽셀들이 배치된 순서에 대응할 수 있다. 이미지 센서(230)는 픽셀 데이터를 프로그레시브 방식으로 출력할 수 있다.

프레임 데이터는 이미지 센서(230)의 출력 신호로써, 특정 시점, 또는 지정된 시간 구간 내에서 복수의 PD들 각각의 출력 신호들을 포함하는 데이터를 의미한다. 프레임 데이터는 이미지 센서(230) 내에 포함된 픽셀들 중 적어도 일부와 관련된 픽셀 데이터를 포함할 수 있다. 프레임 데이터 내에서, 픽셀 데이터의 순서는, 복수의 픽셀들이 이미지 센서(230) 내에서 배치된 순서와 관련될 수 있다. 일부 실시예에서, 이미지 센서(230)가 프레임 데이터를 출력하는 것은, 복수의 클럭들(예를 들어, 이미지 센서(230)의 복수의 PD들의 개수에 대응하는 픽셀 클럭(P_CLK)들)을 따라 복수의 픽셀들 전부의 픽셀 데이터를 출력하는 것을 의미할 수 있다.

라인 버퍼(310)는 이미지 센서로부터 획득된 프레임 데이터를 라인 단위로 적어도 일시적으로 저장할 수 있는 메모리를 포함할 수 있다. 라인 버퍼(310)는 이미지 센서(230)와 작동적으로 결합할 수 있다. 이미지 센서(230)는 라인 버퍼(310)로 프레임 데이터를 출력할 수 있다. 라인 버퍼(310)는 프레임 데이터의 적어도 일부를 저장한 다음, 지정된 클럭(예를 들어, 수평 동기화 신호 또는 수평 동기화 클럭(H_SYNC))마다 저장된 프레임 데이터의 적어도 일부를 출력할 수 있다.

라인 버퍼(310)에 저장되는 프레임 데이터의 적어도 일부는, 이미지 센서(230) 내에서 2차원 배열에 따라 배치된 복수의 픽셀들의 배치와 관련될 수 있다. 복수의 PD들은 서로 수직인 두 개의 축들(예를 들어, 수평 축 및 수직 축)에 따라 2차원으로 배치된 픽셀들에 기반하여 이미지 센서(230) 내에 배치될 수 있다. 라인은 이미지 센서(230) 내에 배치된 픽셀들의 그룹으로, 상기 두 개의 축들 중 어느 한 축(예를 들어, 수평 축)을 따라 배치된 픽셀들의 그룹에 대응할 수 있다. 예를 들어, 복수의 픽셀들이 가로 축으로 A개, 세로 축으로 B개, 총 A × B개(예를 들어, 4096 × 4096) 배치된 경우, 1개의 라인은 가로 축으로 배치된 A개의 픽셀들의 그룹에 대응할 수 있다. 라인 데이터는 프레임 데이터의 적어도 일부로써, 상기 복수의 라인들 중 어느 한 라인에 대응하는 프레임 데이터를 의미한다.

이미지 센서(230)는 복수의 라인들 중 제1 라인에 포함된 A개의 픽셀들 각각의 픽셀 데이터를 차례대로 출력한 다음, 제1 라인 다음의 제2 라인에 포함된 A개의 픽셀들 각각의 픽셀 데이터를 차례대로 출력할 수 있다. 라인 버퍼(310)는 라인들 중 어느 한 라인에 포함된 픽셀들 전부의 픽셀 데이터를 저장할 수 있다. 일부 실시예에서, 라인 버퍼(310)는 적어도 하나의 라인 데이터를 저장할 수 있다. 라인 버퍼(310) 내에 저장된 픽셀 데이터의 순서는 라인 내에 배치된 픽셀들의 순서에 대응할 수 있다.

분배 모듈(320)은 라인 버퍼(310) 내에 저장된 픽셀 데이터 중 적어도 일부를 저장하는 복수의 버퍼들(도 3을 참고하면, 제1 버퍼(321), 제2 버퍼(322), ... 제N 버퍼(323))을 포함할 수 있다. 복수의 버퍼들 각각은 라인 내에서 서로 구별되는 복수의 구간들 각각에 포함된 픽셀 데이터를 저장할 수 있다. 복수의 버퍼들의 크기 또는 개수는 시스템 안정도 중 적어도 하나와 관련될 수 있다.

분배 모듈(320)은 이미지 센서(230)를 이용하여 프레임 데이터를 획득하는 동안에, 라인 버퍼(310)에 적어도 일시적으로 저장된 프레임 데이터의 일부로 포함된 라인 데이터를 복수의 지정된 구간들을 따라 순차적으로 획득할 수 있다. 분배 모듈(320)은 획득된 라인 데이터의 적어도 일부를 복수의 버퍼들 중 적어도 하나에 적어도 일시적으로 저장할 수 있다.

예를 들어, 라인 내에 포함된 A개의 픽셀들을 지정된 개수에 따라 N개의 구간으로 분할하는 경우, 분배 모듈(320)은 제1 버퍼(321) 내지 제N 버퍼(323)들 각각에 N개의 구간 각각에 포함된 픽셀들의 픽셀 데이터를 저장할 수 있다. 예를 들어, 제1 버퍼(321) 내지 제N 버퍼(323)들 각각은 A/N개의 픽셀들에 대응하는 픽셀 데이터를 저장할 수 있다. 분배 모듈(320)은 지정된 클럭(예를 들어, 수평 동기화 신호 또는 수평 동기화 클럭(H_SYNC))마다 라인 버퍼(310) 내에 저장된 라인 데이터 중에서 A/N개의 픽셀들에 대응하는 픽셀 데이터를 추출한 다음, 제1 버퍼(321) 내지 제N 버퍼(323)들 중 어느 한 버퍼내에 추출된 픽셀 데이터를 저장할 수 있다. 분배 모듈(320)은 지정된 지연에 기반하여 제1 버퍼(321) 내지 제N 버퍼(323)들 각각에 픽셀 데이터를 저장할 수 있다. 상기 지연은 제1 버퍼(321) 내지 제N 버퍼(323)들 각각에 저장되는 픽셀 데이터의 크기와 관련될 수 있다.

도 3을 참고하면, 전자 장치(101)는 복수의 이미지 시그널 프로세서들(제1 ISP(260-1), 제2 ISP(260-2), ..., 제N ISP(260-3))을 포함할 수 있다. 복수의 ISP들 각각은 도 2의 ISP(260)에 대응할 수 있다. 전자 장치(101)에 포함된 복수의 ISP들의 개수는 분배 모듈(320)에 포함된 복수의 버퍼들의 개수에 대응할 수 있다. 복수의 ISP들 각각은 분배 모듈(320)에 포함된 복수의 버퍼들 각각에 작동적으로 결합될 수 있다.

복수의 ISP들 각각은 대응하는 버퍼 내에 저장된 픽셀 데이터를 이미지 처리할 수 있다. 라인 데이터가 N개의 구간들에 따라 분할되어 제1 버퍼(321) 내지 제N 버퍼(323)들 각각에 저장되므로, 복수의 ISP들 각각은 N개의 구간들 각각에 포함된 픽셀 데이터를 이미지 처리할 수 있다. 복수의 ISP들 각각에서 수행되는 이미지 처리는 컬러 인터폴레이션(Color Interpolation, CI), 감마 보정, 경계 강화(Edge Enhancement, EE), 노이즈 감소(Noise Reduction, NR) 등을 포함할 수 있다. 복수의 ISP들 각각에서 수행되는 이미지 처리는 도 10을 참고하여 상세히 설명한다.

병합 모듈(330)은 복수의 ISP들의 일부 또는 전부와 연결될 수 있다. 병합 모듈(330)은 복수의 ISP들 각각에서 라인 내의 복수의 구간들에 기반하여 처리된 픽셀 데이터를 병합할 수 있다. 복수의 ISP들 각각은 픽셀 데이터를 이미지 처리한 결과 데이터를 병합 모듈(330)로 전달할 수 있다. 병합 모듈(330)은 라인 내에서 복수의 ISP들 각각에 대응하는 구간에 기반하여, 전달된 결과 데이터를 결합할 수 있다. 병합 모듈(330)이 복수의 ISP들 각각에서 전달된 결과 데이터를 결합함에 따라, 이미지 센서(230)에서 획득된 이미지 프레임 데이터에 대응하는 프레임 데이터가 생성될 수 있다.

저장 모듈(340)은 병합 모듈(330)에 의해 병합된 프레임 데이터를 메모리(130) 내에 저장할 수 있다. 병합 모듈(330)이 라인 단위로 병합된 결과 데이터를 출력하는 경우, 저장 모듈(340)은 병합된 결과 데이터를 프레임 데이터의 일부로 저장할 수 있다. 예를 들어, 저장 모듈(340)은 메모리(130) 내의 지정된 영역 내에 병합 모듈(340)로부터 전달된 프레임 데이터를 저장할 수 있다. 도 3을 참고하면, 프로세서(120)는 메모리(130) 내에 저장된 프레임 데이터를 식별할 수 있다. 프로세서(120)는 실행 중인 어플리케이션에 기반하여, 식별된 프레임 데이터를 처리할 수 있다. 예를 들어, 프로세서(120)는 식별된 프레임 데이터에 기반하여 지정된 포맷(예를 들어, JPEG 포맷 또는 MPEG 포맷)의 이미지 파일 또는 비디오 파일을 생성할 수 있다.

분배 모듈(310), 병합 모듈(330) 및 저장 모듈(340)은 카메라 모듈(도 2의 카메라 모듈(180)), 전자 장치(101) 또는 복수의 ISP들 중 적어도 하나에 포함된 하드웨어 구성요소일 수 있다. 예를 들어, 분배 모듈(310), 병합 모듈(330) 또는 저장 모듈(340) 중 적어도 하나는 복수의 ISP들과 결합된 집적 회로(Integrated Circuit, IC) 내에 포함될 수 있다.

프로세서(120)는 전자 장치(101)의 사용자 또는 프로세서(120) 내에서 실행 중인 어플리케이션에 기반하여, 이미지 센서(230)를 제어하는 제어 신호를 생성할 수 있다. 이미지 센서(230)는 상기 제어 신호에 기반하여 프레임 데이터를 출력할 수 있다. 예를 들어, 사용자가 전자 장치(101)의 특정 시각 요소(디스플레이 내에 출력되는 셔터 버튼)를 터치하거나, 또는 지정된 물리 버튼을 누르거나, 또는 지정된 어플리케이션(예를 들어, 카메라 어플리케이션)을 실행하는 경우, 상기 제어 신호가 프로세서(120)에 의해 생성될 수 있다. 이하에서는, 상기 제어 신호에 기반하여 이미지 센서(230)로부터 출력되는 프레임 데이터가 처리되는 동작을 상세히 설명한다.

도 4는 다양한 실시예들에 따른 전자 장치가 수행하는 동작을 설명하기 위한 흐름도(400)이다. 도 4의 전자 장치는 도 1 내지 도 3의 전자 장치(101)에 대응할 수 있다.

도 4를 참고하면, 동작(410)에서, 다양한 실시예들에 따른 전자 장치(예: 분배 모듈(320))는 라인 데이터의 복수의 부분 데이터들을 복수의 이미지 처리 모듈로 전송할 수 있다. 일 실시예에서, 전자 장치는 라인 데이터의 지정된 제1 구간에 대응하는 제1 부분 데이터를 복수의 이미지 처리 모듈들 중 어느 하나로, 지정된 제2 구간에 대응하는 제2 부분 데이터를 복수의 이미지 처리 모듈들 중 다른 하나로 전송할 수 있다.

일 실시예에서, 다양한 실시예들에 따른 전자 장치는 라인 데이터를 복수의 지정된 구간들에 기반하여 복수의 버퍼들로 분배할 수 있다. 동작(410)은 도 3의 분배 모듈(320)에 의해 수행될 수 있다. 전자 장치의 이미지 센서 내의 복수의 픽셀들은, 라인내에 설정된 복수의 구간들로 구분될 수 있다. 일부 실시예에서, 복수의 구간들은 서로 중첩되지 않을 수 있다. 일부 실시예에서, 복수의 구간들은 라인내에서 일부 중첩될 수 있다. 복수의 버퍼들은 프레임 데이터 중에서 대응하는 구간과 관련된 라인 데이터의 일부를 저장할 수 있다.

도 4를 참고하면, 동작(420)에서, 다양한 실시예들에 따른 전자 장치(예: 하나 이상의 이미지 시그널 프로세서(260))는 복수의 라인 버퍼들 각각에 대응하는 복수의 ISP들에 기반하여, 복수의 라인 버퍼들 각각에 저장된 부분 데이터에 대한 이미지 처리를 수행할 수 있다. 전자 장치가 복수의 이미지 처리 모듈들 또는 복수의 ISP들을 포함하는 경우, 복수의 이미지 처리 모듈들은 분배 모듈로부터 획득된 부분 데이터를 이용하여 이미지 처리를 수행할 수 있다. 일 실시예에서, 전자 장치가 두 개의 ISP를 포함하는 경우, 제1 ISP는 프레임 데이터 중 대응하는 제1 구간에 대응하는 제1 부분 데이터를 획득할 수 있다. 제1 부분 데이터는 하나 이상의 라인 데이터의 제1 구간에 포함된 픽셀 데이터를 포함할 수 있다. 제1 ISP는 획득된 제1 부분 데이터와 관련된 이미지 처리를 수행할 수 있다. 제2 ISP는 프레임 데이터 중 대응하는 제2 구간에 대응하는 제2 부분 데이터를 획득할 수 있다. 제2 부분 데이터는 하나 이상의 라인 데이터의 제2 구간에 포함된 픽셀 데이터를 포함할 수 있다. 제2 ISP는 획득된 제2 부분 데이터와 관련된 이미지 처리를 수행할 수 있다. 상기 제1 구간 및 상기 제2 구간은 라인 내에서 서로 중첩되지 않도록 설정될 수 있다.

도 4를 참고하면, 동작(430)에서, 다양한 실시예들에 따른 전자 장치는 이미지 처리된 결과 데이터를 병합하여 라인 데이터를 생성할 수 있다. 동작(430)은 도 3의 병합 모듈(330)에 의해 수행될 수 있다. 전자 장치는 제1 ISP에 의해 이미지 처리된 제1 구간의 픽셀 데이터 및 제2 ISP에 의해 이미지 처리된 제2 구간의 픽셀 데이터를 병합할 수 있다.

도 4를 참고하면, 동작(440)에서, 다양한 실시예들에 따른 전자 장치는 생성된 라인 데이터를 프레임 데이터의 일부로써 저장할 수 있다. 동작(440)은 프로세서(120) 또는 병합 모듈(330)에 의해 수행될 수 있다. 전자 장치는 복수의 ISP들에 의해 이미지 처리된 픽셀 데이터를 메모리 내에 저장할 수 있다.

도 5는 다양한 실시예들에 따른 전자 장치의 이미지 센서(230)에 배치된 복수의 포토 다이오드들의 배치를 설명하기 위한 예시적인 도면이다. 도 5의 전자 장치는 도 1 내지 도 3의 전자 장치(101)에 대응할 수 있다. 도 5의 이미지 센서(230)는 도 2 내지 도 3의 이미지 센서(230)에 대응할 수 있다.

이미지 센서(230) 내에 포함된 복수의 픽셀들은 2차원 배열에 기반하여 배치될 수 있다. 도 5를 참고하면, A × B개의 픽셀들이 가로 축으로 A개, 세로 축으로 B개씩 배치될 수 있다. 복수의 픽셀들은 가로 축 또는 세로 축들 각각과 관련된 수평 라인 또는 수직 라인을 따라 배치될 수 있다. 도 5의 예시에서, 복수의 픽셀들은 A개의 수직 라인 또는 B개의 수평 라인을 따라 배치될 수 있다. 도 5를 참고하면, Px m-n은 제m 수평 라인 및 제n 수직 라인이 교차하는 지점의 픽셀을 의미한다.

복수의 픽셀들 각각은 하나 이상의 PD를 포함할 수 있다. 도 5를 참고하면, 복수의 픽셀들 중 어느 하나(Px 1-A(530))에 포함된 복수의 PD들이 배치된 일 예가 도시된다. 복수의 픽셀들 각각은 베이어 패턴에 기반하여 배치된 복수의 PD들을 포함할 수 있다. 도 5를 참고하면, 적색 파장 대역의 PD(PD_R 1-A), 녹색 파장 대역의 두 개의 PD들(PD_G 1-A 및 PD_G' 1-A), 청색 파장 대역의 PD(PD_B 1-A)가 베이어 패턴에 기반하여 복수의 픽셀들 중 어느 한 픽셀(Px 1-A(530)) 내에 배치될 수 있다. 일 실시예에서, 복수의 픽셀들 각각에 포함된 복수의 PD들은 도 5에 도시된 베이어 패턴과 다르게 배치될 수 있다.

복수의 픽셀들 중 어느 한 픽셀(예를 들어, Px 1-A(530))에 대응하는 픽셀 데이터는 픽셀(Px 1-A(530)) 내에 포함된 복수의 PD들의 출력 신호를 포함할 수 있다. 이미지 센서(230)는 복수의 픽셀들의 순서에 기반하여 복수의 PD들의 출력 신호들을 출력할 수 있다. 이미지 센서(230)가 픽셀 데이터를 출력하는 순서는 상기 수평 라인 또는 상기 수직 라인 중 적어도 하나에 기반할 수 있다. 예를 들어, 이미지 센서(230)는 제1 수평 라인(510)에 포함된 A개의 픽셀들 각각의 픽셀 데이터를 출력한 다음, 제1 수평 라인(510) 다음의 제2 수평 라인에 포함된 A개의 픽셀들 각각의 픽셀 데이터를 출력할 수 있다. 이미지 센서(230)는 제1 수평 라인(510)에 배치된 A개의 픽셀들의 순서에 기반하여, 제1 수평 라인(510)에 포함된 A개의 픽셀들 각각의 픽셀 데이터를 출력할 수 있다.

일 실시예에서, 이미지 센서(230)가 제1 픽셀 클럭에서 픽셀(Px 1-1)에 대응하는 픽셀 데이터를 출력하는 경우, 이미지 센서(230)는 제1 픽셀 클럭 다음의(next to) 제2 픽셀 클럭에서 픽셀(Px 1-2)에 대응하는 픽셀 데이터를 출력할 수 있다. 상기 일 실시예에서, 이미지 센서(230)는 제A 클럭에서 픽셀(1-A)에 대응하는 픽셀 데이터를 출력할 수 있다. 상기 일 실시예에서, 이미지 센서(230)는 제A × B클럭에서 제B 수평 라인(520)의 픽셀(B-A)에 대응하는 픽셀 데이터를 출력할 수 있다. 이미지 센서(230)는 지정된 클럭(상기 픽셀 클럭)마다 복수의 픽셀들 중 어느 한 픽셀에 대응하는 픽셀 데이터를, 라인 버퍼(예를 들어, 도 3의 라인 버퍼(310))로 출력할 수 있다. 라인 버퍼는 지정된 클럭마다 이미지 센서(230)로부터 수신된 픽셀 데이터를 누적할 수 있다(may accumulate).

도 6은 다양한 실시예들에 따른 전자 장치가 라인 버퍼 내에 저장된 데이터를 복수의 ISP들로 제공하는 동작을 설명하기 위한 흐름도(410)이다. 도 6의 전자 장치는 도 1 내지 도 3의 전자 장치(101)에 대응할 수 있다. 도 6의 라인 버퍼는 도 3의 라인 버퍼(310)에 대응할 수 있다. 도 6의 복수의 ISP들은 도 3의 복수의 ISP들(제1 ISP(260-1) 내지 제N ISP(260-3))에 대응할 수 있다. 도 6에 도시된 동작들 중 적어도 일부는 도 4의 동작(410)과 관련될 수 있다. 도 6의 동작은 도 3의 분배 모듈(320)에 의해 수행될 수 있다.

도 6을 참고하면, 동작(610)에서, 다양한 실시예들에 따른 전자 장치는 이미지 센서의 복수의 라인들 중 어느 한 라인에 포함된 픽셀들과 관련된 데이터를 식별할 수 있다. 전자 장치는 라인 버퍼(예를 들어, 도 3의 라인 버퍼(310)) 내에 포함된 하나 이상의 픽셀들과 관련된 픽셀 데이터를 식별할 수 있다. 예를 들어, 전자 장치는 지정된 주기 또는 지정된 제1 클럭(예를 들어, 픽셀 클럭 P_CLK) 마다 이미지 센서에서 출력되는 픽셀 데이터를 식별할 수 있다. 이미지 센서에서 제1 클럭마다 출력되는 픽셀 데이터의 순서는 이미지 센서의 복수의 라인들 중 어느 한 라인에 포함된 픽셀들의 순서에 대응할 수 있다.

도 6을 참고하면, 동작(620)에서, 다양한 실시예들에 따른 전자 장치는 라인 내에서 픽셀들의 순서에 기반하여, 식별된 데이터를 라인 버퍼 내에 저장할 수 있다. 라인 버퍼는 이미지 센서에 포함된 복수의 수평 라인들 중 어느 한 수평 라인에 포함된 복수의 픽셀들 전부의 픽셀 데이터를 저장할 수 있다. 픽셀 데이터가 라인 버퍼 내에서 저장되는 순서는 복수의 수평 라인들 중 어느 한 수평 라인에 포함된 복수의 픽셀들의 순서에 대응할 수 있다. 동작들(610, 620)은 상기 제1 클럭에 기반하여 수행될 수 있다. 예를 들어, 전자 장치는 라인 버퍼내에 제1 클럭마다 이미지 센서로부터 출력되는 픽셀 데이터를 저장할 수 있다.

도 6을 참고하면, 동작(630)에서, 다양한 실시예들에 따른 전자 장치는 복수의 ISP들 각각에 대응하는 복수의 버퍼들로, 라인내에서 설정된 복수의 구간들에 기반하여 라인 버퍼내에 저장된 데이터를 분할할 수 있다. 상기 복수의 ISP들은 도 3의 복수의 ISP들(제1 ISP(260-1) 내지 제N ISP(260-3))에 대응할 수 있고, 상기 복수의 버퍼들은 도 3의 복수의 버퍼들(제1 버퍼(321) 내지 제N 버퍼(323))에 대응할 수 있다. 라인 내에서 설정된 구간들 각각은 이미지 센서의 라인을 지정된 길이만큼 분할하여 설정될 수 있다. 라인 내에서 설정된 구간들은 이미지 센서의 라인 내에서 적어도 일부 중첩되도록 설정될 수 있다. 전자 장치는 라인 버퍼 내에 저장된 픽셀 데이터를, 복수의 구간들에 기반하여 분할할 수 있다.

도 6을 참고하면, 동작(640)에서, 다양한 실시예들에 따른 전자 장치는 복수의 ISP들 각각에 대응하는 복수의 버퍼들 중 어느 하나에 분할된 데이터를 저장할 수 있다. 분할된 데이터는 복수의 버퍼들 중 상기 분할된 데이터에 대응하는 구간과 관련된 버퍼에 저장될 수 있다. 동작들(630, 640)은 지정된 주기마다 수행될 수 있다. 예를 들어, 전자 장치가 복수의 버퍼들로 라인 버퍼내에 저장된 픽셀 데이터를 분할하는 것은, 지정된 제2 클럭(예를 들어, 수평 동기화 클럭 H_SYNC)에 기반하여 수행될 수 있다. 제2 클럭은 동작들(610, 620)과 관련된 제1 클럭보다 긴 주기를 가질 수 있다. 제2 클럭은 이미지 센서 내에 포함된 수평 라인이 출력되는 주기와 관련될 수 있다. 전자 장치가 라인 버퍼내에 저장된 데이터를 분할하는 동작은 도 7을 참고하여 보다 상세히 설명한다.

전자 장치는 복수의 구간들에 기반하여 라인 버퍼내에 저장된 데이터를 분할할 때에, 복수의 구간들을 따라 설정된 지연에 기반하여 라인 버퍼내에 저장된 데이터를 분할할 수 있다. 예를 들어, 라인 버퍼에 저장된 라인 데이터가 수평 라인내에서 설정된 제1 구간 및 상기 제1 구간 다음의(next to) 제2 구간에 기반하여 분할될 때에, 전자 장치는 라인 데이터의 제2 구간을, 라인 데이터의 상기 제1 구간의 크기에 대응하는 시간 구간만큼 지연시켜 상기 복수의 라인 버퍼들 중 어느 하나에 저장할 수 있다. 전자 장치가 복수의 구간들을 따라 설정된 지연에 기반하여 라인 버퍼내에 저장된 데이터를 분할하는 동작은 도 8을 참고하여 보다 상세히 설명한다.

도 7은 다양한 실시예들에 따른 전자 장치가 분배 모듈에 기반하여 복수의 버퍼들로 라인 버퍼(310) 내에 저장된 라인 데이터를 전달하는 동작을 설명하기 위한 예시적인 도면이다. 도 7의 전자 장치는 도 1 내지 도 3의 전자 장치(101)에 대응할 수 있다. 도 7의 라인 버퍼(310)는 도 3의 라인 버퍼(310)에 대응할 수 있다. 도 7의 제1 버퍼(321) 내지 제2 버퍼(322)는 도 3의 제1 버퍼(321) 내지 제2 버퍼(322)에 대응할 수 있다. 도 7의 제1 ISP(260-1) 내지 제2 ISP(260-2)는 도 3의 제1 ISP(260-1) 내지 제2 ISP(260-2)에 대응할 수 있다. 도 7의 동작은 도 6의 동작들 중 적어도 하나와 관련될 수 있다.

전자 장치는 제1 클럭(예를 들어, 픽셀 클럭 P_CLK) 마다 이미지 센서로부터 복수의 픽셀들 중 어느 한 픽셀의 픽셀 데이터를 식별할 수 있다. 전자 장치는 식별된 픽셀 데이터를 라인 버퍼(310) 내에 저장할 수 있다. 픽셀 데이터가 라인 버퍼(310) 내에 저장되는 순서는 복수의 픽셀들이 어느 한 수평 라인 내에서 배치된 순서에 대응할 수 있다. 도 7을 참고하면, 이미지 센서 내에 포함된 복수의 픽셀들 중에서, 제1 수평 라인(510)에 포함된 A개의 픽셀들과 관련된 픽셀 데이터가 라인 버퍼(310)내에 저장된 것으로 가정한다.

전자 장치는, 예를 들어, 도 6의 동작들(630, 640)에 기반하여, 복수의 버퍼들로 라인 버퍼(310) 내에 저장된 픽셀 데이터를 분할할 수 있다. 도 7을 참고하면, 두 개의 버퍼들(제1 버퍼(321) 및 제2 버퍼(322))이 라인 버퍼(310)와 전기적으로 연결된 것으로 가정한다. 전자 장치는, 예를 들어, 도 3의 분배 모듈(320)에 기반하여, 제1 버퍼(321) 또는 제2 버퍼(322)로 라인 버퍼(310) 내에 저장된 픽셀 데이터를 분할할 수 있다. 전자 장치는 상기 제1 클럭과 구별되는 제2 클럭(예를 들어, 수평 동기화 클럭 H_SYNC)마다 제1 버퍼(321) 또는 제2 버퍼(322)로 라인 버퍼(310) 내에 저장된 픽셀 데이터를 분할할 수 있다.

전자 장치는 제1 수평 라인(510)내에 설정된 복수의 구간들(예를 들어, 제1 구간(710) 및 제2 구간(720))에 기반하여, 라인 버퍼(310) 내에 저장된 픽셀 데이터를 분할할 수 있다. 제1 구간(710) 및 제2 구간(720)들 각각은 이미지 센서의 제1 수평 라인(510)을 지정된 길이만큼 분할하여 설정될 수 있다. 예를 들어, 제1 수평 라인(510) 내에 포함된 A개의 픽셀들에 대하여, 제1 구간(710)은 처음 A/2개의 픽셀들(Px 1-1 내지 Px 1-A/2)을 포함하도록 설정될 수 있고, 제2 구간(720)은 나머지 A/2개의 픽셀들(Px 1-A/2+1 내지 Px 1-A)을 포함하도록 설정될 수 있다. 다른 일 실시예에서, 제1 구간(710) 및 제2 구간(720)은 제1 수평 라인(510) 내에서 적어도 일부 중첩되도록 설정될 수 있다. 제1 수평 라인(510)내에 설정된 복수의 구간들의 개수는 전자 장치내에 포함된 복수의 버퍼들의 개수에 비례할 수 있다.

제1 버퍼(321)는 이미지 센서에 포함된 복수의 PD들 중 제1 PD들(예를 들어, 제1 구간(710)내에 존재하는 A/2개의 픽셀들에 포함된 PD들)을 통해 수신되는 제1 데이터를 적어도 일시적으로 저장할 수 있다. 제2 버퍼(322)는 제1 수평 라인(510) 내에서 상기 제1 PD들 다음에(next to) 배치되는 제2 PD들 중 적어도 일부를 통해 수신되는 제2 데이터를 적어도 일시적으로 저장할 수 있다. 도 7을 참고하면, 제2 버퍼(322)는 제1 PD들 다음에 배치되는 제2 구간(720)내에 존재하는 A/2개의 픽셀들에 포함된 PD들을 통해 수신되는 제2 데이터를 저장할 수 있다.

이미지 센서에서 획득된 프레임 데이터의 모든 라인들에서 제1 구간(710) 및 제2 구간(720)들 각각의 픽셀 데이터가 제1 버퍼(321) 및 제2 버퍼(322)들 각각에 저장될 수 있다. 도 7을 참고하면, 제1 버퍼(321) 내에 저장되는 제1 부분 데이터(730)는 프레임 데이터의 모든 라인들에서 제1 구간(710)에 포함된 픽셀 데이터를 포함할 수 있다. 제2 버퍼(322) 내에 저장되는 제2 부분 데이터(740)는 프레임 데이터의 모든 라인들에서 제2 구간(720)에 포함된 픽셀 데이터를 포함할 수 있다.

제1 버퍼(321) 및 제2 버퍼(322)의 크기는 이미지 처리와 관련된 시스템의 안정도와 관련될 수 있다. 제1 ISP(260-1) 및 제2 ISP(260-2) 각각은 제1 버퍼(321) 및 제2 버퍼(322)로 분배된 라인 데이터 중에서, IIR(infinite impulse response) 필터에 기반하여, 특정 주파수 성분을 획득할 수 있다. 예를 들어, RGB 센서의 정보 중 녹색의 파장 대역 내의 주파수 성분 만이 선택적으로 식별될 수 있다. 식별되는 주파수 성분은 상대적으로 고주파 대역의 주파수 성분일 수 있다. 식별된 주파수 성분은 프레임 데이터의 특정 위치와 관련된 초점 조절(auto focus)에 이용될 수 있다. 예를 들어, 전자 장치는 이미지 센서로 입사되는 영상의 초점을, 렌즈의 위치를 피사체 및 이미지 센서를 연결하는 광축 방향으로 움직일 수 있다. 전자 장치는 광축 방향으로 움직이는 렌즈에 따른 IIR필터의 정보를 획득할 수 있다. 전자 장치는, IIR 필터와 관련된 값이 가장 높은 수치를 가지는 위치를, 초점이 맞은 위치로 설정할 수 있다.

IIR필터는 저장된 라인 데이터의 수직 방향(라인 방향과 수직 방향)의 데이터 그룹(tab)에 대하여 수행될 수 있다. 제1 버퍼(321) 및 제2 버퍼(322)는 복수의 라인들 각각에 대한 라인 데이터의 적어도 일부를 저장할 수 있다. IIR 필터의 연산에 필요한 라인의 개수는 제1 버퍼(321) 및 제2 버퍼(322)의 크기 또는 시스템 안정도와 관련될 수 있다.

전자 장치는 제1 ISP(260-1)로, 제1 버퍼(321) 내에 저장된 제1 부분 데이터(730)의 적어도 일부를 전달할 수 있다. 전자 장치는 제2 ISP(260-2)로, 제2 버퍼(322) 내에 저장된 제2 부분 데이터(740)의 적어도 일부를 전달할 수 있다. 제1 ISP(260-1) 및 제2 ISP(260-2)들 각각은 전달된 제1 부분 데이터(730) 및 제2 부분 데이터(740)들 각각과 관련된 이미지 처리를 수행할 수 있다.

일부 실시예에서, 전자 장치는 지정된 지연에 기반하여 제1 버퍼(321) 또는 제2 버퍼(322)로 라인 버퍼(310) 내의 픽셀 데이터를 분할할 수 있다. 이하에서는 도 8을 참고하여 라인 버퍼(310) 내의 픽셀 데이터가 지정된 지연에 기반하여 제1 버퍼(321) 또는 제2 버퍼(322)로 분할되는 동작을 상세히 설명한다.

도 8은 다양한 실시예들에 따른 전자 장치가 분배 모듈(320)에 기반하여 복수의 버퍼들로 분배되는 라인 데이터에 지정된 지연을 적용하는 동작을 설명하기 위한 예시적인 도면이다. 도 8의 전자 장치는 도 1 내지 도 3의 전자 장치(101)에 대응할 수 있다. 도 8의 분배 모듈(320)은 도 3의 분배 모듈(320)에 대응할 수 있다. 도 8의 제1 버퍼(321) 내지 제2 버퍼(322)는 도 3의 제1 버퍼(321) 내지 제2 버퍼(322)에 대응할 수 있다. 도 8의 제1 ISP(260-1) 내지 제2 ISP(260-2)는 도 3의 제1 ISP(260-1) 내지 제2 ISP(260-2)에 대응할 수 있다. 도 8의 동작은 도 6의 동작들 중 적어도 하나와 관련될 수 있다.

도 8을 참고하면, 전자 장치의 이미지 센서(예를 들어, 도 3의 이미지 센서(230))로부터 출력되는 프레임 데이터(810)가 도시된다. 이미지 센서 내에 포함된 복수의 픽셀들이 프레임 데이터(810) 내에서 라인들에 기반하여 정렬될 수 있다. 예를 들어, 이미지 센서가 총 A × B개의 픽셀들을 포함하는 경우, 상기 픽셀들 각각에 대응하는 픽셀 데이터가 프레임 데이터(810)내에서 A개의 픽셀들을 포함하는 B개의 라인들을 따라 정렬될 수 있다.

전자 장치가 두 개의 ISP들(제1 ISP(260-1) 내지 제2 ISP(260-2))을 포함하는 경우, 전자 장치는 분배 모듈(320)에 기반하여, 두 개의 ISP들 각각에 대응하는 두 개의 지정된 구간들을 따라 프레임 데이터(810)를 분할할 수 있다. 상기 구간들은 이미지 센서의 라인내에서 설정될 수 있다. 도 8을 참고하면, 라인 데이터 m-n은 제m 라인의 제n 구간에 포함된 픽셀들에 대응하는 픽셀 데이터를 의미한다. 전자 장치는 지정된 클럭(예를 들어, 수평 동기화 클럭 H_SYNC) 마다 프레임 데이터(810)로부터 임의의 라인 데이터 m-n을 분할할 수 있다. 전자 장치는 상기 클럭마다 제n 구간에 대응하는 ISP와 관련된 버퍼들(예를 들어, 제1 버퍼(321) 및 제2 버퍼(322))로, 분할된 라인 데이터 m-n을 저장할 수 있다.

도 8을 참고하면, 전자 장치가 지정된 클럭에 기반하여 제1 버퍼(321) 및 제2 버퍼(322)로 임의의 라인 데이터 m-n을 전송하는 동작이 도시된다. 상기 지정된 클럭은 수평 동기화 클럭 H_SYNC에 대응할 수 있다. 일부 실시예에서, 전자 장치는 수평 동기화 클럭 마다, 제1 버퍼(321) 또는 제2 버퍼(322) 중 적어도 하나에 라인 데이터를 저장할 수 있다. 전자 장치가 수평 동기화 클럭 마다 제1 버퍼(321) 또는 제2 버퍼(322) 전부에 라인 데이터를 저장하는 경우, 동일한 수평 동기화 클럭 내에서 제1 버퍼(321) 및 제2 버퍼(322) 각각에 저장되는 라인 데이터는, 이미지 센서 내의 특정 라인과 관련되거나, 서로 다른 라인과 관련될 수 있다. 예를 들어, 전자 장치는 복수의 구간들 각각에 대응하는 지정된 지연에 기반하여, 복수의 버퍼들 중 어느 한 버퍼에, 나머지 버퍼에 저장되는 라인 데이터와 다른 라인에 포함된 라인 데이터를 저장할 수 있다.

일 실시예에서, 전자 장치는 제2 구간에 대응하는 라인 데이터 k-2를, 제1 구간에 대응하는 라인 데이터 k-1 보다 지정된 시간 구간만큼 지연시켜 제2 ISP(260-2)로 전송할 수 있다. 이 경우, 제2 ISP(260-2)가 라인 데이터 k-2를 수신하는 시점은 제1 ISP(260-1)가 라인 데이터 k-1을 수신하는 시점보다 지정된 시간 구간 만큼 지연될 수 있다. 예를 들어, 상기 지정된 시간 구간은 제1 구간의 크기에 대응할 수 있다.

임의의 제k 라인과 관련된 라인 데이터 k-1 및 라인 데이터 k-2 각각은, 지정된 클럭에 의해 서로 다른 시점들에서 제1 버퍼(321) 및 제2 버퍼(322) 내에 저장될 수 있다. 도 8을 참고하면, 수평 동기화 클럭 H_SYNC에 의해 구별되는 서로 다른 시간 구간 t1 및 t2 각각에서, 전자 장치는 제1 버퍼(321) 및 제2 버퍼(322) 내에, 제1 라인과 관련된 라인 데이터 1-1 및 라인 데이터 1-2 각각을 저장할 수 있다. 시간 구간 t2에서, 전자 장치는 제2 버퍼(322) 내에 라인 데이터 1-2를 저장함과 동시에, 제1 버퍼(321) 내에 라인 데이터 2-1을 저장할 수 있다.

지정된 클럭에 의해 구별되는 임의의 시간 구간에서, 전자 장치는 복수의 버퍼들 각각에 서로 다른 라인과 관련된 라인 데이터의 적어도 일부를 저장할 수 있다. 도 8의 예시에서, 수평 동기화 클럭 H_SYNC에 의해 구별되는 시간 구간 tk에서, 전자 장치는 제1 버퍼(321) 내에 라인 데이터 k-1을, 제2 버퍼 (322) 내에 라인 데이터 (k-1)-2를 저장할 수 있다. 예를 들어, tB에서, 전자 장치는 제1 버퍼(321) 내에 라인 데이터 B-1을, 제2 버퍼 (322) 내에 라인 데이터 (B-1)-2를 저장할 수 있다. t(B+1)에서, 전자 장치는 제2 버퍼 (322) 내에 라인 데이터 k-2를 저장할 수 있다. 제1 버퍼(321) 및 제2 버퍼(322) 각각이 라인 데이터를 저장하는 시점들이 서로 달라질 수 있다. 예를 들어, 1 라인의 지연이 제1 버퍼(321) 및 제2 버퍼(322) 사이에서 발생될 수 있다.

도 8을 참고하면, 제1 ISP(260-1) 및 제2 ISP(260-2)들 각각은 제1 버퍼(321) 및 제2 버퍼(322)들 각각과 전기적으로 연결될 수 있다. 제1 ISP(260-1) 및 제1 버퍼(321)는 제1 구간과 관련된 프레임 데이터(810)의 일부분을 처리하거나 또는 저장할 수 있다. 제2 ISP(260-2) 및 제2 버퍼(322)는 제2 구간과 관련된 프레임 데이터(810)의 일부분을 처리하거나 또는 저장할 수 있다.

도 9a 내지 9b는 다양한 실시예들에 따른 전자 장치가 분배 모듈에 기반하여 프레임 데이터(810)를 분할하는 동작을 설명하기 위한 예시적인 도면들이다. 도 9a 내지 9b의 전자 장치는 도 1 내지 도 3의 전자 장치(101)에 대응할 수 있다. 도 9a 내지 9b의 분배 모듈(320)은 도 3의 분배 모듈(320)에 대응할 수 있다. 도 9a 내지 9b의 프레임 데이터(810)는 도 8의 프레임 데이터(810)에 대응할 수 있다. 전자 장치는, 예를 들어, 도 4의 동작(410), 도 6의 동작들(610, 620)에 기반하여, 수평 라인내에서 설정된 복수의 구간들에 따라 프레임 데이터(810)를 분할할 수 있다.

도 9a를 참고하면, 복수의 구간들은 수평 라인 내에서 서로 중첩되지 않도록 설정될 수 있다. 예를 들어, 제1 구간(710) 및 제2 구간(720)들 각각은 A개의 픽셀들을 포함하는 수평 라인 내에서 A/2개의 픽셀들을 가지도록 설정될 수 있다. 제1 구간(710) 및 제2 구간(720)에 기반하여 프레임 데이터(810) 또는 라인 데이터를 분할할 때에, 전자 장치는 분할된 경계에서 LSC(Lens Shading Correction), 3A(Auto Exposure/Auto Focus/Auto White Balance) Statics에 기반한 분할 처리를 수행할 수 있다.

전자 장치는 분배 모듈에 기반하여, 제1 구간(710) 및 제2 구간(720)에 따라 프레임 데이터(810)를 분할한 제1 부분 데이터(730) 및 제2 부분 데이터(740) 각각을 획득할 수 있다. 전자 장치는 대응하는 버퍼들(예를 들어, 도 7 내지 도 8의 제1 버퍼(321) 및 제2 버퍼(322)) 내에 획득된 제1 부분 데이터(730) 및 제2 부분 데이터(740) 각각을 저장할 수 있다.

도 9b를 참고하면, 복수의 구간들은 수평 라인 내에서 일부 중첩되도록 설정될 수 있다. 예를 들어, 제1 구간(710-1) 및 제2 구간(720-1)들 전부는 프레임 데이터(810)의 중심을 기반으로 설정된 중첩 구간(910)을 포함할 수 있다. 예를 들어, 중첩 구간(910)이 지정된 C개의 픽셀을 포함하는 경우, 수평 라인 내에서 A개의 픽셀들을 구분하는 제1 구간(710-1) 및 제2 구간(720-1)들 각각은 수평 라인 내에서 A+C/2개의 픽셀을 포함할 수 있다. 이 경우, 분배 모듈(320)에 의해 획득된 제1 부분 데이터(730-1) 및 제2 부분 데이터(740-1)들 전부가 중첩 구간(910)을 포함할 수 있다.

중첩 구간(910)은 복수의 구간들에 의해 프레임 데이터(810)로부터 획득된 복수의 부분 데이터의 경계면에서 발생되는 불연속적 이미지 처리(discontinuous image processing) 또는 아티팩트(artifact)를 방지하기 위해 설정될 수 있다. 중첩 구간(910)의 크기는 이미지 처리와 관련된 시스템의 안정도와 관련될 수 있다.

전자 장치에 포함된 복수의 ISP들은 분할된 부분 데이터들(예를 들어, 제1 부분 데이터(730) 및 제2 부분 데이터(740))에 기반하여 이미지 처리를 수행할 수 있다. 이하에서는 도 10을 참고하여 복수의 ISP들이 이미지 처리를 수행하는 동작을 상세히 설명한다.

도 10은 다양한 실시예들에 따른 전자 장치에 포함된 복수의 ISP들 각각이 수행하는 동작을 설명하기 위한 흐름도(420)이다. 도 10의 전자 장치는 도 1 내지 도 3의 전자 장치(101)에 대응할 수 있다. 도 10의 동작들은 도 3의 제1 ISP(260-1) 내지 제N ISP(260-3)들 각각에 의해 수행될 수 있다. 도 10의 동작들은 도 4의 동작(420)과 관련될 수 있다.

도 10을 참고하면, 동작(1010)에서, 다양한 실시예들에 따른 전자 장치의 ISP들 각각은 대응하는 제k 버퍼에서, 제k 구간에 대응하는 제k 부분 데이터를 식별할 수 있다. 예를 들어, 도 3의 제1 ISP(260-1) 내지 제N ISP(260-3)들 각각은 도 3의 제1 버퍼(321) 내지 제N 버퍼(323) 각각에 저장된 부분 데이터를 식별할 수 있다.

도 10을 참고하면, 동작(1020)에서, 다양한 실시예들에 따른 전자 장치의 ISP들 각각은 식별된 제k 부분 데이터와 관련된 베이어 처리(Bayer processing)를 수행할 수 있다. 상기 베이어 처리는 제k 부분 데이터에 대한 LSC(Lens shading correction), BLC(Black level correction) 및 BPC(Bad pixel correction) 처리를 포함할 수 있다. 베이어 처리는 이미지 센서로부터 획득된 로우 프레임 데이터(raw frame data)에 기반하여 수행될 수 있다.

도 10을 참고하면, 동작(1030)에서, 다양한 실시예들에 따른 전자 장치의 ISP들 각각은 식별된 제k 부분 데이터와 관련된 CI(Color Interpolation) 처리를 수행할 수 있다. CI 처리에 기반하여, 이미지 센서의 픽셀들 각각의 베이어 패턴에 기반한 베이어 포맷의 제k 부분 데이터는 RGB 포맷 또는 YUV 포맷의 제k 부분 데이터로 변환될 수 있다.

도 10을 참고하면, 동작(1040)에서, 다양한 실시예들에 따른 전자 장치의 ISP들 각각은 식별된 제k 부분 데이터와 관련된 경계 강화(Edge enhancement, EE) 처리를 수행할 수 있다. 경계 강화 처리에 기반하여, 제k 부분 데이터 내에서, 피사체의 경계에서 발생되는 대비 차이(contrast difference)가 강화될 수 있다.

도 10을 참고하면, 동작(1050)에서, 다양한 실시예들에 따른 전자 장치의 ISP들 각각은 식별된 제k 부분 데이터와 관련된 노이즈 감소(Noise reduction, NR) 처리를 수행할 수 있다. 노이즈 감소 처리에 기반하여, 픽셀 내에 포함된 아날로그 신호의 노이즈 및 픽셀 내에 포함된 복수의 PD들 사이의 성능 차이에 의한 픽셀들 사이의 편차가 조절될 수 있다. 노이즈 감소 처리에 기반하여, 픽셀들 중 어느 하나의 픽셀 데이터가 픽셀들 중 다른 하나의 픽셀 데이터에 기반하여 변경될 수 있다.

도 10을 참고하면, 동작(1060)에서, 다양한 실시예들에 따른 전자 장치의 ISP들 각각은 이미지 처리가 완료된 제k 부분 데이터를 출력할 수 있다. 예를 들어, 도 3의 제1 ISP(260-1) 내지 제N ISP(260-3)들 각각은 도 3의 병합 모듈(330)로 이미지 처리가 완료된 부분 데이터를 출력할 수 있다. 프레임 데이터가 복수의 ISP들에 의해 병렬적으로 처리되므로, 복수의 ISP들 각각은 이미지 센서에서 사용되는 클럭보다 긴 주기의 클럭에 기반하여 작동될 수 있다.

도 11은 다양한 실시예들에 따른 전자 장치의 서로 다른 하드웨어 구성 요소에서 이용되는 클럭들의 타이밍 다이어그램(1100)이다. 도 11의 타이밍 다이어그램(1100)을 이용하는 전자 장치는 도 1 내지 도 3의 전자 장치(101)에 대응할 수 있다.

도 11을 참고하면, 두 개의 ISP들을 포함하는 전자 장치의 타이밍 다이어그램(1100)이 도시된다. 전자 장치 내에 포함된 서로 다른 하드웨어 구성 요소들(예를 들어, 이미지 센서, 두 개의 ISP들) 각각은 서로 다른 동작 주파수 또는 주기를 가지는 클럭에 기반하여 작동할 수 있다.

일 실시예에서, 전자 장치의 이미지 센서는 지정된 주기 T를 가지는 전자 장치의 동작 주파수에 기반하여, 프레임 데이터(810)를 획득할 수 있다. 주기 T를 가지는 전자 장치의 동작 주파수는 수평 동기화 클럭(HSYNC)에 대응할 수 있다. 예를 들어, 프레임 데이터의 폭이 h, 높이가 v인 경우, 전자 장치는 v개의 수평 동기화 클럭마다 h Х v 크기의 프레임 데이터를 획득할 수 있다.

일 실시예에서, 상기 두 개의 ISP들 각각의 동작 주파수는 한 개의 ISP를 포함하는 전자 장치의 동작 주파수의 1/2에 대응할 수 있다. 예를 들어, 전자 장치의 두 개의 ISP들 각각의 동작 주파수의 주기는, 이미지 센서의 동작 주파수의 주기의 2 배인 T × 2일 수 있다. 전자 장치에 포함된 ISP의 개수가 n 개인 경우, n개의 ISP들 각각의 동작 주파수의 주기는 이미지 센서의 동작 주파수의 주기의 n 배일 수 있다. 전자 장치는 두 개의 ISP들로, 프레임 데이터를 분할하여 획득한 제1 부분 데이터(730) 및 제2 부분 데이터(740)를 송신할 수 있다. 제1 부분 데이터(730)는 h 보다 작은 폭 h1을 가지는 h1 × v 크기를 가질 수 있다. 제2 부분 데이터(740)도 h 보다 작은 폭 h2를 가지는 h2 × v의 크기를 가질 수 있다. 일 실시예에서, 제1 부분 데이터(730)의 폭 h1 및 제2 부분 데이터(740)의 폭 h2의 합은 프레임 데이터(810)의 폭 h에 대응할 수 있다.

두 개의 ISP들 각각은 제1 부분 데이터(740) 및 제2 부분 데이터(740) 각각을 T Х 2의 주기를 가지는 동작 주파수에 기반하여 처리할 수 있다. ISP의 소비 전력은 동작 주파수에 비례하므로, 두 개의 ISP들을 포함하는 전자 장치는 한 개의 ISP를 포함하는 전자 장치보다 적은 전력을 소비할 수 있다.

다양한 실시예에서, 복수의 ISP들을 포함하는 전자 장치가 상대적으로 높은 프레임 수(Frame Per Second, FPS)에 기반하여 프레임 데이터를 처리하는 경우, 복수의 ISP들 각각의 클럭을 이미지 센서의 클럭만큼 증가시키지 않으면서, 프레임 데이터를 처리할 수 있다. 예를 들어, 초당 30프레임의 12M 픽셀(가로 픽셀 수 4000, 4:3비율 기준)의 정지영상을 처리할 수 있는 ISP에 기반하여, 전자 장치가 초당 900프레임의 1.2M픽셀(가로 픽셀 수 1264, 4:3비율 기준)의 고속 동영상을 처리하고자 하는 경우, 처리해야 할 영상 데이터의 매수는 30배 증가하고, 가로 픽셀의 개수는 약 3.1배가 감소하였으므로, 한 개의 ISP를 포함하는 전자 장치는 ISP의 동작 주파수를 약 10배 증가시켜야 한다. 하지만, 5개의 ISP를 포함하는 전자 장치는 ISP의 동작 주파수를 2배 증가시키는 것만으로, 상기 고속 동영상을 처리할 수 있다.

도 12는 다양한 실시예들에 따른 전자 장치가 병합 모듈 및 저장 모듈에 기반하여 이미지 프레임 데이터를 저장하는 동작을 설명하기 위한 흐름도(430)이다. 도 12의 전자 장치는 도 1 내지 도 3의 전자 장치(101)에 대응할 수 있다. 도 12의 동작들은 도 3의 병합 모듈(330) 및 저장 모듈(340)에 의해 수행될 수 있다. 도 12의 동작들은 도 4의 동작(430)과 관련될 수 있다.

도 12를 참고하면, 동작(1210)에서, 다양한 실시예들에 따른 전자 장치는 제k ISP에 대응하는 제k 부분 데이터를 식별할 수 있다. 전자 장치가 식별하는 제k 부분 데이터는 대응하는 제k ISP에 의해 이미지 처리된 데이터일 수 있다. 예를 들어, 도 3의 병합 모듈(330)은 제1 ISP(260-1) 내지 제N ISP(260-3)들로부터 이미지 처리된 데이터를 식별할 수 있다.

도 12를 참고하면, 동작(1220)에서, 다양한 실시예들에 따른 전자 장치는 식별된 제k 부분 데이터에 대응하는 지연을 식별할 수 있다. 도 8에서 설명한 바와 같이, 전자 장치는 복수의 구간들 각각에 대응하는 지연에 기반하여, 복수의 버퍼들로 프레임 데이터를 분할할 수 있다. 프레임 데이터가 상기 지연에 기반하여 분할됨에 따라, 복수의 ISP들은 지정된 지연에 기반하여 서로 다른 시점에 프레임 데이터의 부분 데이터에 대한 이미지 처리를 수행할 수 있다. 복수의 ISP들은 지정된 지연에 기반하여, 서로 다른 시점에 특정 라인과 관련된 라인 데이터를 이미지 처리한 결과를 출력할 수 있다. 전자 장치의 병합 모듈(예를 들어, 도 3의 병합 모듈(330))은 복수의 ISP들 각각에 대응하는 지연을 식별할 수 있다.

제k 부분 데이터에 대응하는 지연을 식별한 것에 응답하여, 동작(1230)에서, 다양한 실시예들에 따른 전자 장치는 식별된 제k 부분 데이터의 지연을 보상할 수 있다. 전자 장치의 병합 모듈은 서로 다른 시점에서 출력된 특정 라인에 포함된 모든 라인 데이터를 획득할 수 있다.

도 12를 참고하면, 동작(1240)에서, 다양한 실시예들에 따른 전자 장치는 이미지 프레임 데이터에 보상된 제k 부분 데이터를 추가할 수 있다. 전자 장치는 저장 모듈에 기반하여, 지연이 보상된 제k 부분 데이터에 기반하여 이미지 처리가 완료된 프레임 데이터를 획득할 수 있다.

도 13은 다양한 실시예들에 따른 전자 장치의 프레임 데이터가 라인 버퍼(310) 내지 저장 모듈(340) 각각에서 처리되는 동작을 설명하기 위한 예시적인 도면이다. 도 13의 전자 장치는 도 1 내지 도 3의 전자 장치(101)에 대응할 수 있다. 도 13의 라인 버퍼(310) 내지 저장 모듈(340) 각각은 도 3의 라인 버퍼(310) 내지 저장 모듈(340) 각각에 대응할 수 있다.

도 13을 참고하면, 전자 장치는 라인 버퍼(310) 내에 이미지 센서의 픽셀들 중 어느 한 라인에 포함된 픽셀들에 대응하는 픽셀 데이터를 저장할 수 있다. 전자 장치는 분배 모듈(320)에 기반하여, 전자 장치에 포함된 복수의 ISP들 각각에 대응하는 복수의 버퍼들로 라인 버퍼(310) 내에 저장된 픽셀 데이터를 분할할 수 있다. 전자 장치는 라인 내에서 설정된 복수의 구간들에 기반하여, 라인 버퍼(310) 내에 저장된 픽셀 데이터를 분할할 수 있다. 전자 장치는 복수의 구간들 각각에 대응하는 복수의 버퍼들 내에 분할된 픽셀 데이터를 저장할 수 있다. 예를 들어, 전자 장치는 제1 ISP(260-1) 및 제2 ISP(260-2)들 각각에 대응하는 제1 버퍼(321) 및 제2 버퍼(322)들 각각에, 제1 구간 및 제2 구간에 따라 분할된 픽셀 데이터를 저장할 수 있다. 일부 실시예에서, 전자 장치는 지정된 지연에 기반하여 제1 버퍼(321) 및 제2 버퍼(322)들 각각에, 제1 구간 및 제2 구간에 따라 분할된 픽셀 데이터를 저장할 수 있다.

제1 ISP(260-1) 및 제2 ISP(260-2)들 각각은 제1 버퍼(321) 및 제2 버퍼(322)들 각각에 저장된 픽셀 데이터를 이미지 처리할 수 있다. 전자 장치가 지정된 지연에 기반하여 제1 버퍼(321) 및 제2 버퍼(322)들 각각에 픽셀 데이터를 저장하는 경우, 제1 ISP(260-1) 및 제2 ISP(260-2)들 각각은 지정된 지연에 기반하여 이미지 처리된 픽셀 데이터를 출력할 수 있다. 병합 모듈(330)은 제1 ISP(260-1) 및 제2 ISP(260-2)들 각각에서 출력된 픽셀 데이터의 서로 다른 지연을 보상할 수 있다. 저장 모듈(340)은 지연이 보상된 픽셀 데이터를 병합하여 이미지 처리된 프레임 데이터를 획득할 수 있다. 저장 모듈(340)은 획득된 프레임 데이터는 메모리의 지정된 영역 내에 저장할 수 있다. 이하에서는 저장 모듈(340)에 의해 메모리의 지정된 영역 내에 저장되는 프레임 데이터의 일 예를 도 14를 참고하여 상세히 설명한다.

도 14는 다양한 실시예들에 따른 전자 장치가 메모리(130) 내에 이미지 프레임 데이터를 저장하는 동작을 설명하기 위한 예시적인 도면이다. 도 14의 전자 장치는 도 1 내지 도 3의 전자 장치(101)에 대응할 수 있다. 도 14의 메모리(130)는 도 3의 메모리(130)에 대응할 수 있다.

전자 장치는, 예를 들어, 도 3의 저장 모듈(340)에 기반하여, 메모리(130)의 지정된 영역 내에 복수의 ISP들에 의해 이미지 처리된 프레임 데이터를 저장할 수 있다. 도 14를 참고하면, 메모리(130)의 지정된 영역 내에 저장되는 복수의 ISP들에 의해 이미지 처리된 프레임 데이터의 구조의 일 예가 도시된다. 이미지 센서가 A × B개의 픽셀들을 포함하는 경우, 메모리(130)의 지정된 영역의 크기는 A × B개의 픽셀들에 대응하는 크기를 가질 수 있다.

전자 장치가 2개의 ISP들에 기반하여 이미지 센서로부터 획득된 프레임 데이터를 이미지 처리하는 경우, 전자 장치는 라인 내에 설정된 2개의 구간들에 기반하여 프레임 데이터를 분할할 수 있다. 상술한 바와 같이, 프레임 데이터를 2개의 구간들에 기반하여 획득된 부분 데이터는 서로 다른 ISP들에 의해 이미지 처리될 수 있다.

일 실시예에서, 전자 장치는 서로 다른 ISP들에 의해 이미지 처리된 부분 데이터를, 메모리(130)의 지정된 영역 내에 병합하여 저장할 수 있다. 메모리(130) 내에서, 제2 구간에 대응하는 부분 데이터의 저장이 시작되는 주소는 제1 구간에 대응하는 부분 데이터의 저장이 완료되는 주소의 다음 주소에 대응할 수 있다. 복수의 ISP들이 지정된 지연에 기반하여 특정 라인에 대한 픽셀 데이터를 출력하더라도, 픽셀 데이터는 상기 지연의 보상에 의해 메모리(130)내에서 이미지 센서에서 대응하는 픽셀의 위치에 기반하여 저장될 수 있다.

메모리(130) 내에 저장되는 프레임 데이터는 전자 장치의 다른 하드웨어 구성 요소(예를 들어, 도 3의 프로세서(120)와 같은 어플리케이션 프로세서(Application Processor, AP))에 의해 처리될 수 있다. 예를 들어, 획득된 프레임 데이터는 지정된 포맷의 이미지 파일(예를 들어, JPEG 포맷) 또는 비디오 파일(예를 들어, MPEG 포맷)로 변경될 수 있다.

상술한 바와 같이, 두 개의 ISP들 및 라인 내에 설정된 두 개의 구간들에 기반하여 프레임 데이터를 처리하는 일 실시예가 설명되었으나, 실시예들이 상술한 ISP들 및 구간들의 개수에 제한되지 않는다. 다양한 실시예에서, 전자 장치는 두 개를 초과하는 개수의 ISP들을 포함할 수 있고, 라인 내에서 설정된 두 개를 초과하는 개수의 구간들에 기반하여 프레임 데이터를 분할할 수 있다.

도 15는 일부 실시예들에 따른 전자 장치가 3개의 ISP들에 기반하여 이미지 프레임 데이터를 처리하는 동작을 설명하기 위한 예시적인 도면이다. 도 15의 전자 장치는 도 1 내지 도 3의 전자 장치(101)에 대응할 수 있다.

전자 장치는 지정된 제1 클럭(예를 들어, 픽셀 클럭 P_CLK) 마다 이미지 센서의 복수의 픽셀들 중 어느 한 픽셀의 픽셀 데이터를 획득할 수 있다. 획득된 픽셀 데이터는 상기 제1 클럭 마다 라인 버퍼(310) 내에 저장될 수 있다. 전자 장치는 이미지 센서의 복수의 라인들 중 어느 한 라인에 포함된 복수의 픽셀들로부터 픽셀 데이터를 획득한 다음, 상기 라인의 다음 라인에 포함된 복수의 픽셀들에 차례대로 액세스할 수 있다. 라인 버퍼(310)의 크기는 이미지 센서의 복수의 라인들 중 어느 한 라인에 포함된 복수의 픽셀들 전부의 픽셀 데이터의 크기에 대응할 수 있다.

전자 장치는 분배 모듈(320)에 기반하여, 3개의 ISP들(도 15를 참고하면, 제1 ISP(260-1), 제2 ISP(260-2) 및 제3 ISP(260-3)) 각각에 대응하는 3개의 버퍼들(도 15를 참고하면, 제1 버퍼(321), 제2 버퍼(322) 및 제3 버퍼(323))로 라인 버퍼(310)에 저장된 픽셀 데이터를 분배할 수 있다. 전자 장치는 라인 내에서 설정된 3개의 구간들에 기반하여, 3개의 버퍼들로 픽셀 데이터를 분배할 수 있다. 전자 장치는 지정된 지연에 기반하여, 3개의 버퍼들로 픽셀 데이터를 분배할 수 있다. 지정된 지연은 라인 내에서 설정된 구간의 크기에 대응하는 시간 구간에 대응할 수 있다. 지정된 지연은 라인 버퍼(310)에서 3개의 버퍼들 중 어느 하나로 픽셀 데이터를 송신하기 위한 지정된 제2 클럭(예를 들어, 수평 동기화 클럭 H_SYNC)에 대응할 수 있다.

전자 장치는 3개의 ISP들에 기반하여 3개의 버퍼들에 저장된 3개의 구간들에 기반하여 분할된 프레임 데이터의 부분 데이터를 이미지 처리할 수 있다. 3개의 ISP들은 상기 제1 클럭보다 긴 주기를 가지는 제3 클럭(3개의 ISP들이 사용되므로, 예를 들어, P_CLK/3)에 기반하여 작동할 수 있다. 따라서, 3개의 ISP들이 소비하는 전력의 합은 제1 클럭에 기반하여 작동하는 1개의 ISP가 소비하는 전력보다 작을 수 있다.

병합 모듈(330)은 이미지 센서의 라인에 기반하여, 3개의 ISP들에 의해 이미지 처리된 부분 데이터를 병합할 수 있다. 병합 모듈(330)은 라인 버퍼(310)에서 3개의 버퍼들 중 어느 하나로 픽셀 데이터를 분배할 때에 적용된 지연을 보상할 수 있다. 따라서, 병합 모듈(330)은 지정된 제2 클럭마다 이미지 센서의 복수의 라인들 중 어느 한 라인에 대응하는 병합된 부분 데이터를 출력할 수 있다. 저장 모듈(340)은 전자 장치의 메모리(예를 들어, 도 3의 메모리(130)) 내에 병합 모듈(330)에서 출력되는 병합된 부분 데이터를 저장할 수 있다.

일부 실시예에서, 전자 장치는 이미지 처리를 위한 복수의 동작들의 처리 시간 또는 처리 속도에 기반하여, 복수의 ISP들 중 일부를 활성화할 수 있다. 예를 들어, 실시간으로 처리해야할 프레임 데이터의 크기가 상대적으로 작은 경우, 전자 장치는 복수의 ISP들 중 어느 하나만을 활성화하여 프레임 데이터를 처리할 수 있다. 예를 들어, 실시간으로 처리해야할 프레임 데이터의 크기가 상대적으로 큰 경우, 전자 장치는 복수의 ISP들 전부를 활성화하여 프레임 데이터를 처리할 수 있다. 전자 장치가 활성화하는 ISP의 개수는, 프레임 데이터의 크기 또는 FPS 중 적어도 하나에 기반하여 결정될 수 있다. 전자 장치는 활성화된 ISP의 개수에 기반하여, ISP의 동작 주파수를 변경할 수 있다.

도 16은 일부 실시예들에 따른 전자 장치(101)의 블록도이다. 일부 실시예에서, 전자 장치(101)는 이미지 센서(230)로부터 획득된 프레임 데이터의 이미지 처리와 관련된 복수의 처리 동작들 중에서, 서로 구별되는 하나 이상의 ISP에 기반하여 서로 구별되는 제1 처리 동작 및 제2 처리 동작을 처리할 수 있다. 예를 들어, 제1 처리 동작과 관련된 ISP의 개수 및 제2 처리 동작과 관련된 ISP의 개수는 서로 다를 수 있다. ISP의 개수가 복수의 처리 동작들 별로 달라짐에 따라, 처리 동작에 대응하는 구간 및 버퍼의 개수도 다르게 설정될 수 있다.

도 16을 참고하면, 제1 ISP(260-1) 내지 제N ISP(260-3)들은 복수의 처리 동작들 중에서 제1 처리 동작과 관련될 수 있다. 제1 ISP(260-1) 내지 제N ISP(260-3)들 각각에서 제1 처리 동작에 의해 처리된 부분 데이터는 병합 모듈(330)에 의해 병합될 수 있다. 병합된 프레임 데이터는 분배 모듈(1620) 및 복수의 버퍼들(제1 버퍼(1621) 내지 제N 버퍼(1623))에 기반하여 제2 처리 동작과 관련된 제1 ISP(1630-1) 내지 제N ISP(1630-3)들로 전달될 수 있다. 제1 ISP(1630-1) 내지 제N ISP(1630-3)들 각각에서 제2 처리 동작에 의해 처리된 부분 데이터는 병합 모듈(1640) 및 저장 모듈(1650)에 기반하여 병합되어 저장될 수 있다.

일 실시예에서, 병합 모듈(1640)은 병합 모듈(330)과 유사하게 작동할 수 있다. 예를 들어, 병합 모듈(1640)은 제1 ISP(1630-1) 내지 제N ISP(1630-3)들의 일부 또는 전부와 연결될 수 있다. 병합 모듈(1640)은 상기 복수의 ISP들 각각에서 라인 내의 복수의 구간들에 기반하여 처리된 픽셀 데이터를 병합할 수 있다. 병합 모듈(1640)이 상기 복수의 ISP들 각각에서 전달된 픽셀 데이터를 병합함에 따라, 이미지 센서(230)에서 획득된 이미지 프레임 데이터에 대응하는 프레임 데이터가 생성될 수 있다.

제1 처리 동작이 제2 처리 동작에 비해 많은 계산량을 요구하는 경우, 제1 처리 동작과 관련된 제1 ISP(260-1) 내지 제N ISP(260-3)들의 개수는 제2 처리 동작과 관련된 제1 ISP(1630-1) 내지 제N ISP(1630-3)들의 개수 이상일 수 있다. 부가 처리 모듈(1610)은 제1 처리 동작 및 제2 처리 동작 사이에서 이미지 처리와 관련된 제3 처리 동작을 수행할 수 있다.

도 17은 도 16의 일 실시예에 따른 전자 장치가 프레임 데이터를 처리하는 동작을 설명하기 위한 예시적인 도면이다.

전자 장치는 도 15에서 설명한 바와 유사하게, 이미지 센서의 복수의 라인들 중 어느 한 라인에 포함된 복수의 픽셀들에 대응하는 픽셀 데이터를, 라인 버퍼(310) 내에 저장할 수 있다. 전자 장치는 도 15에서 설명한 바와 유사하게, 복수의 버퍼들(제1 버퍼(321) 및 제2 버퍼(322))로 라인 버퍼(310) 내에 저장된 픽셀 데이터를 분할할 수 있다. 전자 장치는 복수의 버퍼들 각각에 대응하는 복수의 ISP들(제1 ISP(260-1) 및 제2 ISP(260-2))을 이용하여 분할된 픽셀 데이터와 관련된 제1 이미지 처리 동작을 수행할 수 있다. 전자 장치는 병합 모듈(330)을 이용하여 복수의 ISP들에 의해 제1 이미지 처리 동작이 적용된 픽셀 데이터를 병합하여, 프레임 데이터를 복원할 수 있다.

전자 장치는 부가 처리 모듈(1610)에 기반하여 상기 제1 이미지 처리 동작과 구별되는 다른 이미지 처리 동작(예를 들어, 프레임 데이터의 스케일링)을 수행할 수 있다. 전자 장치는 분배 모듈(1620)에 기반하여 제1 이미지 처리 동작이 적용된 프레임 데이터를 분할할 수 있다. 분할된 프레임 데이터는 제2 이미지 처리 동작과 관련된 복수의 버퍼들(제1 버퍼(1621) 및 제2 버퍼(1622))내에 저장될 수 있다. 전자 장치는 제2 이미지 처리 동작과 관련된 복수의 ISP들(제1 ISP(1630-1) 및 제2 ISP(1630-2))을 이용하여 제2 이미지 처리 동작과 관련된 복수의 버퍼들(제1 버퍼(1621) 및 제2 버퍼(1622))내에 저장된 분할된 프레임 데이터를 이미지 처리할 수 있다. 전자 장치는 병합 모듈(1640) 및 저장 모듈(1650)을 이용하여 제2 이미지 처리 동작이 완료된 분할된 프레임 데이터를 병합하여 저장할 수 있다.

다양한 실시예에서, 전자 장치는 이미지 센서의 복수의 라인들 중 일부에 대응하는 크기를 가지는 라인 버퍼 및 분배 모듈에 기반하여, 이미지 센서의 프레임 데이터를 부분 데이터로 분할할 수 있다. 분할된 프레임 데이터는 복수의 ISP들에 의해 병렬적으로 처리될 수 있다. 복수의 ISP들의 동작 주파수는 ISP들의 개수에 기반하여 이미지 센서의 동작 주파수보다 감소될 수 있다. 복수의 ISP들의 동작 주파수가 감소됨에 따라, 복수의 ISP들의 소비 전력이 절감될 수 있다.

다양한 실시예들에 따르면, 이미지 센서, 상기 이미지 센서로부터 획득된 이미지 프레임 데이터를 라인 단위로 적어도 일시적으로 저장할 수 있는 라인 버퍼를 포함하는 이미지 센서 모듈, 복수의 라인 버퍼를 포함하고, 상기 이미지 센서를 이용하여 상기 이미지 프레임 데이터를 획득하는 적어도 일부 동안에, 상기 라인 버퍼에 적어도 일시적으로 저장된 상기 이미지 프레임 데이터의 일부로 포함된 라인 데이터를 획득하고, 상기 라인 데이터의 지정된 제1 구간에 대응하는 제1 부분 데이터를 전기 적으로 연결된 한 이미지 처리 모듈로, 지정된 제2 구간에 대응하는 제2 부분 데이터를 전기 적으로 연결된 다른 이미지 처리 모듈로 전송하도록 설정된 분배 모듈, 상기 분배 모듈을 통해 획득된 상기 제1 부분 데이터를 이용하여 이미지 처리하도록 설정된 제1 이미지 처리 모듈, 상기 분배 모듈을 통해 획득된 상기 제2 부분 데이터를 이용하여 이미지 처리하도록 설정된 제2 이미지 처리 모듈, 상기 제1 이미지 처리 모듈을 통해 이미지 처리된 상기 제 1 부분 데이터 및 상기 제2 이미지 처리 모듈을 통해 이미지 처리된 상기 제2 부분 데이터를 병합하여 병합된 라인 데이터를 생성하도록 설정된 병합 모듈 및 상기 병합 모듈을 통해 순차적으로 출력되는 상기 병합된 라인 데이터를 상기 이미지 프레임 데이터에 대응하는 프레임 데이터의 적어도 일부로 저장하기 위한 메모리 모듈을 포함하는 전자 장치가 제공될 수 있다.

일 실시예에 따르면, 상기 제1 구간 또는 상기 제2 구간 중 적어도 하나는 상기 이미지 센서의 라인을 지정된 길이만큼 분할하여 설정되는 전자 장치가 제공될 수 있다.

일 실시예에 따르면, 상기 제1 구간 및 상기 제2 구간은, 상기 이미지 센서의 라인 내에서 적어도 일부 중첩되도록 설정되는 전자 장치가 제공될 수 있다.

일 실시예에 따르면, 상기 분배 모듈은, 상기 라인 데이터의 제2 구간에 대응하는 상기 제2 부분 데이터를, 상기 라인 데이터의 상기 제1 구간의 크기에 대응하는 시간 구간만큼 지연시켜 상기 제2 이미지 처리 모듈로 전송하는 전자 장치가 제공될 수 있다.

일 실시예에 따르면, 상기 병합 모듈은, 상기 제2 이미지 처리 모듈로 입력되는 상기 라인 데이터의 제2 구간에 설정된 지정된 시간 구간의 지연에 기반하여, 상기 제2 이미지 처리 모듈을 통해 이미지 처리된 제2 구간 및 상기 제1 이미지 처리 모듈을 통해 이미지 처리된 제1 구간을 병합하는 전자 장치가 제공될 수 있다.

일 실시예에 따르면, 상기 제1 이미지 처리 모듈 및 상기 제2 이미지 처리 모듈이 이미지 처리를 위해 사용하는 제1 클럭은, 상기 이미지 센서 모듈이 상기 이미지 프레임 데이터의 출력을 위해 사용하는 제2 클럭 보다 긴 주기를 가질 수 있다.

다양한 실시예들에 따르면, 복수의 라인들에 기반하여 배치된 복수의 포토 다이오드들, 상기 복수의 포토 다이오드들에서 획득된 이미지 프레임 데이터 중 적어도 일부를 저장하는 버퍼 및 상기 버퍼내에 저장된 제1 부분 데이터를 제1 이미지 시그널 프로세서(Image Signal Processor, ISP)를 이용하여 처리함으로써 획득된 제1 이미지 데이터 및 상기 버퍼 내에 저장된 제2 부분 데이터를 제2 ISP를 이용하여 처리함으로써 획득된 제2 이미지 데이터에 적어도 일부 기반하여 상기 이미지를 획득하는 프로세서, 상기 제1 부분 데이터 및 상기 제2 부분 데이터는 상기 복수의 라인들 각각에서 서로 구별되는 제1 구간 및 제2 구간 각각에 대응함, 를 포함하는 전자 장치가 제공될 수 있다.

일 실시예에 따르면, 상기 제1 ISP 및 상기 제2 ISP와 작동적으로 연결된 메모리를 더 포함하고, 상기 메모리내에서, 상기 제2 이미지 데이터의 저장이 시작되는 주소는 상기 제1 이미지 데이터의 저장이 완료되는 주소의 다음 주소에 대응하는 전자 장치가 제공될 수 있다.

일 실시예에 따르면, 상기 제1 데이터 및 상기 제2 데이터 각각을 상기 제1 ISP에 대응하는 제1 버퍼 및 상기 제2 ISP에 대응하는 제2 버퍼로 전달하는 분배 모듈을 더 포함하는 전자 장치가 제공될 수 있다.

일 실시예에 따르면, 상기 분배 모듈은, 상기 제2 데이터를, 상기 제1 데이터의 크기에 대응하는 시간 구간만큼 지연시켜 상기 제2 버퍼로 전달할 수 있다.

일 실시예에 따르면, 상기 복수의 라인들 중 제1 라인에서의 상기 제1 포토 다이오드들 및 상기 제2 포토 다이오드들의 배치에 기반하여 상기 제1 이미지 데이터 및 상기 제2 이미지 데이터를 병합하는 병합 모듈을 더 포함하는 전자 장치가 제공될 수 있다.

일 실시예에 따르면, 상기 병합 모듈은, 상기 제1 데이터가 상기 제1 ISP로 전송되는 시점 및 상기 제2 데이터가 상기 제2 ISP로 전송되는 시점 사이에서 발생되는 지연에 기반하여, 상기 제1 이미지 데이터 및 상기 제2 이미지 데이터를 병합할 수 있다.

일 실시예에 따르면, 상기 버퍼는, 상기 복수의 라인들 중 어느 한 라인에 포함된 복수의 포토 다이오드들 전체에 대응하는 크기를 가질 수 있다.

일 실시예에 따르면, 상기 제1 ISP는, 상기 복수의 라인들 중 제1 라인의 제1 구간 다음의 제2 구간에 대응하는 복수의 포토 다이오드들 중 상기 제1 구간의 포토 다이오드들과 인접하여 배치되는 적어도 하나의 포토 다이오드들을 통해 수신되는 제3 부분 데이터를 처리하도록 설정될 수 있다.

일 실시예에 따르면, 상기 제1 ISP는, 상기 복수의 라인들 각각에서 지정된 구간에 대응하는 위치를 가지는 포토 다이오드들에 대응하는 상기 제1 부분 데이터를 식별하고, 상기 식별된 제1 부분 데이터를 처리하여 상기 제1 이미지 데이터를 획득할 수 있다.

일 실시예에 따르면, 상기 제2 ISP는, 상기 제2 구간에 대응하는 복수의 포토 다이오드들을 통해 수신되는 상기 제2 부분 데이터 및 상기 제2 구간의 복수의 포토 다이오드들과 인접하여 배치되는 적어도 하나의 포토 다이오드들을 통해 수신되는 제4 부분 데이터를 처리하도록 설정될 수 있다.

다양한 실시예들에 따르면, 전자 장치에 있어서, 복수의 라인들에 기반하여 배치되는 복수의 포토 다이오드들을 포함하는 이미지 센서, 상기 이미지 센서와 작동적으로 결합된 프로세서를 포함하고, 상기 프로세서는, 상기 복수의 포토 다이오드들 각각에서 획득된 이미지 프레임 데이터 중에서, 상기 복수의 라인 중 제1 라인에 대응하는 일부분을 저장하고, 상기 저장된 상기 이미지 프레임 데이터의 일부분을, 상기 제1 라인 내에 포함된 복수의 구간들 각각에 대응하는 복수의 부분 데이터로 분할하고, 상기 복수의 구간들은 상기 복수의 포토 다이오드들 중에서 상기 제1 라인 내에 포함된 복수의 포토 다이오드들을 분배하여 설정됨, 상기 복수의 부분 데이터 각각에 대한 이미지 처리를 수행하고, 상기 복수의 구간들에 기반하여 상기 이미지 처리가 수행된 복수의 부분 데이터를 병합하여, 상기 이미지 처리가 수행된 이미지 프레임 데이터를 획득하는 전자 장치가 제공될 수 있다.

일 실시예에 따르면, 상기 프로세서는, 상기 이미지 프레임 데이터 중에서, 상기 제1 라인에 대응하는 일부분을 저장하는 라인 버퍼를 포함할 수 있다.

일 실시예에 따르면, 상기 프로세서는, 상기 복수의 구간들 각각에 대응하는 복수의 이미지 처리 모듈들을 포함하고, 상기 복수의 이미지 처리 모듈들 각각은, 상기 복수의 구간들 각각에 대응하는 상기 복수의 부분 데이터 각각에 대한 이미지 처리를 수행할 수 있다.

일 실시예에 따르면, 상기 복수의 이미지 처리 모듈들은, 상기 이미지 센서로 입력되는 제1 클럭 신호의 주기 보다 긴 주기를 가지는 제2 클럭 신호에 기반하여 작동할 수 있다.

본 개시의 청구항 또는 명세서에 기재된 실시예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될(implemented) 수 있다.

소프트웨어로 구현하는 경우, 하나 이상의 프로그램(소프트웨어 모듈)을 저장하는 컴퓨터 판독 가능 저장 매체가 제공될 수 있다. 컴퓨터 판독 가능 저장 매체에 저장되는 하나 이상의 프로그램은, 전자 장치(device) 내의 하나 이상의 프로세서에 의해 실행 가능하도록 구성된다(configured for execution). 하나 이상의 프로그램은, 전자 장치로 하여금 본 개시의 청구항 또는 명세서에 기재된 실시예들에 따른 방법들을 실행하게 하는 명령어(instructions)를 포함한다.

이러한 프로그램(소프트웨어 모듈, 소프트웨어)은 랜덤 액세스 메모리 (random access memory), 플래시(flash) 메모리를 포함하는 불휘발성(non-volatile) 메모리, 롬(ROM: read only memory), 전기적 삭제가능 프로그램가능 롬(EEPROM: electrically erasable programmable read only memory), 자기 디스크 저장 장치(magnetic disc storage device), 컴팩트 디스크 롬(CD-ROM: compact disc-ROM), 디지털 다목적 디스크(DVDs: digital versatile discs) 또는 다른 형태의 광학 저장 장치, 마그네틱 카세트(magnetic cassette)에 저장될 수 있다. 또는, 이들의 일부 또는 전부의 조합으로 구성된 메모리에 저장될 수 있다. 또한, 각각의 구성 메모리는 다수 개 포함될 수도 있다.

또한, 상기 프로그램은 인터넷(Internet), 인트라넷(Intranet), LAN(local area network), WLAN(wide LAN), 또는 SAN(storage area network)과 같은 통신 네트워크, 또는 이들의 조합으로 구성된 통신 네트워크를 통하여 접근(access)할 수 있는 부착 가능한(attachable) 저장 장치(storage device)에 저장될 수 있다. 이러한 저장 장치는 외부 포트를 통하여 본 개시의 실시 예를 수행하는 장치에 접속할 수 있다. 또한, 통신 네트워크상의 별도의 저장장치가 본 개시의 실시 예를 수행하는 장치에 접속할 수도 있다.

상술한 본 개시의 구체적인 실시예들에서, 개시에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 개시가 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.

한편 본 개시의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 개시의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 개시의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims

전자 장치(electronic device)에 있어서,
이미지 센서;
상기 이미지 센서로부터 획득된 이미지 프레임 데이터를 라인 단위로 적어도 일시적으로 저장할 수 있는 라인 버퍼를 포함하는 이미지 센서 모듈;복수의 라인 버퍼를 포함하고, 상기 이미지 센서를 이용하여 상기 이미지 프레임 데이터를 획득하는 적어도 일부 동안에, 상기 라인 버퍼에 적어도 일시적으로 저장된 상기 이미지 프레임 데이터의 일부로 포함된 라인 데이터를 획득하고, 상기 라인 데이터의 지정된 제1 구간에 대응하는 제1 부분 데이터를 전기 적으로 연결된 한 이미지 처리 모듈로, 지정된 제2 구간에 대응하는 제2 부분 데이터를 전기 적으로 연결된 다른 이미지 처리 모듈로 전송하도록 설정된 분배 모듈;
상기 분배 모듈을 통해 획득된 상기 제1 부분 데이터를 이용하여 이미지 처리하도록 설정된 제1 이미지 처리 모듈;
상기 분배 모듈을 통해 획득된 상기 제2 부분 데이터를 이용하여 이미지 처리하도록 설정된 제2 이미지 처리 모듈;
상기 제1 이미지 처리 모듈을 통해 이미지 처리된 상기 제 1 부분 데이터 및 상기 제2 이미지 처리 모듈을 통해 이미지 처리된 상기 제2 부분 데이터를 병합하여 병합된 라인 데이터를 생성하도록 설정된 병합 모듈; 및
상기 병합 모듈을 통해 순차적으로 출력되는 상기 병합된 라인 데이터를 상기 이미지 프레임 데이터에 대응하는 프레임 데이터의 적어도 일부로 저장하기 위한 메모리 모듈을 포함하는 전자 장치.
제1항에 있어서,
상기 제1 구간 또는 상기 제2 구간 중 적어도 하나는 상기 이미지 센서의 라인을 지정된 길이만큼 분할하여 설정되는 전자 장치.
제1항에 있어서,
상기 제1 구간 및 상기 제2 구간은,
상기 이미지 센서의 라인 내에서 적어도 일부 중첩되도록 설정되는 전자 장치.
제1항에 있어서,
상기 분배 모듈은,
상기 라인 데이터의 제2 구간에 대응하는 상기 제2 부분 데이터를, 상기 라인 데이터의 상기 제1 구간의 크기에 대응하는 시간 구간만큼 지연시켜 상기 제2 이미지 처리 모듈로 전송하는 전자 장치.
제1항에 있어서,
상기 병합 모듈은,
상기 제2 이미지 처리 모듈로 입력되는 상기 라인 데이터의 제2 구간에 설정된 지정된 시간 구간의 지연에 기반하여, 상기 제2 이미지 처리 모듈을 통해 이미지 처리된 제2 구간 및 상기 제1 이미지 처리 모듈을 통해 이미지 처리된 제1 구간을 병합하는 전자 장치.
제1항에 있어서,
상기 제1 이미지 처리 모듈 및 상기 제2 이미지 처리 모듈이 이미지 처리를 위해 사용하는 제1 클럭은, 상기 이미지 센서 모듈이 상기 이미지 프레임 데이터의 출력을 위해 사용하는 제2 클럭 보다 긴 주기를 가지는 전자 장치.
전자 장치에 있어서,
복수의 라인들에 기반하여 배치된 복수의 포토 다이오드들;
상기 복수의 포토 다이오드들에서 획득된 이미지 프레임 데이터 중 적어도 일부를 저장하는 버퍼; 및
상기 버퍼내에 저장된 제1 부분 데이터를 제1 이미지 시그널 프로세서(Image Signal Processor, ISP)를 이용하여 처리함으로써 획득된 제1 이미지 데이터 및 상기 버퍼 내에 저장된 제2 부분 데이터를 제2 ISP를 이용하여 처리함으로써 획득된 제2 이미지 데이터에 적어도 일부 기반하여 상기 이미지를 획득하는 프로세서, 상기 제1 부분 데이터 및 상기 제2 부분 데이터는 상기 복수의 라인들 각각에서 서로 구별되는 제1 구간 및 제2 구간 각각에 대응함,
를 포함하는 전자 장치.
제7항에 있어서,
상기 제1 ISP 및 상기 제2 ISP와 작동적으로 연결된 메모리를 더 포함하고,
상기 메모리내에서, 상기 제2 이미지 데이터의 저장이 시작되는 주소는 상기 제1 이미지 데이터의 저장이 완료되는 주소의 다음 주소에 대응하는 전자 장치.
제7항에 있어서,
상기 제1 데이터 및 상기 제2 데이터 각각을 상기 제1 ISP에 대응하는 제1 버퍼 및 상기 제2 ISP에 대응하는 제2 버퍼로 전달하는 분배 모듈을 더 포함하는 전자 장치.
제9항에 있어서,
상기 분배 모듈은,
상기 제2 데이터를, 상기 제1 데이터의 크기에 대응하는 시간 구간만큼 지연시켜 상기 제2 버퍼로 전달하는 전자 장치.
제7항에 있어서,
상기 복수의 라인들 중 제1 라인에서의 상기 제1 포토 다이오드들 및 상기 제2 포토 다이오드들의 배치에 기반하여 상기 제1 이미지 데이터 및 상기 제2 이미지 데이터를 병합하는 병합 모듈을 더 포함하는 전자 장치.
제11항에 있어서,
상기 병합 모듈은,
상기 제1 데이터가 상기 제1 ISP로 전송되는 시점 및 상기 제2 데이터가 상기 제2 ISP로 전송되는 시점 사이에서 발생되는 지연에 기반하여, 상기 제1 이미지 데이터 및 상기 제2 이미지 데이터를 병합하는 전자 장치.
제7항에 있어서,
상기 버퍼는,
상기 복수의 라인들 중 어느 한 라인에 포함된 복수의 포토 다이오드들 전체에 대응하는 크기를 가지는 전자 장치.
제7항에 있어서,
상기 제1 ISP는,
상기 복수의 라인들 중 제1 라인의 제1 구간 다음의 제2 구간에 대응하는 복수의 포토 다이오드들 중 상기 제1 구간의 포토 다이오드들과 인접하여 배치되는 적어도 하나의 포토 다이오드들을 통해 수신되는 제3 부분 데이터를 처리하도록 설정되는 전자 장치.
제14항에 있어서,
상기 제1 ISP는,
상기 복수의 라인들 각각에서 지정된 구간에 대응하는 위치를 가지는 포토 다이오드들에 대응하는 상기 제1 부분 데이터를 식별하고,
상기 식별된 제1 부분 데이터를 처리하여 상기 제1 이미지 데이터를 획득하는 전자 장치.
제14항에 있어서,
상기 제2 ISP는,
상기 제2 구간에 대응하는 복수의 포토 다이오드들을 통해 수신되는 상기 제2 부분 데이터 및 상기 제2 구간의 복수의 포토 다이오드들과 인접하여 배치되는 적어도 하나의 포토 다이오드들을 통해 수신되는 제4 부분 데이터를 처리하도록 설정되는 전자 장치.
전자 장치에 있어서,
복수의 라인들에 기반하여 배치되는 복수의 포토 다이오드들을 포함하는 이미지 센서;
상기 이미지 센서와 작동적으로 결합된 프로세서를 포함하고,
상기 프로세서는,
상기 복수의 포토 다이오드들 각각에서 획득된 이미지 프레임 데이터 중에서, 상기 복수의 라인 중 제1 라인에 대응하는 일부분을 저장하고,
상기 저장된 상기 이미지 프레임 데이터의 일부분을, 상기 제1 라인 내에 포함된 복수의 구간들 각각에 대응하는 복수의 부분 데이터로 분할하고, 상기 복수의 구간들은 상기 복수의 포토 다이오드들 중에서 상기 제1 라인 내에 포함된 복수의 포토 다이오드들을 분배하여 설정됨,
상기 복수의 부분 데이터 각각에 대한 이미지 처리를 수행하고,
상기 복수의 구간들에 기반하여 상기 이미지 처리가 수행된 복수의 부분 데이터를 병합하여, 상기 이미지 처리가 수행된 이미지 프레임 데이터를 획득하는 전자 장치.
제17항에 있어서,
상기 프로세서는,
상기 이미지 프레임 데이터 중에서, 상기 제1 라인에 대응하는 일부분을 저장하는 라인 버퍼를 포함하는 전자 장치.
제17항에 있어서,
상기 프로세서는,
상기 복수의 구간들 각각에 대응하는 복수의 이미지 처리 모듈들을 포함하고,
상기 복수의 이미지 처리 모듈들 각각은,
상기 복수의 구간들 각각에 대응하는 상기 복수의 부분 데이터 각각에 대한 이미지 처리를 수행하는 전자 장치.
제19항에 있어서,
상기 복수의 이미지 처리 모듈들은,
상기 이미지 센서로 입력되는 제1 클럭 신호의 주기 보다 긴 주기를 가지는 제2 클럭 신호에 기반하여 작동하는 전자 장치.