TWI634448B - 電路分析方法及電路分析裝置 - Google Patents

Abstract

一種電路分析方法，用於一電子系統中，包含有取得該電子系統中一電路通道之一損耗參數及一眼圖；比較該眼圖與一預期眼圖，以產生一比較結果；根據該比較結果，產生該損耗參數之一分析結果，用以調整該眼圖；以及根據該分析結果，調整該損耗參數。

Description

電路分析方法及電路分析裝置

本發明係指一種電路分析方法及電路分析裝置，尤指一種透過電路通道之分析結果以調整眼圖的分析方法及電路分析裝置。

在電子系統中，為了判斷傳輸端與接收端間的訊號傳輸品質，習知技術通常使用眼圖（Eye Diagram）作為指標。一般而言，訊號品質越穩定、失真越少，則眼圖中「眼睛」部份越大，即眼高與眼寬數值越大。因此，眼圖是訊號傳遞過程中重要的判斷依據，而眼高與眼寬則是分析眼圖時重要的指標。

在習知技術中，為達到良好的訊號傳輸品質，可由兩方面下手；一為於接收端增加補償電路，相對將增加製造成本且會造成額外的電力消耗，對力求低功耗的可攜式電子裝置更為不利；二是修改晶片間傳輸通道的傳輸特性。一般而言，晶片間的訊號傳輸通道通常藉由印刷電路板（Printed Circuit Boards，PCB）作為電路通道以互相傳遞訊號，而在印刷電路板完成通道佈局圖（Layout）設計後可取得對應於通道佈局圖的阻抗或是損耗資訊，再根據阻抗資訊進行眼圖模擬以判斷該通道佈局圖的訊號傳遞情況。當眼圖不符合設計需求時，電路設計者需修改通道佈局圖，再次進行眼圖模擬，並判斷晶片間的通訊是否達到系統規範之傳輸品質，如此重複修改設計、模擬、驗證等程序，直到取得符合規格的電路通道。然而，重複修改通道佈局圖並取得阻抗特性往往需要耗費大量時間成本，甚至可能在花費了大量時間成本後才發現修改通道佈局圖的作法無法滿足系統規範之傳輸品質，不符合經濟效益。

因此，如何進行分析而減少電路調整所需的反覆試驗並避免無效調整，進而有效率地改善眼圖，已成為業界所努力的目標之一。

因此，本發明之主要目的即在於提供一種可快速地分析電路通道以調整電路通道至適當損耗參數值，而不須重複修改電路通道佈局圖的電路分析方法以及電路分析裝置，以改善習知技術的缺點。

本發明揭露一種電路分析方法，用於一電子系統中，該電路分析方法包含有取得該電子系統中一電路通道之一損耗參數及一眼圖；比較該眼圖與一預期眼圖，以產生一比較結果；根據該比較結果，產生該損耗參數之一分析結果，用以調整該眼圖；以及根據該分析結果，調整該損耗參數。

本發明另揭露一種電路分析裝置，用於一電子系統中，包含有一處理單元；以及一儲存單元，用來儲存一程式碼，該程式碼指示該處理單元執行下列步驟：取得該電子系統中一電路通道之一損耗參數及一眼圖；比較該眼圖與一預期眼圖，以產生一比較結果；以及根據該比較結果，調整該電路通道之該損耗參數，以調整該眼圖。

請參考第1圖，第1圖為本發明實施例一電子系統1之示意圖，在電子系統1中，一傳送端Tx輸出一數位訊號Vi至一電路通道Ch，電路通道Ch傳遞數位訊號Vi的過程中因不同電路特性（如阻抗值、操作頻率等）或非理想特性（例如抖動、衰減等）將數位訊號Vi改變為一數位訊號Vo，並由一接收端Rx所接收。為了評判電子系統1訊號傳遞之品質，尤其是數位訊號Vi在電路通道Ch中所受到的影響，可以訊號週期為單位，將每個週期的數位訊號Vo重複疊加而描繪出對應眼圖。進一步地，為了確保電路通道Ch符合系統所需，本發明進一步提供一電路分析裝置10，用於電子系統1中判斷電路調整方向。

電路分析裝置10耦接於電路通道Ch，其包含有一處理單元102以及一儲存單元104。處理單元102可為一微處理器（Microprocessor，MCU）或一特定應用積體電路（Application-specific Integrated Circuit，ASIC）等，而不限於此。儲存單元104用來儲存一程式碼1040，其可由處理單元102存取或執行，儲存單元104可為任何資料儲存裝置，如唯讀記憶體（Read-only Memory，ROM）、隨機存取記憶體（Random-access Memory，RAM）、光學數據儲存裝置（Optical Data Storage Device）、非揮發性記憶體（Non-volatile Memory）等，且不限於此。

請參考第2圖，第2圖為本發明實施例一電路分析流程20之示意圖。電路分析流程20用於電子系統1中判斷電路調整方向，其可被編譯為程式碼1040而由處理單元102執行，電路分析流程20包含有以下步驟：

步驟200：開始。

步驟202：取得電子系統1中電路通道Ch的一損耗參數Ls以及一眼圖Edg。

步驟204：比較眼圖Edg與一預期眼圖Std，以產生一比較結果。

步驟206：根據比較結果，產生損耗參數Ls之分析結果，用以調整眼圖Edg。

步驟208：根據分析結果，調整損耗參數。

步驟210：結束。

根據電路分析流程20，電路分析裝置10先取得電子系統1中電路通道Ch的損耗參數Ls以及眼圖Edg，接著比較眼圖Edg與預期眼圖Std，以產生比較結果，最後根據比較結果，產生損耗參數Ls之分析結果，用以調整眼圖Edg。損耗參數Ls的分析結果可作為調整電子系統1特性之依歸，其可避免電路設計者需反覆盲目嘗試的設計流程，可提供調整電路時的分析建議，加速電路設計時程。

詳細來說，為了分析電路通道Ch之訊號傳遞狀況，電路分析裝置10首先取得電路通道Ch的損耗參數Ls以及眼圖Edg（即步驟202），藉由損耗參數Ls以及眼圖Edg而進一步分析並判斷電路通道Ch的訊號傳遞狀況。一般而言，眼圖Edg可藉由傳送端Tx輸入一偽隨機二進位數列（Pseudo Random Binary Sequence，PRBS），並疊加接收端Rx所接收到的訊號，藉以觀察電路通道Ch的訊號傳遞特性。值得注意的是，損耗參數Ls可相關於一散射參數（Scattering Parameter，S參數）。此外，由於損耗參數Ls包含有電路通道Ch的傳輸特性（即頻率響應、阻抗資訊等），亦可藉由損耗參數Ls獲得對應於電路通道Ch之眼圖Edg，而不僅限於藉由數位訊號Vo的量測以獲得眼圖Edg。

接著，為評判電路通道Ch是否符合電子系統所需求的規格，則需要將所獲得之眼圖Edg與規格所規範的預期眼圖Std進行比較（即步驟204）。如本領域所熟知，眼圖Edg的開口越大越清楚，即代表電路通道Ch的訊號傳遞特性越佳，受到越少的非理想性效應所干擾，而預期眼圖Std則表示符合系統所需通訊品質的對應眼圖。因此，為確保電路通道Ch符合所需的通訊品質，眼圖Edg的開闔程度需符合或較預期眼圖Std為大以滿足規格。因此，本發明藉由比較眼圖Edg與預期眼圖Std，以判斷電路通道Ch是否滿足系統所需。

根據眼圖Edg與預期眼圖Std的比較結果，電路分析裝置10可獲得損耗參數Ls所對應的眼圖Edg是否滿足系統所需，並據此產生損耗參數Ls之分析結果（即步驟206），其可作為電路通道Ch的調整依據。舉例來說，當眼圖Edg無法滿足規格需求時，代表電路通道Ch之不理想特性過大，造成訊號品質下降，而調整損耗參數Ls可以改善此不理想特性，因此可於分析結果中指示調整損耗參數Ls，以改善眼圖Edg並提升電路通道Ch的訊號傳遞品質。

簡言之，本發明之電路分析裝置10取得對應於電路通道Ch的損耗參數Ls以及眼圖Edg，並根據儲存於儲存單元104中之預期眼圖Std，將預期眼圖Std與眼圖Edg比較以獲得比較結果，最後據以產生損耗參數Ls之分析結果，用以調整眼圖Edg。

需注意的是，電路分析流程20係為本發明之實施例，本領域具通常知識者當可據以做不同修飾，而不限於此。舉例來說，步驟204係比較眼圖Edg與系統所需的預期眼圖Std，而比較眼圖之方式可觀察眼圖抖動（Jitter）、振幅（Eye Amplitude）、眼高（Eye Height）、眼寬（Eye Width）等。其中眼高與眼寬廣泛用於判斷眼圖開闔情形的依據，其也可代表電路系統的訊號品質，而眼高與眼寬的數值越大代表眼圖的訊號品質越穩定，電路判讀訊號上的難度與錯誤率越低。詳細來說，請參考第3圖，第3圖為一眼圖30之示意圖，其中眼圖30包含有一眼寬300、一眼高302、一抖動304、一振幅306等資訊，可用以分析眼圖開闔程度、時脈一致性以及雜訊對於電路通道在訊號傳遞上之影響。由第3圖可知，眼寬300以及眼高302為判斷眼圖開闔程度最直接之依據，因此本發明可藉由眼寬以及眼高作為衡量電路通道Ch傳輸訊號品質是否符合系統所需的依歸。也就是說，於步驟204中，電路分析裝置10可比較眼圖Edg中的一眼高Eh及一眼寬Ew是否大於預期眼圖Std中的一預期眼高Sh及一預期眼寬Sw。當眼高Eh及眼寬Ew皆大於或等於預期眼高Sh及預期眼寬Sw時，電路分析裝置10可判斷不需要調整電路通道Ch之損耗參數Ls，而產生對應分析結果。反之，當眼高Eh及眼寬Ew其中之一不大於預期眼高Sh及預期眼寬Sw時，代表電路通道Ch之訊號傳輸品質未達到系統所需，可能使得接收端Rx在判讀訊號並進行訊號處理時出現錯誤，故電路分析裝置10產生之分析結果將指示需調整損耗參數Ls，以調整眼圖Edg。上述分析流程可搭配電路調整而反覆運行，直到眼高Eh及眼寬Ew皆大於或等於預期眼高Sh及預期眼寬Sw時。舉例來說，可重複地將一單位增益Gu增加至損耗參數Ls，以改善電路通道Ch的訊號傳輸品質。而重複調整損耗參數Ls的運作，可歸納為一電路分析及調整流程40，如第4圖所示。電路分析及調整流程40包含有以下步驟：

步驟400：開始。

步驟402：處理單元102取得電路通道Ch的損耗參數Ls以及眼圖Edg。

步驟404：處理單元102比較眼圖Edg與預期眼圖Std，以產生比較結果。

步驟406：處理單元102分析眼圖Edg之眼高Eh及眼寬Ew是否皆大於或等於預期眼圖Std之預期眼高Sh及預期眼寬Sw，並對應產生損耗參數Ls之分析結果，用以調整眼圖Edg。若是，則進行步驟410；若否，則進行步驟408。

步驟408：將一單位增益Gu增加至損耗參數Ls，並取得增加單位增益Gu之後的眼圖Edg’。

步驟410：結束。

在電路分析及調整流程40中，步驟404、406、408可視為一損耗參數調整循環。當電路分析裝置10產生之分析結果顯示需調整損耗參數Ls時，可重複執行損耗參數調整循環，直到比較結果顯示眼高Eh大於或等於預期眼高Sh且眼寬Ew大於或等於預期眼寬Sw。

關於電路分析及調整流程40的運作方式，以下配合第5A圖至第5E圖及第6圖進行說明，其中假設單位增益Gu為0.5dB。首先，第5A圖為電路通道Ch初始狀態之眼圖Edg，即電路分析裝置10根據步驟402所取得的最初眼圖Edg（同時另取得電路通道Ch的損耗參數Ls）。由第5A圖可知電路通道Ch初始狀態的眼圖Edg中眼高Eh小於預期眼高Sh（即步驟404的比較結果），因此電路分析裝置10執行步驟406所產生的分析結果將指示電路通道Ch的傳遞特性不佳，無法滿足系統傳輸需求。據此，電路設計者（或由處理單元102）可根據此分析結果將單位增益Gu增加至損耗參數Ls，並取得對應的眼圖Edg’，即第5B圖所示。以上的執行動作即為一損耗參數調整循環。

由於第5B圖所示的眼圖Edg’其眼高及眼寬仍不滿足皆大於預期眼高Sh與預期眼寬Sw的條件，因此電路設計者（或由處理單元102）可根據對應分析結果將單位增益Gu增加至損耗參數Ls，而得到第5C圖所示的眼圖。重複上述損耗參數調整循環，可獲得第5D圖之眼圖。其中，第5D圖的眼圖已滿足眼高及眼寬皆大於預期眼圖Std之預期眼高Sh與預期眼寬Sw的條件，因此可結束損耗參數調整循環。

當然，更進一步地，可根據流程40，額外執行損耗參數調整循環以加強電路通道的訊號傳輸品質。如第5E圖所示，雖然第5D圖的眼圖已滿足系統所需，但再次增加單位增益Gu至損耗參數Ls後，可獲得開闔程度較預期眼圖Std明顯為大的眼圖，可進一步降低錯誤發生率，具有更加良好的訊號品質，此亦屬本發明之範疇。

另一方面，第6圖為第5A圖至第5E圖對應之損耗參數Ls之示意圖。其中，曲線600代表由初始狀態取得之損耗參數Ls，對應於第5A圖所繪示之眼圖；而曲線602至608分別代表經過一次至四次損耗調整循環後之損耗參數Ls，對應於第5B圖至第5E圖所繪示之眼圖。其中，由第6圖可知，電路分析裝置10執行損耗調整循環以調整損耗參數時，每增加一單位增益Gu後，可改變損耗參數Ls並調整眼圖Edg，進而改善電路通道Ch的訊號傳輸品質，以達到滿足系統傳輸規格的目的。

需注意的是，前述實施例係用以說明本發明之概念，本領域具通常知識者當可據以做不同之修飾，而不限於此。舉例來說，處理單元102不僅可以進行損耗參數Ls的增加，當處理單元102所取得的眼圖滿足系統傳輸需求時，亦可進一步根據處理單元102的分析結果判斷是否需調降損耗參數Ls，以降低額外成本。

在另一實施例中，除了透過損耗參數調整循環調整損耗參數Ls外，亦可利用查表方式。例如，當處理單元102產生損耗參數Ls之分析結果後，可根據眼圖Edg之眼高Eh與眼寬Ew與預期眼圖之預期眼高Sh與預期眼寬Sw之一差距值，以差距值查詢一預設表格，而判斷損耗參數Ls調整數值。

再者，為因應規格需求以及設計可適性，於處理單元102比較眼圖Edg與預期眼圖Std以產生比較結果時，處理單元102不僅可以比較眼圖Edg之眼高Eh及眼寬Ew與預期眼圖Std之預期眼高Sh及預期眼寬Sw，亦可藉由比較眼圖Edg之一抖動值或是一振幅以判斷電路通道Ch的是否滿足規格之需求，不僅限於比較眼圖Edg之眼高Eh與眼寬Ew，以產生分析結果。

因此，透過本發明實施例之電路分析及調整流程40，電路設計者可根據電路分析裝置10的分析結果，進行損耗調整循環並藉此調整電路通道之眼圖。電路設計者可直至取得符合系統傳輸規格的損耗參數後，再進行電路佈局圖修改即可，而不須在沒有分析結果為依歸的情況下，經由重複修改電路通道Ch的佈局圖並獲得對應的眼圖Edg，以判斷所修改的電路通道Ch佈局圖是否滿足系統傳輸規格。在此情形下，透過本發明，電路設計者可節省重複修改電路通道Ch再獲得對應的眼圖Edg所需耗費的時間，大幅的減少電路設計時所需要的時間並提高設計效率。

在習知技術中，當電路通道傳輸特性不符合系統需求時，電路設計者藉由修改電路通道佈局圖的方式以調整電路傳輸特性，然而此方法受限於由實體電路通道佈局圖取得損耗參數以及眼圖相當耗時，且往往在沒有分析為依歸下電路設計者需盲目地進行多次修改，無謂且重複地調整電路佈局圖以獲得損耗參數與眼圖，增加了電路設計的時間成本並降低整體設計效率。相較之下，本發明實施例電路分析裝置可減少電路調整所需的反覆試驗並避免無效調整，進而有效率地改善眼圖。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

1‧‧‧電子系統

10‧‧‧電路分析裝置

102‧‧‧處理單元

104‧‧‧儲存單元

1040‧‧‧程式碼

20、40‧‧‧流程

30‧‧‧眼圖

200～210、400～410‧‧‧步驟

300‧‧‧眼寬

302‧‧‧眼高

304‧‧‧抖動

306‧‧‧振幅

600～608‧‧‧曲線

Tx‧‧‧傳送端

Rx‧‧‧接收端

Ch‧‧‧電路通道

Vi、Vo‧‧‧數位訊號

Edg‧‧‧眼圖

Ls‧‧‧損耗參數

Std‧‧‧預期眼圖

第1圖為本發明實施例一電子系統之示意圖。 第2圖為本發明實施例一流程之示意圖。 第3圖為一眼圖之示意圖。 第4圖為本發明實施例一流程之示意圖。 第5A至5E圖為本發明實施例電路通道之眼圖示意圖。 第6圖為本發明實施例一電路通道損耗參數之示意圖。

Claims (11)

1. 一種電路分析方法，用於一電子系統中，該電路分析方法包含有：取得該電子系統中一電路通道之一損耗參數及一眼圖(Eye Diagram)；比較該眼圖與一預期眼圖，以產生一比較結果；根據該比較結果，產生對應於該電路通道之該損耗參數之一分析結果，用以調整該眼圖；以及根據該分析結果，調整該損耗參數，以調整該電子系統之該電路通道。
2. 如請求項1所述之電路分析方法，其中比較該眼圖與該預期眼圖以產生該比較結果的步驟包含有：取得該眼圖之一眼高及一眼寬與該預期眼圖之一預期眼高及預期眼寬；以及比較該眼圖之該眼高及該眼寬與該預期眼圖之該預期眼高及該預期眼寬，以產生該比較結果。
3. 如請求項2所述之電路分析方法，其中根據該比較結果產生該損耗參數之該分析結果的步驟包含有：於該比較結果顯示該眼高小於該預期眼高及該眼寬小於該預期眼寬至少其中之一者時，產生調整該電路通道之該損耗參數的該分析結果；以及於該比較結果顯示該眼高大於或等於該預期眼高且該眼寬大於或等於該預期眼寬時，產生維持該電路通道之該損耗參數的該分析結果。
4. 如請求項2所述之電路分析方法，其中根據該分析結果調整該損耗參數時，若該比較結果顯示該眼高小於該預期眼高及該眼寬小於該預期眼寬至少其中之一者，重複執行一損耗參數調整循環，直到該比較結果顯示該眼高大於或等於該預期眼高且該眼寬大於或等於該預期眼寬。
5. 如請求項4所述之電路分析方法，其中該損耗參數調整循環係增加一單位增益至該電路通道之該損耗參數，並且比較增加該單位增益之後的該電路通道之該眼圖與該預期眼圖，以產生該比較結果。
6. 如請求項1所述之電路分析方法，其中該損耗參數為一散射參數(Scattering Parameter)。
7. 一種電路分析裝置，用於一電子系統中，包含有：一處理單元；以及一儲存單元，用來儲存一程式碼，該程式碼指示該處理單元執行下列步驟：取得該電子系統中一電路通道之一損耗參數及一眼圖(Eye Diagram)；比較該眼圖與一預期眼圖，以產生一比較結果；根據該比較結果，產生對應於該電路通道之該損耗參數之一分析結果，用以調整該眼圖；以及根據該分析結果，調整該損耗參數，以調整該電子系統之該電路通道。
8. 如請求項7所述之電路分析裝置，其中該處理單元另用來執行以下步驟，比較該眼圖與該預期眼圖以產生該比較結果：取得該眼圖之一眼高及一眼寬與該預期眼圖之一預期眼高及預期眼寬；以及比較該眼圖之該眼高及該眼寬與該預期眼圖之該預期眼高及該預期眼寬，以產生該比較結果。
9. 如請求項8所述之電路分析裝置，其中該處理單元另用來執行以下步驟，以根據該比較結果產生該損耗參數之該分析結果：於該比較結果顯示該眼高小於該預期眼高及該眼寬小於該預期眼寬至少其中之一者時，產生增加該電路通道之該損耗參數的該分析結果；以及於該比較結果顯示該眼高大於或等於該預期眼高且該眼寬大於或等於該預期眼寬時，產生維持該電路通道之該損耗參數的該分析結果。
10. 如請求項8所述之電路分析裝置，若該比較結果顯示該眼高小於該預期眼高及該眼寬小於該預期眼寬至少其中之一者，該處理單元重複執行一損耗參數調整循環，直到該比較結果顯示該眼高大於或等於該預期眼高且該眼寬大於或等於該預期眼寬。
11. 如請求項10所述之電路分析裝置，其中該處理單元增加一單位增益至該電路通道之該損耗參數，並且比較增加該單位增益之後的該電路通道之該眼圖與該預期眼圖，以產生該比較結果，以執行該損耗參數調整循環。