TWI627537B - 應用於通用序列匯流排系統的資料傳輸電路及相關的資料傳輸方法 - Google Patents

應用於通用序列匯流排系統的資料傳輸電路及相關的資料傳輸方法 Download PDF

Info

Publication number
TWI627537B
TWI627537B TW102107879A TW102107879A TWI627537B TW I627537 B TWI627537 B TW I627537B TW 102107879 A TW102107879 A TW 102107879A TW 102107879 A TW102107879 A TW 102107879A TW I627537 B TWI627537 B TW I627537B
Authority
TW
Taiwan
Prior art keywords
data
memory
bus controller
universal sequence
access engine
Prior art date
Application number
TW102107879A
Other languages
English (en)
Other versions
TW201435597A (zh
Inventor
陳林宏
王韜鈞
顏于凱
陳宏泰
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW102107879A priority Critical patent/TWI627537B/zh
Priority to US14/059,461 priority patent/US9274986B2/en
Publication of TW201435597A publication Critical patent/TW201435597A/zh
Application granted granted Critical
Publication of TWI627537B publication Critical patent/TWI627537B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0879—Burst mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00912—Arrangements for controlling a still picture apparatus or components thereof not otherwise provided for
    • H04N1/00954—Scheduling operations or managing resources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00912—Arrangements for controlling a still picture apparatus or components thereof not otherwise provided for
    • H04N1/0096—Simultaneous or quasi-simultaneous functioning of a plurality of operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

一資料傳輸電路包含有一記憶體、一直接記憶體存取引擎以及一通用序列匯流排控制器，其中該記憶體用以接收並儲存來自外部的資料；該直接記憶體存取引擎用以控制自該記憶體取得資料；該通用序列匯流排控制器用以接收來自該直接記憶體存取引擎的資料，並將所接收到的資料傳送到一主機；其中當該記憶體中所儲存的容量到達一第一臨界值時，該直接記憶體存取引擎開始並持續地自該記憶體擷取資料並傳送至該通用序列匯流排控制器，直到該直接記憶體存取引擎所擷取的資料量到達一第二臨界值，或是該記憶體中已沒有資料為止。

Description

應用於通用序列匯流排系統的資料傳輸電路及相關的資料傳 輸方法
本發明係有關於一種資料傳輸電路，尤指一種應用於通用序列匯流排系統的資料傳輸電路及其相關的資料傳輸方法。
在一般通用序列匯流排(Universal Serial Bus，USB)系統中，若是要將周邊元件中的記憶體資料經由USB傳輸線搬移到主機時，會採用聚集(Aggregation)的方式來減少資料搬移的次數，進而減少主機端中央處理器(Central Processing Unit)的利用率(Utilization)，以降低中央處理器的負擔。
在傳統的聚集傳輸方式中，需要對周邊元件中的記憶體設定一固定的臨界值，而當記憶體中的資料量達到此臨界值時，周邊元件便會將記憶體中的資料搬移到主機中。請參考第1圖，第1圖為記憶體110之臨界值大小與每一筆傳輸資料的示意圖，如第1圖所示，假設記憶體110被設定具有較低的臨界值，則每一筆傳輸資料(#1~#N+1)的大小會比較小(資料量大致在臨界值左右)，中央處理器的利用率也會比較高(中央處理器負擔大)，但此時記憶體110可以具有比較多的緩衝空間以容納進入的資料；另一方面，假設記憶體110被設定具有較高的臨界值，則每一筆傳輸資料(#1~#M)的大小會比較大，中央處理器的利用率也會 比較低(中央處理器負擔小)，但此時記憶體110的緩衝空間也比較不足。
如上所述，由於中央處理器的利用率與周邊元件中的記憶體的緩衝空間會互相衝突，因此，設計者在設計上必須要權衡兩邊的分配方式，而無法得到兩全其美的結果。
因此，本發明的目的之一在於提供一種應用於通用序列匯流排系統的資料傳輸電路及其相關的資料傳輸方法，其可以在不增加記憶體容量的情況下，同時兼顧中央處理器的利用率與周邊元件中的記憶體的緩衝空間，以解決習知技術的問題。
依據本發明一實施例，一種應用於一通用序列匯流排系統的資料傳輸電路包含有一記憶體、一直接記憶體存取引擎以及一通用序列匯流排控制器，其中該記憶體用以接收並儲存來自外部的資料；該直接記憶體存取引擎耦接於該記憶體，且用以控制自該記憶體取得資料；該通用序列匯流排控制器耦接於該直接記憶體存取引擎，且用以接收來自該直接記憶體存取引擎的資料，並將所接收到的資料傳送到一主機；其中當該記憶體中所儲存的資料容量到達一第一臨界值時，該直接記憶體存取引擎開始並持續地自該記憶體擷取資料並傳送至該通用序列匯流排控制器，直到該直接記憶體存取引擎所擷取的資料量到達一第二臨界值，或是該記憶體中已沒有資料為止；其中該第二臨界值大於該第一臨界值。
依據本發明另一實施例，一種應用於一通用序列匯流排系統的資料傳輸方法包含有：提供一記憶體，用以接收並儲存來自外部的資料；提供一通用序列匯流排控制器；以及當該記憶體中所儲存的資料容量到達一第一臨界值時，才開始並持續地擷取該記憶體擷取中的資料，並將所擷取的資料傳送至該通用序列匯流排控制器，直到所擷取的資料 量到達一第二臨界值，或是該記憶體中已沒有資料為止其中該第二臨界值大於該第一臨界值。
依據本發明另一實施例，一種通用序列匯流排系統包含有一主機以及一周邊元件，其中該主機包含有一處理器、耦接於該處理器的一系統記憶體、以及耦接於該系統記憶體的一第一通用序列匯流排控制器；該周邊元件包含有一記憶體、一直接記憶體存取引擎以及一第二通用序列匯流排控制器，其中該記憶體用以接收並儲存來自外部的資料；該直接記憶體存取引擎耦接於該記憶體，且用以控制自該記憶體取得資料；該第二通用序列匯流排控制器耦接於該直接記憶體存取引擎，且用以接收來自該直接記憶體存取引擎的資料，並將所接收到的資料經由該通用序列匯流排傳輸媒介以及該第一通用序列匯流排控制器傳送到該系統記憶體中；其中當該記憶體中所儲存的資料容量到達一第一臨界值時，該直接記憶體存取引擎開始並持續地自該記憶體擷取資料並傳送至該第二通用序列匯流排控制器，直到該直接記憶體存取引擎所擷取的資料量到達一第二臨界值，或是該記憶體中已沒有資料為止；其中該第二臨界值大於該第一臨界值。
110、222‧‧‧記憶體
200‧‧‧通用序列匯流排系統
202‧‧‧通用序列匯流排傳輸媒介
210‧‧‧主機
212‧‧‧中央處理器
214‧‧‧系統記憶體
216、224‧‧‧通用序列匯流排控制器
230‧‧‧直接記憶體存取引擎
232‧‧‧擷取電路
234‧‧‧資料緩衝器
236‧‧‧偵測計算單元
238‧‧‧狀態資料緩衝器
300~312‧‧‧步驟
410、420‧‧‧短封包
第1圖為記憶體之臨界值大小與每一筆傳輸資料的示意圖。
第2圖為依據本發明一實施例之通用序列匯流排系統的示意圖。
第3圖為依據本發明一實施例之資料傳輸方法的流程圖。
第4圖為用來解釋本發明之資料傳輸方法的流程的示意圖。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會 用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段，因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或者透過其他裝置或連接手段間接地電氣連接至該第二裝置。
請參考第2圖，第2圖為依據本發明一實施例之通用序列匯流排(USB)系統200的示意圖。如第2圖所示，USB系統包含有一主機210以及一周邊元件220，且彼此之間以一USB傳輸媒介202(例如USB傳輸線或是USB介面傳輸電路)進行連接，其中主機210包含有一中央處理器212、一系統記憶體214以及一通用序列匯流排控制器216，且周邊元件220包含有一記憶體222(於本實施例中，記憶體222可為先進先出(First In First Out，FIFO)記憶體)、一直接記憶體存取引擎230以及一通用序列匯流排控制器224，其中直接記憶體存取引擎230包含有一擷取電路232、一資料緩衝器234、一偵測計算單元236以及一狀態資料緩衝器238。此外，於本實施例中，記憶體222係用來儲存來自周邊元件220外所輸入的封包資料，且記憶體222係設有一第一臨界值，當記憶體222中所儲存之資料容量到達該第一臨界值時，記憶體222便會開始將所儲存的封包資料循序地傳送到直接記憶體存取引擎230。
於本實施例中，記憶體222與直接記憶體存取引擎230之間的一傳輸頻寬係小於USB控制器224與主機210之間的一傳輸頻寬。
於本實施例中，周邊元件220可以為一有線網路卡，但本發明並不以此為限。只要周邊元件220是利用USB系統來將所接收到的封包資料循序傳送到主機210中，周邊元件220可以是任何其他的裝置。
請同時參考第2圖以及第3圖，第3圖為依據本發明一實施 例之資料傳輸方法的流程圖。參考第3圖，流程敘述如下。
首先，於步驟300中，當USB系統200開機或是準備開始運作時，主機210會傳送一最大單筆資料傳輸容量至直接記憶體存取引擎230中，其中，該最大單筆資料傳輸容量係為USB規範中主機210一次所能接收並處理的資料傳輸容量。接著，於步驟302中，當記憶體222中所儲存的封包資料超過該第一臨界值的時候，直接記憶體存取引擎230開始啟動大量傳輸(Bulk-In transfer)操作，此時擷取電路232會準備開始自記憶體222中擷取封包資料。接著，於步驟304中，直接記憶體存取引擎230持續進行大量傳輸操作，且擷取電路232持續自記憶體222中擷取封包資料，並將所擷取到的封包資料先傳送到資料緩衝器234後，再經由USB控制器224、USB傳輸媒介202與USB控制器216傳送到系統記憶體214。此外，偵測計算單元236同時會累積目前直接記憶體存取引擎230自記憶體222所接收到之封包資料的大小。
接著，於步驟306中，偵測計算單元236判斷目前累積所接收到之封包資料的大小是否到達一第二臨界值，若是該目前累積所接收到之封包資料的大小尚未到達該第二臨界值，流程進入步驟308；反之，若是該目前累積所接收到之封包資料的大小已到達該第二臨界值，則流程進入步驟310。此外，於本實施例中，該第二臨界值係依據該最大單筆資料傳輸容量來決定，舉例來說，該第二臨界值可以被設定為略小於該最大單筆資料傳輸容量的數值。
於步驟308中，偵測計算單元236依據是否持續接收到來自記憶體222的資料來判斷記憶體222中是否還具有封包資料，若是記憶體222還具有封包資料，則流程回到步驟304以持續進行大量傳輸操作；而若是記憶體222已不具有封包資料，且偵測計算單元236在等待一預定時間內都沒有接收到來自記憶體222的資料後，流程進入步驟310。
在步驟310中，直接記憶體存取引擎230關閉大量傳輸操作， 且偵測計算單元236傳送一短封包(short packet)至狀態資料緩衝器238後，再經由USB控制器224與USB傳輸媒介202以傳送到USB控制器216中。其中，該短封包係為USB規格中所定義之一小於正常封包大小的封包資料，且該短封包係附在每筆傳輸資料的末端以供主機212識別每一筆傳輸資料是否已經結束。此外，在直接記憶體存取引擎230準備關閉大量傳輸操作之前，若是直接記憶體存取引擎230正在從記憶體222接收一封包資料，則直接記憶體存取引擎230會等到接收完該封包資料之後再關閉大量傳輸操作。
於步驟312中，當USB控制器216偵測到有短封包出現時，USB控制器216便可以知道這一筆傳輸資料已經結束，因此，便發出一中斷(interrupt)訊號VI至中央處理器212，以通知中央處理器212可以開始讀取及處理儲存在系統記憶體214中的這一筆資料。接著，流程回到步驟302以準備下一筆資料的傳輸，且偵測計算單元236也開始重新歸零開始計算直接記憶體存取引擎230所累積接收到的資料總量。
請參考第4圖，第4圖為用來解釋第3圖所示之流程的示意圖。如第4圖所示，假設記憶體222依序接收並儲存N個封包PKT#0~PKT#N，且在封包PKT#N之後便暫時沒有其他的封包進入記憶體222中，當記憶體222接收到封包PKT#2時記憶體222所儲存之資料量超過第一臨界值TH1，直接記憶體存取引擎230會開始進行大量傳輸操作，並持續將封包PKT#0、PKT#1、PKT#2、...等構成第一筆傳輸資料BLT#0以傳輸到USB控制器224中，當第一筆傳輸資料BLT#0的資料量大於第二臨界值TH2的時候，直接記憶體存取引擎230便關閉大量傳輸操作，並在第一筆傳輸資料BLT#0的末端附上一個短封包410以供主機210中的USB控制器216識別第一筆傳輸資料BLT#0已經結束，並據以傳送一中斷訊號VI至中央處理器212。接著，直接記憶體存取引擎230持續進行上述的類似操作，直到直接記憶體存取引擎230開始傳 輸第M筆傳輸資料BLT#M時，由於封包PKT#N之後已沒有其他的封包(記憶體222已經沒有儲存資料)，因此，雖然第M筆傳輸資料BLT#M尚未到達第二臨界值TH2，但直接記憶體存取引擎230在等待一預定時間TE後便在第M筆傳輸資料BLT#M的末端附上一個短封包420以供主機210中的USB控制器216識別，並據以傳送一中斷訊號至中央處理器212。
另外舉一例子來說明第2、3圖的操作，假設記憶體222的容量為64KB(千位元組)，資料緩衝器234的容量為4KB、第一臨界值為4KB、第二臨界值為32KB，所需傳送的封包資料為32KB，則若是採用習知技術的做法，會需要傳送約8筆資料(32KB/4KB=8)到主機(每筆資料約4KB)，且主機需要收到8次中斷訊號來進行處理，因此主機會具有較高的利用率而有較大的負擔；另外，若是採用本發明實施例中的技術，則僅需要傳送一筆資料到主機(這筆資料約32KB)，且主機僅會收到1次中斷資料來進行處理，因此主機會具有較低的利用率而有較小的負擔。此外，由於記憶體222與直接記憶體存取引擎230之間的傳輸頻寬係小於USB控制器224與主機210之間的傳輸頻寬，因此，連續地從記憶體222傳送封包資料到主機210之系統記憶體214的過程中並不會有封包阻塞的問題。
如上所述，由於本發明之直接記憶體存取引擎230可以持續地自記憶體222傳送封包資料到主機210直到每一筆傳輸資料的大小到達第二臨界值為止，因此，設計者可以將記憶體222中的第一臨界值設為一較低的數值，以使得記憶體222中會具有較多的緩衝空間；此外，由於每一筆傳輸資料的大小約為第二臨界值的大小(亦即很接近主機210一次所能接收之最大單筆資料傳輸容量)，因此，中央處理器212會接收到較少次的中斷訊號，以降低中央處理器212的負擔。因此，本發明可以讓中央處理器212的利用率與記憶體222的緩衝空間雙方均有很好的 表現，而不需要如習知技術中需要權衡兩邊的分配方式。

Claims (13)

  1. 一種應用於一通用序列匯流排系統的資料傳輸電路，包含有：一記憶體，用以接收並儲存來自外部的資料；一直接記憶體存取引擎，耦接於該記憶體，用以控制自該記憶體取得資料；以及一通用序列匯流排控制器，耦接於該直接記憶體存取引擎，用以接收來自該直接記憶體存取引擎的資料，並將所接收到的資料傳送到一主機；其中當該記憶體中所儲存的資料容量到達一第一臨界值時，該直接記憶體存取引擎開始並持續地自該記憶體擷取資料並傳送至該通用序列匯流排控制器，直到該直接記憶體存取引擎所擷取的資料量到達一第二臨界值，或是該記憶體中已沒有資料為止；其中該第二臨界值大於該第一臨界值。
  2. 如申請專利範圍第1項所述之資料傳輸電路，其中該第二臨界值係依據該主機所提供之最大單筆資料傳輸容量來決定。
  3. 如申請專利範圍第1項所述之資料傳輸電路，其中該記憶體與該直接記憶體存取引擎之間的一傳輸頻寬係小於該通用序列匯流排控制器與該主機之間的一傳輸頻寬。
  4. 如申請專利範圍第1項所述之資料傳輸電路，其中當該直接記憶體存取引擎自該記憶體所擷取的資料量大於該第二臨界值時，該直接記憶體存取引擎準備停止傳送自該記憶體所擷取的資料至該通用序列匯流排控制器，並另外傳送一個短封包至該通用序列匯流排控制器。
  5. 如申請專利範圍第1項所述之資料傳輸電路，其中當該直接記憶體存取引擎判斷該記憶體中已沒有資料時，該直接記憶體存取引擎傳送一個短封包至該通用序列匯流排控制器。
  6. 一種應用於一通用序列匯流排系統的資料傳輸方法，包含有：提供一記憶體，用以接收並儲存來自外部的資料；提供一通用序列匯流排控制器；以及當該記憶體中所儲存的資料容量到達一第一臨界值時，開始並持續地擷取該記憶體擷取中的資料，並將所擷取的資料傳送至該通用序列匯流排控制器，直到所擷取的資料量到達一第二臨界值，或是該記憶體中已沒有資料為止，其中該第二臨界值大於該第一臨界值。
  7. 如申請專利範圍第6項所述之資料傳輸方法，另包含有：依據該主機所提供之最大單筆資料傳輸容量來決定該第二臨界值。
  8. 如申請專利範圍第6項所述之資料傳輸方法，另包含有：將該通用序列匯流排控制器所接收到的資料傳送到一主機，其中擷取該記憶體中之資料時所使用的一傳輸頻寬係小於該通用序列匯流排控制器與該主機之間的一傳輸頻寬。
  9. 如申請專利範圍第6項所述之資料傳輸方法，其中當自該記憶體所擷取的資料量大於該第二臨界值時，準備停止傳送自該記憶體所擷取的資料至該通用序列匯流排控制器，並另外傳送一個短封包至該通用序列匯流排控制器。
  10. 如申請專利範圍第6項所述之資料傳輸方法，其中當判斷該記憶體中已沒有資料時，直接傳送一個短封包至該通用序列匯流排控制器。
  11. 一種通用序列匯流排系統，包含有：一主機，包含有：一處理器；一系統記憶體，耦接於該處理器；以及一第一通用序列匯流排控制器；耦接於該系統記憶體；以及一周邊元件，經由一通用序列匯流排傳輸媒介連接於該主機，其中該周邊元件包含有：一記憶體，用以接收並儲存來自外部的資料；一直接記憶體存取引擎，耦接於該記憶體，用以控制自該記憶體取得資料；以及一第二通用序列匯流排控制器，耦接於該直接記憶體存取引擎，用以接收來自該直接記憶體存取引擎的資料，並將所接收到的資料經由該通用序列匯流排傳輸媒介以及該第一通用序列匯流排控制器傳送到該系統記憶體中；其中當該記憶體中所儲存的資料容量到達一第一臨界值時，該直接記憶體存取引擎開始並持續地自該記憶體擷取資料並傳送至該第二通用序列匯流排控制器，直到該直接記憶體存取引擎所擷取的資料量到達一第二臨界值，或是該記憶體中已沒有資料為止；其中該第二臨界值大於該第一臨界值。
  12. 如申請專利範圍第11項所述之通用序列匯流排系統，其中當該直接記憶體存取引擎自該記憶體所擷取的資料量大於該第二臨界值時，該直接記憶體存取引擎準備停止傳送自該記憶體所擷取的資料至該第二通用序列匯流排控制器，並另外傳送一個短封包至該第二通用序列匯流排控制器後再傳送至該第一通用序列匯流排控制器；以及當該第一通用序列匯流排控制 器接收到該短封包之後，該第一通用序列匯流排控制器發出一中斷訊號至該處理器以通知該處理器讀取該系統記憶體中所儲存的資料。
  13. 如申請專利範圍第11項所述之通用序列匯流排系統，其中當該直接記憶體存取引擎判斷該記憶體中已沒有資料時，該直接記憶體存取引擎傳送一個短封包至該第二通用序列匯流排控制器後再傳送至該第一通用序列匯流排控制器；以及當該第一通用序列匯流排控制器接收到該短封包之後，該第一通用序列匯流排控制器發出一中斷訊號至該處理器以通知該處理器讀取該系統記憶體中所儲存的資料。
TW102107879A 2013-03-06 2013-03-06 應用於通用序列匯流排系統的資料傳輸電路及相關的資料傳輸方法 TWI627537B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102107879A TWI627537B (zh) 2013-03-06 2013-03-06 應用於通用序列匯流排系統的資料傳輸電路及相關的資料傳輸方法
US14/059,461 US9274986B2 (en) 2013-03-06 2013-10-22 Data transmission circuit and data transmission method using configurable threshold and related universal serial bus system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102107879A TWI627537B (zh) 2013-03-06 2013-03-06 應用於通用序列匯流排系統的資料傳輸電路及相關的資料傳輸方法

Publications (2)

Publication Number Publication Date
TW201435597A TW201435597A (zh) 2014-09-16
TWI627537B true TWI627537B (zh) 2018-06-21

Family

ID=51489320

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102107879A TWI627537B (zh) 2013-03-06 2013-03-06 應用於通用序列匯流排系統的資料傳輸電路及相關的資料傳輸方法

Country Status (2)

Country Link
US (1) US9274986B2 (zh)
TW (1) TWI627537B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI689820B (zh) * 2018-08-23 2020-04-01 瑞昱半導體股份有限公司 Usb傳輸系統、usb裝置與支援usb傳輸的主機
CN110874334B (zh) * 2018-08-30 2023-10-20 瑞昱半导体股份有限公司 Usb传输系统、usb装置与支持usb传输的主机
TWI727269B (zh) 2019-02-27 2021-05-11 瑞昱半導體股份有限公司 通用序列匯流排裝置及其資料傳輸方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200634528A (en) * 2005-03-18 2006-10-01 Via Tech Inc Data rate controller, and method of control thereof
TWI277875B (en) * 2004-06-28 2007-04-01 Faraday Tech Corp Dynamic buffer allocation method
TW201017423A (en) * 2008-10-17 2010-05-01 Via Tech Inc System and method of dynamically switching queue threshold
US20110035545A1 (en) * 2002-05-30 2011-02-10 Sehat Sutardja Fully-buffered dual in-line memory module with fault correction

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166221B2 (en) * 2004-03-17 2012-04-24 Super Talent Electronics, Inc. Low-power USB superspeed device with 8-bit payload and 9-bit frame NRZI encoding for replacing 8/10-bit encoding
US8719475B2 (en) * 2010-07-13 2014-05-06 Broadcom Corporation Method and system for utilizing low power superspeed inter-chip (LP-SSIC) communications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110035545A1 (en) * 2002-05-30 2011-02-10 Sehat Sutardja Fully-buffered dual in-line memory module with fault correction
TWI277875B (en) * 2004-06-28 2007-04-01 Faraday Tech Corp Dynamic buffer allocation method
TW200634528A (en) * 2005-03-18 2006-10-01 Via Tech Inc Data rate controller, and method of control thereof
TW201017423A (en) * 2008-10-17 2010-05-01 Via Tech Inc System and method of dynamically switching queue threshold

Also Published As

Publication number Publication date
US9274986B2 (en) 2016-03-01
US20140258567A1 (en) 2014-09-11
TW201435597A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
US20090259786A1 (en) Data transfer system and method for host-slave interface with automatic status report
EP1750202A1 (en) Combining packets for a packetized bus
US9846657B2 (en) Electronic device for packing multiple commands in one compound command frame and electronic device for decoding and executing multiple commands packed in one compound command frame
TWI486782B (zh) 可動態設定傳輸組態的傳輸系統及其控制方法
KR20040077932A (ko) 데이터 패킷을 연결 및 피기백시키기 위한 방법 및 장치
TWI627537B (zh) 應用於通用序列匯流排系統的資料傳輸電路及相關的資料傳輸方法
US20090327533A1 (en) Concatenating Secure Digital Input Output (SDIO) Interface
US8081878B1 (en) Remote control capture and transport
CN114286035B (zh) 图像采集卡、图像采集方法及图像采集系统
CN101937413B (zh) 一种i2c总线的通信方法
CN108733600B (zh) 具有直接存储器访问控制器的电子系统及其操作方法
CN108769564A (zh) 一种图像采集系统及图像数据处理方法
US20130019031A1 (en) System, method, and computer program product for inserting a gap in information sent from a drive to a host device
US11729515B2 (en) Imaging apparatus, information processing method, and recording medium for determining whether an image analysis of a predetermined image is complete
US20100312924A1 (en) Network processor, reception controller and data reception processing method performing direct memory access transfer
CN103838694B (zh) 一种fpga高速读取usb接口数据的方法
CN104050124B (zh) 应用于通用串行总线系统的数据传输电路及数据传输方法
RU2014147026A (ru) Нечувствительный к задержке буфер транзакции для связи с квитированием
KR20130045894A (ko) 인터럽트 요인 관리 장치 및 인터럽트 처리 시스템
US20110222417A1 (en) Communication apparatus, communication method, and non-transitory computer-readable storage medium
US8972621B1 (en) Methods, systems, and physical computer-readable media for multiplexing a single end-point memory structure between USB interfaces
US20120033557A1 (en) Communication control apparatus and control method
JP2012064090A (ja) 情報処理装置、情報処理システムおよび情報処理システムの通信方法
CN110096461A (zh) 一种基于usb3.0辅助协议的实时高速数据传输方法及系统
KR101420306B1 (ko) 패킷을 처리하는 방법 및 이를 위한 장치