TWI626210B - 一種奈米器件的製備方法 - Google Patents

一種奈米器件的製備方法 Download PDF

Info

Publication number
TWI626210B
TWI626210B TW106118690A TW106118690A TWI626210B TW I626210 B TWI626210 B TW I626210B TW 106118690 A TW106118690 A TW 106118690A TW 106118690 A TW106118690 A TW 106118690A TW I626210 B TWI626210 B TW I626210B
Authority
TW
Taiwan
Prior art keywords
substrate
metal
temperature
degrees celsius
minutes
Prior art date
Application number
TW106118690A
Other languages
English (en)
Other versions
TW201838910A (zh
Inventor
朱振東
李群慶
范守善
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Application granted granted Critical
Publication of TWI626210B publication Critical patent/TWI626210B/zh
Publication of TW201838910A publication Critical patent/TW201838910A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0042Assembling discrete nanostructures into nanostructural devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02513Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02601Nanoparticles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/47Organic layers, e.g. photoresist
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)
  • Semiconductor Memories (AREA)
  • Micromachines (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種奈米器件的製備方法,包括:提供一第一基底;在該第一基底表面沉積一金屬膜,並對該金屬膜進行退火處理使其在該第一基底表面形成金屬海島結構;在形成有金屬海島結構的第一基底的表面鋪設金屬奈米球,第一基底、金屬海島結構及金屬奈米球形成一複合結構,將該複合結構鋪設有金屬奈米球的表面定義為第一表面,並烘烤該複合結構;在所述複合結構的第一表面形成一光刻膠層;提供一第二基底,在該第二基底表面形成一脫模劑層;及在真空環境下,將複合結構表面的光刻膠層和第二基底表面的脫模劑層壓合在一起,分階段升溫,並在各個階段對第一基底和第二基底施加電壓,在第一基底表面形成分形奈米結構。

Description

一種奈米器件的製備方法
本發明屬於奈米器件領域,尤其涉及一種奈米器件的製備方法。
奈米制作技術即通過在半導體、金屬及其它各種材料上根據應用需要製作出各種奈米尺寸的結構,此結構結合材料本身的特性具有某種獨特的性能,即成為所謂的奈米器件。
隨著當代積體電路工藝技術的長足發展,集成化器件的特徵尺寸已進入奈米級層,器件的特徵尺寸的等比例縮小,使得器件物理特性分析亦進入量子力學的分析層次。奈米器件在電學與傳統器件有很大的不同,其性能大大優於傳統電子器件,主要體現在工作速度快、功耗低、資訊存儲量大、體積小、重量輕、集成密度高等特點。奈米器件將成為電子器件的主流。
目前主要採用“自上而下”的方法,比如電子束刻蝕技術、X-射線刻蝕技術、聚焦離子束刻蝕技術等,在襯底上製作具有數十奈米到數百奈米的微細結構的奈米圖案,從而製備奈米器件。這幾種技術具有解析度高、定位準確等優點,但是這類技術需要依賴尖端曝光及刻蝕設備,而相應的設備價格昂貴,這大大限制了奈米器件的生產加工,不利於奈米器件在產業上的大規模應用。此外,在襯底上形成的奈米圖案,往往取決於刻蝕技術中採用的掩膜上的奈米圖案,通常是人為設計有規律排布的圖案,而關於在襯底上形成分形奈米結構圖案的報導較少。
有鑑於此,確有必要提供一種奈米器件的製備方法,這種方法無需依賴掩膜板和昂貴的刻蝕設備,可大大降低生產成本,且可在襯底表面形成分形奈米結構。
一種奈米器件的製備方法,其包括以下步驟:提供一第一基底;在所述第一基底表面沉積一金屬膜,並對所述金屬膜進行退火處理,所述金屬膜在該第一基底的表面形成複數個金屬海島結構;在形成有所述金屬海島結構的所述第一基底的表面鋪設金屬奈米球,所述第一基底、所述金屬海島結構以及所述金屬奈米球形成一複合結構,將所述複合結構鋪設有所述金屬奈米球的表面定義為第一表面,並烘烤所述複合結構;在所述複合結構的第一表面形成一光刻膠層;提供一第二基底,在所述第二基底表面形成一脫模劑層;在惰性氣氛或真空環境下,將所述複合結構表面的光刻膠層和所述第二基底表面的脫模劑層壓合在一起,分階段對所述複合結構和所述第二基底進行加熱,並在各個階段對所述第一基底和所述第二基底施加電壓,在所述第一基底的表面形成分形奈米結構,製備奈米器件。
與先前技術相比較,由本發明提供的奈米器件的製備方法,在外加電壓、高溫的作用下實現金屬奈米材料在襯底表面上的快速分形生長,製備表面具有分形奈米結構的奈米器件,方法簡單、無需使用掩膜板及刻蝕設備,可大大降低生產成本。
101‧‧‧第一基底
102‧‧‧金屬膜
1022‧‧‧金屬海島結構
1024‧‧‧間隙
103‧‧‧金屬奈米球
1032‧‧‧金屬單晶小球
104‧‧‧複合結構
105‧‧‧光刻膠層
106‧‧‧脫模劑層
107‧‧‧第二基底
108‧‧‧電源
109‧‧‧分形奈米結構
圖1是本發明提供的製備奈米器件的工藝流程圖。
圖2是本發明提供的製備奈米器件的方法流程圖。
圖3是金屬膜經退火處理形成的金屬海島結構的剖面結構的示意圖。
圖4是將金屬奈米球鋪設在金屬海島結構表面後形成的複合結構的剖面結構的示意圖。
圖5是本發明製備的奈米器件的表面結構的掃描電鏡照片。
下面將結合附圖及具體實施例,對本發明提供的一種奈米器件的製備方法做進一步的詳細說明。
請參閱圖1和圖2,本發明提供了一種奈米器件的製備方法,其具體包括以下步驟:步驟S1,提供一第一基底101;步驟S2,在所述第一基底101表面沉積一金屬膜102,然後對所述金屬膜102進行退火處理,所述金屬膜102在該第一基底101表面形成複數個金屬海島結構1022;步驟S3,在形成有所述金屬海島結構1022的所述第一基底101的表面上鋪設金屬奈米球103,所述第一基底101、所述金屬海島結構1022以及所述金屬奈米球103形成一複合結構104,將所述複合結構104鋪設有所述金屬奈米球103的表面定義為第一表面,並烘烤所述複合結構104;步驟S4,在所述複合結構104的第一表面形成一光刻膠層105;步驟S5,提供一第二基底107,在所述第二基底107表面形成一脫模劑層106;步驟S6,在惰性氣氛或真空環境下,施加一外力將所述複合結構104表面的光刻膠層105和所述第二基底107表面的脫模劑層106壓合在一起,分 階段對所述複合結構104和所述第二基底107進行加熱,並在各個階段對所述第一基底101和所述第二基底107施加電壓,在所述第一基底101的表面形成分形奈米結構109,製備奈米器件。
在步驟S1中,所述第一基底101為一具有光滑表面的絕緣基底101、半導體基底101或金屬基底101。具體地,所述第一基底101的材料可以為氮化鎵、砷化鎵、藍寶石、氧化鋁、氧化鎂、矽、二氧化矽、氮化矽、石英、玻璃或耐高溫聚合物等。所述第一基底101的材料亦可以為摻雜的半導體材料,如P型氮化鎵、N型氮化鎵等。所述第一基底101的大小、厚度和形狀不限,可以根據實際需要進行選擇。所述第一基底101的表面粗糙度小於1奈米,有助於使所述第一基底101與後續步驟製備的金屬膜的晶格常數相匹配。
進一步地,可對該第一基底101進行親水處理,以改善所述第一基底101表面的親水性。當所述第一基底101的材料為氮化鎵時,所述親水處理的方法包括以下步驟:首先,清洗所述第一基底101,清洗時採用超淨間標準工藝清洗。然後,採用微波等離子體處理上述第一基底101。具體地,可將所述第一基底101放置于微波等離子體系統中,該微波等離子體系統的一感應功率源可產生氧等離子體、氯等離子體或氬等離子體,等離子體以較低的離子能量從產生區域擴散並漂移至所述第一基底101的表面,進而改善該第一基底101的親水性。
本實施例中,所述第一基底101的材料為K9玻璃基板,所述親水處理包括以下步驟:首先,清洗所述第一基底101,清洗時採用超淨間標準工藝清洗。然後,在溫度為30℃~100℃,體積比為NH3.H2O:H2O2:H2O=x:y:z的溶液中溫浴30分鐘~60分鐘,進行親水處理,之後用去離子水沖洗2次~3次。其中,x的取值為0.2~2,y的取值為0.2~2,z的取值為1~20。最後,用氮氣吹乾。
在步驟S2中,所述金屬膜102可通過電子束蒸發、離子束濺射、磁控濺射等方法沉積在所述第一基底101的表面。所述金屬膜102的材料可以為金、銀、鉑、鈀以及鈦、銅、鋁等。所述金屬膜102的厚度為1奈米~50奈米。
待形成的所述金屬膜102的溫度冷卻至室溫後,對該金屬膜102進行退火處理,其具體包括以下步驟:
步驟S21,將沉積有所述金屬膜102的所述第一基底101放入一退火爐中;
步驟S22,通入氮氣或氬氣等惰性氣體,或將退火爐抽真空。
步驟S23,將退火爐的溫度升至140攝氏度~240攝氏度之間,並保溫5分鐘~90分鐘。
請參閱圖3,在退火處理過程中,所述第一基底101表面的金屬膜102在表面張力的作用下,表面破裂形成金屬海島結構1022,複數個金屬海島結構1022彼此間隔分散在所述第一基底101的表面,且彼此形成間隙1024,每一個金屬海島結構1022為後續金屬奈米材料分形生長的種子。
本實施例中,所述金屬膜102為一金膜,該金膜的厚度為40奈米。所述退火的溫度為200攝氏度,所述金膜102經退火保溫5分鐘後形成所述金海島結構1022。
在步驟S3中,可以採用旋塗法或提拉法在形成有所述金屬海島結構1022的所述第一基底101的表面鋪設金屬奈米球103。所述金屬奈米球103的材料不限,可以與所述金屬膜102的材料相同,亦可以不相同。所述金屬奈米球的103的直徑不限,可以根據實際需要進行選擇,優選地,所述金屬奈米球的直徑為2奈米~100奈米。請參閱圖4,將所述金屬奈米球103鋪設在所述第一基底形成有所述金屬海島結構1022的表面後,所述金屬奈米球103分佈在所述金屬海島結構1022的表面,或所述金屬海島結構1022的間隙1024中,可以 理解,當所述間隙1024的尺寸大於所述金屬奈米球103的尺寸時,所述金屬奈米球103直接分佈在所述第一基底101的表面。所述第一基底101、所述金屬海島結構1022以及所述金屬奈米球103形成一複合結構104,且將所述複合結構104鋪設有所述金屬奈米球103的表面定義為第一表面。
本實施例中,所述金屬奈米球103為金奈米球103,採用提拉法將所述金奈米球103鋪設在形成有所述金屬海島結構1022的所述第一基底101的表面,其具體包括以下步驟:
步驟S31,製備一金奈米球溶液。
具體地,在直徑為15毫米的表面皿中依序加入150微升的純水、3微升~5微升的0.01wt%~10wt%的金奈米球、以及當量的0.1wt%~3wt%的SDS後形成混合物,將上述混合物靜置30分鐘~60分鐘。其中,金奈米球的直徑可為2奈米~100奈米。可以理解,依實際需求表面皿亦可採用直徑為15毫米~38毫米的表面皿,所述表面皿中的混合物亦可依實際需求而按比例調製。
步驟S32,採用提拉法在形成有所述金屬海島結構1022的所述第一基底101的表面鋪設所述金奈米球103。
首先,將表面形成有所述金屬海島結構1022的所述第一基底101緩慢的傾斜的沿著表面皿的側壁滑入表面皿的混合物中,所述第一基底101的傾斜角度為9°~15°。然後,將所述第一基底101由表面皿的混合物中緩慢地提起,優選為水準地提起。其中,所述滑下和提起速度相當均為5毫米/小時~10毫米/小時的速度緩慢進行。
然後,在惰性氣氛或真空環境下,將制得的所述複合結構104放置在一熱板(圖未示)上,將熱板的溫度設為140攝氏度~240攝氏度,烘烤時間為0.5分鐘~1分鐘,其目的是增強所述金屬奈米球103與所述金屬海島結構1022之間的附著力。可以根據所述金屬奈米球103的實際尺寸大小,設置烘烤 的溫度和時間,當所述金屬奈米球103的尺寸較小時,可以適當降低烘烤溫度並縮短烘烤時間;當所述金屬奈米球103的尺寸較大時,可以適當升高烘烤溫度並延長烘烤時間。在140攝氏度~240攝氏度的環境中,所述金屬奈米球103的勢壘降低,並熔融縮成一個個的金屬單晶小球1032,分散在所述金屬海島結構1022的表面或所述金屬海島結構1022的間隙1024中,可以理解,當所述間隙1024的尺寸大於所述金屬單晶小球1032的尺寸時,所述金屬單晶小球1032直接分散在所述第一基底101的表面。此時,所述複合結構104包括所述第一基底101、所述金屬海島結構1022以及所述金屬單晶小球1032。
在步驟S4中,可以採用絲網印刷法或旋塗法在所述複合結構104的第一表面形成一光刻膠層105。所述光刻膠層105的材料可以為PMMA、SU8、PS、PMMA-b-PS等中的一種或幾種。所述光刻膠層105的厚度不限,可以根據實際需要進行選擇。本實施例中,所述光刻膠層105的材料選用我們自製的奈米壓印光刻膠,該奈米壓印光刻膠包括高支化低聚物、全氟基聚乙醚、甲基丙烯酸甲酯以及有機稀釋劑,其中所述高支化低聚物的品質百分比含量為50%~60%,所述全氟基聚乙醚的品質百分比含量為3%~5%,所述甲基丙烯酸甲酯的品質百分比含量為5%~10%,所述有機稀釋劑的品質百分比含量為25%~35%(可以參考中國發明專利ZL200910108044.5)。採用旋塗法在所述複合結構104的第一表面塗上所述奈米壓印光刻膠,旋塗的轉速為5400轉/分鐘~7000轉/分鐘,旋轉時間為0.5分鐘~1.5分鐘,然後在100攝氏度~120攝氏度的溫度下烘烤2分鐘~4分鐘,從而在所述複合結構104的第一表面形成所述光刻膠層105,所述光刻膠層105的厚度優選為20奈米~200奈米。為防止所述金屬單晶小球1032因為離心力而離開所述金屬海島結構1022而發生團聚,在旋塗的過程中可以適當降低旋塗的轉速。
在步驟S5中,所述第二基底107的材質不限。具體地,所述第二基底107的材料可以為氮化鎵、砷化鎵、藍寶石、氧化鋁、氧化鎂、矽、二氧化矽、氮化矽、石英或玻璃等。所述第二基底107的厚度不限,可以根據實際情況進行選擇。所述第二基底107的形狀和大小不限,具體地可以根據所述第一基底101的形狀和大小進行選擇。所述脫模劑層106的材料可以為無機脫模劑、有機脫模劑或高聚物脫模劑。所述脫模劑層106的厚度不限,可以採用噴霧器或毛刷等工具將脫模劑塗在所述第二基底107的表面。
所述第一基底101表面有金屬奈米材料,所述金屬奈米材料包括所述金屬海島結構1022以及所述金屬單晶小球1032。
在步驟S6中,為防止所述第一基底101表面的金屬奈米材料被氧氣氧化,這一過程在惰性氣氛或真空環境中進行。施加一外力將所述複合結構104表面的光刻膠層105和所述第二基底107表面的脫模劑層106壓合在一起,並使所述第一基底101和所述第二基底107分別與所述電源108電連接。所述第一基底101和所述第二基底107與所述電源108的電連接方式不限,可以使所述第一基底101與所述電源108的正極相連,所述第二基底107與所述電源108的負極相連;亦可以使所述第一基底101與所述電源108的負極相連,所述第二基底107與所述電源108的正極相連。然後,分三階段對所述複合結構104和所述第二基底107加熱,使其溫度由室溫慢速升至210攝氏度~230攝氏度,並在各個階段對所述第一基底101及所述第二基底107施加電壓,所述三階段具體包括:第一階段,將溫度升至90攝氏度~140攝氏度,施加的電壓為200伏~600伏,保溫5分鐘~20分鐘;第二階段,將溫度升至160攝氏度~200攝氏度,施加的電壓為1200伏~2000伏,保溫10分鐘~40分鐘; 第三階段,將溫度升至210攝氏度~250攝氏度,施加的電壓為200伏~800伏,保溫10分鐘~40分鐘。
本實施例中,在奈米壓印機陽極鍵合的模式下進行操作,將所述複合結構104與所述第二基底107分別安裝在奈米壓印機的兩個壓印盤上,施加壓力使所述複合結構104表面的光刻膠層105與所述第二基底107表面的脫模劑層106緊緊地貼合在一起。將奈米壓印機的真空度設置為5.0E-03百帕(mbar),施加壓力為12磅/平方英尺~15磅/平方英尺(Psi)。分三階段進行操作:第一階段,將溫度升至105攝氏度,將陽極鍵合的電壓設為400伏,保溫7分鐘,這一階段為種子活化階段;第二階段,將溫度升至185攝氏度,將陽極鍵合的電壓設為1400伏,保溫20分鐘,這一階段為分形奈米結構生長階段;第三階段,將溫度升至210攝氏度,將陽極鍵合的電壓設為500伏,保溫30分鐘,這一階段為灰化光刻膠及種子滅活階段。具體地,所述第一階段為所述金屬海島結構1022活化階段;所述第二階段為所述金屬單晶小球1032以所述金屬海島結構1022為種子分形生長階段;所述第三階段為所述光刻膠層105中的光刻膠灰化及所述金屬單晶小球1032分形生長終止階段。
本實施例中,金屬單晶小球1032分形生長的過程中,有三個升溫過程,第一升溫過程是將溫度由室溫升至105攝氏度,第二升溫過程是將溫度由105攝氏度升至185攝氏度,第三升溫過程是將溫度由185攝氏度升至210攝氏度,其中第一升溫過程及第二升溫過程為所述金屬海島結構1022的活化及所述金屬單晶小球1032的分形生長積蓄了能量。
在所述第二階段,即分形奈米結構生長階段,當電源電壓設為1400伏時,高強度的電源電壓為所述金屬單晶小球1032的遷移提供了能量,使所述金屬單晶小球1032在所述第一基底101的表面遷移並聚積,並且由於施加於所述第一基底101及所述第二基底107上外壓力的作用,所述金屬單晶小球1032 不會在垂直於所述第一基底101表面的方向上遷移聚集,而在平行於所述第一基底101表面的方向上遷移聚集。具體地,由所述金屬膜102形成的所述金屬海島結構1022中存在由於位元錯產生的缺陷;由所述金屬奈米球103形成的金屬單晶小球1032以其附近的金屬海島結構1022為晶核“種子”,在所述金屬海島結構1022的缺陷部位聚積,形成尖端,而後其它的金屬單晶小球1032在尖端附近聚合,並不斷地沿著尖端方向聚合堆積而漸漸長大,最後在所述第一基底101的表面形成分形奈米結構。
當所述金屬單晶小球1032的分形生長進入所述第三階段時,電源電壓由1400伏降至500伏,環境無法為金屬單晶小球1032的分形生長提供充足的能量,所以在這一階段分形奈米結構生長終止。而在所述第三階段,由於溫度升至210攝氏度,210攝氏度基本上是有機聚合物的分解溫度,所述光刻膠層105中的光刻膠在這一階段分解灰化。
第三階段結束後,將溫度快速降至100攝氏度以下,並關閉電源,然後脫模使所述第一基底101及形成在所述第一基底101表面的分形奈米結構109與所述第二基底107分離。
本實施例製備的奈米器件包括所述第一基底101及形成在所述第一基底101表面的分形奈米結構109。
請參閱圖5,為本實施例製備的奈米器件表面結構的掃描電鏡照片,所述奈米器件表面形成了樹枝形狀的分形圖案。
本發明實施例提供的奈米器件的製備方法,具有以下優點:其一,本發明在外加電壓、外加壓力及高溫的作用下,使襯底上的金屬奈米材料實現快速分形生長,從而在襯底上形成分形奈米結構;其二,本發明工藝簡單,且無需使用掩膜板及昂貴的刻蝕設備,就可在襯底表面形成具有奈米尺寸的結構,可大大降低生產成本,有利於奈米器件在產業上的大規模應用;其三,本發明 可以根據實際應用情況為待分形生長的金屬奈米材料選擇合適的襯底,可製備應用在不同領域的奈米器件,簡單、方便;其四,本發明使用的金屬膜與金屬奈米球的材質可以相同,亦可以不同,當兩者的材質不同時,可以實現金屬奈米雜化材料在襯底上的分形生長;其五,本發明方法製備的奈米器件表面的分形奈米結構能提供大的比表面積及眾多奈米級間隙,製備的奈米器件可應用在寬波段光學完美吸收、軍事影身成像、金屬奈米催化、單分子檢測、分形奈米刻蝕等領域,可用於製備光電轉換元件、表面增強拉曼散射基底、生化感測器及折射率感測器等。
綜上所述,本發明確已符合發明專利之要件,遂依法提出專利申請。惟,以上所述者僅為本發明之較佳實施例,自不能以此限制本案之申請專利範圍。舉凡習知本案技藝之人士援依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。

Claims (10)

  1. 一種奈米器件的製備方法,其具體包括以下步驟:提供一第一基底;在所述第一基底表面沉積一金屬膜,並對所述金屬膜進行退火處理,所述金屬膜在該第一基底的表面形成複數個金屬海島結構;在形成有所述金屬海島結構的所述第一基底的表面鋪設金屬奈米球,所述第一基底、所述金屬海島結構以及所述金屬奈米球形成一複合結構,將所述複合結構鋪設有所述金屬奈米球的表面定義為第一表面,並烘烤所述複合結構;在所述複合結構的第一表面形成一光刻膠層;提供一第二基底,在所述第二基底表面形成一脫模劑層;及在惰性氣氛或真空環境下,將所述複合結構表面的光刻膠層和所述第二基底表面的脫模劑層壓合在一起,分階段對所述複合結構和所述第二基底進行加熱,並在各個階段對所述第一基底和所述第二基底施加電壓,在所述第一基底的表面形成分形奈米結構,製備奈米器件。
  2. 如請求項第1項所述之奈米器件的製備方法,其中,所述分階段對所述複合結構和所述第二基底進行加熱,並在各個階段對所述第一基底和所述第二基底施加電壓,具體包括三個階段:第一階段,將溫度升至90攝氏度~140攝氏度,將電壓設為200伏~600伏,保溫5分鐘~20分鐘;第二階段,將溫度升至160攝氏度~200攝氏度,將電壓設為1200伏~2000伏,保溫10分鐘~40分鐘;及第三階段,將溫度升至210攝氏度~250攝氏度,將電壓設為200伏~800伏,保溫10分鐘~40分鐘。
  3. 如請求項第2項所述之奈米器件的製備方法,其中,所述第一階段,將溫度升至105攝氏度,將電壓設為400伏,保溫7分鐘;所述第二階段,將溫度升至185攝氏度,將電壓設為1400伏,保溫20分鐘;所述第三階段,將溫度升至210攝氏度,將電壓設為500伏,保溫30分鐘。
  4. 如請求項第1項所述之奈米器件的製備方法,其中,該複數個金屬海島結構彼此間隔分散在所述第一基底的表面,且彼此形成間隙。
  5. 如請求項第4項所述之奈米器件的製備方法,其中,在形成有所述金屬海島結構的所述第一基底的表面鋪設所述金屬奈米球後,所述金屬奈米球分佈在所述金屬海島結構的表面或所述金屬海島結構的間隙中,當所述間隙的尺寸大於所述金屬奈米球的尺寸時,所述金屬奈米球直接分佈在所述第一基底的表面。
  6. 如請求項第1項所述之奈米器件的製備方法,其中,所述第一基底的表面粗糙度小於1奈米。
  7. 如請求項第1項所述之奈米器件的製備方法,其中,所述金屬膜的厚度為1奈米~50奈米。
  8. 如請求項第1項所述之奈米器件的製備方法,其中,對所述金屬膜進行退火處理具體包括:在惰性氣氛或真空環境下,將所述金屬膜加熱至140攝氏度~240攝氏度之間並保溫5分鐘~90分鐘,之後冷卻至室溫。
  9. 如請求項第1項所述之奈米器件的製備方法,其中,所述金屬奈米球的直徑為2奈米~100奈米。
  10. 如請求項第1項所述之奈米器件的製備方法,其中,在烘烤所述複合結構過程中,所述烘烤溫度為140攝氏度~240攝氏度,所述烘烤時間為0.5分鐘~1分鐘。
TW106118690A 2017-04-28 2017-06-06 一種奈米器件的製備方法 TWI626210B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??201710295872.9 2017-04-28
CN201710295872.9A CN108793066B (zh) 2017-04-28 2017-04-28 一种纳米器件的制备方法

Publications (2)

Publication Number Publication Date
TWI626210B true TWI626210B (zh) 2018-06-11
TW201838910A TW201838910A (zh) 2018-11-01

Family

ID=63255752

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106118690A TWI626210B (zh) 2017-04-28 2017-06-06 一種奈米器件的製備方法

Country Status (3)

Country Link
US (1) US10388621B2 (zh)
CN (1) CN108793066B (zh)
TW (1) TWI626210B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201326024A (zh) * 2011-12-22 2013-07-01 Ind Tech Res Inst 分子檢測感測器之微奈米金屬結構及其製作方法
CN104630772A (zh) * 2013-11-12 2015-05-20 中国科学院物理研究所 多层垛积金属纳米球阵列及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040038264A1 (en) * 2002-05-14 2004-02-26 Souza Glauco R. Fractal dimension analysis of nanoparticle aggregates using angle dependent light scattering for the detection and characterization of nucleic acids and proteins
GB0606088D0 (en) * 2006-03-27 2006-05-03 E2V Biosensors Ltd Improved serrs substrate
KR101552721B1 (ko) * 2008-10-07 2015-09-14 삼성전자주식회사 가지형 나노와이어 및 그의 제조방법
US8795812B2 (en) * 2010-02-24 2014-08-05 Corning Incorporated Oleophobic glass substrates
CN102259832A (zh) * 2010-05-27 2011-11-30 清华大学 三维纳米结构阵列的制备方法
CN102766847A (zh) * 2012-07-18 2012-11-07 上海大学 具有分形团簇的Pd/Ge复合纳米薄膜的制备方法
JP2014164999A (ja) * 2013-02-25 2014-09-08 Pioneer Electronic Corp 発光素子
CN104084597B (zh) * 2014-07-08 2015-05-20 青岛大学 含有金纳米粒子的分形树枝图案聚集体的制备方法
CN104148667B (zh) * 2014-08-14 2016-04-20 青岛大学 一种气体敏感性金属纳米粒子可逆分形聚集体的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201326024A (zh) * 2011-12-22 2013-07-01 Ind Tech Res Inst 分子檢測感測器之微奈米金屬結構及其製作方法
CN104630772A (zh) * 2013-11-12 2015-05-20 中国科学院物理研究所 多层垛积金属纳米球阵列及其制备方法

Also Published As

Publication number Publication date
US10388621B2 (en) 2019-08-20
CN108793066B (zh) 2020-02-07
CN108793066A (zh) 2018-11-13
TW201838910A (zh) 2018-11-01
US20180315724A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
Song et al. Graphene transfer: Paving the road for applications of chemical vapor deposition graphene
Liang et al. Self‐assembly of colloidal spheres toward fabrication of hierarchical and periodic nanostructures for technological applications
Pierret et al. Generic nano-imprint process for fabrication of nanowire arrays
CN113206005A (zh) 二维材料拉应变工程的激光制造方法
Sun et al. Fabrication of the similar porous alumina silicon template for soft UV nanoimprint lithography
CN110061154B (zh) 利用热纳米压印制备具有微纳光栅结构的超薄复合金属电极的方法及应用
US8697196B2 (en) Method of forming a metal pattern
US20190256998A1 (en) Location-specific growth and transfer of single crystalline tmd monolayer arrays
TWI626210B (zh) 一種奈米器件的製備方法
CN117153694A (zh) 一种高迁移率应变二维材料晶体管及其制备方法
US9691849B2 (en) Ultra-long silicon nanostructures, and methods of forming and transferring the same
KR20160053577A (ko) 다공성 탄소 전극의 제조 방법
Lee et al. Patterning of various silicon structures via polymer lithography and catalytic chemical etching
KR102595510B1 (ko) 기판의 표면장력을 조절하여 형성된 이중 나노 중공 패턴을 포함하는 이중 나노 중공 패턴 공중합체 박막 적층체 및 그의 제조방법
US9835949B2 (en) Lithographic pattern development process for amorphous fluoropolymer
JP5610393B2 (ja) 自己組織化されたナノ構造薄膜の製造方法、ナノ構造薄膜
Wan et al. High-vacuum electron-beam co-evaporation of Si nanocrystals embedded in Al2O3 matrix
Li et al. Fabrication of highly ordered metallic arrays and silicon pillars with controllable size using nanosphere lithography
KR102253408B1 (ko) 3차원 나노 구조체의 제조 방법 및 이에 의해 제조된 3차원 나노 구조체
Nasir et al. The fabrication of mono-domain highly ordered nanoporous alumina on a wafer scale by a guided electric field
CN109879242B (zh) 一种应力辅助定位纳米加工方法及其制备的纳米结构
KR102564206B1 (ko) 표면에너지 조절층을 이용한 플렉서블 금속 필름의 제조 방법
Vendamani et al. Fabrication of silver honey comb nano template
Anokhina Investigation of metal-assisted Si etching for fabrication of nanoimprint lithography stamps
Hong et al. Fabrication of Large Scale Bi-layer Microstructure through Electrochemical Nanoimprinting