JP5610393B2 - 自己組織化されたナノ構造薄膜の製造方法、ナノ構造薄膜 - Google Patents
自己組織化されたナノ構造薄膜の製造方法、ナノ構造薄膜 Download PDFInfo
- Publication number
- JP5610393B2 JP5610393B2 JP2010283138A JP2010283138A JP5610393B2 JP 5610393 B2 JP5610393 B2 JP 5610393B2 JP 2010283138 A JP2010283138 A JP 2010283138A JP 2010283138 A JP2010283138 A JP 2010283138A JP 5610393 B2 JP5610393 B2 JP 5610393B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- self
- thickness
- nanostructured thin
- producing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
- B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Description
本発明は誘電体、半導体、金属などの薄膜のナノ構造の製造方法に関するもので、具体的には凝集現象（agglomeration phenomenon）を用いて誘電体、半導体、金属などの薄膜の自己組織化によるナノ構造薄膜を製造する方法及びその方法により製造されるナノ構造薄膜に関するものである。
近年、電子通信機器などの小型化によって、電子部品の集積化に対する関心が高まっている。このための優先課題の一つは、薄膜工程での素子の微細化と、それに関わる費用の節減である。数マイクロ、若しくは数ナノメーターのスケールにパターン化された誘電体薄膜の場合、エネルギー・ハーベスト（Energy harvest）技術などの分野に使用されている。ナノスケールの規模で高度にパターン化された半導体薄膜の場合、その優れた光学特性や電気的特性のため、半導体レーザーや素子として使用されている。
現代の電子部品の基盤的なMOSFET（モスフェット：Metal-Oxide-Semiconductor Field-Effect Transistor（電界効果トランジスタ））工程を例に挙げると、一つのMOSFET構造を製造するためには、薄膜蒸着や蝕刻の工程を数回繰り返す必要がある。
この蝕刻工程においてナノスケールの大きさでパターンを製造するためには、光蝕刻法や電子ビーム蝕刻法などが現在用いられている。このような過程を経て生み出されるナノ・パターン薄膜の製造にはコストが掛かるばかりでなく、作業工程の長時間化、作業中に使用される有毒物質の排出、化学変化による薄膜特性の低下などが問題点として指摘されており、これらの問題点を解決するために多様な代替手法が模索されている。
また、既存のボトム-アップ（Bottom-up）方式を用いた自己組織化ナノ薄膜形成技術の大半は、分子線エピタキシャル(MBE)装置や有機金属気相成長（MOCVD/MOVPE）装置を使用したものである。MBEで製造される自己組織化されたナノ構造薄膜は質が良く歩留まりが高い。しかし、蒸着速度が遅く、大きな基板を用いる事ができないなど生産性が悪く、且つ超高真空を維持させる必要があるためコストの面でも問題がある。MOCVDを用いた場合、MBEに比べ生産性は向上するが、利用できる成膜温度や基板・原料ガスに制約があること、低温での膜の質が悪いこと、有機金属に含まれる炭素が不純物として混入し易く膜の均一性が悪いこと等、利便性や歩留まり等の面で問題がある。
現代の電子部品の基盤的なMOSFET（モスフェット：Metal-Oxide-Semiconductor Field-Effect Transistor（電界効果トランジスタ））工程を例に挙げると、一つのMOSFET構造を製造するためには、薄膜蒸着や蝕刻の工程を数回繰り返す必要がある。
この蝕刻工程においてナノスケールの大きさでパターンを製造するためには、光蝕刻法や電子ビーム蝕刻法などが現在用いられている。このような過程を経て生み出されるナノ・パターン薄膜の製造にはコストが掛かるばかりでなく、作業工程の長時間化、作業中に使用される有毒物質の排出、化学変化による薄膜特性の低下などが問題点として指摘されており、これらの問題点を解決するために多様な代替手法が模索されている。
また、既存のボトム-アップ（Bottom-up）方式を用いた自己組織化ナノ薄膜形成技術の大半は、分子線エピタキシャル(MBE)装置や有機金属気相成長（MOCVD/MOVPE）装置を使用したものである。MBEで製造される自己組織化されたナノ構造薄膜は質が良く歩留まりが高い。しかし、蒸着速度が遅く、大きな基板を用いる事ができないなど生産性が悪く、且つ超高真空を維持させる必要があるためコストの面でも問題がある。MOCVDを用いた場合、MBEに比べ生産性は向上するが、利用できる成膜温度や基板・原料ガスに制約があること、低温での膜の質が悪いこと、有機金属に含まれる炭素が不純物として混入し易く膜の均一性が悪いこと等、利便性や歩留まり等の面で問題がある。
H.C. Kim、T.L. Alford著、"Improvement of the thermal stability of silver metallization"、Journal of Applied Physics、第94巻、5393〜5395頁（2003年）
本発明は、前記したように既存の薄膜製造工程で行われている蝕刻工程又はボトム-アップ方式を用いた自己組織化ナノ薄膜形成技術の問題点である高コスト、製造工程の複雑化や長時間化、膜の質の低下などを解決するためのものである。本発明においては、 誘電体、半導体、金属などの薄膜を自己組織化させるために、凝集現象が起こる特定の物質を中間層として選択して蒸着させることによって、薄膜固有の特性の低下を止め、蝕刻工程などの複雑な工程を要しない、高度に制御されたナノ構造薄膜を製造することができる方法、及びその方法により製造されたナノ薄膜構造を提供することを目的とする。
前記課題を解決するために、本発明においては以下の手段を提供する。
第1の態様は
（１）単結晶又は非結晶基板上に金属又は半導体薄膜を蒸着させてなるシード層（seed layer）を形成する工程、
（２）前記シード層上に凝集現象が起こる金属を蒸着させてなる中間層（buffer layer）を形成する工程、
（３）前記中間層の形成後、200〜400℃の温度で１〜１０時間熱処理することによって熱応力を発生させ、凝集させた金属のパターンを形成する工程、及び
（４）前記パターン上に誘電体、半導体、又は金属を蒸着させてなるターゲット層（target layer）を形成する工程を含む自己組織化されたナノ構造薄膜の製造方法である。
第２の態様は、前記凝集現象が起こる金属がAu、Ag、Cu、Pt、Pd及びSnで構成された群から選ばれることを特徴とする第1の態様に記載の自己組織化されたナノ構造薄膜の製造方法である。
第３の態様は、前記熱処理が300〜400℃で行われることを特徴とする第1又は２態様に記載の自己組織化されたナノ構造薄膜の製造方法である。
第４の態様は、前記熱処理が2〜8時間行われることを特徴とする第１〜３態様のいずれかに記載の自己組織化されたナノ構造薄膜の製造方法である。
第５の態様は、前記基板がガラス基板、シリコン酸化物基板、酸化マグネシウム（MgO）基板及び酸化アルミニウム（Al2O3）基板で構成された群から選ばれることを特徴とする第１〜４態様のいずれかに記載の自己組織化されたナノ構造薄膜の製造方法である。
第６の態様は、前記シード層を構成する物質が遷移金属であることを特徴とする第１〜５態様のいずれかに記載の自己組織化されたナノ構造薄膜の製造方法である。
第７の態様は、前記シード層を構成する物質がFe又はTiであることを特徴とする第１〜６態様のいずれかに記載の自己組織化されたナノ構造薄膜の製造方法である。
第８の態様は、前記シード層の厚さが0nmを超え、2nm以下であることを特徴とする第１〜７態様のいずれかに記載の自己組織化されたナノ構造薄膜の製造方法である。
第９の態様は、前記中間層の厚さが1〜10 nmであることを特徴とする第１〜８態様のいずれかに記載の自己組織化されたナノ構造薄膜の製造方法である。
第１０の態様は、前記中間層の厚さが2〜8nmであることを特徴とする第１〜９態様のいずれかに記載の自己組織化されたナノ構造薄膜の製造方法である。
第１１の態様は、前記ターゲット層の厚さが0nmを超え、30nm以下であることを特徴とする第１〜１０態様のいずれかに記載の自己組織化されたナノ構造薄膜の製造方法である。
第１２の態様は、第１〜１１態様のいずれかに記載の自己組織化されたナノ構造薄膜の製造方法によって製造されたナノ構造薄膜である。
第1の態様は
（１）単結晶又は非結晶基板上に金属又は半導体薄膜を蒸着させてなるシード層（seed layer）を形成する工程、
（２）前記シード層上に凝集現象が起こる金属を蒸着させてなる中間層（buffer layer）を形成する工程、
（３）前記中間層の形成後、200〜400℃の温度で１〜１０時間熱処理することによって熱応力を発生させ、凝集させた金属のパターンを形成する工程、及び
（４）前記パターン上に誘電体、半導体、又は金属を蒸着させてなるターゲット層（target layer）を形成する工程を含む自己組織化されたナノ構造薄膜の製造方法である。
第２の態様は、前記凝集現象が起こる金属がAu、Ag、Cu、Pt、Pd及びSnで構成された群から選ばれることを特徴とする第1の態様に記載の自己組織化されたナノ構造薄膜の製造方法である。
第３の態様は、前記熱処理が300〜400℃で行われることを特徴とする第1又は２態様に記載の自己組織化されたナノ構造薄膜の製造方法である。
第４の態様は、前記熱処理が2〜8時間行われることを特徴とする第１〜３態様のいずれかに記載の自己組織化されたナノ構造薄膜の製造方法である。
第５の態様は、前記基板がガラス基板、シリコン酸化物基板、酸化マグネシウム（MgO）基板及び酸化アルミニウム（Al2O3）基板で構成された群から選ばれることを特徴とする第１〜４態様のいずれかに記載の自己組織化されたナノ構造薄膜の製造方法である。
第６の態様は、前記シード層を構成する物質が遷移金属であることを特徴とする第１〜５態様のいずれかに記載の自己組織化されたナノ構造薄膜の製造方法である。
第７の態様は、前記シード層を構成する物質がFe又はTiであることを特徴とする第１〜６態様のいずれかに記載の自己組織化されたナノ構造薄膜の製造方法である。
第８の態様は、前記シード層の厚さが0nmを超え、2nm以下であることを特徴とする第１〜７態様のいずれかに記載の自己組織化されたナノ構造薄膜の製造方法である。
第９の態様は、前記中間層の厚さが1〜10 nmであることを特徴とする第１〜８態様のいずれかに記載の自己組織化されたナノ構造薄膜の製造方法である。
第１０の態様は、前記中間層の厚さが2〜8nmであることを特徴とする第１〜９態様のいずれかに記載の自己組織化されたナノ構造薄膜の製造方法である。
第１１の態様は、前記ターゲット層の厚さが0nmを超え、30nm以下であることを特徴とする第１〜１０態様のいずれかに記載の自己組織化されたナノ構造薄膜の製造方法である。
第１２の態様は、第１〜１１態様のいずれかに記載の自己組織化されたナノ構造薄膜の製造方法によって製造されたナノ構造薄膜である。
本発明はスパッタリング装置などの汎用性の高い装置を用い、ボトム-アップ（Bottom-up）方式でナノ構造薄膜を製造するものである。既存のトップ-ダウン（Top-down）方式のナノ構造薄膜製造工程では一般にエッチングやリソグラフィー法による蝕刻工程が行われているが、本発明の方法を用いる事により、そのような二次的な蝕刻工程を必要としない。従って、現在一般的に使用されているトップ-ダウン方式と比較すると、以下のような効果が得られる。
（1）作業工程の単純化及び作業時間の短縮化
（2）(1)の効果に伴うコストの低減化
（3）既存の手法による蝕刻工程では有害物質が排出されるが、本発明の方法ではそのような有害物質は排出されず、環境影響値を低くできる。
（4）蝕刻工程では化学変化によって薄膜に損傷を与え、薄膜特性の低下を生じることがあるが、本発明の方法ではそのような化学変化による薄膜の劣化はみられない。
（5）本発明の方法で用いるシード層や中間層の物質を変えることやそれらの膜厚を変えること、また、熱処理温度や熱処理時間を制御すること等によって、ナノ構造薄膜の表面形状を比較的容易に制御することができる。
（6）本発明の方法ではMBEやMOCVDといった製造方法を用いずに汎用性の高いスパッタリング法でボトム-アップ型自己組織化ナノ薄膜を製造できる。スパッタリング法では、（i）比較的低温で細部まで緻密な薄膜を形成できること、（ii）生産性に優れていること、更に装置の値段がMBEやMOCVDに比べ安価でランニングコストも安く、（iii）経済的に優れている等の利便性がある。
以上、本発明の方法が普及した場合、高機能なナノ構造薄膜作製が比較的容易に、且つ低コスト、低環境負荷で作製できることになる。
（1）作業工程の単純化及び作業時間の短縮化
（2）(1)の効果に伴うコストの低減化
（3）既存の手法による蝕刻工程では有害物質が排出されるが、本発明の方法ではそのような有害物質は排出されず、環境影響値を低くできる。
（4）蝕刻工程では化学変化によって薄膜に損傷を与え、薄膜特性の低下を生じることがあるが、本発明の方法ではそのような化学変化による薄膜の劣化はみられない。
（5）本発明の方法で用いるシード層や中間層の物質を変えることやそれらの膜厚を変えること、また、熱処理温度や熱処理時間を制御すること等によって、ナノ構造薄膜の表面形状を比較的容易に制御することができる。
（6）本発明の方法ではMBEやMOCVDといった製造方法を用いずに汎用性の高いスパッタリング法でボトム-アップ型自己組織化ナノ薄膜を製造できる。スパッタリング法では、（i）比較的低温で細部まで緻密な薄膜を形成できること、（ii）生産性に優れていること、更に装置の値段がMBEやMOCVDに比べ安価でランニングコストも安く、（iii）経済的に優れている等の利便性がある。
以上、本発明の方法が普及した場合、高機能なナノ構造薄膜作製が比較的容易に、且つ低コスト、低環境負荷で作製できることになる。
本発明のナノ構造薄膜の製造方法においては、単結晶または非晶質の基板上に金属又は半導体薄膜からなるシード層を蒸着させ、凝集現象が起こる特定の金属中間層からなる下地層薄膜を蒸着させた後、所定の温度で所定の時間その薄膜を熱処理すると、薄膜内で自発的なパターン化が起こる。形成されたパターン上に誘電体、半導体、金属などを蒸着させると、下地層で形成されたパターンの形態を維持したナノサイズで独立したドット形状のような特殊な形状を有するナノ・パターン構造の機能性薄膜を形成することができる。本発明は、既存のトップ-ダウン方式を用いてパターン化する蝕刻工程を代替することができる方法であり、また物理的・化学的な蝕刻工程に伴う薄膜構造の損傷等による特性の低下を防ぐことができる。
以下、本発明による自己組織化されたナノ・パターン構造薄膜の製造工程を示す。図１を用いて、本発明の実施の形態について、詳細に説明する。
工程（1）：スパッタリング蒸着法を用いて、図１に示したように単結晶又は非結晶基板（100）上に金属、又は半導体を厚さ数nmで蒸着させて、シード層（200）を形成する。
上記基板を構成する物質の例としてはガラス、シリコン酸化物（SiO2）、酸化マグネシウム（MgO）や酸化アルミニウム（Al2O3）が挙げられる。酸化マグネシウム基板、又は酸化アルミニウム基板であることが好ましい。
上記シード層（200）は後に蒸着される中間層（300）の自己組織化を効率よく起こすことができる。シード層（200）を構成する物質の例としては、金属又は半導体が挙げられるが、Fe、Tiなどの遷移金属が好ましい。また、シード層の膜厚によって、次の段階で蒸着される中間層の凝集傾向が変化するので、シード層の膜厚に合わせて、中間層の膜厚を最適に選択することが必要である。シード層（200）の厚さは0nmを超え、3nm以下であることが好ましく、0 nmを超え、2 nm以下であることがより好ましい。
工程（2）：工程（1）のシード層（200）上に凝集現象が起こる金属を厚さ数nmで蒸着させて中間層（300）を形成する。
上記中間層（300）には、凝集現象を引き起こし易い金属物質が利用される。そのような金属の例としてはAu、Ag、Cu、Pt、Pd、Snなどが挙げられるが、Au又はAgであることが好ましい。中間層（300）の厚さは1〜10nmであることが好ましく、2〜8nmであることがより好ましく、3〜6nmがさらに好ましい。中間層（300）の膜厚はシード層（200）の膜厚と関連性を持ち、金属の中間層（300）の凝集形態を決定する重要な要因である。
工程（3）：工程（2）の後、所定温度及び所定時間で熱処理（P100）を行う。熱処理過程中に熱応力によって中間層（300）の金属の凝集現象が引き起こされる。熱処理の温度及び時間は可変的なもので、これらの二つの変数を調節することで最終的な凝集形態が決定される。よって、熱処理温度及び熱処理時間を調節してそれらパターン間の距離や密度（個数／面積）及び個々のパターンの高さ及びその大きさ（形状又はサイズ）を微細に制御することができる。
熱処理温度を室温、200〜500℃に設定し、個々の温度によって、中間層（300）の凝集形態を制御する。熱処理（P100）は200〜400℃で行うことが好ましく、250〜400℃で行うことがより好ましく、300〜400℃で行うことがさらに好ましく、350℃で行うことが特に好ましい。熱処理（P100）する時間は上記温度で1〜10時間であり、好ましくは2〜8時間である。熱処理（P100）の間、中間層（300）の凝集過程が発生し、熱処理後に自己組織化によりパターン化された薄膜（310）が形成する。
工程（4）：工程（3）で凝集現象によりパターン化された薄膜（310）の上に目的とする誘電体、半導体、金属などの薄膜（400）を蒸着させ、ターゲット層を形成することにより最終的にナノ・パターン構造を持つ機能性薄膜（500）を形成する。上記蒸着は工程（3）の蒸着温度と同じ温度で行われることが好ましい。
最上部に蒸着されるターゲット層の膜厚も、最終的なナノ構造の形態を決める重要な因子の一つであるため、薄膜の特性を顧慮し、可変的に設定する。ターゲット層の膜厚は0nmを超え、30nm以下であることが好ましい。
図2には、本発明による製造方法で製造された自己組織化されたナノ構造薄膜を原子力間顕微鏡で観察した実際の像が図示されている。薄膜の全体が自己組織化されて三次元のナノ・パターン構造が形成されていることが確認できた。
以下、本発明による自己組織化されたナノ・パターン構造薄膜の製造工程を示す。図１を用いて、本発明の実施の形態について、詳細に説明する。
工程（1）：スパッタリング蒸着法を用いて、図１に示したように単結晶又は非結晶基板（100）上に金属、又は半導体を厚さ数nmで蒸着させて、シード層（200）を形成する。
上記基板を構成する物質の例としてはガラス、シリコン酸化物（SiO2）、酸化マグネシウム（MgO）や酸化アルミニウム（Al2O3）が挙げられる。酸化マグネシウム基板、又は酸化アルミニウム基板であることが好ましい。
上記シード層（200）は後に蒸着される中間層（300）の自己組織化を効率よく起こすことができる。シード層（200）を構成する物質の例としては、金属又は半導体が挙げられるが、Fe、Tiなどの遷移金属が好ましい。また、シード層の膜厚によって、次の段階で蒸着される中間層の凝集傾向が変化するので、シード層の膜厚に合わせて、中間層の膜厚を最適に選択することが必要である。シード層（200）の厚さは0nmを超え、3nm以下であることが好ましく、0 nmを超え、2 nm以下であることがより好ましい。
工程（2）：工程（1）のシード層（200）上に凝集現象が起こる金属を厚さ数nmで蒸着させて中間層（300）を形成する。
上記中間層（300）には、凝集現象を引き起こし易い金属物質が利用される。そのような金属の例としてはAu、Ag、Cu、Pt、Pd、Snなどが挙げられるが、Au又はAgであることが好ましい。中間層（300）の厚さは1〜10nmであることが好ましく、2〜8nmであることがより好ましく、3〜6nmがさらに好ましい。中間層（300）の膜厚はシード層（200）の膜厚と関連性を持ち、金属の中間層（300）の凝集形態を決定する重要な要因である。
工程（3）：工程（2）の後、所定温度及び所定時間で熱処理（P100）を行う。熱処理過程中に熱応力によって中間層（300）の金属の凝集現象が引き起こされる。熱処理の温度及び時間は可変的なもので、これらの二つの変数を調節することで最終的な凝集形態が決定される。よって、熱処理温度及び熱処理時間を調節してそれらパターン間の距離や密度（個数／面積）及び個々のパターンの高さ及びその大きさ（形状又はサイズ）を微細に制御することができる。
熱処理温度を室温、200〜500℃に設定し、個々の温度によって、中間層（300）の凝集形態を制御する。熱処理（P100）は200〜400℃で行うことが好ましく、250〜400℃で行うことがより好ましく、300〜400℃で行うことがさらに好ましく、350℃で行うことが特に好ましい。熱処理（P100）する時間は上記温度で1〜10時間であり、好ましくは2〜8時間である。熱処理（P100）の間、中間層（300）の凝集過程が発生し、熱処理後に自己組織化によりパターン化された薄膜（310）が形成する。
工程（4）：工程（3）で凝集現象によりパターン化された薄膜（310）の上に目的とする誘電体、半導体、金属などの薄膜（400）を蒸着させ、ターゲット層を形成することにより最終的にナノ・パターン構造を持つ機能性薄膜（500）を形成する。上記蒸着は工程（3）の蒸着温度と同じ温度で行われることが好ましい。
最上部に蒸着されるターゲット層の膜厚も、最終的なナノ構造の形態を決める重要な因子の一つであるため、薄膜の特性を顧慮し、可変的に設定する。ターゲット層の膜厚は0nmを超え、30nm以下であることが好ましい。
図2には、本発明による製造方法で製造された自己組織化されたナノ構造薄膜を原子力間顕微鏡で観察した実際の像が図示されている。薄膜の全体が自己組織化されて三次元のナノ・パターン構造が形成されていることが確認できた。
以下本発明の実施例を説明するが、本発明の範囲はこれらの実施例に限定されるものではない。
本発明によって、凝集現象を用いて自己組織化された金属のナノ構造薄膜を以下のように製造した。各層の蒸着は全て同一のマグネトロンスパッタ装置内で行った。MgO (001) 単結晶の基板上にFeのシード層を0〜2 nmの厚さで蒸着させた。また、Feシード層上にAu中間層を蒸着させた。その後、真空中で熱処理（300〜450 ℃）を行った。熱処理の後、一様なパターンで凝集された中間層の上に目的とする機能性薄膜層（ターゲット層）としてFeとPdの層を交互に蒸着させ、膜厚を3〜30 nmとした。
以下、表を使用して、凝集現象を用いた自己組織化された薄膜の形成において、シード層の厚さ、中間層の厚さ、ターゲット層の厚さを変化させた場合の蒸着終了後のターゲット層薄膜の表面の粗さ（平均自乗粗さ）、形成されたパターンの高さ、パターン間距離などを比較した。
下記表 1はAu中間層（4 nm）の膜厚を固定し、Feシード層の厚さだけを変化させた場合に形成される薄膜表面パターンの形状を比較したものである。
[表 1] Feシード層の膜厚による薄膜のナノ構造の変化（Au中間層の膜厚は4 nmに固定し、350 ℃で3 時間熱処理を施した場合）
下記表 2はFeシード層（1 nm）の膜厚を固定し、Au中間層の厚さだけを変化させた場合に形成される薄膜表面パターンの形状を比較したものである。
[表 2] Au中間層の膜厚による薄膜のナノ構造の変化（Feシード層の膜厚は1 nmに固定し、350 ℃で3 時間熱処理を施した場合）
下記表 3はFeシード層（1 nm）とAu中間層（4 nm）の膜厚を固定し、FePdターゲット層の厚さだけを変化させた場合に形成される薄膜表面パターンの形状を比較したものである。
[表 3] ターゲット（FePd）層の膜厚による薄膜のナノ構造の変化（Feシード層の膜厚は1 nm、Au中間層の膜厚は4 nmに固定し、350 ℃で3 時間熱処理を施した場合）
以下、表を使用して、凝集現象を用いた自己組織化された薄膜の形成において、シード層の厚さ、中間層の厚さ、ターゲット層の厚さを変化させた場合の蒸着終了後のターゲット層薄膜の表面の粗さ（平均自乗粗さ）、形成されたパターンの高さ、パターン間距離などを比較した。
下記表 1はAu中間層（4 nm）の膜厚を固定し、Feシード層の厚さだけを変化させた場合に形成される薄膜表面パターンの形状を比較したものである。
[表 1] Feシード層の膜厚による薄膜のナノ構造の変化（Au中間層の膜厚は4 nmに固定し、350 ℃で3 時間熱処理を施した場合）
[表 2] Au中間層の膜厚による薄膜のナノ構造の変化（Feシード層の膜厚は1 nmに固定し、350 ℃で3 時間熱処理を施した場合）
[表 3] ターゲット（FePd）層の膜厚による薄膜のナノ構造の変化（Feシード層の膜厚は1 nm、Au中間層の膜厚は4 nmに固定し、350 ℃で3 時間熱処理を施した場合）
下記表 4〜6は、独立した実験を２回行い、その平均値を表したものであること以外、他の条件は実施例１と同様にして、実験を実施した結果を記載したものである。実施例１のパターン間距離の代わりにドットの密度を計算して記載したものである。また、表 7はFeシード層（1 nm）とAu中間層（4 nm）、FePdターゲット層（30 nm）の膜厚を固定し、熱処理温度だけを変化させた場合に形成される薄膜表面パターンの形状を比較したものである。
[表 4] Feシード層の膜厚による薄膜のナノ構造の変化（Au中間層の膜厚は4 nmに固定し、350 ℃で3 時間熱処理を施した場合）
[表 5] Au中間層の膜厚による薄膜のナノ構造の変化（Feシード層の膜厚は1 nmに固定し、350 ℃で3 時間熱処理を施した場合）
[表 6] ターゲット（FePd）層の膜厚による薄膜のナノ構造の変化（Feシード層の膜厚は1 nm、Au中間層の膜厚は4 nmに固定し、350 ℃で3 時間熱処理を施した場合）
[表 7] 熱処理温度の変化による薄膜のナノ構造の変化（Feシード層の膜厚は1 nm、Au中間層の膜厚は4 nm、FePdターゲット層厚は30 nmに固定し、3 時間熱処理を施した場合）
[表 4] Feシード層の膜厚による薄膜のナノ構造の変化（Au中間層の膜厚は4 nmに固定し、350 ℃で3 時間熱処理を施した場合）
[表 5] Au中間層の膜厚による薄膜のナノ構造の変化（Feシード層の膜厚は1 nmに固定し、350 ℃で3 時間熱処理を施した場合）
MgO（001）単結晶の基板上にTiのシード層を2 nmの厚さで蒸着させた。また、Ti シード層上にAg中間層を蒸着させた。その後、真空中で熱処理（350 ℃）した。なお、この実施例においてはターゲット層は蒸着させていない。これ以外の条件は実施例１と同様に行った。
下記表8及び9はTiシード層（2 nm）及びAg中間層（4 ｎm又は５ nm）の膜厚を固定し、熱処理時間を変化させた場合に形成される薄膜表面パターンの形状を比較したものである。
[表 8] 熱処理時間による薄膜のナノ構造の変化（Tiシード層（2 nm）及びAg中間層（4 nm）の膜厚を固定し、350 ℃で熱処理を施した場合）
[表 9] 熱処理時間による薄膜のナノ構造の変化（Tiシード層（2 nm）及びAg中間層（ ５nm）の膜厚を固定し、350 ℃で熱処理を施した場合）
下記表10はTiシード層（2 nm）、熱処理温度及び時間（350 ℃、4 時間）を固定し、Ag中間層の厚さだけを変化させた場合に形成される薄膜表面パターンの形状を比較したものである。
[表 10] Ag中間層の膜厚による薄膜のナノ構造の変化（Tiシード層（2 nm）の膜厚を固定し、350 ℃で4時間熱処理を施した場合）
下記表8及び9はTiシード層（2 nm）及びAg中間層（4 ｎm又は５ nm）の膜厚を固定し、熱処理時間を変化させた場合に形成される薄膜表面パターンの形状を比較したものである。
[表 8] 熱処理時間による薄膜のナノ構造の変化（Tiシード層（2 nm）及びAg中間層（4 nm）の膜厚を固定し、350 ℃で熱処理を施した場合）
下記表10はTiシード層（2 nm）、熱処理温度及び時間（350 ℃、4 時間）を固定し、Ag中間層の厚さだけを変化させた場合に形成される薄膜表面パターンの形状を比較したものである。
[表 10] Ag中間層の膜厚による薄膜のナノ構造の変化（Tiシード層（2 nm）の膜厚を固定し、350 ℃で4時間熱処理を施した場合）
100・・・基板
P100・・・・熱処理工程
200・・・シード層
300・・・中間層
310・・・自己組織化によりパターン化された薄膜
400・・・ターゲット層
500・・・薄膜の全体が自己組織化されたナノ・パターン構造
P100・・・・熱処理工程
200・・・シード層
300・・・中間層
310・・・自己組織化によりパターン化された薄膜
400・・・ターゲット層
500・・・薄膜の全体が自己組織化されたナノ・パターン構造
Claims (12)
- （１）単結晶又は非結晶基板上に金属又は半導体薄膜を蒸着させてなるシード層（seed layer）を形成する工程、
（２）前記シード層上に凝集現象が起こる金属を蒸着させてなる中間層（buffer layer）を形成する工程、
（３）前記中間層の形成後、200〜400℃の温度で１〜１０時間熱処理することによって熱応力を発生させ、凝集させた金属のパターンを形成する工程、及び
（４）前記パターン上に誘電体、半導体、又は金属を蒸着させてなるターゲット層（target layer）を形成する工程を含む自己組織化されたナノ構造薄膜の製造方法。 - 前記凝集現象が起こる金属がAu、Ag、Cu、Pt、Pd及びSnで構成された群から選ばれることを特徴とする請求項１に記載の自己組織化されたナノ構造薄膜の製造方法。
- 前記熱処理が300〜400℃で行われることを特徴とする請求項１又は２に記載の自己組織化されたナノ構造薄膜の製造方法。
- 前記熱処理が２時間〜８時間行われることを特徴とする請求項１〜３のいずれか１項に記載の自己組織化されたナノ構造薄膜の製造方法。
- 前記基板がガラス基板、シリコン酸化物基板、酸化マグネシウム（MgO）基板及び酸化アルミニウム（Al2O3）基板で構成された群から選ばれることを特徴とする請求項１〜４のいずれか１項に記載の自己組織化されたナノ構造薄膜の製造方法。
- 前記シード層を構成する物質が遷移金属であることを特徴とする請求項１〜５のいずれか１項に記載の自己組織化されたナノ構造薄膜の製造方法。
- 前記シード層を構成する物質がFe又はTiであることを特徴とする請求項１〜６のいずれか１項に記載の自己組織化されたナノ構造薄膜の製造方法。
- 前記シード層の厚さが0nmを超え、2nm以下であることを特徴とする請求項１〜７のいずれか１項に記載の自己組織化されたナノ構造薄膜の製造方法。
- 前記中間層の厚さが1〜10nmであることを特徴とする請求項１〜８のいずれか１項に記載の自己組織化されたナノ構造薄膜の製造方法。
- 前記中間層の厚さが2〜8nmであることを特徴とする請求項１〜９のいずれか１項に記載の自己組織化されたナノ構造薄膜の製造方法。
- 前記ターゲット層の厚さが0nmを超え、30nm以下であることを特徴とする請求項１〜１０のいずれか１項に記載の自己組織化されたナノ構造薄膜の製造方法。
- 請求項１〜１１のいずれか１項に記載の自己組織化されたナノ構造薄膜の製造方法によって製造されたナノ構造薄膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2009-0132423 | 2009-12-29 | ||
| KR20090132423 | 2009-12-29 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011137230A JP2011137230A (ja) | 2011-07-14 |
| JP2011137230A5 JP2011137230A5 (ja) | 2014-01-30 |
| JP5610393B2 true JP5610393B2 (ja) | 2014-10-22 |
Family
ID=44348913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010283138A Expired - Fee Related JP5610393B2 (ja) | 2009-12-29 | 2010-12-20 | 自己組織化されたナノ構造薄膜の製造方法、ナノ構造薄膜 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5610393B2 (ja) |
| KR (1) | KR101174321B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109207949A (zh) * | 2018-10-23 | 2019-01-15 | 宁波工程学院 | 一种镀制非均匀多层薄膜的方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140036403A (ko) * | 2012-09-13 | 2014-03-26 | 포항공과대학교 산학협력단 | 발광 다이오드의 패턴 형성 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0585773A (ja) * | 1991-09-26 | 1993-04-06 | Central Glass Co Ltd | 基材表面への微細凹凸被膜の形成法 |
| JPH0786282A (ja) * | 1993-09-20 | 1995-03-31 | Oki Electric Ind Co Ltd | 配線形成方法 |
| JP2007242880A (ja) | 2006-03-08 | 2007-09-20 | Tdk Corp | 成膜方法 |
| KR100813243B1 (ko) | 2006-07-04 | 2008-03-13 | 삼성에스디아이 주식회사 | 탄소나노튜브를 이용한 반도체 소자의 층간 배선 및 그제조 방법 |
| JP2008108924A (ja) * | 2006-10-26 | 2008-05-08 | Matsushita Electric Works Ltd | 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法 |
| WO2009113195A1 (ja) * | 2008-03-13 | 2009-09-17 | 大陽日酸株式会社 | ブラシ状カーボンナノ構造物製造用触媒体、触媒体製造方法、ブラシ状カーボンナノ構造物及びその製法 |
| WO2009068756A1 (fr) | 2007-11-28 | 2009-06-04 | Commissariat A L'energie Atomique | Procede de cristallisation |
-
2010
- 2010-12-20 JP JP2010283138A patent/JP5610393B2/ja not_active Expired - Fee Related
- 2010-12-27 KR KR1020100135802A patent/KR101174321B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109207949A (zh) * | 2018-10-23 | 2019-01-15 | 宁波工程学院 | 一种镀制非均匀多层薄膜的方法 |
| CN109207949B (zh) * | 2018-10-23 | 2020-06-16 | 宁波工程学院 | 一种镀制非均匀多层薄膜的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011137230A (ja) | 2011-07-14 |
| KR101174321B1 (ko) | 2012-08-16 |
| KR20110076809A (ko) | 2011-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kim et al. | Synthesis of ZnO nanorod on bare Si substrate using metal organic chemical vapor deposition | |
| US8137760B2 (en) | Nanocrater catalyst in metal nanoparticles and method for preparing the same | |
| Chen et al. | Nucleation mechanisms and their influences on characteristics of ZnO nanorod arrays prepared by a hydrothermal method | |
| US20170271154A1 (en) | Hardmask composition and method of forming patterning by using the hardmask composition | |
| WO2013018153A1 (ja) | グラフェンナノメッシュの製造方法及び半導体装置の製造方法 | |
| JP2008143771A (ja) | 酸化物系ナノ構造物の製造方法 | |
| US8422289B2 (en) | Fabrication method of nanoparticles by chemical curing | |
| He et al. | Vertically well-aligned ZnO nanowires generated with self-assembling polymers | |
| JP5610393B2 (ja) | 自己組織化されたナノ構造薄膜の製造方法、ナノ構造薄膜 | |
| KR20150114144A (ko) | 실리콘 상에 Au 방울의 성장 제어방법 및이를 이용한 Au 증착방법 | |
| Peng et al. | Crystallization of amorphous Si films by pulsed laser annealing and their structural characteristics | |
| KR100750942B1 (ko) | 귀금속 나노 입자의 형성 방법 | |
| KR101523849B1 (ko) | 금속-탄소 복합 입자의 제조 방법 | |
| KR101399347B1 (ko) | 탄소나노튜브 이용한 나노 채널 제조 방법 및 이를 이용한 나노 구조물 | |
| JP2006263712A (ja) | ナノ粒子の積層構造及びその製造方法 | |
| Tu et al. | Synthesis and photoluminescence properties of the ZnO@ SnO 2 core–shell nanorod arrays | |
| CN111029248A (zh) | 一种ebl直写高精度第三代半导体的方法 | |
| Mahamu et al. | Influence of hydrothermal time on structural properties of ZnO nanorods grown on spin-coated ZnO seeding layer | |
| Chang et al. | Nanogrids and beehive-like nanostructures formed by plasma etching the self-organized SiGe islands | |
| Cheng et al. | Forming extremely smooth ZnO thin film on silicon substrates for growth of large and well-aligned ZnO rods with the hydrothermal method | |
| CN108793066B (zh) | 一种纳米器件的制备方法 | |
| KR20130001357A (ko) | 방사형 나노 로드 구조체 및 이의 제조 방법 | |
| Mondal et al. | Evolution of nano-structures of silver due to rapid thermal annealing | |
| KR102480374B1 (ko) | 압광전 단일 소자 및 이의 제조방법 | |
| KR102545196B1 (ko) | 센서 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131206 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140804 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140825 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5610393 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |