TWI620073B - 通用串列匯流排（ｕｓｂ）３．１重定時器存在檢測與索引之方法及設備 - Google Patents

通用串列匯流排（ｕｓｂ）３．１重定時器存在檢測與索引之方法及設備 Download PDF

Info

Publication number
TWI620073B
TWI620073B TW104116044A TW104116044A TWI620073B TW I620073 B TWI620073 B TW I620073B TW 104116044 A TW104116044 A TW 104116044A TW 104116044 A TW104116044 A TW 104116044A TW I620073 B TWI620073 B TW I620073B
Authority
TW
Taiwan
Prior art keywords
retimer
port
link
retimers
message
Prior art date
Application number
TW104116044A
Other languages
English (en)
Other versions
TW201610695A (zh
Inventor
陳輝銘
霍華德Ｌ 赫克
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201610695A publication Critical patent/TW201610695A/zh
Application granted granted Critical
Publication of TWI620073B publication Critical patent/TWI620073B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/4256—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/29—Repeaters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/54—Systems for transmission via power distribution lines
    • H04B3/58—Repeater circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25181—Repeater
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0052—Assignment of addresses or identifiers to the modules of a bus system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2203/00—Indexing scheme relating to line transmission systems
    • H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
    • H04B2203/5462—Systems for power line communications
    • H04B2203/5479—Systems for power line communications using repeaters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

此處說明一種用於重定時器存在檢測之設備。該設備包含至少一重定時器，其中一演算法是用以致能該至少一重定時器以藉由判定在鏈路啟始化期間之一存在訊息之一位元而宣佈其之存在。該至少一重定時器可以宣告一索引並且經由該索引而可存取。

Description

通用串列匯流排(USB)3.1重定時器存在檢測與索引之方法及設備 發明領域
本技術一般係關於通用序列匯流排(USB)通訊。更明確地說，本技術係關於USB重定時器存在檢測與索引。
通用序列匯流排(USB)協定致能依據USB標準之電子通訊。該USB標準可以定義對於與該協定相容所需的信號性質、時序、以及狀態改變。資料是依據USB標準在一個或多個USB埠之間轉移。該USB埠可能設置，因而在自一埠行進至另一埠時，在該等埠之間轉移資料之信號惡化。一重定時器係可以使用以重定時或同步化該信號以減輕在信號自一埠轉移至另一埠期間之惡化。因此，該重定時器是用以同步化以及重新產生自一接收埠至一發送埠之惡化信號。複數個重定時器可以設置在一主機埠和一裝置埠之間。
如上所述，USB埠可能設置，因而在自一埠行進至另一埠時，在該等埠之間轉移資料之信號惡化。當傳送至/自USB主機控制器、USB中樞、USB裝置、或任何其之組合時，信號也可能降級。為了保持信號時序，複數個重 定時器可以設置於USB埠，主機控制器、中樞、以及裝置之間。在一些情況中，該等重定時器對於多協定支援不是可發現或可組態。
發明概要
依據本發明之一實施例，係特地提出一種用於重定時器存在檢測之設備，該設備包括：至少一重定時器；與該重定時器相關聯之控制，用以判定在鏈路啟始化期間之一存在訊息之至少一位元以宣佈該重定時器之存在。
100‧‧‧佈局圖
102‧‧‧下游埠
104‧‧‧上游埠
106‧‧‧重定時器A
108‧‧‧重定時器B
110‧‧‧重定時器C
112‧‧‧重定時器D
114‧‧‧鏈路
200‧‧‧泡沫演算法圖
202-208‧‧‧時間點
204A‧‧‧存在LBPM
204B‧‧‧存在LBPM
204C‧‧‧存在LBPM
204D‧‧‧存在LBPM
204E‧‧‧存在LBPM
300‧‧‧邏輯表示
302、306‧‧‧參考數目
304、308‧‧‧時間週期
400‧‧‧LFPS為基礎脈寬調變訊息(LBPM)圖
402‧‧‧定義符號開始
404‧‧‧定義符號結束
406、408‧‧‧位元參考數目
500‧‧‧檢測重定時器存在與索引流程圖
502-504‧‧‧檢測重定時器存在與索引步驟
600‧‧‧存取重定時器流程圖
602-604‧‧‧存取重定時器步驟
700‧‧‧電腦系統
702‧‧‧處理器
704‧‧‧內部快取記憶體
706‧‧‧暫存器檔案
708‧‧‧執行單元
709‧‧‧封包指令集
710‧‧‧處理器匯流排
711‧‧‧指令
712‧‧‧圖形加速裝置
713‧‧‧資料
714‧‧‧圖形加速裝置
716‧‧‧記憶體控制器中樞
718‧‧‧記憶體路線
720‧‧‧記憶體
722‧‧‧控制器中樞互連
724‧‧‧資料儲存器
725‧‧‧I/O控制器中樞
726‧‧‧無線收發器
728‧‧‧快閃BIOS
730A~F‧‧‧互連
734‧‧‧網路控制器
736‧‧‧音訊控制器
738‧‧‧串列解壓縮埠
740‧‧‧I/O控制器
742‧‧‧鍵盤介面
圖1是對於USB組態之佈局圖的例示範例；圖2是在各時間點應用至一系統佈局的泡沫演算法之圖形；圖3是使用經過脈寬調變所產生的低頻週期信號之邏輯表示的例示；圖4是LFPS為基礎脈寬調變訊息(LBPM)的例示；圖5是用以自動地檢測重定時器存在與索引之方法的處理程序流程圖；圖6是用以自動地檢測USB 3.1組態之重定時器存在與索引之方法的處理程序流程圖；以及圖7是電腦系統範例的方塊圖。
相同標號使用於整個揭示和圖形中以指示相同構件和特點。100序列中之數目係指示初始地發現於圖1中之特點；200序列中之數目係指示初始地發現於圖2中之特 點；等等。
較佳實施例之詳細說明
此處所說明之實施例致能一通聯協定以允許一重定時器或複數個重定時器藉由一自我索引意識而宣佈它們的存在以供它們的鏈路夥伴之存取。在一些情況中，該等重定時器是USB 3.1重定時器。一帶內方法係使用於自動重定時器存在檢測與索引，以至於一重定時器，如果具有多協定支援之能力，則可以為一主機所存取以用於特點發現和協定組態。以這方式，該重定時器是可發現且可組態以供用於多協定支援。雖然本技術是使用USB 3.1重定時器而說明，本技術也可以應用至其他USB重定時器，以及其他重定時器，例如，PCI-E重定時器。此外，依據本技術，用以更正信號惡化之其他構件，例如，其他轉接驅動器，係可以被使用。
在下面的說明中，許多特定細節被提及，例如，特定型式之處理器和系統組態、特定硬體結構、特定建構和微建構細節、特定暫存器組態、特定指令型式、特定系統構件、特定量測/高度、特定處理器管線級和操作等等之範例，以便提供本發明之完全了解。但是，一熟習本技術者應明白，當實踐本發明時，這些特定細節不見得需要被採用。在其他實例中，習知的構件或方法，例如，電腦系統之特定和替代的處理器結構、用於描述演算法之特定邏輯電路/程式碼、特定韌體程式碼、特定互連操作、特定邏 輯組態、特定製造技術和材料、特定編譯器實作、演算法之程式碼特定表示、特定斷電和閘控技術/邏輯和其他特定操作細節並無詳細地說明，以避免非必要地混淆本發明。
雖然下面的實施例可以參考特定積體電路中(例如，計算平臺或微處理機中)之能量節約和能量效率而說明，但其他實施例亦是可應用至其他型式之積體電路和邏輯裝置。此處所說明之實施例的相似技術和教示可以應用至其他型式之電路或半導體裝置，其也可以受惠於較佳的能量效率和能量節約。例如，所揭示的實施例是不受限於桌上型電腦系統或UltrabookTM。並且也可以使用於其他裝置中，例如，手持裝置、平板電腦、其他薄筆記型電腦、系統單晶片(SOC)裝置、以及嵌入式應用。手持裝置之一些範例包含行動電話、網際網路協定裝置、數位攝影機、個人數位助理(PDA)、以及手持PC。嵌入式應用一般包含一微控制器、一數位信號處理器(DSP)、一系統單晶片、網路電腦(NetPC)、機上盒、網路中樞、廣域網路(WAN)交換機、或可進行下面提及之功能和操作的任何其他系統。此外，此處所說明之設備、方法、和系統是不受限定於實際計算裝置，而也可以是有關對於能量節約和效率之軟體最佳化。如在下面說明中將容易地明白，此處所說明之方法、設備、和系統的實施例(無論是相關之硬體、韌體、軟體、或其之組合)是致力於‘綠色技術’與性能考慮之未來平衡。
由於計算系統是向前推進，其中的構件將成為更複雜。因而，用以在構件之間耦合和通訊之互連結構也增 加了複雜性以確保滿足最佳構件操作之帶寬需求。更進一步地，不同的市場細分互連結構的不同面向要求以適應市場之需求。例如，伺服器需要較高的性能，而移動式生態系統有時可能得犧牲關於省電之全部性能。然而，多數組織之單一目的是提供具有最大省電之最高可能性能。在下面，一些互連被討論，其將可能地受益於此處所說明之本發明的論點。
在於一圖形中展示之各系統，在一些情況中，元件可以各具有一相同參考號碼或一不同的參考號碼以建議所代表的元件可以是不同的及/或相似的。但是，一元件可以是有彈性地足以具有不同的實行並且與此處所展示或所說明之一些或所有的系統一起工作。展示於圖形中之各種元件可以是相同或不同的。哪一者係稱為一第一元件並且哪一者稱為一第二元件是可任意地。
圖1是用於USB組態之佈局圖100的例示範例。在實施例中，佈局圖100是USB 3.1組態。圖1包含第一埠102和第二埠104。第一埠102和第二埠104各可以是USB 3.1埠。第一埠102是包含在包含這USB組態的一系統之中樞或主機內之下游埠。第二埠104是包含在包含這USB組態的系統之中樞或週邊內之上游埠。一重定時器106、一重定時器108、一重定時器110、以及一重定時器112是包含在第一埠102和第二埠104之間。鏈路114連接第一埠102至第二埠104。通常，當在第一埠和第二埠104之間行進時，沿著一般鏈路的一信號可以具有一減低的振幅，導致信號衰減和 劇跳。如於圖100中例示，重定時器106、重定時器108、重定時器110、以及重定時器112各可以分析和改變信號以防止在第一埠和第二埠104之間的信號惡化。在實施例中，一重定時器是置放在主機處，另一重定時器是置放在裝置處，且二個重定時器是置放在用以連接主機和裝置或週邊之一電纜線的各末端。另外地，在實施例中，在主機處之重定時器可以設置於主機之主機板上，在裝置處之重定時器則設置於裝置之主機板上，並且在電纜線中的二個重定時器連接該主機和該裝置。
視情況而定，各個重定時器作用以重定時或同步化自上游或下游所接收的資料。雖然例示四個重定時器，依據系統組態，可以有任何數目的重定時器。使用一USB 3.1組態，在兩個USB 3.1埠之間可以是有多如四個重定時器。在任何協定中，各個重定時器可以操作如用於一光學數位發送的一編碼器。以這方式，重定時器可使低頻干擾和劇跳失真最小化。在實施例中，重定時器可以控制所接收信號之獲得和發送。
當主機之一埠和裝置之一埠連接時，一封閉迴路形成，而其中之重定時器數目被決定。各個重定時器之一索引也可以被確定。在該主機和該裝置之間的連接發生之前，於該主機和該裝置之間的重定時器數目不是已知的。然而，一演算法被使用以確定所存在重定時器之數目、重定時器之一索引或一位址、以及用以與重定時器通訊之一方法。這演算法可以與鏈路啟始化同時地實行。在實施例 中，該演算法是一泡沫演算法。該演算法致能該等重定時器宣佈它們的存在並且提供一索引以供它們用於多協定發現和組態之存取，以至於各埠可以確定哪個協定是在啟始化處理程序期間操作。在範例中，該等協定可以是依據下面各者：於2013年7月26日釋出之通用序列匯流排版本3.1規格；2011年11月29日宣佈之週邊構件互連快送(PCI-E)；或顯示埠(DisplayPort)。雖然列出特定協定和標準，本技術係可以使用任何I/O技術。
泡沫演算法是使用以致能各個重定時器，在接收一進入的二進制訊息時，用以藉由判定一保留欄位中之一位元並且接著轉發進入的訊息而宣佈其之存在。該進入的訊息可以是任何之訊息，其具有如利用所使用的協定而定義的一保留欄位。如於圖1中所例示，複數個重定時器沿著鏈路114而存在。如果複數個重定時器存在於一鏈路中，則各重定時器將進行判定於一保留欄位中一位元之相同操作並且接著轉發進入的訊息。隨後的重定時器也將移位藉由先前重定時器所判定的位元。這交換進行於沿著鏈路的兩方向中，亦即，自上游埠至下游埠並且反之亦然。以這方式，在目的地之一埠，為一主機/中樞下游埠，或為一中樞/週邊上游埠，將了解有多少重定時器是沿著鏈路而存在。藉由宣佈於兩方向中各個重定時器之存在，兩個埠是能夠收集在它們之間的重定時器數目之鏈路組態資訊。兩個埠是能夠基於各個重定時器之它們的相對索引而進行重定時器存取。各個重定時器也因存在重定時器之數目以及在該 鏈路佈局內之重定時器的相對位置，而意識到鏈路組態。這接著致能用於隨後位址解碼之重定時器的自動索引分配。
圖2是在各種時間點應用至系統佈局的泡沫演算法之圖形200。相似於圖1，圖2包含第一埠102和第二埠104。沿著鏈路114之重定時器106、重定時器108、重定時器110、以及重定時器112是包含在第一埠102和第二埠104之間。鏈路114可以是一有源電纜。在實施例中，泡沫演算法係在第一埠102和第二埠104之間的通訊開始之前，於一鏈路114啟始化階段期間而執行。在一些情況中，在該第一埠102和該第二埠104之間的通訊是高速通訊。所有的埠和重定時器是能夠基於一低頻週期信號(LFPS)而彼此通訊。尤其是，該等埠和重定時器可以使用LFPS為基礎的脈寬調變傳信(LBPS)而通訊。
脈寬調變(PWM)係可以使用以改變各脈寬以便編碼用於發送之資料。在一時間週期期間，各脈波發生並且該脈波可以是一低頻週期信號。在各位元時間週期的期間，該脈波可以被使用以依據在該時間週期內脈波位置而表明所傳送之特定位元值。該位元值可以是依據在各位元時間週期的期間之脈波的一邏輯位準1或一邏輯位準0。例如，如果一脈波發生在時間週期之1/3期間，而其餘的2/3時間週期的期間沒有脈波，則一個邏輯0位準被編碼。如果一脈波發生在時間週期之首先2/3期間，而在其餘1/3時間週期的期間沒有脈波，則一邏輯1位準被編碼。
LBPS可以被使用以產生一LFPS為基礎的脈寬調變訊息(LBPM)。LFPS、LBPS、以及LBPM是各藉由USB 3.1協定所定義之傳信和通聯技術。在啟始化期間，下游埠和上游埠將在兩個埠之間發送一LBPM以通訊一隨後的USB操作。該等埠宣佈它們的能力，例如，資料率、線路數目、以及其類似者。當重定時器是存在時，LBPM將經過重定時器而通行。當各個重定時器接收該LBPM時，其將嵌入一位元於專用於該等重定時器之一保留欄位中以便宣佈它們的存在。該等重定時器接著將沿著鏈路轉發該LBPM至下一個重定時器或埠。該LBPM包含一保留欄位以供該等重定時器宣佈它們的存在係可以稱為一存在LBPM。一存在LBPM藉由各重定時器被傳送以在啟始化期間宣佈該重定時器之存在。在實施例中，該存在LBPM可以是藉由USB 3.1協定所定義的任何訊息。例如，該存在LBPM可以是在啟始化期間所傳送的一能力訊息，其中該等重定時器使用能力訊息之保留欄位而宣佈它們的存在。雖然傳信和通聯使用USB 3.1協定於此處被說明，本技術可以使用任何輸入/輸出(I/O)協定而實行。因此，各重定時器可以傳送一存在訊息以在啟始化期間宣佈重定時器之存在，其中該存在訊息是任何訊息，其中一重定時器嵌入一位元於專用於該等重定時器之一保留欄位中以便宣佈其之存在。
於圖2之範例中，例示USB 3.1埠。該USB 3.1埠可傳送如藉由USB 3.1標準所定義的一能力訊息。在一能力訊息中，上方的四位元被保留，而下方的四位元係使用以 在該等埠之間傳送能力。各個重定時器可以使用該等上方之四個保留位元以宣佈其之存在。雖然一能力訊息是使用作為一範例，依據本技術，任何訊息可以被使用。進一步地，被使用以宣佈重定時器之存在的該等位元是不限制於該訊息之該等上方的四位元，並且依據特定協定或標準之任何可用位元可以被使用。藉由使用如利用標準所定義的一訊息以宣佈重定時器之存在，二操作可以被組合於一單一訊息。明確地說，自動重定時器存在檢測與索引可以與依據標準傳送的另一訊息組合。但是，在實施例中，一LBPM可以被定義以供用於自動重定時器存在檢測與索引。
如於圖2中所例示，在時間202，一啟始存在LBPM 204A沿著鏈路114自下游埠102而傳送至上游埠104。重定時器106檢查是否有任何位元於保留欄位中被設定以確定是否即時地設置於下游埠102，或是否有重定時器設置於它本身和該下游埠102之間。在這範例中，重定時器106發現沒有位元被設定於保留欄位中並且推斷其是正好設置在下游埠102之後。接著增加一邏輯位準1至保留欄位中存在LBPM之位元四以宣佈其之存在，如利用LBPM 204B所表明者。在時間204，該存在LBPM 204B是自重定時器106沿著鏈路114而傳送至重定時器108。如重定時器106之相同操作利用重定時器108而進行。重定時器檢查LBPM 204B並且推斷其是藉由在重定時器108和下游埠102之間中的一重定時器106而設置於下游埠102。重定時器108接著增加一邏輯位準1至存在LBPM之位元五以宣佈其之存在，如利用 LBPM 204C所表明者。
在時間206，存在LBPM 204C是自重定時器108沿著鏈路114而傳送至重定時器110。重定時器110增加一邏輯位準1在存在LBPM之位元六以宣佈其之存在，如利用LBPM 204D所表明者。同樣地，在時間208，該存在LBPM 204D是自重定時器110沿著鏈路114而傳送至重定時器112。該重定時器112增加一邏輯位準1至存在LBPM之位元五以宣佈其之存在，如利用LBPM 204E所表明者。以這方式，各重定時器可以確定有多少個重定時器是在重定時器它本身和下游埠102之間。應注意到，相同操作係自上游埠104至下游埠102而進行，並且因此，各重定時器可以確定其在重定時器它本身和上游埠104之間的相對位置。因此，在操作結束時，各重定時器可以確定其對於下游埠102和上游埠104之相對位置。下游埠102和上游埠104也可以確定在它們之間有多少的重定時器。鏈路之每個構件將自動地辨識鏈路之佈局和組態以及它們在該鏈路內之相對位置。在實施例中，該等埠可以組態重定時器。明確地說，該等埠可以檢查各個重定時器之狀態並且也可以進行重定時器之一組態。在存在檢測之後，各個埠可以與各個重定時器通訊。一存取LBPM可以傳送至各個重定時器以提醒該重定時器，該埠想要與該重定時器通訊或存取該重定時器。另外地，各個重定時器可以是具有支援複數個協定之能力。因而，雖然本技術是使用USB 3.1協定而說明，本技術是可以使用任何I/O協定而實行。
圖3是使用經過脈寬調變所產生的低頻週期信號之邏輯表示300的例示圖。在實施例中，邏輯表示300是基於LBPS。一LBPM可以藉由在位元組之開始和結束之二個定義符號被定義作為8-位元LBPS，如於圖4中所例示。在範例中，在參考數目302之一邏輯位準0可以藉由一低頻週期信號而表示，該低頻週期信號發生在一時間週期304之30%處的期間，而在相同時間週期304之70%無信號。在一些情況中，70%無低頻週期信號可以稱為低頻週期信號電氣閒置。在參考數目306之一邏輯位準1可以藉由一低頻週期信號而表示，該低頻週期信號發生在一時間週期308之70%處的期間，而在相同時間週期308之30%的期間無信號。在一些情況中，30%無低頻週期信號可以稱為低頻週期信號電氣閒置。此處所說明之信號對無信號比率僅是範例，並且任何信號對無信號脈寬調變之比率亦可以被使用。
圖4是LFPS為基礎的脈寬調變訊息(LBPM)之例示圖。在LBPM之開始是一定義符號402。該定義符號402包含二個tPWM週期。在LBPM之結束是包含一單一PWM週期之另一定義符號404。該定義符號402使用具有一低頻週期信號之一tPWM週期，其後接著沒有信號之一第二tPWM週期。在實施例中，一定義符號，例如，定義符號402傳信該LBPM之開始。該定義符號404包含具有一低頻週期信號之一tPWM週期以表明該LBPM之結束。以這方式，該定義符號402和定義符號404可以被使用以發送一完整的位元組至一接收器。
例如，考慮圖1和2中所例示的下游埠102、重定時器106、重定時器108、重定時器110、重定時器112、以及上游埠104。一存在LBPM被定義以至於在參考數目402之位元7、在參考數目404之位元6、在參考數目406之位元5、以及在參考數目408之位元4是使用以表明LBPM。同時假設，如果b7~b4=“1001”，該LBPM表明重定時器存在訊息。在啟始化期間，下游埠，例如，下游埠102，可以發送具有b3~b0解除判定之一存在訊息。在檢測存在LBPM之時，在轉發存在LBPM之前，重定時器106判定位元-3以表明其之存在，並且宣告“1000”作為其朝向下游埠102之索引。重定時器108，在檢測該存在LBPM之時，藉由判定位元-2以在轉發之前表明其之存在，而進行如重定時器106之相同操作。重定時器108也開始意識到其對於下游埠102之相對位置並且宣告“1100”作為其對於下游埠之索引。這操作處理程序經過重定時器110和112而繼續直至存在LBPM達到上游埠104為止。因此，重定時器110和112將宣告“1110”和“1111”作為它們朝向下游埠之分別的索引。當接收最後存在LBPM時，上游埠104意識到鏈路中之重定時器數目。同樣地，相同操作以自上游埠104經過重定時器112至重定時器106、以及至下游埠102之相反方向而執行。因而，自112至106之重定時器將宣告“0001”、“0011”、“0111”至“1111”作為它們朝向上游埠104之分別的索引。在操作結束時，下游埠102和上游埠104兩者皆意識到鏈路中之重定時器以及它們的相對索引之存在，並且可以開始進行各種操 作，例如，重定時器特點和能力之發現，以及重定時器組態。雖然這範例提及一通用LBPM，但存在訊息可以被使用。
圖5是用以自動地檢測重定時器存在與索引之方法處理程序之流程圖。在區塊502，一鏈路啟始化。在一些情況中，該鏈路是一有源電纜。在實施例中，該鏈路是一雙-單工鏈路，其在一上游埠104和一下游埠102之間形成一封閉迴路。在區塊504，各個重定時器判定在鏈路之啟始化期間所傳送之一訊息的一位元。在實施例中，在啟始化期間所傳送之訊息是依據鏈路協定之一定義訊息。另外地，在實施例中，重定時器判定在定義訊息之一保留欄位中的一位元。該定義訊息是依據接埠所支援之協定的任何訊息。在實施例中，該訊息是依據USB 3.1協定在啟始化期間所傳送之一LBPM。
圖6是用以存取重定時器之方法的處理程序流程圖。在區塊602，重定時器經由一存在訊息而宣告一索引。在區塊604，該重定時器經由對應至索引的一位址而被存取。如上面之討論，該重定時器可以判定在存在訊息的一保留欄位中之一位元以宣佈重定時器之存在並且宣告一索引。在實施例中，該存在訊息是依據USB 3.1協定在啟始化期間所傳送的一LBPM。該存在訊息可以與任何定義訊息組合，例如，如依據USB 3.1標準所定義的一能力訊息。
圖7是電腦系統700範例的方塊圖。系統700包含一處理器，其具有用以執行一指令之執行單元，其中例示依據本發明一實施例而實行一個或多個特點之一個或多個 互連。例如，在此處所說明之實施例中，依據本發明之系統700包含一構件，例如，一處理器702，以採用包含邏輯之執行單元708而進行用於處理資料之演算法。在一些情況中，系統700是基於可自加利福尼亞州，聖克拉拉之英特爾公司供應之PENTIUMIIITM、PENTIUM4TM、XeonTM、Itanium、XScaleTM及/或StrongARMTM微處理機之處理系統代表，雖然其他系統(包含具有其他微處理機、工程工作站、機上盒以及其類似者之PC)也可以被使用。在實施例中，系統700執行可供應自華盛頓州雷德蒙市之微軟公司的視窗操作系統之版本，雖然其他操作系統(例如，UNIX和Linux)、嵌入式軟體、及/或圖形使用者介面，也可以被使用。因此，本發明實施例是不受限定於硬體電路和軟體之任何特定組合。
此處所說明之實施例是不受限定於電腦系統。本技術之替代實施例也可以使用於其他裝置中，例如，手持裝置和嵌入式應用。手持裝置之一些範例包含行動電話、網際網路協定裝置、數位攝影機、個人數位助理(PDA)、以及手持PC。嵌入式應用可以包含一微控制器、一數位信號處理器(DSP)、系統單晶片、網路電腦(NetPC)、機上盒、網路中樞、廣域網路(WAN)交換機、或可依據至少一實施例而進行一個或多個指令之任何其他系統。
在這例示的實施例中，處理器702包含用以實行一演算法以進行至少一指令711之一個或多個執行單元708。一實施例可以於單一處理器桌上型或伺服器系統之脈 絡中被說明，但是另外的實施例亦可以包含於多處理器系統中。系統700是‘中樞’系統結構之範例。電腦系統700包含處理資料信號之一處理器702。該處理器702，如一例示範例，例如，包含一複雜指令集電腦(CISC)微處理機、一縮減指令集計算(RISC)微處理機、一超長指令字組(VLIW)微處理機、一實行指令集組合之處理器、或任何其他處理器裝置，例如，一數位信號處理器。該處理器702耦合至一處理器匯流排710，其在系統700中的處理器702和其他構件之間發送資料信號。系統700之元件(例如，圖形加速裝置712、記憶體控制器中樞716、記憶體720、I/O控制器中樞725、無線收發器726、快閃BIOS 728、網路控制器734、音訊控制器736、串列解壓縮埠738、I/O控制器740等等)進行那些熟悉本技術者已知之它們的習知功能。
在一實施例中，處理器702包含一位準7(L1)內部快取記憶體704。依據該結構，處理器702可以具有一單一內部快取或複數個位準之內部快取。依據特定的實行例和需要，其他實施例包含內部和外部快取兩者之組合。暫存器檔案706是用以儲存不同型式之資料於各種暫存器中，其包含整數暫存器、浮點暫存器、向量暫存器、庫集暫存器、影子暫存器、檢查點暫存器、狀態暫存器、以及指令指標暫存器。
執行單元708，包含邏輯，其用以進行整數和浮點操作，同時也存在於處理器702中。該處理器702，在一實施例中，包含用以儲存微碼之一微碼(ucode)ROM，其中 當該微碼(ucode)執行時，其是用以進行對於某些巨集指令或處理複雜情節之演算法。在此，微碼是可能地可更新以處理邏輯毛病/修復處理器702。對於一實施例，執行單元708包含處理一封包指令集709之邏輯。藉由包含該封包指令集709於一般目的處理器702之指令集中，與相關聯的電路系統一起執行該等指令，許多多媒體應用所使用之操作可以使用在一般目的處理器702中之封包資料而進行。因此，許多多媒體應用藉由使用全寬度之處理器的資料匯流排(其用以進行於封包資料上之操作)而更有效地被加速且執行。這可能地消除跨越處理器之資料匯流排而轉移較小單位資料以進行每一次一資料元件之一個或多個操作之需求。
一執行單元708的替代實施例也可以使用於微控制器、嵌入式處理器、圖形裝置、DSP、以及其他型式之邏輯電路中。系統700包含一記憶體720。記憶體720包含一動態隨機存取記憶體(DRAM)裝置、一靜態隨機存取記憶體(SRAM)裝置、快閃記憶體裝置、或其他記憶體裝置。記憶體720儲存藉由資料信號表示的指令711及/或資料713，其利用處理器702而執行。
應注意，本技術之任何上述特點或論點係可以採用於圖7中例示之一個或多個互連上。例如，用以耦合處理器702內部單元之一晶模上互連(ODI)，其未展示出，實行本發明如上所述之一個或多個論點。本發明係相關聯於一處理器匯流排710(例如，英特爾快速路線互連(QPI)或其他 已知的高性能計算互連)、至記憶體720之一高帶寬記憶體路線718、至圖形加速裝置714(例如，一週邊構件互連快送(PCIe)遵從組織)之一點對點鏈路、一控制器中樞互連722、以及一I/O或用以耦合其他例示之構件的其他互連(例如，USB、PCI、PCIe)730A、730B、730C、730D、730E、以及730F。此等構件之一些範例包含音訊控制器736、韌體中樞(快閃BIOS)728、無線收發器726、資料儲存器724、包含使用者輸入和鍵盤介面742之遺留I/O控制器710、一串列擴充埠738(例如，通用序列匯流排(USB))、以及一網路控制器734。該資料儲存裝置724可以包括一硬碟驅動器、一軟碟驅動器、一CD-ROM裝置、一快閃記憶體裝置、或其他大量儲存裝置。
圖7之方塊圖不欲表明計算裝置700是用以包含展示於圖7中的所有構件。進一步地，取決於特定實行之詳細說明，計算裝置700可以包含未展示於圖7中的任何數目之附加構件。
範例1
此處所說明是一種用以重定時器存在檢測之設備。該設備包含至少一重定時器。該設備也包含與該重定時器相關聯之控制，用以判定在鏈路啟始化期間之一存在訊息之至少一位元以宣佈該重定時器之存在。
該至少一重定時器可以宣告一索引並且是經由該索引而可存取。該控制可以是基於一泡沫演算法以判定該存在訊息之該至少一位元。另外地，該至少一重定時器 是用以同步以及重新產生自一接收埠至一發送埠之惡化信號。該至少一重定時器可以是可組態且可發現，以及該至少一重定時器可以支援複數個協定。進一步地，該至少一重定時器可以控制接收信號之獲得和發送。該至少一重定時器可以是一USB 3.1重定時器。該設備可以包含複數個重定時器，其中一第一重定時器是一主機之構件，一第二重定時器是一裝置之構件，並且二個重定時器是置放在用以連接主機和裝置之一電纜線的各末端。自主機至裝置之一第一存在訊息致能各個重定時器以宣告自該主機至該裝置之一索引，以及自該裝置至該主機之一第二存在訊息致能各個重定時器以宣告自該裝置至該主機的一索引。
範例2
此處是說明一種用於重定時器存在檢測與索引之系統。該系統包含一第一埠、一第二埠、以及複數個重定時器。一鏈路包含該等複數個重定時器之一重定時器以連接該第一埠和該第二埠並且邏輯是用以致能該等複數個重定時器以藉由判定在鏈路啟始化期間之一存在訊息之一位元而宣佈它們的存在並且用以基於該存在訊息而宣告一索引。
複數個重定時器之各個重定時器宣告一索引並且可以經由該索引而可存取。該邏輯可以是基於一泡沫演算法。複數個重定時器之各個重定時器也可以是用以同步以及重新產生自一接收埠至一發送埠之惡化信號。進一步地，該存在訊息可以是一LFPS為基礎的脈寬調變訊息 (LBPM)。該等複數個重定時器可以支援複數個協定。進一步地，該等複數個重定時器可以用以宣告一索引以及用以藉由判定在自該第一埠至該第二埠之鏈路啟始化期間之一存在訊息之一位元而宣佈它們的存在，並且反之亦然。該鏈路可以是一有源電纜線，並且該等複數個重定時器可以是USB 3.1重定時器。該邏輯可以確定該鏈路組態。
範例3
此處所說明是一種重定時器存在和檢測之方法。該方法包含啟始化在一第一埠和一第二埠之間的一鏈路，其中複數個重定時器係置於該第一埠和該第二埠之間。該方法同時也包含在該第一埠和該第二埠之間傳送一存在訊息，其中一邏輯用以致能該等複數個重定時器以藉由判定在鏈路啟始化期間之一存在訊息之一位元而宣佈它們的存在且用以基於該存在訊息而宣告一索引。
該邏輯可以是基於一泡沫演算法，並且各重定時器在沿著該鏈路轉發該存在訊息之前判定該存在訊息之該位元。該存在訊息可以是與一定義訊息組合。另外地，該鏈路可以是一有源電纜。該存在訊息可以是一LFPS為基礎的脈寬調變訊息(LBPM)。該第一埠和該第二埠各可以支援複數個協定。同時，該第一埠和該第二埠也可以是USB 3.1埠。該邏輯可以與該鏈路啟始化同時地實行。LFPS為基礎的脈寬調變訊息(LBPM)可以是一能力訊息。該等複數個重定時器可以防止沿著該鏈路之信號惡化。
範例4
此處所說明是一種用於重定時器存在檢測之設備。該設備包含至少一重定時器，其中該重定時器包含一構件以在鏈路啟始化期間宣告該重定時器之存在。
用以宣告該重定時器之存在的構件可以判定一存在訊息之一位元。用以宣佈該重定時器之存在的構件也可以宣告一索引並且可以是經由該索引而可存取。用以宣佈該重定時器之存在的構件可以經由一演算法而判定一存在訊息之一位元，並且用以宣佈該重定時器之存在的構件可以是基於一泡沫演算法。該至少一重定時器可以同步化以及重新產生自一接收埠至一發送埠之惡化信號。進一步地，該至少一重定時器可以是可組態和可發現的，並且使用該構件以宣佈該重定時器之存在。該至少一重定時器可以支援複數個協定。該至少一重定時器可以控制接收信號之獲得和發送。另外地，該至少一重定時器可以是一USB 3.1重定時器。該設備可以包含複數個重定時器，其中一第一重定時器可以是一主機之構件，一第二重定時器可以是一裝置之構件，並且二組重定時器置放在可以連接該主機和該裝置的一電纜線之各末端。自主機至裝置之一第一存在訊息可以致能各個重定時器以宣告自該主機至該裝置之一索引，以及自該裝置至該主機之一第二存在訊息可以致能各個重定時器以宣告自該裝置至該主機之一索引。
範例5
此處是說明一實體非暫態的電腦可讀取媒體。該實體非暫態之電腦可讀取媒體包含程式碼以指引一處理器 用以：啟始化在一第一埠和一第二埠之間的一鏈路，其中複數個重定時器係置於該第一埠和該第二埠之間。該實體非暫態之電腦可讀取媒體也包含程式碼以指引一處理器用以在該第一埠和該第二埠之間傳送一存在訊息，其中邏輯是用以致能該等複數個重定時器以藉由在鏈路啟始化期間判定一存在訊息之一位元而宣佈它們的存在，並且用以基於該存在訊息而宣告一索引。
該邏輯可以是基於一泡沫演算法，並且各個重定時器可以在沿著鏈路轉發該存在訊息之前先判定該存在訊息之位元。該存在訊息可以與一定義的訊息組合，並且該鏈路可以是一有源電纜。該存在訊息可是一LFPS為基礎的脈寬調變訊息(LBPM)。該第一埠和該第二埠各可支援複數個協定。該第一埠和該第二埠可以是USB 3.1埠。另外地，該邏輯可以是與鏈路啟始化同時地實行。該LFPS為基礎的脈寬調變訊息(LBPM)可以是一能力訊息。該等複數個重定時器可以防止沿著鏈路之信號惡化。
範例6
此處所說明是一設備。該設備包含用於一高速串列互連之一重定時器。該重定時器包含，但是不受限定於一接收器、一控制、以及一發送器。該接收器是用以接收包含一特定欄位的一訊息，並且該控制是用以藉由一重定時器數值而更新該特定欄位以宣佈帶內該重定時器之一存在。該發送器是用以發送包含該特定欄位之一訊息。
該控制可以基於一泡沫演算法而更新該特定欄 位。更新該特定欄位可以包含判定該特定欄位的一位元。另外地，更新該特定欄位可以包含該特定欄位的至少一位元之一邏輯移位。該發送器可以耦合至一上游裝置。該上游裝置可以包含一控制以確定沿著高速串列互連之一些重定時器，基於重定時器數值而確定重定時器數目，以及基於相對於重定時器數目的重定時器之相對索引而進行重定時器存取。
雖然本發明已相對於一限定數目之實施例而說明，那些熟習本技術者應明白，從該處可有許多的修改和變化。其是意欲將所附加之申請專利範圍涵蓋落在本發明的真正精神和範疇內之所有此等修改和變化。
一設計可以透過自創作至模擬至製造之各種階段。代表一設計之資料可以以一些方式代表該設計。首先，如於模擬中是有用的，硬體可以使用一硬體說明語言或另一功能說明語言而表示。另外地，具有邏輯及/或電晶體閘之一電路位準模式可以在一些設計處理階段產生。更進一步地，在一些階段，多數的設計達到代表硬體模式之各種裝置的實際設置之資料的一位準。於其中是使用習見的半導體製造技術之情況中，代表硬體模式之資料可以是被使用以產生積體電路的資料，其指明在用於遮罩之不同遮罩層上的各種特點之存在或缺乏。在設計之任何表述中，資料可以是以一機器可讀取媒體之任何形式而儲存。一記憶體或一磁式或光學儲存器，例如，一碟片，可以是用以儲存經由光學或電氣波形調變所發送之資訊或係產生以發送 此資訊的機器可讀取媒體。當表明或攜帶程式碼或設計之一電氣載波被發送，至電氣信號之複印、緩衝、或重新發送程度所進行之範圍時，得到一新的複印。因此，一通訊提供者或一網路提供者可以，至少暫時地，將一物件，例如，資訊，儲存在一實體機器可讀取媒體上，被編碼成為一載波，而實施本發明實施例之技術。
此處所使用之一模組係指硬體、軟體、及/或韌體之任何組合。如一範例，一模組包含硬體，例如，一微控制器，其係與一非暫態媒體相關聯，以儲存適用於藉由該微控制器而執行的程式碼。因此，在一實施例中，當提及一模組時，係指一硬體，其明確地組態以辨識及/或執行保存於一非暫態媒體上之程式碼。更進一步地，在另一實施中，使用一模組係指包含程式碼之非暫態媒體，其是明確地適用於藉由微控制器而執行以進行預定的操作。並且又在另一實施例，如所可推斷地，詞語模組(在這範例中)可以是指微控制器和非暫態媒體之組合。通常，例示如分離之模組範圍係通常變化以及可能地重疊。例如，一第一和一第二模組可以共用硬體、軟體、韌體或其之組合，雖然也可能保留一些單獨的硬體、軟體、或韌體。在一實施例中，詞語邏輯之使用包含硬體，例如，電晶體、暫存器，或其他硬體，例如，可程控邏輯裝置。
在一實施例中，詞句‘用以’或‘被組態用以’之使用，係指配置、置放在一起、製造、提供以銷售，輸入及/或設計一設備、硬體、邏輯、或元件以進行一指定的或確 定的任務。在這範例中，一設備或其不是正操作之元件，如果其是設計、耦合、及/或互連以進行該指定的任務，將仍然是‘組態用以’進行一指定的任務。作為一純粹之例示範例，一邏輯閘可以在操作期間提供0或1。但是一邏輯閘‘係組態用以’提供一致能信號至一時脈，並不包含可以提供1或0之每一個可能的邏輯閘。相反地，邏輯閘是在操作期間以一些方式之耦合，其中1或0輸出是用以致能時脈。再次提及，詞語‘係組態用以’之使用並不需要操作，但卻是專注在一設備、硬體、及/或元件之潛伏狀態，其中在潛伏狀態中，設備、硬體、及/或元件被設計以當設備、硬體、及/或元件是正操作時而進行一特定任務。
更進一步地，在一實施例中，詞句‘能夠/用以’、以及或‘可操作用以’之使用，係指一些設備、邏輯、硬體、及/或元件以此一方式設計而以指定方式致能設備、邏輯、硬體、及/或元件之使用。如在上面所提及的，在一實施例中，用以、能夠用以、或可操作用以之使用，係指一設備、邏輯、硬體、及/或元件之潛伏狀態，其中該設備、該邏輯、該硬體、及/或元件不是正操作，但是係以此一方式設計而以指定方式致能一設備之使用。
如此處之使用，一數值包含一數目、一狀態、一邏輯狀態、或一二進制邏輯狀態之任何已知的表示。經常，邏輯位準之使用、邏輯數值、或邏輯式數值同時也示為1和0，其簡單地代表二進制邏輯狀態。例如，1係指一高邏輯位準以及0係指一低邏輯位準。在一實施例中，一儲存單 元，例如，一電晶體或快閃單元，可以是能夠保留一單一邏輯數值或複數個邏輯數值。但是，電腦系統中的數值也可使用其他表示。例如，十進位數目10也可以表示作為1010之二進制數值以及一16進制的文字A。因此，一數值包含能夠保存於電腦系統中的資訊之任何表示。
此外，狀態可以利用數值或部份數值而表示。如一範例，一第一數值，例如，一邏輯1，可以代表一原定或啟始狀態，而一第二數值，例如，一邏輯0，可以代表一非原定狀態。此外，在一實施例中，詞語重置和設定，係分別地指一原定和一更新數值或狀態。例如，一原定值可能包含一高邏輯數值，亦即，重置，而一更新數值可能包含一低邏輯數值，亦即，設定。應注意，任何數值組合可以被採用以表示任何數目之狀態。
一些實施例可以硬體、韌體、和軟體之一者或一組合而實行。上面提出之方法、硬體、軟體、韌體或程式碼的實施例，可以經由儲存在機器可存取、機器可讀取、電腦可存取、或電腦可讀取媒體上以藉由一處理元件可執行的指令或程式碼而實行。一非暫態機器可存取/可讀取媒體包含任何機構，其可以提供(亦即，儲存及/或發送)藉由一機器(例如，一電腦或電子式系統)可讀取之形式的資訊。例如，一非暫態機器可存取媒體包含隨機存取記憶體(RAM)，例如，靜態RAM(SRAM)或動態RAM(DRAM)；ROM；磁式或光學儲存媒體；快閃記憶體裝置；電氣儲存裝置；光學儲存裝置；音訊儲存裝置；用以保存自暫態(傳 輸)信號(例如，載波、紅外線信號、數位信號)等等所接收之資訊的其他形式之儲存裝置，其是可與從其接收資訊之非暫態媒體而區分。
被使用以規劃邏輯而進行本發明實施例之指令可以儲存在系統中之一記憶體內，例如，DRAM、快取、快閃記憶體或其他儲存裝置。更進一步地，該等指令可以經由一網路或經由其他電腦可讀取媒體而分佈。因此一機器可讀取媒體可以包含用以儲存或發送藉由一機器(例如，一電腦)可讀取之形式的資訊之任何機構，但是該機構是不受限定於，軟式磁碟片、光學碟片、小型碟片、唯讀記憶體(CD-ROM)、和磁鐵光學碟片、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、可消除可程控唯讀記憶體(EPROM)、電氣可消除可程控唯讀記憶體(EEPROM)、磁式或光學卡、快閃記憶體、或經由電氣、光學、聲波或其他形式之傳輸信號(例如，載波、紅外線信號、數位信號、等等)透過網際網路使用於資訊發送中之一實體機器可讀取儲存裝置。因此，電腦可讀取媒體包含適用於藉由一機器(例如，一電腦)可讀取形式以儲存或發送電子指令或資訊之任何類型的實體機器可讀取媒體。
整個這說明文中提及之“一實施例”或“一個實施例”意謂著配合包含於本發明至少一實施例中之實施例而說明之一特定的特點、結構、或特性。因此，出現在整個這說明文各處中之詞句“在一實施例中”或“在一個實施例中”不必定得都是指相同實施例。更進一步地，在一個或多 個實施例中，特定的特點、結構、或特性可以任何適當的方式而組合。不是所有於此處所說明和例示之構件、特點、結構、特性等等都需要包含於一特定實施例或多個實施例中。如果說明文敘述係“可”、“能夠”、“可以”或“可能”包含一構件、特點、結構、或特性，例如，該等特定的構件、特點、結構、或特性是不需要定被包含。如果說明文中或申請專利範圍中提及“一”或“一個”元件，其並不表示僅有一個元件。如果說明文或申請專利範圍提及“一附加”元件，並不排除其是多於一個之附加元件。
在上述說明文中，已參考特定實施範例而給予詳細說明。但是，明顯地其可以有各種修改和改變而不脫離如在附加申請專利範圍中所提出之本發明較廣泛的精神和範疇。因此，說明和圖形，將僅是被視為例示之意而非限定之意。更進一步地，上述實施例和其他範例語言之使用不必定意指相同實施例或相同範例，但是可以意指不同的和分別之實施例，以及可能是相同實施例。

Claims (31)

  1. 一種用於重定時器存在檢測之設備，該設備包括：至少一個重定時器；與該至少一個重定時器相關聯之一控制，用以判定在鏈路啟始化期間之在一存在訊息的一保留欄位中之至少一位元以宣佈該至少一個重定時器之存在以及該至少一個重定時器用以移位任何藉由一個或多個先前重定時器所判定的位元，其中一最後存在訊息係用以指明在一鏈路上的各個重定時器以及各個重定時器的相對索引。
  2. 如請求項1之設備，其中該至少一重定時器宣告一索引並且是經由該索引而可存取。
  3. 如請求項1之設備，其中該控制是用以基於一泡沫演算法而判定該存在訊息之該至少一位元。
  4. 如請求項1之設備，其中該至少一重定時器是用以同步以及重新產生自一接收埠至一發送埠之惡化信號。
  5. 如請求項1之設備，其中該至少一重定時器是可組態且可發現。
  6. 如請求項1之設備，其中該至少一重定時器是用以支援複數個協定。
  7. 如請求項1之設備，其中該至少一重定時器是用以控制接收信號之獲取和發送。
  8. 如請求項1之設備，其中該至少一重定時器是一USB 3.1 重定時器。
  9. 一種用於重定時器存在檢測與索引之系統，該系統包括：一第一埠；一第二埠；複數個重定時器，其中包含該等複數個重定時器之一重定時器的一鏈路用以連接該第一埠和該第二埠，以及邏輯用以致能該等複數個重定時器以藉由判定在鏈路啟始化期間之一存在訊息之一位元而宣佈它們的存在並且用以基於該存在訊息而宣告一索引，其中一最後存在訊息係用以指明在一鏈路上的各個重定時器以及各個重定時器的相對索引。
  10. 如請求項9之系統，其中該等複數個重定時器之該每一重定時器宣告一索引並且是經由該索引而可存取。
  11. 如請求項9之系統，其中該邏輯是基於一泡沫演算法。
  12. 如請求項9之系統，其中該等複數個重定時器之每一重定時器是用以同步以及重新產生自一接收埠至一發送埠之惡化信號。
  13. 如請求項9之系統，其中該存在訊息是一LFPS為基礎的脈寬調變訊息(LBPM)。
  14. 如請求項9之系統，其中該等複數個重定時器是用以支援複數個協定。
  15. 如請求項9之系統，其中該等複數個重定時器是用以宣告一索引以及用以藉由判定在自該第一埠至該第二埠 之鏈路啟始化期間之一存在訊息之一位元而宣佈它們的存在，反之亦然。
  16. 如請求項9之系統，其中該鏈路是一有源電纜。
  17. 如請求項9之系統，其中該等複數個重定時器是USB 3.1重定時器。
  18. 如請求項9之系統，其中一演算法是用以確定該鏈路組態。
  19. 一種實體非暫態電腦可讀取媒體，其包括程式碼以指引一處理器用以：啟始化在一第一埠和一第二埠之間的一鏈路，其中複數個重定時器係置於該第一埠和該第二埠之間；在該第一埠和該第二埠之間傳送一存在訊息，其中一邏輯用以致能該等複數個重定時器以藉由判定在鏈路啟始化期間之一存在訊息之一位元而宣佈它們的存在且用以經由該存在訊息而宣告一索引，其中一最後存在訊息係用以指明在一鏈路上的各個重定時器以及在該鏈路上之各個重定時器的相對索引。
  20. 如請求項19之非暫態電腦可讀取媒體，其中該邏輯是基於一泡沫演算法，並且每一重定時器在沿著該鏈路轉發該存在訊息之前判定該存在訊息之該位元。
  21. 如請求項19之非暫態電腦可讀取媒體，其中該存在訊息係與一定義訊息組合。
  22. 如請求項19之非暫態電腦可讀取媒體，其中該鏈路是一有源電纜。
  23. 如請求項19之非暫態電腦可讀取媒體，其中該存在訊息是一LBPM。
  24. 如請求項19之非暫態電腦可讀取媒體，其中該第一埠和該第二埠各自支援複數個協定。
  25. 如請求項19之非暫態電腦可讀取媒體，其中該第一埠和該第二埠是USB 3.1埠。
  26. 一種設備，其包括：用於一高速串列互連之複數個重定時器的一重定時器，該重定時器包含但不限於：一接收器，其用以接收包含一特定欄位的一訊息；一控制，其用以用一重定時器數值而更新該特定欄位以宣佈帶內該重定時器之存在；以及一發送器，其用以發送包含該特定欄位之一訊息，其中一最後訊息係用以指明在一鏈路上的各個重定時器以及各個重定時器的相對索引。
  27. 如請求項26之設備，其中該控制是用以基於一泡沫演算法而更新該特定欄位。
  28. 如請求項26之設備，其中更新該特定欄位包含判定該特定欄位的一位元。
  29. 如請求項26之設備，其中更新該特定欄位包括該特定欄位的至少一位元之一邏輯移位。
  30. 如請求項26之設備，其中該發送器係耦接至一上游裝置。
  31. 如請求項30之設備，其中該上游裝置包括一控制用以： 確定沿著該高速串列互連之一些重定時器，重定時器數目係基於該重定時器數值，以及基於相對於重定時器數目的重定時器之相對索引而進行重定時器存取。
TW104116044A 2014-06-27 2015-05-20 通用串列匯流排（ｕｓｂ）３．１重定時器存在檢測與索引之方法及設備 TWI620073B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/317,874 US9875210B2 (en) 2014-06-27 2014-06-27 Method and apparatus of USB 3.1 retimer presence detect and index
US14/317,874 2014-06-27

Publications (2)

Publication Number Publication Date
TW201610695A TW201610695A (zh) 2016-03-16
TWI620073B true TWI620073B (zh) 2018-04-01

Family

ID=54930679

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104116044A TWI620073B (zh) 2014-06-27 2015-05-20 通用串列匯流排（ｕｓｂ）３．１重定時器存在檢測與索引之方法及設備

Country Status (9)

Country Link
US (1) US9875210B2 (zh)
EP (1) EP3161650A4 (zh)
JP (1) JP6400122B2 (zh)
KR (1) KR102299117B1 (zh)
CN (1) CN106415517B (zh)
DE (1) DE112015003041T5 (zh)
SG (1) SG11201609921VA (zh)
TW (1) TWI620073B (zh)
WO (1) WO2015199877A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9559905B2 (en) * 2014-12-24 2017-01-31 Intel Corporation Type-C retimer state machine and a protocol for inband control and configuration
US9858234B2 (en) * 2015-07-17 2018-01-02 Parade Technologies, Ltd. System transparent retimer
US10095653B2 (en) * 2016-04-02 2018-10-09 Intel Corporation Apparatuses, systems, and methods for accurately measuring packet propagation delays through USB retimers
KR102514457B1 (ko) * 2017-01-10 2023-03-29 한국전자통신연구원 블록체인을 이용한 공공 단체의 거래 정보 관리 방법 및 시스템
US10789201B2 (en) * 2017-03-03 2020-09-29 Intel Corporation High performance interconnect
US10437763B2 (en) 2017-04-07 2019-10-08 Nxp B.V. Method and device for universal serial bus (USB) communication
US10366039B2 (en) 2017-04-13 2019-07-30 Nxp B.V. USB link bridge
CN114556870B (zh) * 2019-11-26 2023-04-04 华为技术有限公司 一种数据同步的方法以及装置
TWI737516B (zh) * 2020-10-15 2021-08-21 嘉雨思科技股份有限公司 雙向訊號傳輸連接線
US11334139B1 (en) 2020-11-30 2022-05-17 Semiconductor Components Industries, Llc Power state control for multi-channel interfaces
TWI784804B (zh) * 2021-11-19 2022-11-21 群聯電子股份有限公司 時脈重整電路模組、訊號傳輸系統及訊號傳輸方法
US11907004B2 (en) * 2022-06-27 2024-02-20 eTopus Technology Inc. Configurable transmitter device based on data rate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200839785A (en) * 2006-12-06 2008-10-01 Mosaid Technologies Inc Apparatus and method for communicating with semiconductor devices of a serial interconnection
US20090285155A1 (en) * 2007-03-29 2009-11-19 Sirius Xm Radio Inc. Systems and methods for transmitting and receiving additional data over legacy satellite digital audio radio signals
TWI326414B (en) * 2002-08-08 2010-06-21 Texas Instruments Inc Linking addressable shadow port and protocol for serial bus networks
US20110178831A1 (en) * 2010-01-15 2011-07-21 Endurance International Group, Inc. Unaffiliated web domain hosting service client retention analysis
US20120311359A1 (en) * 2011-06-03 2012-12-06 Kenneth Jaramillo Redriver circuits with power saving modes

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404460A (en) 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
US6996644B2 (en) * 2001-06-06 2006-02-07 Conexant Systems, Inc. Apparatus and methods for initializing integrated circuit addresses
US7194059B2 (en) 2001-08-17 2007-03-20 Zarlink Semiconductor, Inc. Method and apparatus for skip-free retiming transmission of digital information
US7554932B1 (en) * 2002-03-21 2009-06-30 Inovonics Corporation Message control protocol in a communications network having repeaters
US7154866B2 (en) * 2002-03-21 2006-12-26 Inovonics Wireless Corporation Message control protocol in a communications network having repeaters
US7308524B2 (en) * 2003-01-13 2007-12-11 Silicon Pipe, Inc Memory chain
US20050076113A1 (en) 2003-09-12 2005-04-07 Finisar Corporation Network analysis sample management process
JP4740763B2 (ja) * 2006-02-15 2011-08-03 株式会社日立製作所 ストレージシステム及びストレージコントローラ
US7782800B2 (en) 2006-12-22 2010-08-24 Texas Instruments Incorporated Discovery, detection, and management of daisy-chain system topology

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI326414B (en) * 2002-08-08 2010-06-21 Texas Instruments Inc Linking addressable shadow port and protocol for serial bus networks
TW200839785A (en) * 2006-12-06 2008-10-01 Mosaid Technologies Inc Apparatus and method for communicating with semiconductor devices of a serial interconnection
US20090285155A1 (en) * 2007-03-29 2009-11-19 Sirius Xm Radio Inc. Systems and methods for transmitting and receiving additional data over legacy satellite digital audio radio signals
US20110178831A1 (en) * 2010-01-15 2011-07-21 Endurance International Group, Inc. Unaffiliated web domain hosting service client retention analysis
US20120311359A1 (en) * 2011-06-03 2012-12-06 Kenneth Jaramillo Redriver circuits with power saving modes

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Universial Serial Bus 3.1 Specification 2013/07/26 *
Universial Serial Bus 3.1 Specification 2013/07/26,

Also Published As

Publication number Publication date
DE112015003041T5 (de) 2017-04-20
JP2017520826A (ja) 2017-07-27
WO2015199877A1 (en) 2015-12-30
JP6400122B2 (ja) 2018-10-03
KR20160146921A (ko) 2016-12-21
EP3161650A1 (en) 2017-05-03
SG11201609921VA (en) 2016-12-29
KR102299117B1 (ko) 2021-09-06
CN106415517B (zh) 2019-09-10
US20150378952A1 (en) 2015-12-31
CN106415517A (zh) 2017-02-15
US9875210B2 (en) 2018-01-23
TW201610695A (zh) 2016-03-16
EP3161650A4 (en) 2018-03-14

Similar Documents

Publication Publication Date Title
TWI620073B (zh) 通用串列匯流排（ｕｓｂ）３．１重定時器存在檢測與索引之方法及設備
US11726939B2 (en) Flex bus protocol negotiation and enabling sequence
US11283466B2 (en) PCI express enhancements
US11397701B2 (en) Retimer mechanisms for in-band link management
US9559905B2 (en) Type-C retimer state machine and a protocol for inband control and configuration
KR101702292B1 (ko) 라이브 에러 복구
JP6017476B2 (ja) ルートポート及びＲＰＩＥ（ＲｏｏｔＰｏｒｔＩｎｔｅｇｒａｔｅｄＥｎｄｐｏｉｎｔ）のレジューム時間を向上させるための方法、装置及びシステム
US9740654B2 (en) Control messaging in multislot link layer flit
TWI556094B (zh) 用以控制鏈結介面之未使用硬體的電力消耗之方法、設備及系統
US9723431B2 (en) Close proximity transport configuration
US20160182257A1 (en) Data rate detection to simplify retimer logic
JP6552581B2 (ja) 装置、方法、およびシステム