TWI618063B - 三元內容可定址記憶體 - Google Patents

三元內容可定址記憶體 Download PDF

Info

Publication number
TWI618063B
TWI618063B TW103116873A TW103116873A TWI618063B TW I618063 B TWI618063 B TW I618063B TW 103116873 A TW103116873 A TW 103116873A TW 103116873 A TW103116873 A TW 103116873A TW I618063 B TWI618063 B TW I618063B
Authority
TW
Taiwan
Prior art keywords
bit
search
unit
state
memory
Prior art date
Application number
TW103116873A
Other languages
English (en)
Other versions
TW201511002A (zh
Inventor
揚葛斯
鍾怡康
陳旺坤
Original Assignee
Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ａｒｍ股份有限公司 filed Critical Ａｒｍ股份有限公司
Publication of TW201511002A publication Critical patent/TW201511002A/zh
Application granted granted Critical
Publication of TWI618063B publication Critical patent/TWI618063B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本文介紹一種三元內容可定址記憶體(Ternary content addressable memory；TCAM)，該記憶體具有至少一TCAM單元，該單元包含第一及第二記憶體位元單元以用於儲存表示單元狀態之第一及第二位元值，該單元狀態包含第一單元狀態、第二單元狀態，及屏蔽單元狀態中之一者。第一及第二記憶體位元單元共享一對位元線以用於存取第一及第二位元值。存取控制電路系統經提供以用於回應於時脈訊號而在時脈週期之第一部分期間觸發對第一記憶體位元單元之讀取或寫入存取，及在時脈週期之第二部分期間觸發對第二讀取位元單元之讀取存取或寫入存取。

Description

三元內容可定址記憶體
本發明係關於三元內容可定址記憶體。
內容可定址記憶體(content addressable memory；CAM)係一種形式之記憶體，該記憶體可基於儲存在記憶體中之內容經搜尋。與藉由輸入辨識儲存有所需資料值之記憶體位置之位址而經搜尋之標準記憶體相反，對於內容可定址記憶體而言，輸入資料值及CAM搜尋其記憶體位置以查看該資料值是否已儲存。若該資料值已儲存，則輸出儲存該資料值之位置的指示。
三元內容可定址記憶體係一種形式之內容可定址記憶體，該記憶體中之每一記憶體單元可儲存三種狀態中之一者，該三種狀態係二元內容可定址記憶體之0狀態及1狀態及額外之「隨意」狀態，該「隨意」狀態在搜尋TCAM時被視為與0或1匹配。同樣地，在搜尋時可將「隨意」值輸入TCAM，及任何設定為「隨意」之位元將被視作與對應之儲存位元匹配，無論該儲存位元具有何種狀態。TCAM可用於在單個搜尋操作中搜尋共享一些但非全部位元值之資料值集中 之任何資料值。
本技術之目的是提供改良之三元內容可定址記憶體。
自一態樣可見，本發明提供三元內容可定址記憶體，該三元內容可定址記憶體包含：至少一TCAM單元，該單元包含：第一及第二記憶體位元單元，該等記憶體位元單元經配置以儲存表示單元狀態之第一及第二位元值，該單元狀態包含第一單元狀態、第二單元狀態，及屏蔽單元狀態中之一者；由第一及第二記憶體位元單元共享之一對共享位元線，用於存取由第一及第二記憶體位元單元所儲存之第一及第二位元值；一對搜尋線，用於輸入表示搜尋狀態之第一及第二搜尋值，該搜尋狀態包含第一搜尋狀態、第二搜尋狀態，及屏蔽搜尋狀態中之一者；比較電路系統，該比較電路系統經配置以產生匹配值，該匹配值指示第一及第二搜尋值之搜尋狀態與第一及第二位元值之單元狀態之比較結果；及匹配線，該匹配線經配置以輸出匹配值；及存取控制電路系統，該存取控制電路系統經配置以回應於時脈訊號而在時脈訊號之時脈週期之第一部分期間經由一對共享位元線觸發對第一記憶體位元單元之讀取存取或 寫入存取，及在時脈訊號之該時脈週期之第二部分期間經由一對共享位元線觸發對第二記憶體位元單元之讀取存取或寫入存取。
三元內容可定址記憶體(Ternary content addressable memory；TCAM)具有至少一TCAM單元，該單元包含經配置以分別儲存第一及第二位元值之第一及第二記憶體位元單元。由於每一TCAM單元有三個可用狀態，因此每一TCAM單元儲存兩個位元值，該兩個位元值共同表示一單元狀態，該單元狀態包含第一單元狀態、第二單元狀態，及屏蔽單元狀態中之一者。提供一對搜尋線以用於輸入共同表示搜尋狀態之第一及第二搜尋值，該搜尋狀態包含第一搜尋狀態、第二搜尋狀態，及屏蔽搜尋狀態中之一者。比較電路系統比較單元狀態與搜尋狀態及在匹配線上產生匹配值，從而指示比較結果。
第一及第二記憶體位元單元具有一對共享位元線以用於存取儲存在第一及第二記憶體位元單元中之第一及第二位元值。藉由在兩個記憶體位元單元之間共享一對相同位元線，TCAM單元之面積及佈線軌道得以減少。此舉容許TCAM單元更有效地實施。然而，在第一及第二記憶體位元單元之間共享位元線意謂著不可能同時存取第一及第二記憶體位元單元中之位元值。存取第一及第二位元值達多數個時脈週期會減慢TCAM存取，包括TCAM之系統可能不接受此情況，該系統可能需要進行頻繁的TCAM查找。而且，可能無法提供更快的時脈訊號，因為其他系統組件可能不能以更快的速 率操作。因此，提供存取控制電路系統以在時脈週期之第一部分期間經由一對共享位元線觸發對第一記憶體位元單元之讀取或寫入存取，及在時脈訊號之時脈週期之第二部分期間經由一對共享位元線觸發對第二記憶體位元單元之讀取或寫入存取。由此，共享位元線之使用及藉由使用存取控制電路系統進行之存取速率加倍在維持效能之同時提供面積有效之TCAM。
時脈週期之第一及第二部分可以兩種順序出現。在一些實施例中，可在第二記憶體位元單元之前存取第一記憶體位元單元，而在其他實施例中，可先存取第二記憶體位元單元，及之後存取第一記憶體位元單元。
讀取及寫入存取可與搜尋比較電路系統分開執行，或同時執行。比較電路系統可使用連至位元線、用於讀取或寫入存取之不同存取線。寫入存取可經由位元線將第一及第二位元值寫入第一及第二記憶體位元單元以更新由TCAM單元表示之單元狀態。讀取存取可經由位元線自第一及第二位元單元讀取第一及第二位元值之當前值。讀取及寫入存取可基於辨識待讀取或寫入之TCAM單元之記憶體位址，與使用比較電路系統基於所儲存狀態自身之搜尋相反。
存取控制電路系統可具有脈衝產生器，該脈衝產生器用於回應於時脈訊號而產生脈衝訊號，該脈衝訊號具有對應於時脈週期之第一部分之第一脈衝及對應於時脈週期之第二部分之第二脈衝。以此方式，本地脈衝訊號可用以觸發對各別第一及第二位元單元之讀取及寫入存取，以便無需向 TCAM單元提供更快的外部時鐘。此舉使得更易將TCAM與其他電路組件整合，因為內部脈衝產生器使得TCAM單元能夠在接收其他組件所使用之相同時脈訊號之同時以雙倍速度操作。
第一及第二記憶體位元單元中之每一者可具有對應字線，該字線用以選擇該位元單元以用於讀取或寫入操作。存取控制電路系統可在時脈週期之第一部分期間啟動第一字線及停用第二字線，及在時脈線之第二部分期間停用第一線及啟動第二線。此舉使得相同之一對位元線能夠用以讀取或寫入第一及第二記憶體位元單元中之一者，同時不影響另一位元單元所儲存之狀態。
為了減少TCAM之電路面積，第一及第二記憶體位元單元之間可共享匹配線之擴散節點。此舉避免匹配線之擴散節點之重複及有助於降低匹配線電容，降低匹配線電容對降低TCAM功率消耗而言十分重要。
位元線可與彼此及與搜尋線平行佈置，及可與字線及匹配線垂直佈置。位元線之縱向可界定垂直方向，及匹配線之縱向可界定水平方向。第一及第二記憶體位元單元可在垂直方向上被配置成與彼此相鄰。第一及第二記憶體位元單元可具有大體上為矩形之邊界，及第一及第二記憶體位元單元各別之水平邊緣可彼此鄰接，以便第一及第二記憶體位元單元在垂直方向上一個在另一個之上地堆疊，以產生兩倍於標準記憶體單元之雙高單元。記憶體位元單元之此實體配置使得TCAM單元之面積及能量消耗能夠減少，因為記憶體位元 單元在水平方向上通常比在垂直方向上更寬。當匹配線寬度等於每一TCAM單元之一個記憶體位元單元時，若記憶體位元單元在水平方向上彼此相鄰(雙寬單元)，則匹配線將在水平方向上跨越兩個記憶體位元單元，從而比該等單元在垂直方向上相鄰時產生更長之匹配線。TCAM之大多數動態功率消耗源自於動態比較，動態比較由充電及評估匹配線狀態組成。減少匹配線長度(及由此減少其電容)降低匹配線充電及放電所消耗之功率，及亦提高動態比較效能。因此，第一及第二記憶體位元單元垂直而非水平之堆疊使得效能能夠提高及功率消耗能夠降低。
第一及第二記憶體單元可具有由製造廠提供之位元單元佈局。矽製造廠通常提供多數個已針對面積及效能經優化之標準位元單元佈局，例如藉由使用推擠規則(pushed-rule)設計技術而經優化。因此，製造廠提供之位元單元佈局往往在面積及效能方面比其他類型之單元設計更高效。由此，藉由使用標準製造廠提供之位元單元佈局作為第一及第二記憶體位元單元之基礎，TCAM單元可更有效地實施。
例如，第一及第二記憶體位元可包含靜態隨機存取記憶體(static random access memory；SRAM)位元單元。SRAM位元單元通常藉由使用一對交叉耦接反相器來儲存位元值。一對SRAM位元單元可用以儲存表示TCAM單元之三元狀態之兩個位元值。
更特定而言，第一及第二記憶體位元單元可具有含八個電晶體之SRAM位元單元佈局。例如，每一位元單元可 具有含八個電晶體、一讀取、一寫入(8T 1r1w)之SRAM位元單元佈局。在8T 1r1w SRAM位元單元佈局中，單獨之讀取及寫入埠經提供以用於存取藉由SRAM單元所儲存之位元值。該八個電晶體包含形成交叉耦接反相器以用於儲存位元值之四個電晶體、形成寫入埠以用於經由位元線將位元值寫入單元之兩個電晶體，及形成讀取埠以用於自獨立於位元線之位元單元中讀取位元值之另兩個電晶體。提供單獨的讀取埠可有助於提高SRAM單元之讀取穩定性，使得對位元單元之讀取存取導致位元單元切換狀態之可能性降低。
8T 1r1w佈局可藉由重複使用對應於8T 1r1w SRAM單元佈局中的讀取埠之電晶體以提供比較電路系統之一部分，來有效地用以提供TCAM單元所需之功能。因為該種單元佈局中已提供讀取埠以存取交叉耦接反相器中之位元值，因此，來自讀取埠之電晶體亦可用以基於搜尋線所提供之搜尋值來搜尋單元狀態的內容。第一及第二記憶體位元單元各別之讀取埠共同構成比較電路系統。同時，僅正常用於在習用之8T 1r1w SRAM單元中寫入之位元線在TCAM單元中可重複用於讀取及寫入存取。儘管可能需要一些佈線修正以將搜尋線導引至讀取埠中之電晶體閘，但電晶體佈局自身可與在製造廠提供之8T 1r1w單元中相同，如藉由製造廠優化，以便提供TCAM單元之高效實施。藉由使用含八個電晶體之製造廠提供單元佈局，比較電路系統可由已由製造廠優化佈局之電晶體形成，若將含六個電晶體之單元佈局用作第一及第二記憶體單元之基礎則情況將不同，在使用六個電晶體之 情況下，未經製造廠優化之額外之邊緣單元將需要提供比較功能。
比較電路系統實施單元狀態與搜尋狀態之三元比較，該單元狀態由TCAM單元所儲存之第一及第二位元值表示，及該搜尋狀態由置於搜尋線上之搜尋值表示。若TCAM單元儲存第一單元狀態及搜尋值表示第二搜尋狀態，或如若TCAM單元儲存第二單元狀態及搜尋值表示第一單元搜尋狀態，則可利用失配值產生匹配訊號。反之，可利用指示單元狀態與搜尋狀態匹配之匹配值產生匹配訊號。若單元狀態或搜尋狀態設定為屏蔽狀態，則將以訊號表示匹配，無論另一狀態是何狀態。
第一及第二位元值共同表示第一單元狀態。可使用第一狀態之多種編碼。然而，若第一單元狀態由具有第一值之第一位元值及具有第二值之第二位元值表示，第二單元狀態由具有第二值之第一位元值及具有第一值之第二位元值表示，及屏蔽單元狀態由皆具有第一值之第一及第二位元值表示，則可達成幾乎不對製造廠提供之8T 1r1w單元佈局進行佈線修正之高效編碼。第一及第二值可分別為1及0，或0及1。
第一及第二搜尋值可以對應之方式編碼，以便第一及第二搜尋狀態由具有相反狀態(分別為第一值及第二值)之第一及第二搜尋值編碼，及屏蔽搜尋狀態由皆具有第一值之第一及第二搜尋值表示。
自另一態樣可見，本發明提供三元內容可定址記憶 體(Ternary content addressable memory；TCAM)，該三元內容可定址記憶體包含：至少一TCAM單元手段，用於儲存單元狀態，該TCAM單元手段包含：第一及第二記憶體位元單元手段，用於儲存表示單元狀態之第一及第二位元值，該單元狀態包含第一單元狀態、第二單元狀態，及屏蔽單元狀態中之一者；一對共享位元線手段，用於存取由第一及第二記憶體位元單元手段儲存之第一及第二位元值，其中該對共享位元線手段由第一及第二記憶體位元單元手段共享；一對搜尋線手段，用於輸入表示第一搜尋狀態、第二搜尋狀態，及屏蔽搜尋狀態中之一者之第一及第二搜尋值；比較手段，用於產生匹配值，該匹配值指示第一及第二搜尋值之搜尋狀態與第一及第二位元值之單元狀態之比較結果；及匹配線手段，用於輸出匹配值；及存取控制手段，用於回應於時脈訊號而在時脈訊號之時脈週期之第一部分期間經由該對共享位元線手段觸發對第一記憶體位元單元手段之讀取存取或寫入存取，及在時脈訊號之時脈週期之第二部分期間經由該對共享位元線手段觸發對第二記憶體位元單元手段之讀取存取或寫入存取。
自又一態樣可見，本發明提供操作三元內容可定址記憶體(ternary content addressable memory；TCAM)單元之方法，該單元包含：經配置以儲存第一及第二位元值之第一及第二記憶體位元單元，該第一及第二位元值表示單元狀態， 該單元狀態包含第一單元狀態、第二單元狀態，及屏蔽單元狀態中之一者；一對共享位元線，由第一及第二記憶體位元單元共享以用於存取由第一及第二記憶體位元單元儲存之第一及第二位元值；一對搜尋線，用於輸入表示搜尋狀態之第一及第二搜尋值，該搜尋狀態包含第一搜尋狀態、第二搜尋狀態，及屏蔽搜尋狀態中之一者；比較電路系統，該比較電路系統經配置以產生匹配值，該匹配值指示第一及第二搜尋值之搜尋狀態與第一及第二位元值之單元狀態之比較結果；及匹配線，該匹配線經配置以輸出匹配值；該方法包含：接收時脈訊號；在時脈訊號之時脈週期之第一部分期間經由該對共享位元線觸發對第一記憶體位元單元之讀取存取或寫入存取，及在時脈訊號之所述時脈週期之第二部分期間經由該對共享位元線觸發對第二記憶體位元單元之讀取存取或寫入存取。
本發明之上述及其他目標、特徵，及優勢將從在下文中對將結合附圖閱讀之說明性實施例之詳細描述顯而易見。
2‧‧‧三元內容可定址記憶體
4‧‧‧TCAM單元
6‧‧‧頂部SRAM單元
8‧‧‧底部SRAM單元
10‧‧‧存取控制電路系統
12‧‧‧搜尋控制電路系統
14‧‧‧預充電電路系統
20‧‧‧閂鎖
22‧‧‧電晶體
24‧‧‧存取控制電晶體
26‧‧‧位元線
28‧‧‧頂部字線(wl_t)
30‧‧‧閂鎖
32‧‧‧電晶體
34‧‧‧存取控制電晶體
38‧‧‧字線
40‧‧‧比較電路系統
50‧‧‧讀取埠
52‧‧‧電晶體
54‧‧‧搜尋線
60‧‧‧讀取埠
62‧‧‧電晶體
64‧‧‧搜尋線
70‧‧‧匹配線
100‧‧‧脈衝產生器
102‧‧‧讀取/寫入控制電路系統
110‧‧‧脈衝訊號
112‧‧‧時脈訊號
120‧‧‧第一脈衝
122‧‧‧第二脈衝
130‧‧‧箭頭
132‧‧‧箭頭
134‧‧‧箭頭
136‧‧‧箭頭
138‧‧‧箭頭
140‧‧‧箭頭
150‧‧‧箭頭
152‧‧‧箭頭
154‧‧‧箭頭
156‧‧‧箭頭
200‧‧‧步驟
202‧‧‧步驟
204‧‧‧步驟
206‧‧‧步驟
208‧‧‧步驟
210‧‧‧步驟
212‧‧‧步驟
214‧‧‧步驟
216‧‧‧步驟
220‧‧‧步驟
222‧‧‧步驟
224‧‧‧步驟
226‧‧‧步驟
228‧‧‧步驟
230‧‧‧步驟
232‧‧‧步驟
第1圖圖示三元內容可定址記憶體(ternary content addressable memory；TCAM)；第2圖圖示由第一及第二位元值表示之TCAM單元 狀態之編碼；第3圖圖示由第一及第二搜尋值表示之搜尋狀態之編碼；第4圖圖示基於TCAM單元狀態與搜尋狀態之不同比較而產生之匹配值；第5圖圖示用於控制對TCAM單元之讀取及寫入存取之存取控制電路系統；第6圖係圖示由存取控制電路系統控制之讀取及寫入存取時序之時序圖；第7圖圖示執行對TCAM單元之讀取存取之方法；第8圖圖示執行對TCAM單元之寫入存取之方法；及第9圖圖示搜尋TCAM單元以查找所需搜尋狀態之方法。
第1圖示意地圖示三元內容可定址記憶體(ternary content addressable memory；TCAM)2。第1圖圖示單個TCAM單元4，該單元包含頂部SRAM單元6及底部SRAM單元8。頂部SRAM單元6及底部SRAM單元8係製造廠提供之標準TP位元單元，該等位元單元具有8T 1r1w電晶體佈局。SRAM單元6、8係一個在另一個之上地垂直堆疊。TCAM 2具有諸多以陣列配置之該種TCAM單元4以用於儲存各別之單元狀態。TCAM 2具有存取控制電路系統10，該存取控制電路系統用於控制讀取存取以自TCAM單元4讀取單元狀態，及用 於控制寫入存取以將單元狀態寫入TCAM單元4。TCAM 2亦具有搜尋控制電路系統12以用於控制TCAM 2之內容搜尋，及具有預充電電路系統14以用於匹配線之預充電。
頂部SRAM單元6具有由一對交叉耦接反相器形成之閂鎖20。四個電晶體22形成閂鎖20，包括兩個P溝道金氧半導體(P-channel metal oxide semiconductor；PMOS)電晶體及兩個N溝道金氧半導體(N-channel metal oxide semiconductor；PMOS)電晶體。閂鎖20之節點A處之電壓位準表示閂鎖20所儲存之第一位元值。兩個存取控制電晶體24經提供以用於選擇性地將閂鎖20耦接至一對位元線26以用於執行對閂鎖20之讀取及寫入存取。頂部字線(wl_t)28由存取控制電路系統10控制以選擇存取電晶體24是開啟還是關閉。
同樣地，底部SRAM單元8具有閂鎖30，該閂鎖30包含形成一對交叉耦接反相器之四個電晶體32。節點B處之電壓位準表示由閂鎖30儲存之第二位元值。存取控制電晶體34將閂鎖30耦接至用於存取頂部SRAM單元6之相同位元線26。由此，位元線26在兩個單元6、8之間共享。底部字線(wl_b)38由存取控制電路系統10控制以設定存取控制電晶體34是否將閂鎖30耦接至位元線26。
由頂部SRAM單元6及底部SRAM單元8中之閂鎖20、30所儲存之第一及第二位元值共同表示由TCAM單元4所儲存之TCAM單元狀態。第2圖圖示節點A及B處之電壓位準與由TCAM單元4整體表示之TCAM單元狀態之間的映 射。如第2圖所示，當節點A及B具有相反電壓位準時，依據節點A及B中之哪一者較高及哪一者較低來決定TCAM單元狀態為二元0或二元1。然而，當兩個節點A及B皆為0時，TCAM單元狀態為「隨意(don't care；dc)」，亦被稱為屏蔽狀態。dc狀態指示TCAM單元狀態應決定成匹配與其相比較之任何搜尋狀態。兩個節點A及B皆在邏輯1處之狀態為非法狀態，該非法狀態不能儲存至TCAM單元4。
TCAM單元4具有由電晶體形成之比較電路系統40，該等電晶體對應於頂部SRAM單元6中之讀取埠50及底部SRAM單元8中之讀取埠60。讀取埠50、60中之每一者由一對電晶體52或62形成，該對電晶體中之一者耦接至對應閂鎖20、30之儲存節點A、B，及另一者耦接至一對搜尋線54、64中之一者。搜尋線54、64輸入第一及第二搜尋值，該第一及第二搜尋值表示將與由TCAM單元4儲存之TCAM單元狀態相比較之搜尋狀態。在標準8T 1r1w位元單元中，讀取埠50、60將用於基於標準位址之讀取操作，但在TCAM單元4中，進行一些佈線修正以使讀取埠50、60充當比較電路系統40(例如，與標準佈局相比，電晶體52、62可耦接至搜尋線54、64而不是字線28、38)。
搜尋控制電路系統12控制在搜尋線54、64上驅動之值。如第3圖所示，可藉由將不同的值驅動至搜尋線54、64上來表示不同的搜尋狀態。第3圖中所圖示之搜尋狀態之編碼類似於第2圖中所圖示之TCAM單元狀態之編碼。當搜尋線54、64具有相反狀態時，此情況表示0及1之搜尋狀態。 當搜尋線皆具有邏輯0值時，表示「隨意」屏蔽狀態(dc)。此外，搜尋線皆處於邏輯1時之狀態為非法狀態。
比較電路系統40產生匹配值，該匹配值經由匹配線70輸出以指示儲存在TCAM單元4中之TCAM單元狀態與由搜尋線54、64上之值表示之搜尋狀態之比較結果。在執行內容可定址搜尋時，搜尋控制電路系統12控制預充電電路系統14以將匹配線70預充電至邏輯1(VDD電壓位準)。若在TCAM單元狀態與搜尋狀態之間存在失配以使得該等狀態中之一者為0及另一狀態為1，則比較電路系統40比較所儲存之單元狀態與輸入搜尋狀態及使匹配線70上之匹配值降至邏輯0(VSS電壓位準)。否則，匹配線70保持在指示匹配之邏輯1處。
第4圖圖示TCAM比較之可能結果。如第1圖所示，若nsl搜尋線54及頂部SRAM單元6之節點A皆處於邏輯1，則電晶體52將使匹配線70上之匹配值下降。如第2圖及第3圖所示，當TCAM單元狀態為1及搜尋狀態為0(亦即失配狀態)時將發生此情況。由此，第4圖之第二列圖示TCAM單元狀態與搜尋狀態之此組合使匹配線降至0。
同樣地，若節點B及sl搜尋線64皆處於邏輯1，則底部單元8中之讀取埠60之電晶體62將僅使匹配線70降至0。如第2圖及第3圖所示，當TCAM單元狀態為0及搜尋狀態為1(再次，失配狀態)時將發生此情況。因此，TCAM單元狀態與搜尋狀態之此組合將使匹配值下降至0，如第4圖中之第一列所示。
在所有其他情況下，電晶體52中之至少一者將保持關閉及電晶體62中之至少一者將保持關閉。因此，在所有其他情況下，匹配線保持在預充電位準1，如第4圖中之第三列至第六列所示。當所儲存之單元狀態為「隨意」時，節點A及B皆將處於邏輯0，及因此比較電路系統40之部分50、60中每一者中之一電晶體將保持關閉。同樣地，若搜尋狀態為「隨意」，則搜尋線54、64皆將具有邏輯0位準，使得每一對電晶體52、62中之一者保持關閉。因此，匹配線70保持較高。由此，第1圖中所圖示之單元實施TCAM所需之正確的三元內容比較。
第5圖圖示存取控制電路系統10之實例，存取控制電路系統10具有脈衝產生器100及讀取/寫入控制電路系統102。脈衝產生器100根據由TCAM2接收到之輸入時脈訊號112產生脈衝訊號110。讀取/寫入控制電路系統102基於脈衝訊號110產生將在位元線26及字線28、38上被驅動之值。位元線26包括第一位元線bl及第二位元線nbl，該第二位元線nbl在寫入操作期間利用與bl相比較之反相狀態得以驅動。
第6圖圖示一時序圖，該圖分別圖示在讀取操作及寫入操作期間之時脈訊號112、脈衝訊號110、字線28、38，及位元線26之位準。如第6圖所示，輸入時脈訊號112定義多數個時脈週期，每一時脈週期具有第一部分及第二部分。脈衝訊號110係利用時脈週期之第一部分期間之第一脈衝120及時脈週期之第二部分期間之第二脈衝122而產生。例如，可回應於時脈訊號之上升邊緣而產生第一脈衝120，及可 回應於時脈訊號之下降邊緣而產生第二脈衝122。
在執行讀取操作以便自TCAM單元4中讀取TCAM單元狀態期間，位元線26在時脈週期開始之前經預充電(參看箭頭130)。由此，兩個位元線26皆設定為1。回應於第一脈衝120，頂部字線28在箭頭132處經啟動，及此舉使存取電晶體24開啟，從而將閂鎖22耦接至位元線26。取決於節點A及nA中哪一者處於邏輯1及哪一者處於邏輯0，位元線26中之一者將立即降至0。在第6圖中所圖示之實例之週期0中，nbl位元線在箭頭134處降至較低。連接至節點A之bl位元線26上之值1被視作頂部SRAM單元6之第一位元值。
在箭頭136處時脈週期之第二部分開始之前，兩個位元線26再次經預充電至較高以準備底部單元8之第二次讀取操作。回應於脈衝訊號110之第二脈衝122，存取控制電路系統10在箭頭138處判定底部字線38，及此舉又觸發位元線26中之一者降至較低。在此實例中，節點B較低及在箭頭140處使位元線bl降低。位元線bl上之值0被視作由底部單元8儲存之第二位元值。如第2圖所示，由於頂部單元之第一位元值是1及底部單元之第二位元值是0，因此TCAM單元狀態是二元1。在第6圖之週期1中，對兩個SRAM單元執行另一讀取以讀取TCAM單元狀態dc。將瞭解，週期1中之讀取可針對與週期0中之讀取不同之TCAM單元進行。可藉由對應於包括該單元之列及行來驅動不同的位元線及字線，而選擇不同的TCAM單元。
第6圖亦圖示可如何執行寫入操作。在箭頭150處， 兩個位元線26經預充電至較高。在箭頭152處，在時脈週期開始時，位元線26利用將寫入頂部SRAM單元6之值得以驅動。位元線bl利用將寫入節點A之值得以驅動，及位元線nbl26經驅動至將寫入反相節點nA之反相值。回應於脈衝訊號110之第一脈衝120，頂部字線28在箭頭132處經判定及此舉使存取電晶體24變得具有傳導性，以便將位元線26上之值寫入閂鎖20。在箭頭154處，在時脈週期之第二部分開始之前，位元線26再次經預充電。在時脈週期之第二部分開始時，如箭頭156所指示，存取控制電路系統10利用將寫入底部SRAM單元8之節點B及nB之值驅動位元線26。在箭頭138處，回應於第二脈衝122，底部字線28經判定以開啟存取電晶體34及將來自位元線26之該值寫入底部單元8中之閂鎖30之節點B、nB。在此實例中，儲存至頂部單元之第一位元值是二元1及儲存至底部單元之第二位元值是二元0，從而指示TCAM單元狀態為1。在第6圖中圖示之週期1中，以與週期0類似之方式控制寫入操作。
由此，脈衝產生器100賦能對頂部及底部單元6、8之讀取或寫入操作，該兩種操作將在相同處理週期中藉由使用一對共享位元線26而執行。此舉加速對TCAM單元4之資料讀取及寫入，同時避免位元線重複，位元線重複將導致面積增大。由此，效能與面積之間之總體平衡得以改良。
第7圖圖示對TCAM單元4執行讀取存取之方法。在步驟200中，兩個位元線26經預充電至邏輯1。在步驟202中，脈衝產生器100產生脈衝訊號110之第一脈衝120。回應 於第一脈衝120，在步驟204中，頂部字線28經啟動。在步驟206中，自bl位元線26上之值中偵測到儲存在閂鎖20中之節點A處之第一位元值。
在步驟208中，頂部字線28停用及兩個位元線26再次經預充電至邏輯1。在步驟210中，脈衝產生器100產生脈衝訊號110之第二脈衝122，從而觸發將在步驟212中啟動之底部字線38。此舉使存取電晶體34開啟，從而將位元線bl耦接至節點B。在步驟214中，自位元線bl中讀取出由節點B表示之第二位元值。在步驟216中，藉由使用第2圖中所圖示之映射，基於在步驟206及214中讀取之第一及第二位元值來決定TCAM單元狀態。
第8圖圖示執行寫入存取以更新由TCAM單元4儲存之單元狀態之方法。在步驟220中，兩個位元線26皆經預充電至邏輯位準1。在步驟222中，脈衝產生器100產生第一脈衝120。在步驟124中，第一脈衝120觸發存取控制電路系統10以利用新的第一位元值驅動位元線bl及利用第一位元值之反相值驅動位元線nbl。在步驟226中，頂部字線28啟動及此舉使位元線26上之值被寫入閂鎖20，以便閂鎖節點儲存所需之頂部位元值。已停用頂部字線28之後，在步驟128中，兩個位元線26在寫入底部位元單元8之前經預充電至1。在步驟230中，藉由脈衝產生器100產生第二脈衝122。在步驟232中，利用將寫入節點B之第二位元值驅動位元線bl，及利用該第二位元值之反相值驅動位元線nbl。在步驟234中，底部字線38啟動及此舉使來自位元線26之值將寫入閂鎖30。
第9圖圖示藉由使用比較電路系統40執行內容搜尋之方法。在步驟240中，藉由預充電電路系統14將匹配線70預充電至邏輯1。在步驟242中，搜尋控制電路系統12根據第3圖中所圖示之編碼利用所需之搜尋值驅動搜尋線54、64。電晶體52、62取決於TCAM單元4之當前狀態及搜尋線狀態而開啟或關閉。隨後，在步驟244中偵測到匹配線70之狀態，及此舉用以決定搜尋狀態與單元狀態之間是否存在匹配或失配。藉由同時搜尋數個單元，可在單個搜尋操作中藉由使用「隨意」狀態屏蔽非共享位元值來搜尋含有一些共享位元值及一些非共享位元值之資料值範圍。
儘管本發明之說明性實施例已在本文中藉由參考附圖進行詳細描述，但將理解，本發明並非限定於彼等精確實施例，及熟習該項技術者在不背離本發明範疇及精神之情況下可在彼等實施例中實現多種變更及潤飾，如所附之申請專利範圍所定義。
2‧‧‧三元內容可定址記憶體
4‧‧‧TCAM單元
6‧‧‧頂部SRAM單元
8‧‧‧底部SRAM單元
10‧‧‧存取控制電路系統
12‧‧‧搜尋控制電路系統
14‧‧‧預充電電路系統
20‧‧‧閂鎖
22‧‧‧電晶體
24‧‧‧存取控制電晶體
26‧‧‧位元線
28‧‧‧頂部字線(wl_t)
30‧‧‧閂鎖
32‧‧‧電晶體
34‧‧‧存取控制電晶體
38‧‧‧字線
40‧‧‧比較電路系統
50‧‧‧讀取埠
52‧‧‧電晶體
54‧‧‧搜尋線
60‧‧‧讀取埠
62‧‧‧電晶體
64‧‧‧搜尋線
70‧‧‧匹配線
112‧‧‧時脈訊號

Claims (16)

  1. 一種三元內容可定址記憶體(Ternary content addressable memory；TCAM)，該記憶體包含：至少一TCAM單元，該至少一TCAM單元包含：第一及第二記憶體位元單元，該等記憶體位元單元經配置以儲存表示一單元狀態之第一及第二位元值，該單元狀態包含一第一單元狀態、一第二單元狀態，及一屏蔽單元狀態中之一者；一對共享位元線，該對共享位元線由該第一及該第二記憶體位元單元共享，用於存取由該第一及該第二記憶體位元單元所儲存之該第一及該第二位元值；一對搜尋線，該對搜尋線用於輸入表示一搜尋狀態之第一及第二搜尋值，該搜尋狀態包含一第一搜尋狀態、一第二搜尋狀態，及一屏蔽搜尋狀態中之一者；一比較電路系統，該比較電路系統經配置以產生一匹配值，該匹配值指示該第一及該第二搜尋值之該搜尋狀態與該第一及該第二位元值之該單元狀態之一比較結果；及一匹配線，該匹配線經配置以輸出該匹配值；及一存取控制電路系統，該存取控制電路系統經配置以回應於一時脈訊號而在該時脈訊號之一時脈週期之一第一部分期間經由該對共享位元線觸發對該第一記憶體位元單元之一讀取存取或一寫入存取，及在該時脈訊號之該時脈週期之一第二部分期間經由該對共享位元線觸發對該第二記憶體位元單元之一讀取存取或一寫入存取。
  2. 如請求項1所述之TCAM，其中該存取控制電路系統包含一脈衝產生器，該脈衝產生器經配置以回應於該時脈訊號而產生一脈衝訊號，該脈衝訊號具有對應於該時脈週期之該第一部分之一第一脈衝及對應於該時脈週期之該第二部分之一第二脈衝。
  3. 如請求項2所述之TCAM，其中該存取控制電路系統經配置以回應於該第一脈衝而觸發對該第一記憶體位元單元之該讀取存取或該寫入存取，及回應於該第二脈衝而觸發對該第二記憶體位元單元之該讀取存取或該寫入存取。
  4. 如請求項1所述之TCAM，其中該TCAM單元包含一第一字線及一第二字線，該第一字線對應於該第一記憶體位元單元，及該第二字線對應於該第二記憶體位元單元；及該存取控制電路系統經配置以控制該第一字線及該第二字線，以便在該時脈週期之該第一部分期間使該第一字線有效及該第二字線無效，及在該時脈週期之該第二部分期間使該第一字線無效及該第二字線有效。
  5. 如請求項1所述之TCAM，其中該匹配線之一擴散節點在該第一記憶體位元單元與該第二記憶體位元單元之間共享。
  6. 如請求項1所述之TCAM，其中該對共享位元線在一垂直方向上佈置，及該匹配線在垂直於該垂直方向之一水平方向上佈置；及該第一及該第二記憶體位元單元在該垂直方向上彼此相鄰。
  7. 如請求項1所述之TCAM，其中該第一及該第二記憶體位元單元具有由製造廠提供之位元單元佈局。
  8. 如請求項1所述之TCAM，其中該第一及該第二記憶體位元單元包含SRAM位元單元。
  9. 如請求項1所述之TCAM，其中該第一及該第二記憶體位元單元中之每一者具有一含八個電晶體之SRAM位元單元佈局。
  10. 如請求項1所述之TCAM，其中該第一及該第二記憶體位元單元中之每一者具有一含八個電晶體之1r1w SRAM位元單元佈局。
  11. 如請求項10所述之TCAM，其中該比較電路系統包含該第一及該第二記憶體位元單元之電晶體，該等電晶體對應於該含八個電晶體之1r1w SRAM位元單元佈局之一讀取埠。
  12. 如請求項1所述之TCAM，其中該比較電路系統經配置以在該第一及該第二位元值表示該第一單元狀態及該第一及該第二搜尋值表示該第二搜尋狀態之情況下，或在該第一及該第二位元值表示該第二單元狀態及該第一及該第二搜尋值表示該第一搜尋狀態之情況下，產生具有一失配值之該匹配訊號，或在其他情況下產生具有一匹配值之該匹配訊號。
  13. 如請求項1所述之TCAM，其中該第一及該第二位元值：(i)在該第一位元值具有一第一值及該第二位元值具有一第二值之情況下表示該第一單元狀態；(ii)在該第一位元值具有該第二值及該第二位元值具有該第一值之情況下表示該第二單元狀態；及(iii)在該第一及該第二位元值皆具有該第一值之情況下表示該屏蔽單元狀態。
  14. 如請求項1所述之TCAM，其中該第一及該第二搜尋值：(i)在該第一搜尋值具有一第一值及該第二搜尋值具有一第二值之情況下表示該第一搜尋狀態；(ii)在該第一搜尋值具有該第二值及該第二搜尋值具有該第一值之情況下表示該第二搜尋狀態；及(iii)在該第一及該第二搜尋值皆具有該第一值之情況下表示該屏蔽搜尋狀態。
  15. 一種三元內容可定址記憶體(TCAM)，該記憶體包含： 用於儲存一單元狀態之至少一TCAM單元手段，該TCAM單元手段包含：第一及第二記憶體位元單元手段，該等手段用於儲存表示該單元狀態之第一及第二位元值，該單元狀態包含一第一單元狀態、一第二單元狀態，及一屏蔽單元狀態中之一者；一對共享位元線手段，該對共享位元線手段用於存取由該第一及該第二記憶體位元單元手段所儲存之該第一及該第二位元值，其中該對共享位元線手段由該第一及該第二記憶體位元單元手段共享；一對搜尋線手段，該對搜尋線手段用於輸入第一及第二搜尋值，該等搜尋值表示一第一搜尋狀態、一第二搜尋狀態，及一屏蔽搜尋狀態中之一者；比較手段，該比較手段用於產生一匹配值，該匹配值指示該第一及該第二搜尋值之該搜尋狀態與該第一及該第二位元值之該單元狀態之一比較結果；及一匹配線手段，該匹配線手段用於輸出該匹配值；及存取控制手段，該存取控制手段用於回應於一時脈訊號而在該時脈訊號之一時脈週期之一第一部分期間經由該對共享位元線手段觸發對該第一記憶體位元單元手段之一讀取存取或一寫入存取，及在該時脈訊號之該時脈週期之一第二部分期間經由該對共享位元線手段觸發對該第二記憶體位元單元手段之一讀取存取或一寫入存取。
  16. 一種操作一三元內容可定址記憶體(Ternary content addressable memory；TCAM)單元之方法，該單元包含第一及第二記憶體位元單元，該等記憶體位元單元經配置以儲存表示一單元狀態之第一及第二位元值，該單元狀態包含一第一單元狀態、一第二單元狀態，及一屏蔽單元狀態中之一者；一對共享位元線，該對共享位元線由該第一及該第二記憶體位元單元共享，用於存取由該第一及該第二記憶體位元單元所儲存之該第一及該第二位元值；一對搜尋線，該對搜尋線用於輸入表示一搜尋狀態之第一及第二搜尋值，該搜尋狀態包含一第一搜尋狀態、一第二搜尋狀態及一屏蔽搜尋狀態中之一者；比較電路系統，該比較電路系統經配置以產生一匹配值，該匹配值指示該第一及該第二搜尋值之該搜尋狀態與該第一及該第二位元值之該單元狀態之一比較結果；及一匹配線，該匹配線經配置以輸出該匹配值；該方法包含以下步驟：接收一時脈訊號；在該時脈訊號之一時脈週期之一第一部分期間經由該對共享位元線觸發對該第一記憶體位元單元之一讀取存取或一寫入存取；及在該時脈訊號之該時脈週期之一第二部分期間經由該對共享位元線觸發對該第二記憶體位元單元之一讀取存取或一寫入存取。
TW103116873A 2013-07-05 2014-05-13 三元內容可定址記憶體 TWI618063B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/935,710 2013-07-05
US13/935,710 US8848412B1 (en) 2013-07-05 2013-07-05 Ternary content addressable memory

Publications (2)

Publication Number Publication Date
TW201511002A TW201511002A (zh) 2015-03-16
TWI618063B true TWI618063B (zh) 2018-03-11

Family

ID=51135206

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103116873A TWI618063B (zh) 2013-07-05 2014-05-13 三元內容可定址記憶體

Country Status (4)

Country Link
US (1) US8848412B1 (zh)
KR (1) KR102211923B1 (zh)
GB (1) GB2516541B (zh)
TW (1) TWI618063B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815392B (zh) * 2021-04-09 2023-09-11 新加坡商聯發科技（新加坡）私人有限公司 存內計算裝置及用於執行mac操作之方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9858241B2 (en) 2013-11-05 2018-01-02 Oracle International Corporation System and method for supporting optimized buffer utilization for packet processing in a networking device
US8634415B2 (en) * 2011-02-16 2014-01-21 Oracle International Corporation Method and system for routing network traffic for a blade server
US9489327B2 (en) 2013-11-05 2016-11-08 Oracle International Corporation System and method for supporting an efficient packet processing model in a network environment
US9600179B2 (en) * 2014-07-30 2017-03-21 Arm Limited Access suppression in a memory device
GB2529862A (en) * 2014-09-04 2016-03-09 Ibm Current-mode sense amplifier and reference current circuitry
US9396795B1 (en) * 2014-12-30 2016-07-19 The Regents Of The University Of Michigan Storage device supporting logical operations, methods and storage medium
US9607690B2 (en) 2015-01-19 2017-03-28 Queen's University At Kingston High sum-rate write-once memory
US9396794B1 (en) * 2015-08-14 2016-07-19 Qualcomm Incorporated Matchline retention for mitigating search and write conflict
KR101747253B1 (ko) * 2016-07-15 2017-06-14 경희대학교 산학협력단 터너리 내용 주소화 메모리의 저장 셀 및 이를 포함하는 터너리 내용 주소화 메모리
US9728258B1 (en) * 2016-10-04 2017-08-08 National Tsing Hua University Ternary content addressable memory
US9768179B1 (en) * 2016-11-18 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Connection structures for routing misaligned metal lines between TCAM cells and periphery circuits
US10714181B2 (en) * 2016-11-30 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell
JP6840625B2 (ja) * 2017-05-30 2021-03-10 ルネサスエレクトロニクス株式会社 内容参照メモリ
US10496299B2 (en) * 2018-04-16 2019-12-03 Cisco Technology, Inc. Efficient content-addressable memory entry integrity checking including for protecting the accuracy of packet processing operations
US10984863B2 (en) * 2018-04-20 2021-04-20 Arm Limited Error detection and correction circuitry
CN108717859B (zh) * 2018-05-07 2021-03-09 温州大学 一种利用碳纳米场效应晶体管的三值sram单元电路
EP3813068A1 (en) * 2019-10-22 2021-04-28 MediaTek Singapore Pte Ltd Methods for writing ternary content addressable memory devices
US11894054B2 (en) 2019-10-22 2024-02-06 Mediatek Singapore Pte. Ltd. Methods for writing ternary content addressable memory devices
US11404121B2 (en) 2019-10-22 2022-08-02 Mediatek Singapore Pte. Ltd. Methods for writing ternary content addressable memory devices
TWI802980B (zh) * 2020-10-20 2023-05-21 新加坡商聯發科技（新加坡）私人有限公司 一種用於寫入三態內容可尋址記憶體的裝置及方法
CN116312687A (zh) * 2021-12-21 2023-06-23 联华电子股份有限公司 半导体存储装置的布局

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6418042B1 (en) * 1997-10-30 2002-07-09 Netlogic Microsystems, Inc. Ternary content addressable memory with compare operand selected according to mask value
US6499081B1 (en) * 1999-02-23 2002-12-24 Netlogic Microsystems, Inc. Method and apparatus for determining a longest prefix match in a segmented content addressable memory device
US6502163B1 (en) * 1999-12-17 2002-12-31 Lara Technology, Inc. Method and apparatus for ordering entries in a ternary content addressable memory
US6744653B1 (en) * 2001-10-04 2004-06-01 Xiaohua Huang CAM cells and differential sense circuits for content addressable memory (CAM)
US20040114411A1 (en) * 2002-12-13 2004-06-17 Renesas Technology Corp. Content addressable memory capable of stably storing ternary data
TW200912929A (en) * 2007-09-06 2009-03-16 Nat Univ Chung Cheng Dual port AND-type match-line circuit for content addressable memory
TWI321793B (zh) * 2007-01-19 2010-03-11 Univ Nat Chiao Tung
US20130121053A1 (en) * 2007-06-29 2013-05-16 Netlogic Microsystems, Inc. Methods and circuits for limiting bit line leakage current in a content addressable memory (cam) device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3593920B2 (ja) * 1999-05-10 2004-11-24 日本電気株式会社 連続検索動作可能な最短マスク出力機能付連想メモリ
US6933757B1 (en) * 2002-10-31 2005-08-23 Cypress Semiconductor Corporation Timing method and apparatus for integrated circuit device
KR100532508B1 (ko) * 2004-03-12 2005-11-30 삼성전자주식회사 고속 동작이 가능한 캠
JP2005353107A (ja) * 2004-06-08 2005-12-22 Hitachi Ltd 半導体装置
US7251193B2 (en) * 2005-11-17 2007-07-31 Qualcomm Incorporated Pseudo-dual port memory where ratio of first to second memory access is clock duty cycle independent
US7848129B1 (en) * 2008-11-20 2010-12-07 Netlogic Microsystems, Inc. Dynamically partitioned CAM array
US8355269B1 (en) * 2008-11-24 2013-01-15 Esilicon Corporation Pushed-rule bit cells with new functionality
WO2010138639A2 (en) * 2009-05-26 2010-12-02 Arizona Board Of Regents, For And On Behalf Of Arizona State University Longest prefix match internet protocol content addressable memories and related methods
US8625320B1 (en) * 2010-08-31 2014-01-07 Netlogic Microsystems, Inc. Quaternary content addressable memory cell having one transistor pull-down stack
US8929115B2 (en) * 2011-11-30 2015-01-06 Stmicroelectronics International N.V. XY ternary content addressable memory (TCAM) cell and array
US8848411B2 (en) * 2012-09-25 2014-09-30 Broadcom Corporation Shared stack dual phase content addressable memory (CAM) cell

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6418042B1 (en) * 1997-10-30 2002-07-09 Netlogic Microsystems, Inc. Ternary content addressable memory with compare operand selected according to mask value
TW497031B (en) * 1997-10-30 2002-08-01 Netlogic Microsystems Inc Synchronous content addressable memory with single cycle operation
US6499081B1 (en) * 1999-02-23 2002-12-24 Netlogic Microsystems, Inc. Method and apparatus for determining a longest prefix match in a segmented content addressable memory device
TW525186B (en) * 1999-02-23 2003-03-21 Netlogic Microsystems Inc Method and apparatus for determining a longest prefix match in a segmented content addressable memory device
US6502163B1 (en) * 1999-12-17 2002-12-31 Lara Technology, Inc. Method and apparatus for ordering entries in a ternary content addressable memory
US6744653B1 (en) * 2001-10-04 2004-06-01 Xiaohua Huang CAM cells and differential sense circuits for content addressable memory (CAM)
US20040114411A1 (en) * 2002-12-13 2004-06-17 Renesas Technology Corp. Content addressable memory capable of stably storing ternary data
TWI321793B (zh) * 2007-01-19 2010-03-11 Univ Nat Chiao Tung
US20130121053A1 (en) * 2007-06-29 2013-05-16 Netlogic Microsystems, Inc. Methods and circuits for limiting bit line leakage current in a content addressable memory (cam) device
TW200912929A (en) * 2007-09-06 2009-03-16 Nat Univ Chung Cheng Dual port AND-type match-line circuit for content addressable memory

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Kundan Nepal, "Ternary content addressable memory cells designed using ambipolar carbon nanotube transistors", 10th IEEE International NEWCAS Conference, 17-20 June 2012 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815392B (zh) * 2021-04-09 2023-09-11 新加坡商聯發科技（新加坡）私人有限公司 存內計算裝置及用於執行mac操作之方法

Also Published As

Publication number Publication date
US8848412B1 (en) 2014-09-30
GB201409016D0 (en) 2014-07-02
GB2516541B (en) 2019-06-05
KR20150005441A (ko) 2015-01-14
GB2516541A (en) 2015-01-28
KR102211923B1 (ko) 2021-02-04
TW201511002A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
TWI618063B (zh) 三元內容可定址記憶體
EP2482285B1 (en) SRAM cell with improved read stability
US9129707B2 (en) Dual port SRAM with dummy read recovery
US6584003B1 (en) Low power content addressable memory architecture
KR100810778B1 (ko) 다중매치검출회로 및 방법
US7154764B2 (en) Method of controlling a bit line for a content addressable memory
US9082481B2 (en) Static NAND cell for ternary content addressable memory (TCAM)
US8125810B2 (en) Low power ternary content-addressable memory (TCAM)
US8300491B2 (en) Multiple bitcells tracking scheme for semiconductor memories
US6717876B2 (en) Matchline sensing for content addressable memories
KR20160082234A (ko) 저장 장치, 방법 및 저장 매체
US9305635B2 (en) High density memory structure
US9679649B2 (en) Reconfigurable cam
US8488401B2 (en) Semiconductor storage device
KR20210148917A (ko) 반도체 장치
US10885982B2 (en) Semiconductor memory device and control method therefor
EP1461811B1 (en) Low power content addressable memory architecture
US7173837B1 (en) Content addressable memory (CAM) cell bit line architecture
Chen et al. Reconfigurable 2T2R ReRAM with split word-lines for TCAM operation and in-memory computing
US7692990B2 (en) Memory cell access circuit
KR101155120B1 (ko) 데이터 손실을 최소화하는 바이너리 내용 주소화 메모리
JP2001202775A (ja) 再書き込み擬似ｓｒａｍ及びその再書き込み方法
KR101147839B1 (ko) 데이터 손실을 최소화하는 터너리 내용 주소화 메모리
KR101167272B1 (ko) 바이너리 내용 주소화 메모리
JP5632797B2 (ja) 連想メモリ、およびネットワークアドレス検索装置