TWI616085B - 時脈及資料回復裝置及方法 - Google Patents

時脈及資料回復裝置及方法 Download PDF

Info

Publication number
TWI616085B
TWI616085B TW105111672A TW105111672A TWI616085B TW I616085 B TWI616085 B TW I616085B TW 105111672 A TW105111672 A TW 105111672A TW 105111672 A TW105111672 A TW 105111672A TW I616085 B TWI616085 B TW I616085B
Authority
TW
Taiwan
Prior art keywords
phase
signal
clock signal
sampling
data
Prior art date
Application number
TW105111672A
Other languages
English (en)
Other versions
TW201724798A (zh
Inventor
謝鴻元
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Publication of TW201724798A publication Critical patent/TW201724798A/zh
Application granted granted Critical
Publication of TWI616085B publication Critical patent/TWI616085B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00052—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter by mixing the outputs of fixed delayed signals with each other or with the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

時脈及資料回復裝置包含振盪器、取樣器、相位偵測器、相位旋轉器及迴路濾波器。振盪器產生相位相差90度的參考時脈訊號及輔助時脈訊號。取樣器在各個轉態邊緣對輸入資料訊號進行取樣以產生複數主要取樣訊號。相位偵測器判斷輸入資料訊號的資料轉態點相對於參考時脈訊號間的相位差。相位旋轉器根據相位差旋轉主要取樣訊號及該參考時脈訊號的相位。迴路濾波器產生控制訊號至振盪器，以根據資料轉態點相對於旋轉後的參考時脈訊號的相位差改變參考時脈訊號和輔助時脈訊號的相位。

Description

時脈及資料回復裝置及方法
本案是關於一種時脈及資料回復技術，且特別是關於一種時脈及資料回復裝置及方法。
突發通訊模式在點對多點光纖存取系統中被廣為使用。近來，在建立晶片與晶片間的通訊連結時，也需要突發模式的運作來節省功率消耗。功率的節省成效仰賴於此連結能多快被開啟和關閉。根據突發資料來使連結開啟及關閉，可使時脈及資料回復裝置降低鎖定時間。然而，如何將鎖定時間降低至幾十個位元時間內，是最大的挑戰。
因此，如何設計一個新的時脈及資料回復裝置及方法來解決上述的問題，乃為此一業界亟待解決的問題。
因此，本案提供一種時脈及資料回復裝置，包含振盪器、取樣器、相位偵測器、相位旋轉器及迴路濾波器。振盪器產生相位相差90度的參考時脈訊號及輔助時脈訊號，且參考時脈訊號及輔助時脈訊號具有複數轉態邊緣，轉 態邊緣其中之一為資料取樣邊緣。取樣器在各個轉態邊緣對輸入資料訊號進行取樣，以產生複數主要取樣訊號。相位偵測器將各主要取樣訊號與資料取樣邊緣進行比較，進一步判斷輸入資料訊號的資料轉態點相對於參考時脈訊號間的相位差。相位旋轉器根據相位差旋轉主要取樣訊號及該參考時脈訊號的相位，以使相位偵測器接收旋轉後的主要取樣訊號及旋轉後的參考時脈訊號。迴路濾波器產生控制訊號至振盪器，以根據資料轉態點相對於旋轉後的參考時脈訊號的相位差改變參考時脈訊號和輔助時脈訊號的相位。
本案之另一態樣是在提供一種時脈及資料回復裝置，包含鎖相迴路單元、一對相位內插器、取樣器、相位偵測器、控制單元及迴路濾波器。鎖相迴路單元配置以產生原始時脈訊號。相位內插器配置以接收原始時脈訊號並分別產生相位相差90度的參考時脈訊號及輔助時脈訊號，且參考時脈訊號及輔助時脈訊號具有複數轉態邊緣，轉態邊緣其中之一為資料取樣邊緣。取樣器配置以在各個轉態邊緣對輸入資料訊號進行取樣，以產生複數主要取樣訊號。相位偵測器配置以將各主要取樣訊號與資料取樣邊緣進行比較，進一步判斷輸入資料訊號的資料轉態點相對於參考時脈訊號間的相位差。控制單元配置以根據相位差，透過相位內插器疊加調整相位於參考時脈訊號及輔助時脈訊號的相位，以使相位偵測器接收由取樣器產生的調整後的主要取樣訊號，以判斷資料轉態點與調整後的參考時脈訊號間的相位差位於預 設範圍。迴路濾波器配置以根據相位差，透過相位內插器疊加變化相位於參考時脈訊號及輔助時脈訊號的相位。
本案之又一態樣是在提供一種時脈及資料回復方法，包含：產生相位相差90度的參考時脈訊號及輔助時脈訊號，且參考時脈訊號及輔助時脈訊號具有複數轉態邊緣，轉態邊緣其中之一為資料取樣邊緣。在各個轉態邊緣對輸入資料訊號進行取樣，以產生複數主要取樣訊號。使相位偵測器將各主要取樣訊號與資料取樣邊緣進行比較，進一步判斷輸入資料訊號的資料轉態點相對於參考時脈訊號間的相位差。根據相位差旋轉主要取樣訊號及該參考時脈訊號的相位，以使相位偵測器接收旋轉後的主要取樣訊號及旋轉後的參考時脈訊號。產生控制訊號至振盪器，以根據資料轉態點相對於旋轉後的參考時脈訊號的相位差改變參考時脈訊號和輔助時脈訊號的相位。
應用本案之優點在於利用相位偵測器尋找資料轉態點相對於參考時脈訊號間的相位差，並藉由相位旋轉器或是相位內插器快速地調整主要取樣訊號及該參考時脈訊號間的相位差至預設範圍，以提升相位鎖定的效率，達到上述的目的。
1‧‧‧電子裝置
102‧‧‧取樣器
106‧‧‧控制單元
110‧‧‧開關
114‧‧‧頻寬控制器
400、402、404、406‧‧‧取樣單元
420、422‧‧‧AND閘
600、602、604、606‧‧‧取樣訊號多工器
700‧‧‧鎖相迴路單元
706、708‧‧‧相位疊加器
712‧‧‧相位頻率偵測器
100‧‧‧振盪器
104‧‧‧相位偵測器
108‧‧‧相位旋轉器
112‧‧‧迴路濾波器
300、302、304、306‧‧‧正反器
408‧‧‧邏輯模組
410、412、414、416‧‧‧XOR閘
608‧‧‧時脈多工器
7‧‧‧電子裝置
702、704‧‧‧相位內插器
710‧‧‧振盪器
714‧‧‧鎖相迴路濾波器
第1圖為本案一實施例中一種電子裝置的方塊圖； 第2圖為本案一實施例中在電子裝置傳送的訊號波形圖；第3圖為本案一實施例中取樣器的方塊圖；第4圖為本案一實施例中相位偵測器的示意圖；第5圖為本案一實施例中相位相對於轉態邊緣的範圍的示意圖；第6圖為本案一實施例中相位旋轉器的方塊圖；及第7圖為本案一實施例中一種電子裝置之方塊圖。
第1圖為本案一實施例中一種電子裝置1之方塊圖。電子裝置1為鎖相迴路式的時脈及資料回復裝置，包含振盪器100、取樣器102、相位偵測器104、控制單元106、相位旋轉器108、開關110及迴路濾波器112。於一實施例中，振盪器100為電壓控制式的振盪器，以產生參考時脈訊號I-CLK及輔助時脈訊號Q-CLK。
一併參照第2圖，第2圖為本案一實施例中電子裝置1傳送的訊號波形圖。參考時脈訊號I-CLK及輔助時脈訊號Q-CLK的相位相差90度。參考時脈訊號I-CLK包含正緣IRE及負緣IFE。輔助時脈訊號Q-CLK包含正緣QRE及負緣QFE。這些轉態邊緣將參考時脈訊號I-CLK的一週期分隔為四部分，各佔據90度的相位。於一實施例中，正緣IRE被選擇為資料取樣邊緣。
取樣器102在參考時脈訊號I-CLK及輔助時脈訊號Q-CLK的各個轉態邊緣對輸入資料訊號IDATA進行取樣，以產生對應於轉態邊緣IRE、IFE、QRE及QFE的主要取樣訊號Ir、If、Qr及Qf。主要取樣訊號Ir對應於資料取樣邊緣(即正緣IRE)。
參照第3圖。第3圖為本案一實施例中取樣器102的方塊圖。取樣器102包含正反器300、302、304及306，各接收輸入資料訊號IDATA並根據參考時脈訊號I-CLK及輔助時脈訊號Q-CLK對輸入資料訊號IDATA進行取樣，以產生主要取樣訊號Ir、If、Qr及Qf。
於一實施例中，如第1圖所示，相位旋轉器108耦接於取樣器102和相位偵測器104間，並在初始狀態時直接將主要取樣訊號Ir、If、Qr及Qf傳送至相位偵測器104。相位偵測器104判斷輸入資料訊號IDATA的資料轉態點(如第2圖的資料轉態點DT)相對於參考時脈訊號I-CLK間的相位差。
參照第4圖。第4圖為本案一實施例中相位偵測器104的示意圖。相位偵測器104包含取樣單元400、402、404及406及邏輯模組408。取樣單元400、402、404及406在參考時脈訊號I-CLK的資料取樣邊緣(即正緣IRE)對主要取樣訊號Ir、If、Qr及Qf進行取樣，以產生第2圖所示的次要取樣訊號Ir_d、If_d、Qr_d及Qf_d。
次要取樣訊號Ir_d是對應於主要取樣訊號Ir。根據次要取樣訊號Ir_d、If_d、Qr_d及Qf_d及主要取樣訊 號Ir的值，將可判斷輸入資料訊號IDATA的資料轉態點DT的位置。
因此，邏輯模組408進行邏輯運算，以將各主要取樣訊號Ir、If、Qr及Qf與主要資料取樣訊號Ir和次要資料取樣訊號Ir_d之至少其中一者進行比較，以產生相位偵測訊號。
如第4圖所示，邏輯模組408包含XOR閘(互斥或閘)410、412、414及416和AND閘(及閘)420及422。
XOR閘410接收次要資料取樣訊號Ir_d及次要取樣訊號If_d以產生相位偵測訊號PD1。次要取樣訊號If_d對應於由落後於資料取樣邊緣180度的轉態邊緣所取樣的主要取樣訊號If。
XOR閘412接收次要資料取樣訊號Ir_d及次要取樣訊號Qr_d以產生相位偵測訊號PD2。次要取樣訊號Qr_d對應於由落後於資料取樣邊緣90度的轉態邊緣所取樣的主要取樣訊號Qr。
XOR閘414接收主要資料取樣訊號Ir及次要取樣訊號If_d以產生相位偵測訊號PD3。
XOR閘416接收主要資料取樣訊號Ir及次要取樣訊號Qf_d以產生相位偵測訊號PD4。次要取樣訊號Qf_d對應於由落後於資料取樣邊緣270度的轉態邊緣所取樣的主要取樣訊號Qf。
AND閘420接收相位偵測訊號PD1及反相的相位偵測訊號PD2，以產生相位偵測訊號PD5。
AND閘422接收相位偵測訊號PD3及反相的相位偵測訊號PD4，以產生相位偵測訊號PD6。
根據相位偵測訊號PD1-PD6的邏輯準位的組合，可得到資料轉態點DT相對於參考時脈訊號I-CLK的相位差。於一實施例中，資料轉態點DT的相位差是由資料轉態點DT相對於邊緣取樣邊緣(亦即負緣IFE)的四個狀況表示。邊緣取樣邊緣與資料取樣邊緣IRE的相位相差180度。
參考第5圖。第5圖為本案一實施例中相位相對於轉態邊緣IFE、QRE、IRE及QFE的範圍的示意圖。四個狀況包含：(1)「早」對應於第一象限，表示負緣IFE相對資料轉態點DT領先90度以內；(2)「非常早」對應於第二象限，表示負緣IFE相對資料轉態點DT領先90度至180度；(3)「晚」對應於第四象限，表示負緣IFE相對資料轉態點DT落後90度以內；(4)「非常晚」對應於第三象限，表示負緣IFE相對資料轉態點DT落後90度至180度。
於一實施例中，上述的狀況是由相位偵測訊號PD1-PD6的邏輯準位所偵測。當相位偵測訊號PD6具有非低態時，狀況是「早」。當相位偵測訊號PD4具有非低態時，狀況是「非常早」。當相位偵測訊號PD5具有非低態時，狀況是「晚」。當相位偵測訊號PD2具有非低態時，狀況是「非常晚」。如第2圖所示，其狀況是具有非低態的相位偵測訊號PD6，偵測到的狀況是「早」。
在判斷資料轉態點DT的相位位置後，控制單元106接收相位偵測訊號PD1-PD6並據以產生旋轉控制訊號 RC。於一實施例中，控制單元106僅需要相位偵測訊號PD2、PD4、PD5及PD6即可產生旋轉控制訊號RC。
相位旋轉器108接收旋轉控制訊號RC，以旋轉相位偵測器104所接收到的主要取樣訊號Ir、If、Qr及Qf及參考時脈訊號I-CLK的相位，以使相位偵測器104接收旋轉後的主要取樣訊號R_Ir、R_If、R_Qr及R_Qf及旋轉後的參考時脈訊號R_CLK。旋轉的目的是使資料轉態點DT及旋轉後的參考時脈訊號R_CLK間的相位差落於預設範圍中，如第5圖所繪示的第一及第四象限。
參照第6圖，第6圖為本案一實施例中相位旋轉器108的方塊圖。相位旋轉器108包含取樣訊號多工器600、602、604及606及時脈多工器608。各取樣訊號多工器600、602、604及606接收Ir、If、Qr及Qf，並根據用以代表欲旋轉的相位的旋轉控制訊號RC輸出主要取樣訊號Ir、If、Qr及Qf其中之一以產生旋轉後的主要取樣訊號R_Ir、R_If、R_Qr及R_Qf。
在一實施例中，當相位差位於預設範圍(亦即對應於狀況「早」和「晚」)時，主要取樣訊號Ir、If、Qr及Qf的相位不需要旋轉。旋轉控制訊號RC將控制取樣訊號多工器600、602、604及606分別把自標示為「a」的輸入端口的訊號。
於一實施例中，當相位差並未位於預設範圍，且負緣IFE領先資料轉態點DT達90度至180度(亦即對應於第二象限的狀況「非常早」)時，主要取樣訊號Ir、If、Qr 及Qf的相位需要旋轉以延遲90度。旋轉控制訊號RC將控制取樣訊號多工器600、602、604及606分別把自標示為「b」的輸入端口的訊號，亦即主要取樣訊號Qr、If、Qf及Ir進行輸出。這樣的輸出方式相當於把這些訊號延遲90度。
於一實施例中，當相位差並未位於預設範圍，且負緣IFE落後資料轉態點DT達90度至180度(亦即對應於第三象限的狀況「非常晚」)時，主要取樣訊號Ir、If、Qr及Qf的相位需要旋轉以前移90度。旋轉控制訊號RC將控制取樣訊號多工器600、602、604及606分別把自標示為「d」的輸入端口的訊號，亦即主要取樣訊號Qf、Ir、Qr及If進行輸出。這樣的輸出方式相當於把這些訊號前移90度。
於一實施例中，當相位差並未位於預設範圍，且負緣IFE領先或是落後資料轉態點DT達90度至180度(亦即對應於第二象限及第三象限的狀況「非常早」和「非常晚」)時，主要取樣訊號Ir、If、Qr及Qf的相位需要旋轉以延遲或是前移180度。旋轉控制訊號RC將控制取樣訊號多工器600、602、604及606分別把自標示為「c」的輸入端口的訊號，亦即主要取樣訊號If、Qf、Ir及Qr進行輸出。這樣的輸出方式相當於把這些訊號延遲或是前移180度。
與上述的機制類似，時脈多工器608接收時脈訊號I-CLK、Q-CLK及其反向訊號，並根據旋轉控制訊號RC輸出其中之一，以產生旋轉後的參考時脈訊號R-CLK。如圖所示，時脈訊號I-CLK、Q-CLK及其反向訊號分別根據對應於輸入端口a、b、c及d的狀況輸出。
控制單元106進一步產生開關控制訊號SC，以在上述的狀況被判斷前，控制開關110為斷路，並在狀況被判斷後，控制開關110為通路，以耦接相位偵測器104及迴路濾波器112。
在開關110耦接相位偵測器104及迴路濾波器112後，迴路濾波器112產生控制電壓CV以根據狀況控制振盪器100改變時脈訊號I-CLK、Q-CLK的相位。
由於在旋轉後，相位差位於預設範圍中，因此相位差只有兩種可能的狀況，即為「早」和「晚」。當迴路濾波器112改變時脈訊號I-CLK、Q-CLK的相位，以使相位差顯示參考時脈訊號I-CLK切換在相對於輸入資料訊號IDATA的資料轉態點DT的領先位置和落後位置間(亦即「早」和「晚」之間)時，相位偵測器104將偵測到相位鎖定狀況。旋轉後的參考時脈訊號R-CLK的邊緣取樣邊緣(亦即負緣)將與輸入資料訊號IDATA的資料轉態點DT對齊。
於一實施例中，電子裝置1可選擇性地包含頻寬控制器114。控制單元106更產生頻寬設定訊號BW控制頻寬控制器114以在開關110被控制為通路時放大迴路濾波器112的頻寬。更進一步地，控制單元106產生頻寬設定訊號BW控制頻寬控制器114以在相位偵測器104偵測到相位鎖定狀況時，調整頻寬到最佳值。
因此，本案的電子裝置1可藉由旋轉主要取樣資料訊號，快速地縮減資料轉態點和邊緣取樣邊緣間的相位差而降低鎖定時間，並進一步降低功率消耗。更進一步地，對 於迴路濾波器112的頻寬的動態控制更進一步降低鎖定時間至幾十個位元時間內，並在較高的抖動頻率中有較高的抖動容忍度。
參照第7圖。第7圖為本案一實施例中電子裝置7之方塊圖。電子裝置7為雙迴路(dual-loop)時脈及資料回復裝置。類似於電子裝置1，電子裝置7包含與第1圖類似獲相同的取樣器102、相位偵測器104、控制單元106、開關110及迴路濾波器112。因此這些元件將不在此贅述。
電子裝置7包括鎖相迴路單元700及一對相位內插器702及704。於一實施例中，鎖相迴路單元700包含振盪器710、相位頻率偵測器712及鎖相迴路濾波器714。
振盪器710產生原始時脈訊號O-CLK。相位頻率偵測器712接收鎖相迴路參考時脈訊號PLLCLK及原始時脈訊號O-CLK，以產生誤差訊號ES。鎖相迴路濾波器714接收誤差訊號ES，以產生控制訊號CV控制振盪器710調整原始時脈訊號O-CLK的時脈相位。
相位內插器702及704接收原始時脈訊號O-CLK並分別產生相位相差90度的參考時脈訊號I-CLK及輔助時脈訊號Q-CLK。於一實施例中，相位內插器702直接輸出原始時脈訊號O-CLK做為參考時脈訊號I-CLK。相位疊加器706則疊加90度的相位至相位內插器704，以使輔助時脈訊號Q-CLK為參考時脈訊號I-CLK疊加90度後的結果。
取樣器102在時脈訊號I-CLK及時脈訊號Q-CLK的各個轉態邊緣對輸入資料訊號IDATA進行取樣，以產生取樣訊號Ir、If、Qr及Qf。相位偵測器104根據主要取樣訊號Ir、If、Qr及Qf和時脈訊號I-CLK的資料取樣邊緣IRE，判斷輸入資料訊號IDATA的資料轉態點DT相對於資料取樣邊緣IRE的相位差。其中，相位差的狀況是由相位偵測訊號PD1-PD6的一組邏輯準位表示。
於本實施例中，當相位差並未位於預設範圍時，控制單元106利用相位疊加器708，透過相位內插器702及704疊加調整相位AP於參考時脈訊號I-CLK及輔助時脈訊號Q-CLK的相位。
因此，相位偵測器104接收由取樣器102產生的調整後的主要取樣訊號Ir、If、Qr及Qf，以判斷資料轉態點DT與調整後的參考時脈訊號I-CLK間的相位差。
迴路濾波器112根據相位差，利用相位疊加器708疊加變化相位VP於輸入至相位內插器702及704的時脈訊號的相位(進一步輸入至取樣器102)。當變化相位VP改變輸入至相位內插器702及704的時脈訊號的相位，以使相位差顯示參考時脈訊號I-CLK切換在相對於輸入資料訊號IDATA的資料轉態點DT的領先位置和落後位置間(亦即「早」和「晚」之間)時，相位偵測器104將偵測到相位鎖定狀況。
在一些實施例中，電子裝置1、7亦稱作時脈及資料回復裝置。
雖然本案內容已以實施方式揭露如上，然其並非配置以限定本案內容，任何熟習此技藝者，在不脫離本案內容之精神和範圍內，當可作各種之更動與潤飾。
1‧‧‧電子裝置
100‧‧‧振盪器
102‧‧‧取樣器
104‧‧‧相位偵測器
106‧‧‧控制單元
108‧‧‧相位旋轉器
110‧‧‧開關
112‧‧‧迴路濾波器
114‧‧‧頻寬控制器

Claims (10)

  1. 一種時脈及資料回復裝置，包含：一振盪器，用以產生相位相差90度的一參考時脈訊號及一輔助時脈訊號，且該參考時脈訊號及該輔助時脈訊號具有複數轉態邊緣，該等轉態邊緣其中之一為一資料取樣邊緣；一取樣器，用以在各個該等轉態邊緣對一輸入資料訊號進行取樣，以產生複數主要取樣訊號；一相位偵測器，用以將各該等主要取樣訊號與該資料取樣邊緣進行比較，進一步判斷該輸入資料訊號的一資料轉態點相對於該參考時脈訊號間的一第一相位差；一相位旋轉器，用以根據該第一相位差旋轉該等主要取樣訊號及該參考時脈訊號的相位，以使該相位偵測器接收旋轉後的該等主要取樣訊號及旋轉後的該參考時脈訊號；及一迴路濾波器，用以產生一控制訊號至該振盪器，以根據該資料轉態點相對於旋轉後的該參考時脈訊號的一第二相位差改變該參考時脈訊號和該輔助時脈訊號的相位。
  2. 如請求項1所述之時脈及資料回復裝置，其中該等主要取樣訊號包含由該資料取樣邊緣取樣的一主要資料取樣訊號，且該相位偵測器包含：複數取樣單元，用以在所接收到的該參考時脈訊號的該資料取樣邊緣取樣該等主要取樣訊號，以產生複數次要 取樣訊號，其中該等次要取樣訊號包含對應於該主要資料取樣訊號的一次要資料取樣訊號；及一邏輯模組，用以執行邏輯運算，以將該次要取樣訊號與該主要資料取樣訊號和該次要資料取樣訊號至少其中之一進行比較，以產生複數相位偵測訊號；其中該第一相位差或該第二相位差的一狀況是由該等相位偵測訊號的一組邏輯準位表示。
  3. 如請求項1所述之時脈及資料回復裝置，更包含一控制單元，用以根據該第一相位差產生一旋轉控制訊號。
  4. 如請求項3所述之時脈及資料回復裝置，其中該相位旋轉器包含：複數取樣訊號多工器，用以根據用以代表一旋轉相位的該旋轉控制訊號各輸出該等主要取樣訊號其中之一以產生旋轉後的該等主要取樣訊號；及一時脈多工器，用以根據該旋轉控制訊號輸出該參考時脈訊號、該輔助時脈訊號、一反相參考時脈訊號及一反相輔助時脈訊號其中之一，以產生旋轉後的該參考時脈訊號。
  5. 如請求項3所述之時脈及資料回復裝置，更包含一開關，其中該控制單元更產生一開關控制訊號，以在該第一相位差或該第二相位差被判斷為位於一預設範圍前控制該開關為斷路，或在該第一相位差或該第二相位 差被判斷為位於該預設範圍時控制該開關為通路，以耦接該相位偵測器及該迴路濾波器。
  6. 如請求項5所述之時脈及資料回復裝置，更包含一頻寬控制器，其中該頻寬控制器在該開關被控制為通路時放大該迴路濾波器的一頻寬，並在該相位偵測器偵測到一相位鎖定狀況時縮減該頻寬。
  7. 一種時脈及資料回復裝置，包含：一鎖相迴路(phase lock loop)單元，用以產生一原始時脈訊號；一對相位內插器，用以接收該原始時脈訊號並分別產生相位相差90度的一參考時脈訊號以及一輔助時脈訊號，且該參考時脈訊號以及該輔助時脈訊號具有複數轉態邊緣，該等轉態邊緣其中之一為一資料取樣邊緣；一取樣器，用以在各個該等轉態邊緣對一輸入資料訊號進行取樣，以產生複數主要取樣訊號；一相位偵測器，用以將各該等主要取樣訊號與該資料取樣邊緣進行比較，進一步判斷該輸入資料訊號的一資料轉態點相對於該參考時脈訊號間的一第一相位差；一控制單元，用以根據該第一相位差，透過該相位內插器疊加一調整相位於該參考時脈訊號以及該輔助時脈訊號的相位，以使該相位偵測器接收由取樣器產生的調整後的該等主要取樣訊號，以判斷該資料轉態點與調整後的該參考時脈訊號間的一第二相位差位於一預設範圍；以及 一迴路濾波器，用以根據該第二相位差，透過該相位內插器疊加一變化相位於該參考時脈訊號以及該輔助時脈訊號的相位。
  8. 如請求項7所述之時脈及資料回復裝置，其中該等主要取樣訊號包含由該資料取樣邊緣取樣的一主要資料取樣訊號，且該相位偵測器包含：複數取樣單元，用以在所接收到的該參考時脈訊號的該資料取樣邊緣取樣該等主要取樣訊號，以產生複數次要取樣訊號，其中該等次要取樣訊號包含對應於該主要資料取樣訊號的一次要資料取樣訊號；以及一邏輯模組，用以執行邏輯運算，以將該次要取樣訊號與該主要資料取樣訊號和該次要資料取樣訊號至少其中之一進行比較，以產生複數相位偵測訊號；其中該第一相位差或該第二相位差的一狀況是由該等相位偵測訊號的一組邏輯準位表示。
  9. 如請求項7所述之時脈及資料回復裝置，更包含一開關，其中該控制單元更產生一開關控制訊號，以在該第一相位差或該第二相位差被判斷為位於一預設範圍前控制該開關為斷路，或在該第一相位差或該第二相位差被判斷為位於該預設範圍時控制該開關為通路，以耦接該相位偵測器以及該迴路濾波器。
  10. 一種時脈及資料回復方法，包含： 產生相位相差90度的一參考時脈訊號及一輔助時脈訊號，且該參考時脈訊號及該輔助時脈訊號具有複數轉態邊緣，該等轉態邊緣其中之一為一資料取樣邊緣；在各個該等轉態邊緣對一輸入資料訊號進行取樣，以產生複數主要取樣訊號；使一相位偵測器將各該等主要取樣訊號與該資料取樣邊緣進行比較，進一步判斷該輸入資料訊號的一資料轉態點相對於該參考時脈訊號間的一第一相位差；根據該第一相位差旋轉該等主要取樣訊號及該參考時脈訊號的相位，以使該相位偵測器接收旋轉後的該等主要取樣訊號及旋轉後的該參考時脈訊號；及產生一控制訊號至該振盪器，以根據該資料轉態點相對於旋轉後的該參考時脈訊號的一第二相位差改變該參考時脈訊號和該輔助時脈訊號的相位。
TW105111672A 2015-12-16 2016-04-14 時脈及資料回復裝置及方法 TWI616085B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/972,023 US9590640B1 (en) 2015-12-16 2015-12-16 Clock and data recovery apparatus and method of the same
US14/972,023 2015-12-16

Publications (2)

Publication Number Publication Date
TW201724798A TW201724798A (zh) 2017-07-01
TWI616085B true TWI616085B (zh) 2018-02-21

Family

ID=58163573

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105111672A TWI616085B (zh) 2015-12-16 2016-04-14 時脈及資料回復裝置及方法

Country Status (3)

Country Link
US (2) US9590640B1 (zh)
CN (1) CN106888013B (zh)
TW (1) TWI616085B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692206B (zh) * 2019-02-01 2020-04-21 群聯電子股份有限公司 時脈資料回復電路、記憶體儲存裝置及快閃記憶體控制器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10313105B2 (en) * 2017-09-12 2019-06-04 Credo Technology Group Limited Fractional-N PLL based clock recovery for SerDes
US10135604B1 (en) * 2017-11-10 2018-11-20 Huawei Technologies Co., Ltd. Receiver recovering a signal clock from a received data signal, and a clock recovery method implemented in the receiver
CN110611496B (zh) * 2018-06-14 2023-04-07 创意电子股份有限公司 时脉数据回复装置与相位控制方法
TWI672035B (zh) 2018-06-14 2019-09-11 創意電子股份有限公司 時脈資料回復裝置與相位控制方法
US10637637B2 (en) * 2018-09-24 2020-04-28 Qualcomm Incorporated Fixing dead-zone in clock data recovery circuits
US11088682B2 (en) * 2018-12-14 2021-08-10 Intel Corporation High speed digital phase interpolator with duty cycle correction circuitry
TWI699989B (zh) * 2019-07-22 2020-07-21 創意電子股份有限公司 時脈資料回復裝置與方法
US10715038B1 (en) * 2019-11-29 2020-07-14 Realtek Semiconductor Corp. Apparatus and method for frequency quintupling
KR20220091880A (ko) * 2020-12-24 2022-07-01 삼성전자주식회사 위상 보간 기반의 클럭 데이터 복원 회로 및 이를 포함하는 통신 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070047683A1 (en) * 2005-08-24 2007-03-01 Samsung Electronics Co., Ltd Clock and data recovery circuit having wide phase margin
US20080008280A1 (en) * 2004-04-09 2008-01-10 Micronas Semiconductors, Inc. Apparatus For And Method Of Controlling Sampling Frequency And Sampling Phase Of A Sampling Device
US20080225170A1 (en) * 2007-03-14 2008-09-18 Larry Silver Carrier recovery system with phase noise suppression
US20120224657A1 (en) * 2009-11-05 2012-09-06 Nec Corporation Carrier recovery circuit and demodulation circuit under quasi-coherent detection method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149269B2 (en) * 2003-02-27 2006-12-12 International Business Machines Corporation Receiver for clock and data recovery and method for calibrating sampling phases in a receiver for clock and data recovery
US7486747B1 (en) * 2004-07-09 2009-02-03 L-3 Communications Corporation Digital timing recovery operable at very low or less than zero dB Eb/No
US20060062341A1 (en) * 2004-09-20 2006-03-23 Edmondson John H Fast-lock clock-data recovery system
CN1801691A (zh) * 2004-12-31 2006-07-12 晨星半导体股份有限公司 一种正交相位信号产生装置及数据回复电路
EP2360488B1 (en) * 2007-03-20 2013-01-23 Rambus Inc. Integrated circuit having receiver jitter tolerance ("JTOL") measurement
US7995698B2 (en) * 2007-09-28 2011-08-09 Integrated Device Technology, Inc. Method for binary clock and data recovery for fast acquisition and small tracking error
US8180012B1 (en) * 2007-12-12 2012-05-15 Applied Micro Circuits Corporation ISI pattern-weighted early-late phase detector with function-controlled oscillation jitter tracking
US7795926B2 (en) * 2008-04-11 2010-09-14 Faraday Technology Corp. Phase detector for half-rate bang-bang CDR circuit
JP2011120106A (ja) * 2009-12-04 2011-06-16 Rohm Co Ltd クロックデータリカバリ回路
CN102340293B (zh) * 2010-07-20 2014-07-16 中兴通讯股份有限公司 一种相位旋转器和时钟数据恢复装置
US8497708B2 (en) * 2011-05-06 2013-07-30 National Semiconductor Corporation Fractional-rate phase frequency detector
US8415996B1 (en) * 2011-06-24 2013-04-09 Altera Corporation Clock phase corrector
US8751880B2 (en) * 2011-10-11 2014-06-10 Broadcom Corporation Apparatus and method to measure timing margin in clock and data recovery system utilizing a jitter stressor
US9077349B2 (en) * 2012-02-21 2015-07-07 Qualcomm Incorporated Automatic detection and compensation of frequency offset in point-to-point communication
KR20160008698A (ko) * 2014-07-14 2016-01-25 삼성전자주식회사 하이브리드 클럭 데이터 복구 회로, 및 이를 포함하는 시스템
US9407424B1 (en) * 2015-04-09 2016-08-02 Texas Instruments Incorporated Fast locking clock and data recovery using only two samples per period

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080008280A1 (en) * 2004-04-09 2008-01-10 Micronas Semiconductors, Inc. Apparatus For And Method Of Controlling Sampling Frequency And Sampling Phase Of A Sampling Device
US20070047683A1 (en) * 2005-08-24 2007-03-01 Samsung Electronics Co., Ltd Clock and data recovery circuit having wide phase margin
US20080225170A1 (en) * 2007-03-14 2008-09-18 Larry Silver Carrier recovery system with phase noise suppression
US20120224657A1 (en) * 2009-11-05 2012-09-06 Nec Corporation Carrier recovery circuit and demodulation circuit under quasi-coherent detection method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692206B (zh) * 2019-02-01 2020-04-21 群聯電子股份有限公司 時脈資料回復電路、記憶體儲存裝置及快閃記憶體控制器

Also Published As

Publication number Publication date
US9590640B1 (en) 2017-03-07
CN106888013B (zh) 2020-04-10
TW201724798A (zh) 2017-07-01
US20170180112A1 (en) 2017-06-22
US9973332B2 (en) 2018-05-15
CN106888013A (zh) 2017-06-23

Similar Documents

Publication Publication Date Title
TWI616085B (zh) 時脈及資料回復裝置及方法
US9379921B2 (en) Method for performing data sampling control in an electronic device, and associated apparatus
US11003203B2 (en) Circuits for and methods of calibrating a circuit in an integrated circuit device
US7970092B2 (en) Phase comparator and regulation circuit
US20070025483A1 (en) Methods and apparatus for clock synchronization and data recovery in a receiver
US8483344B2 (en) Fast lock serializer-deserializer (SERDES) architecture
US10712770B1 (en) Clock phase aligner for high speed data serializers
CN101789784A (zh) 用于延时锁定环的可配置鉴相器
CN103168424A (zh) 用于基于数据速率的变化来改变周期信号的技术
US11190191B2 (en) Correction signaling between lanes in multi-chip-modules
US8922264B1 (en) Methods and apparatus for clock tree phase alignment
US7482841B1 (en) Differential bang-bang phase detector (BBPD) with latency reduction
Park et al. A 4–20-Gb/s 1.87-pJ/b continuous-rate digital CDR circuit with unlimited frequency acquisition capability in 65-nm CMOS
EP3980860B1 (en) Circuits for and methods of calibrating a circuit in an integrated circuit device
TWI715229B (zh) 時脈資料回復裝置
US20190214997A1 (en) Clock and data recovery of sub-rate data
KR100735548B1 (ko) 지연동기회로 및 방법
TW200539562A (en) High frequency binary phase detector
US8269533B2 (en) Digital phase-locked loop
KR102347844B1 (ko) 집적 회로
US7376528B2 (en) Devices and methods for testing clock and data recovery devices
JP2005086789A (ja) クロックデータリカバリ回路
US7286569B2 (en) Full-rate clock data retiming in time division multiplexers
Lin et al. Phase interpolation technique based on high-speed SERDES chip CDR
Lu et al. A 2.7-Gb/s multiplexed-DLL-based CDR circuit for±10% clock-embedded spread-spectrum modulation depth