TWI614821B - 產生及保持半導體晶圓及晶圓中繼器之間的真空狀態之系統及方法 - Google Patents
產生及保持半導體晶圓及晶圓中繼器之間的真空狀態之系統及方法 Download PDFInfo
- Publication number
- TWI614821B TWI614821B TW105118486A TW105118486A TWI614821B TW I614821 B TWI614821 B TW I614821B TW 105118486 A TW105118486 A TW 105118486A TW 105118486 A TW105118486 A TW 105118486A TW I614821 B TWI614821 B TW I614821B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- repeater
- valve
- seal
- space
- Prior art date
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F04—POSITIVE - DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS FOR LIQUIDS OR ELASTIC FLUIDS
- F04B—POSITIVE-DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS
- F04B37/00—Pumps having pertinent characteristics not provided for in, or of interest apart from, groups F04B25/00 - F04B35/00
- F04B37/10—Pumps having pertinent characteristics not provided for in, or of interest apart from, groups F04B25/00 - F04B35/00 for special use
- F04B37/14—Pumps having pertinent characteristics not provided for in, or of interest apart from, groups F04B25/00 - F04B35/00 for special use to obtain high vacuum
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mechanical Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本文揭示用於使用一晶圓中繼器來測試半導體晶圓之系統及方法。在一項實施例中,一種用於測試一晶圓上之半導體晶粒之裝置包含一晶圓中繼器,該晶圓中繼器具有面朝該晶圓之一晶圓側及背向該晶圓側之一探查側。該晶圓具有面向該中繼器之一作用側。該裝置包含經組態以密封該晶圓中繼器與該晶圓之間的一空間之一周邊密封件及與該晶圓中繼器與該晶圓之間的該空間處於一流體連通之一閥。
Description
本申請案主張2015年6月10日申請之美國臨時申請案第62/230,643號及2016年1月12日申請之美國臨時申請案第62/277,572號之權益,該等臨時申請案兩者特此以全文引用之方式併入本文中。
本發明大體上係關於半導體測試設備。更特定言之,本發明係關於用於一晶圓至測試設備之可移除附接之方法及裝置。
積體電路廣泛使用於各種產品中。積體電路已不斷地降低價格且增加效能,在現代電子器件中變得無處不在。效能/成本比率之此等改良係至少部分基於微型化,其使得能夠利用各新一代之積體電路製造技術而自一晶圓產生更多半導體晶粒。此外,在一半導體晶粒上之信號及電力/接地接點之總數目一般隨著新的、更複雜晶粒設計而增加。
在將一半導體晶粒運送至一客戶之前,基於一統計樣本或藉由測試各晶粒而測試積體電路之效能。半導體晶粒之一電測試通常包含透過電力/接地接點而給晶粒供電、將信號傳輸至晶粒之輸入接點及
在晶粒之輸出接點處量側所得信號。因此,在電測試期間,必須使晶粒上之至少一些接點電接觸以使晶粒連接至電源且測試信號。
習知測試接觸器包含附接至一基板之一接點接腳陣列,該基板可為一相對剛性印刷電路板(PCB)。在操作中,抵靠一晶圓按壓測試接觸器,使得接點接腳陣列與晶圓之晶粒(即,受測試器件或DUT)上之對應晶粒接點(例如,襯墊或焊球)陣列進行電接觸。接著,一晶圓測試器將電測試序列(例如測試向量)透過測試接觸器而發送至晶圓之晶粒之輸入接點。回應於測試序列,經測試晶粒之積體電路產生輸出信號,該等輸出信號透過測試接觸器而被路由回至晶圓測試器以用於分析及判定一特定晶粒是否通過該測試。接著,將測試接觸器步進至另一晶粒或經並行測試之晶粒群組上以繼續測試,直至整個晶圓經測試為止。
一般而言,經分佈於晶粒之一減少區域上之晶粒接點之一增加數目導致較小接點間隔開較小距離(例如一較小節距)。此外,測試接觸器之接點接腳之一特性直徑一般隨著半導體晶粒或封裝上之接觸結構之一特定尺寸縮放。因此,隨著晶粒上之接觸結構變得更小及/或具有一更小節距,測試接觸器之接點接腳亦變得更小。然而,難以顯著地減小測試接觸器之接點接腳之直徑及節距(例如,由於製造及組裝此等小零件之困難),從而導致低良率及自一個測試接觸器至另一個測試接觸器之不一致效能。另外,測試接觸器之接點接腳可由於其等小大小而相對較容易損壞。此外,測試接觸器與晶圓之間的精確對準由於晶圓上之接觸結構之相對較小大小/節距而係困難的。一旦達成測試接觸器與晶圓之間的接觸且該晶圓經測試,即必須對於下一晶圓可靠地重複接觸/測試程序,以此類推。
據此,仍需要可隨著晶粒上之接觸結構之大小及節距而按比例縮小之具成本效益之測試接觸器。
10‧‧‧晶圓中繼器/中繼器
12‧‧‧晶圓中繼器基板
13‧‧‧探查側
14‧‧‧接觸結構/探查側接觸結構
15‧‧‧晶圓側
16‧‧‧晶圓側接觸結構
18‧‧‧導電跡線
19‧‧‧晶圓深蝕道
20‧‧‧晶圓
25‧‧‧作用側
26‧‧‧晶粒接點
30‧‧‧測試接觸器
32‧‧‧測試接觸器基板
36‧‧‧接點
38‧‧‧導電跡線
39‧‧‧纜線
40‧‧‧晶圓夾盤/夾盤
100‧‧‧測試堆疊
110‧‧‧晶圓中繼器
111‧‧‧惰性氣體閥/閥
112‧‧‧氣體供應閥/空氣供應閥/閥
113‧‧‧真空閥/閥
114‧‧‧開口
116‧‧‧接觸結構/晶圓側接觸結構
118‧‧‧周邊密封件
120‧‧‧晶圓中繼器基板
141‧‧‧箭頭
150‧‧‧晶圓中繼器夾盤
200‧‧‧閥密封件托盤
210‧‧‧閥密封件基板
220‧‧‧閥密封件板
221‧‧‧閥密封件
221d‧‧‧向下方向
300‧‧‧拾取及放置機構
310‧‧‧內管
310p‧‧‧壓力
310u‧‧‧向上方向
310v‧‧‧真空
312‧‧‧內管腔
314‧‧‧內墊片
320‧‧‧外管
320d‧‧‧向下方向
320u‧‧‧向上方向
320v‧‧‧真空
322‧‧‧管腔
324‧‧‧外墊片
510‧‧‧移除器
510d‧‧‧向下方向
510u‧‧‧向上方向
A‧‧‧箭頭
AR‧‧‧外部空氣
B‧‧‧箭頭
C‧‧‧箭頭
d1‧‧‧寬度
d2‧‧‧高度
D1‧‧‧寬度
D2‧‧‧高度
I‧‧‧惰性氣體
p1‧‧‧節距
p2‧‧‧節距
P1‧‧‧節距/距離
P2‧‧‧節距/距離
PAR‧‧‧壓力
Patm‧‧‧外部壓力
Pv‧‧‧壓力
V‧‧‧真空
可參考下列圖式更好地理解本發明之態樣。圖式中之組件並不一定按比例繪製。而是,重點放置在清楚地繪示本發明之原理。
圖1A係根據本發明所揭示技術之一實施例之用於測試半導體晶圓之一測試堆疊之一部分之一分解圖。
圖1B係根據本發明所揭示技術之一實施例而組態之一晶圓中繼器之一部分示意性俯視圖。
圖1C係根據本發明所揭示技術之一實施例而組態之一晶圓中繼器之一部分示意性仰視圖。
圖2A至圖2F係根據本發明所揭示技術之一實施例之與一晶圓接合之一晶圓中繼器之部分示意性側視圖。
圖3A至圖3D係根據本發明所揭示技術之一實施例之拾取一閥密封件之部分示意性橫截面圖。
圖4A至圖4F係根據本發明所揭示技術之一實施例之放置一閥密封件之部分示意性橫截面圖。
圖5A至圖5E係根據本發明所揭示技術之一實施例之安置一閥密封件之部分示意性橫截面圖。
下文描述代表性晶圓中繼器及用於使用及製造之相關方法之若干實施例之特定細節。該等晶圓中繼器可用於測試一晶圓上之半導體晶粒。該等半導體晶粒可包含(例如)記憶體器件、邏輯器件、發光二極體、微機電系統及/或此等器件之組合。熟習相關技術者亦將理解,本發明技術可具有額外實施例,且可在無下文參考圖1A至圖5E所描述之實施例之若干細節的情況下實踐本發明技術。
簡要描述揭示用於測試半導體晶圓上之晶粒之方法及器件。該等半導體晶圓可生產成不同直徑,例如,150毫米、200毫米、300毫
米、450毫米等。所揭示方法及系統使得操作者能夠測試具有襯墊、焊球及/或具有小大小及/或節距之其他接觸結構之器件。焊球、襯墊及/或晶粒上之其他合適導電元件在本文中共同稱為「接觸結構」或「接點」。在許多實施例中,在一或多個類型之接觸結構之內容脈絡中所描述之技術亦可應用於其他接觸結構。
在一些實施例中,該晶圓中繼器之一晶圓側運載具有相對較小大小及/或節距(共同地,「尺度」)之晶圓側接觸結構。使該晶圓中繼器之該等晶圓側接觸結構電連接至在該晶圓中繼器之相對探查側處之具有相對較大大小及/或節距之對應探查側接觸結構。因此,一旦該等晶圓側接觸結構經適當地對準以接觸該等半導體晶圓,該等相對探查側接觸結構之較大大小/節距即達成更加穩健接觸(例如,需要較少精確度)。該等探查側接觸結構之較大大小/節距可提供更可靠接觸且更容易抵靠該測試接觸器之該等接腳對準。在一些實施例中,該等探查側接點可具有毫米尺度,而該等晶圓側接點具有亞毫米或微米尺度。
在至少一些實施例中,該晶圓中繼器與該晶圓之間的接觸藉由該晶圓中繼器與該晶圓之間的一空間中之一真空而保持。例如,在該晶圓中繼器與該晶圓之間的該空間中之一較低壓力(例如次大氣壓)與一較高外部壓力(例如大氣壓)之間的一壓力差可產生一力於該晶圓中繼器之該探查側上方,從而導致該晶圓之該等晶圓側接觸結構與對應晶粒接點之間的一充分電接觸。
下文所描述之本發明技術之許多實施例可呈電腦或控制器可執行指令之形式,包含由一可程式化電腦或控制器執行之常式。熟習此項技術者將瞭解,可對除下文所展示及描述之電腦/控制器系統外之電腦/控制器系統實踐本發明技術。本發明技術可體現於經特定程式化、經組態或經建構以執行下文所描述之電腦可執行指令中之一或多
者之一特殊用途電腦、控制器或資料處理器中。據此,一般使用於本文中之術語「電腦」及「控制器」係指任何資料處理器且可包含網際網路設備及手持器件(包含掌上電腦、可穿戴電腦、蜂巢式或行動電話、多處理器系統、基於處理器或可程式化消費者電子器件、網路電腦、迷你電腦及其類似者)。由此等電腦處理之資訊可由任何合適顯示媒體(包含一CRT顯示器或LCD)呈現。
本發明技術亦可實踐於分散式環境中,其中任務或模組由透過一通信網路鏈接之遠端處理器件執行。在一分散式計算環境中,程式模組或子常式可經定位於本端及遠端記憶體儲存器件中。下文所描述之本發明技術之態樣可儲存於電腦可讀取媒體(包含磁性或光學可讀或可抽換式電腦磁碟)上或於電腦可讀取媒體(包含磁性或光學可讀或可抽換式電腦磁碟)上散佈,以及於網路上以電子方式散佈。特別用於本發明技術之態樣之資料結構及資料之傳輸亦涵蓋於本發明技術之實施例之範疇內。
圖1A係根據本發明所揭示技術之一實施例之用於測試半導體晶圓之一測試堆疊100之一部分之一分解圖。測試堆疊100可將來自一測試器(未展示)之信號及電力路由至運載一或多個受測試器件(DUT)之一晶圓或其他基板,且將輸出信號自該等DUT(例如半導體晶粒)傳送回至該測試器以用於分析及判定關於一個別DUT之效能(例如,該DUT是否適用於封裝及運送至客戶)。該DUT可為一單個半導體晶粒或多個半導體晶粒(例如,當使用一並行測試方法時)。來自該測試器之該等信號及電力可透過一測試接觸器30路由至一晶圓中繼器10,且進一步路由至晶圓20上之該等半導體晶粒。
在一些實施例中,該等信號及電力可使用纜線39而自該測試器路由至測試接觸器30。由一測試接觸器基板32運載之導電跡線38可使纜線39電連接至測試接觸器基板32之相對側上之接點36。在操作中,
測試接觸器30可接觸一晶圓中繼器10之一探查側13,如由箭頭A所指示。在至少一些實施例中,相對較大探查側接觸結構14可改良與測試接觸器30之對應接點36之對準。在探查側13處之接觸結構14透過一晶圓中繼器基板12之導電跡線18而與中繼器10之一晶圓側15上之相對較小晶圓側接觸結構16電連接。晶圓側接觸結構16之大小及/或節距適用於接觸晶圓20之對應晶粒接點26。箭頭B指示晶圓中繼器10之一移動以與晶圓20之一作用側25進行接觸。如上文所解釋,來自該測試器之該等信號及電力可測試晶圓20之該等DUT,且來自該等經測試DUT之該等輸出信號可經路由回至該測試器以用於關於該等DUT是否適用於封裝及運送至該客戶而進行分析及一判定。
晶圓20由一晶圓夾盤40支撐。箭頭C指示晶圓20與晶圓夾盤40配合之方向。在操作中,晶圓20可使用(例如)真空V或機械夾箝抵靠晶圓夾盤40而固持。
圖1B及圖1C分別係根據本發明所揭示技術之實施例而組態之一晶圓中繼器之部分示意性俯視圖及部分示意性仰視圖。圖1B繪示晶圓中繼器10之探查側13。相鄰探查側接觸結構14之間的距離(例如節距)在水平方向上表示為P1且在垂直方向上表示為P2。所繪示探查側接觸結構14具有一寬度D1及一高度D2。取決於該實施例,探查側接觸結構14可為正方形、矩形、圓形或其他形狀。此外,探查側接觸結構14可具有一均勻節距(例如,P1及P2跨越晶圓中繼器10係相等的)或一不均勻節距。
圖1C繪示晶圓中繼器10之晶圓側15。在一些實施例中,相鄰晶圓側接觸結構16之間的節距在水平方向上可為p1且在垂直方向上可為p2。晶圓側接觸結構16之寬度及高度(「特性尺寸」)經表示為d1及d2。在一些實施例中,晶圓側接觸結構16可為觸控晶圓20上之對應晶粒接點之接腳(圖1A)。一般而言,探查側接觸結構14之大小/節距大
於晶圓側接觸結構16之大小/節距,因此改良該測試接觸器與該晶圓中繼器之間的對準及接觸。晶圓20之該等個別晶粒通常藉由晶圓深蝕道19而彼此分離。
圖2A至圖2F係根據本發明所揭示技術之一實施例之與一晶圓接合之一晶圓中繼器之部分示意性側視圖。圖2A至圖2F包含晶圓中繼器110之面向晶圓20之作用側25之晶圓側15。在一些實施例中,晶圓中繼器110與晶圓20之間的一接觸力可藉由控制其等之間的一真空而受控制。因此,接觸結構116與晶圓20上之該等晶粒接點之間的電阻亦可受控制。另外,若該真空包含(例如)降低或減緩晶圓中繼器110及晶圓20之接觸結構之氧化之一惰性氣體,則該接觸可經改良。此外,在至少一些實施例中,在測試之後,該真空應經逐漸降低(即,壓力回至一大氣壓或更高壓力)以促進晶圓中繼器110與該晶圓之間的一脫離。
圖2A展示具有惰性氣體閥111、氣體供應閥112及真空閥113之晶圓中繼器110。在一些實施例中,該等閥可徑向分佈於一晶圓中繼器基板120之一周邊處以(例如)避免干擾晶圓中繼器110之晶圓側接觸結構116及晶圓20上之對應晶粒接點。在一些實施例中,該等閥可經組態成在晶圓中繼器基板120外部以用於該等閥之更容易敞開及閉合,且接著使用在晶圓中繼器110中具有對應開口之軟管或管道而連接至晶圓中繼器110與晶圓20之間的空間。
圖2B展示晶圓中繼器110之接觸結構116與晶圓20之作用側接觸。在此步驟處,一周邊密封件118接觸晶圓20以使外部環境密封隔開晶圓中繼器110與晶圓20之間的空間。在一些實施例中,晶圓中繼器110可延伸超過晶圓20之外輪廓,且周邊密封件118可接觸晶圓夾盤40(未展示)。在一些實施例中,例如,當周邊密封件118接觸晶圓夾盤40時,該惰性氣體、該空氣供應及/或該真空可透過晶圓夾盤40供
應。在一些實施例中,周邊密封件118可為一O形環或一唇形密封件。
圖2C展示晶圓中繼器110與晶圓20接觸。惰性氣體閥111敞開以使一惰性氣體I進入至晶圓中繼器110與晶圓20之間的空間中。惰性氣體I可自一個惰性氣體閥流動(如由箭頭141所展示)至另一惰性氣體閥以促進來自晶圓中繼器110與晶圓20之間的空間之空氣之放氣及使用該惰性氣體替換該空氣。惰性氣體I可自貯槽(未展示)供應。在一些實施例中,惰性氣體I可為氮氣。如上文所解釋,惰性氣體一般降低或減緩晶圓中繼器110及晶圓20之接觸結構之氧化,尤其在晶圓中繼器110與晶圓20保持接觸達一延長時間週期的情況下。周邊密封件118可防止或至少降低惰性氣體之洩漏。
圖2D展示晶圓中繼器110與晶圓20接觸。在此步驟處,一或多個真空閥113敞開,且惰性氣體I自晶圓中繼器110與晶圓20之間的空間抽真空。在一些實施例中,真空泵或真空貯槽(未展示)可為一真空V之源。充分精巧之真空泵(例如,基於MEMS之真空泵)可與晶圓中繼器110整合。例如,真空閥113可為基於MEMS之真空泵與真空閥之一組合。由於晶圓中繼器110與晶圓20之間的一壓力Pv與一外部壓力Patm之間的壓力差,因此晶圓側接觸結構116與晶圓20之晶粒之間的接觸力增加。在一些實施例中,所需接觸力可藉由控制Pv之閥而受控制。在一些實施例中,外部壓力Patm可高於或低於大氣壓,然而只要外部壓力Patm高於晶圓中繼器110與晶圓20之間的壓力Pv即可。周邊密封件118促進惰性氣體I之抽空,且防止或至少降低外部空氣進入晶圓中繼器110與晶圓20之間的空間之一流入。晶圓中繼器110及周邊密封件118可藉由在晶圓中繼器110之周邊處釋放額外氣體而依一受控方式緊密接近於晶圓20(或在該晶圓中繼器延伸超過晶圓20之輪廓之情況下緊密接近於夾盤40)且當該系統將切換至真空時接觸晶圓20(或晶
圓夾盤40)。
圖2E展示晶圓中繼器110與晶圓20接觸。在此步驟處,閥111、閥112及閥113閉合,且真空V以一壓力Pv維持於晶圓中繼器110與晶圓20之間的空間中。在至少一些實施例中,壓力Pv與Patm之間的壓力差提供所需接觸力於晶圓側接觸結構116與晶圓20之晶粒之間。在一些實施例中,測試接觸器30接觸晶圓中繼器110之探查側,且來自該測試器之測試信號/電力透過晶圓中繼器110而被傳輸至晶圓20上之晶粒。在一些實施例中,該晶圓中繼器/晶圓總成可經儲存以用於隨後測試。
圖2F展示空氣供應閥112,其對外部空氣AR(例如,大氣壓或增壓空氣)之一源敞開。空氣進入晶圓中繼器110與晶圓20之間的空間以將壓力自Pv提升至PAR。壓力PAR可通常與Patm相同或壓力PAR可高於Patm以促進晶圓中繼器110與晶圓20之分離。在一些實施例中,壓力PAR經逐漸地或逐步達到以避免晶圓中繼器110之不均勻負載。晶圓中繼器110可藉由一晶圓中繼器夾盤150而被移動遠離晶圓20。在一些實施例中,可將經測試晶圓20轉送至進一步處理步驟(例如,晶粒單粒化、晶粒封裝等);另一晶圓可與晶圓中繼器110配合;且重複該循環。
一般技術者將認識到,圖2A至圖2E之所繪示序列之變化係可能的。例如,更小或更大數目個閥可由該晶圓中繼器運載。例如,空氣供應閥112及真空閥113可經組合。此外,代替(例如)分佈於真空中繼器110上方之多個空氣供應閥112,可使用一單個空氣供應閥112。
圖3A至圖3D係根據本發明所揭示技術之一實施例之拾取一閥密封件221之部分示意性橫截面圖。在一些實施例中,一或多個閥111至113可經組態為一開口,該開口由閥密封件221覆蓋以保持(例如)該晶圓與該晶圓中繼器之間的真空。在一些實施例中,一相對簡單閥密封
件221可足以保持該晶圓與該晶圓中繼器之間的真空達相對長時間(例如若干天或若干周)。
圖3A係一拾取及放置(PNP)機構300及一閥密封件托盤200之一部分示意性橫截面圖。閥密封件221可藉由將一閥密封件板220預切割成(例如)圓形、矩形、橢圓等之形狀而製成。閥密封件221可由聚醯胺、聚酯薄膜、玻璃、橡膠、塑膠或其他材料製成。在一些實施例中,閥密封件221之背向PNP機構300之側可為黏著的以促進與該晶圓中繼器之黏著。在一些實施例中,可將黏著劑施加於閥密封件221之一周邊處。閥密封件221可由一閥密封件基板210運載。一個閥密封件221繪示於圖3A中,但該閥密封件板可包含多個閥密封件221。PNP機構300包含一內管310及一外管320。在一些實施例中,內管310及外管320可為同軸的。內管310及外管320分別運載一內墊片314及一外墊片324。在一些實施例中,內墊片314及/或外墊片324可為O形環或唇形密封件。
圖3B展示PNP機構300與閥密封件托盤200接合。在此步驟中,外管320在一向下方向320d上移動。因此,外墊片324抵靠閥密封件板220按壓。在一些實施例中,外墊片324與閥密封件板220之間的一接觸可使外部環境不透氣地密封隔開外管320之一管腔322。
圖3C展示內墊片314與閥密封件221接合。在一內管腔312中之一真空310v可固持牢固地附接至內墊片314之閥密封件221。在此步驟中,內管310在一向上方向310u上移動,同時外管320之外墊片324仍保持與閥密封件板220接觸。
圖3D展示外管320,其在一向上方向320u上移動以與閥密封件板220脫離。真空310v仍固持附接至內墊片314之閥密封件221。在一些實施例中,真空310v可自一真空貯槽或一真空泵(未展示)提供。在此步驟之後,PNP機構300可將閥密封件221放置於該晶圓中繼器之開口
上,如下文參考圖4A至圖4F所解釋。
圖4A至圖4F係根據本發明所揭示技術之一實施例之放置閥密封件221之部分示意性橫截面圖。在至少一些實施例中,閥密封件221可覆蓋晶圓中繼器110中之一開口114(例如一閥)以(例如)保持晶圓中繼器110與晶圓20之間的真空。一個開口114繪示於圖4A至圖4F中,但在其他實施例中,晶圓中繼器110可包含額外開口。周邊密封件118密封晶圓中繼器110與晶圓20之間的空間以防止(例如)惰性氣體之洩漏。所繪示晶圓中繼器110包含多個層(例如,導電層或絕緣層)。
圖4A係在晶圓中繼器110及晶圓上方之一拾取及放置(PNP)機構300之一部分示意性橫截面圖。外墊片324抵靠晶圓中繼器110中之開口114定位。真空310v保持閥密封件221抵靠內墊片314。
圖4B展示外管320,其在向下方向320d上朝向晶圓中繼器110移動。在此步驟處,外墊片324密封該晶圓中繼器中之開口114與外管320之間的空間。
圖4C展示在晶圓中繼器110與晶圓20之間的空間中之氣體之抽空。在所繪示之實施例中,將一真空320v施加至外管320與內管310之間的空間。真空320v抽空氣體(例如,一惰性氣體)同時外墊片324使外部大氣密封遠離。
圖4D展示覆蓋開口114之閥密封件221。將一壓力310p(例如一高於大氣壓)施加於內管310中以使閥密封件221自內墊片314釋放。在一些實施例中,閥密封件221可具有用於與晶圓中繼器110黏著之一黏著劑。在此步驟處,晶圓中繼器110與晶圓20之間的真空至少部分經密封。
圖4E展示內管310,其在遠離晶圓中繼器110之向上方向310u上移動遠離。閥密封件221保持在晶圓中繼器110上以密封開口114。
圖4F展示外管320在遠離晶圓中繼器110之向上方向320u上移動
遠離。在一些實施例中,閥密封件221可密封真空達相對長時間週期(例如,若干天或若干周)。
圖5A至圖5E係根據本發明所揭示技術之一實施例之安置閥密封件221之部分示意性橫截面圖。在一些實施例中,在已完成晶圓20之測試之後,可釋放晶圓中繼器110與晶圓20之間的真空,可將晶圓20轉送至隨後處理步驟(例如晶粒單粒化),且晶圓中繼器110可與下一晶圓接合。
圖5A展示PNP機構300,其包含定位於閥密封件221上方之一移除器510。所繪示移除器510包含經組態以穿透閥密封件221之一尖端。移除器510可由一致動器(例如,一氣動致動器或一電力致動器)致動。移除器510可與內管310及/或外管320同軸。
圖5B展示內墊片314與閥密封件221接合。在一些實施例中,來自內墊片314之壓力可在移除器510穿透閥密封件221時保持閥密封件221張緊。
圖5C展示閥密封件221由在一向下方向510d上移動之移除器510穿透。在此步驟處,在晶圓中繼器110與晶圓20之間的空間中之真空透過移除器510中之一管腔釋放。
圖5D展示移除器510,其在一向上方向510u上移動遠離晶圓中繼器110以自開口114移除閥密封件221。在一些實施例中,移除器510可將閥密封件221抵靠內墊片314輕微按壓以(例如)保持閥密封件221更穩定。
圖5E展示閥密封件221,其在移除器510在向上方向510u上縮回時自移除器510移除。在一些實施例中,閥密封件221可在一向下方向221d上被丟棄。
依據前文,將瞭解,本文為了繪示目的已描述本發明技術之特定實施例,但是可在不偏離本發明之情況下作出各種修改。而且,雖
然上文已在彼等實施例之內容脈絡中描述與某些實施例相關之各種優點及特徵,但其他實施例亦可展現此等優點及/或特徵,且並非全部實施例必須展現此等優點及/或特徵以落於本發明技術之範疇內。據此,本發明可涵蓋未明顯展示或描述於本文中之其他實施例。
15‧‧‧晶圓側
20‧‧‧晶圓
30‧‧‧測試接觸器
32‧‧‧測試接觸器基板
36‧‧‧接點
38‧‧‧導電跡線
39‧‧‧纜線
100‧‧‧測試堆疊
110‧‧‧晶圓中繼器
111‧‧‧惰性氣體閥/閥
112‧‧‧氣體供應閥/空氣供應閥/閥
113‧‧‧真空閥/閥
116‧‧‧接觸結構/晶圓側接觸結構
118‧‧‧周邊密封件
120‧‧‧晶圓中繼器基板
A‧‧‧箭頭
Patm‧‧‧外部壓力
Pv‧‧‧壓力
V‧‧‧真空
Claims (19)
- 一種用於測試一晶圓上之半導體晶粒之裝置,其包括:一晶圓中繼器,其具有面朝該晶圓之一晶圓側及背向該晶圓側之一探查側;該晶圓具有面向該中繼器之一作用側;一周邊密封件,其經組態以密封該晶圓中繼器與該晶圓之間的一空間;一第一閥,其用於供應一惰性氣體至該晶圓中繼器與該晶圓之間的該空間;一第二閥,其用於抽空來自該晶圓中繼器與該晶圓之間的該空間之該惰性氣體;及一第三閥,其用於供應空氣至該晶圓中繼器與該晶圓之間的該空間,其中該第一閥、該第二閥及該第三閥經組態成至少部分在一晶圓中繼器基板內。
- 如請求項1之裝置,其中該第一閥、該第二閥及該第三閥中之至少一者係一基於MEMS之閥。
- 如請求項2之裝置,其進一步包括與該基於MEMS之閥整合之一基於MEMS之泵。
- 如請求項1之裝置,其中該第一閥係該晶圓中繼器基板中之一開口,該裝置進一步包含用於密封該開口之一閥密封件。
- 如請求項4之裝置,其中閥密封件包含面向該晶圓中繼器之一黏著層。
- 如請求項1之裝置,其進一步包括面向該晶圓中繼器之該探查側之一測試接觸器。
- 如請求項1之裝置,其中該晶圓中繼器之該晶圓側運載具有一第一尺度之接觸結構,且該晶圓中繼器之該探查側運載具有一第二尺度之接觸結構,其中該第一尺度小於該第二尺度。
- 一種用於測試一晶圓上之半導體晶粒之方法,其包括:將該晶圓定位成面向一晶圓中繼器之一晶圓側,該晶圓中繼器具有背向該晶圓側之一探查側;使用一周邊密封件密封該晶圓中繼器與該晶圓之間的一空間;透過一第一閥將一惰性氣體提供至該晶圓中繼器與該晶圓之間的該空間中;透過一第二閥以抽空來自該晶圓中繼器與該晶圓之間的該空間之該惰性氣體以產生一真空;密封該真空;及在完成該晶圓之該測試之後,透過一第三閥以藉由供應空氣至該晶圓中繼器與該晶圓之間的該空間中而降低真空,其中該第一閥、該第二閥及該第三閥經組態成至少部分在一晶圓中繼器基板內。
- 如請求項8之方法,其中第一閥及第二閥中之至少一者係一基於MEMS之閥。
- 如請求項8之方法,其中一基於MEMS之泵與基於MEMS之閥整合。
- 如請求項8之方法,其進一步包括使用一測試接觸器來接觸該晶圓中繼器之該探查側。
- 如請求項8之方法,其中該晶圓中繼器之該晶圓側運載具有一第一尺度之接觸結構,且該晶圓中繼器之該探查側運載具有一第二尺度之接觸結構,其中該第一尺度小於該第二尺度。
- 一種用於測試一晶圓上之半導體晶粒之方法,其包括:將該晶圓定位成面向一晶圓中繼器之一晶圓側,該晶圓中繼器具有背向該晶圓側之一探查側;將一拾取及放置(PNP)機構定位於由一托盤運載之一閥密封件上方;使用該PNP機構之一墊片來密封該晶圓中繼器中之一開口;至少部分透過該PNP機構抽空來自該晶圓中繼器與該晶圓之間的一空間之一氣體以產生一真空;及將該閥密封件自該托盤傳送至該開口以密封該晶圓中繼器中之該開口。
- 如請求項13之方法,其中該PNP機構包含:經組態以固持該閥密封件之一內管;及經組態以密封該晶圓中繼器中之該開口同時抽空來自該晶圓中繼器與該晶圓之間的該空間之該氣體之一外管。
- 如請求項14之方法,其進一步包括使用至少部分定位於該PNP機構之該內管內之一移除器而自該晶圓中繼器中之該開口移除該閥密封件。
- 如請求項13之方法,其中該晶圓中繼器及該晶圓藉由一周邊密封件而分離。
- 如請求項13之方法,其進一步包括測試該等半導體晶粒。
- 如請求項13之方法,其中該氣體係一惰性氣體。
- 如請求項13之方法,其中該晶圓中繼器之該晶圓側運載具有一第一尺度之接觸結構,且該晶圓中繼器之該探查側運載具有一第二尺度之接觸結構,其中該第一尺度小於該第二尺度。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562230643P | 2015-06-10 | 2015-06-10 | |
US62/230,643 | 2015-06-10 | ||
US201662277572P | 2016-01-12 | 2016-01-12 | |
US62/277,572 | 2016-01-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201705330A TW201705330A (zh) | 2017-02-01 |
TWI614821B true TWI614821B (zh) | 2018-02-11 |
Family
ID=57504534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105118486A TWI614821B (zh) | 2015-06-10 | 2016-06-13 | 產生及保持半導體晶圓及晶圓中繼器之間的真空狀態之系統及方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20170016954A1 (zh) |
TW (1) | TWI614821B (zh) |
WO (1) | WO2016201327A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106206365B (zh) * | 2015-05-26 | 2019-04-30 | 先进科技新加坡有限公司 | 具有惰性气体环境的模片键合装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8074967B2 (en) * | 2006-06-29 | 2011-12-13 | Nippon Valqua Industries, Ltd. | Gate valve for vacuum and seal member used therefor |
US8405414B2 (en) * | 2010-09-28 | 2013-03-26 | Advanced Inquiry Systems, Inc. | Wafer testing systems and associated methods of use and manufacture |
US8485793B1 (en) * | 2007-09-14 | 2013-07-16 | Aprolase Development Co., Llc | Chip scale vacuum pump |
US8610446B2 (en) * | 2010-06-02 | 2013-12-17 | Fuji Electric Co., Ltd. | Testing device and testing method |
US8701511B2 (en) * | 2011-03-22 | 2014-04-22 | International Business Machines Corporation | Inert gas delivery system for electrical inspection apparatus |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090148258A1 (en) * | 2007-12-07 | 2009-06-11 | Chi Wah Cheng | Pick and place apparatus incorporating debris removal device |
-
2016
- 2016-06-10 WO PCT/US2016/037023 patent/WO2016201327A1/en active Application Filing
- 2016-06-10 US US15/179,641 patent/US20170016954A1/en not_active Abandoned
- 2016-06-13 TW TW105118486A patent/TWI614821B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8074967B2 (en) * | 2006-06-29 | 2011-12-13 | Nippon Valqua Industries, Ltd. | Gate valve for vacuum and seal member used therefor |
US8485793B1 (en) * | 2007-09-14 | 2013-07-16 | Aprolase Development Co., Llc | Chip scale vacuum pump |
US8610446B2 (en) * | 2010-06-02 | 2013-12-17 | Fuji Electric Co., Ltd. | Testing device and testing method |
US8405414B2 (en) * | 2010-09-28 | 2013-03-26 | Advanced Inquiry Systems, Inc. | Wafer testing systems and associated methods of use and manufacture |
US8701511B2 (en) * | 2011-03-22 | 2014-04-22 | International Business Machines Corporation | Inert gas delivery system for electrical inspection apparatus |
Also Published As
Publication number | Publication date |
---|---|
WO2016201327A1 (en) | 2016-12-15 |
US20170016954A1 (en) | 2017-01-19 |
TW201705330A (zh) | 2017-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9581641B2 (en) | Wafer inspection apparatus | |
US8207744B2 (en) | Testing apparatus | |
US10571489B2 (en) | Wafer testing system and associated methods of use and manufacture | |
KR101708575B1 (ko) | 웨이퍼 부착 방법 및 웨이퍼 검사 장치 | |
US9689916B2 (en) | Method for determining set value of pressure for inspection in wafer inspection apparatus | |
US20190331731A1 (en) | Substrate inspection device | |
JPH11237434A (ja) | 半導体素子試験用キャリア及び半導体素子試験方法及び半導体素子試験用装置 | |
TW202102867A (zh) | 覆晶式面射型雷射二極體之晶圓測試裝置 | |
TWI614821B (zh) | 產生及保持半導體晶圓及晶圓中繼器之間的真空狀態之系統及方法 | |
JP2016152334A (ja) | プローブ装置 | |
US9146269B2 (en) | Maintaining a wafer/wafer translator pair in an attached state free of a gasket diposed | |
US8652857B2 (en) | Test apparatus, test method and manufacturing method for testing a device under test packaged in a test package | |
TWI618936B (zh) | 用於測試半導體晶粒之裝置及方法 | |
JP6266386B2 (ja) | 半導体試験システム | |
US8667669B2 (en) | Apparatus and method for manufacturing a packaged device | |
US9176186B2 (en) | Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed | |
KR102573092B1 (ko) | 다이 본딩 방법 | |
US20170292992A1 (en) | Semiconductor tests using interposers, and associated systems and methods |