TWI613913B - 用於影像處理的顯示器系統及方法 - Google Patents

Abstract

一種顯示器系統包含：一處理器，其經耦合以自一影像源接收影像資料；及一框時序電路。該處理器經耦合以輸出該影像資料及第一同步信號，其中在自該處理器輸出該影像資料之M個像素值之後輸出該等第一同步信號之各者。該框時序電路耦合至該處理器以接收該影像資料及該等第一同步信號。該框時序電路經耦合以將該影像資料之X個像素值及第二同步信號輸出至一顯示器，其中該影像資料之該像素值數目X係該像素值數目M之一整數倍。在自該框時序電路輸出該影像資料之X個像素值之後輸出該等第二同步信號之各者。

Description

用於影像處理的顯示器系統及方法

本發明大體上係關於顯示器技術，且特定言之(但非排他性地)係關於框時序。

平板顯示器已經變得無處不在。它們廣泛用於數位相機、蜂巢電話、安全系統，以及醫療、汽車及其他應用中。諸多現代平板顯示器使用背光液晶技術；然而，其他類型之平板顯示器可使用發光二極體(LED)、有機LED、電漿面板、電致發光面板或類似物。

平板顯示器可為揮發性的，此意味著即使在展示一靜態影像時，像素亦被週期性地再新以保持其狀態。此再新可能每秒發生諸多次。若不再新影像，則像素可逐漸失去其同調態且影像將衰減。通常，組成顯示器之像素之個別列自螢幕之一端循環至另一端一次再新一列。

然而，由於不同螢幕大小及再新速率，顯示器可能僅與專門為一個螢幕設計之硬體相容。因此，若一個裝置與一不相容之顯示器結合使用，則來自該裝置之影像資料可能不會正確地顯示(或者完全不顯示)。

100‧‧‧顯示器系統

101‧‧‧影像源

102‧‧‧重設信號

104‧‧‧更新信號

106‧‧‧計數信號

111‧‧‧處理器

121‧‧‧框時序電路

123‧‧‧控制器

125‧‧‧暫存器

127‧‧‧計數器

131‧‧‧顯示器

151‧‧‧影像資料

161‧‧‧第一同步信號

163‧‧‧第二同步信號

200‧‧‧影像處理方法

201‧‧‧程序方塊

203‧‧‧程序方塊

205‧‧‧程序方塊

207‧‧‧程序方塊

209‧‧‧程序方塊

211‧‧‧程序方塊

213‧‧‧程序方塊

300‧‧‧影像處理方法

301‧‧‧處理器輸出

303‧‧‧顯示器

361‧‧‧第一同步信號

363‧‧‧第二同步信號

參考以下諸圖描述本發明之非限制性及非窮舉實例，其中相似元件符號貫穿各個視圖係指相似部分，除非另有規定。

圖1係根據本發明之教示之一顯示器系統之一圖解。

圖2係根據本發明之教示之一實例性影像處理方法。

圖3A係根據本發明之教示之一實例性時序圖。

圖3B係根據本發明之教示之可能的處理器輸出及顯示器組態之一實例。

貫穿圖式之若干視圖中對應的元件符號指示對應的組件。熟習此項技術者應瞭解，圖中之元件出於簡單及清楚之目的而繪示，且未必係按比例繪製。舉例而言，圖中一些元件之尺寸相對於其他元件可被誇大以幫助提高對本發明之各項實施例之理解。此外，為了促進對本發明之此等各項實施例之一較不受阻礙之觀察，通常不描繪在一商業上可行之實施例中有用之或必要之常見但眾所周知之元件。

本文描述用於框時序之一設備及方法之實例。在以下描述中，闡述諸多特定細節以提供對實例之一透徹理解。然而，熟習相關技術者將認識到，可在不存在特定細節之一或多者之情況下實踐本文所描述之技術，或可使用其他方法、組件、材料等等來實踐本文所描述之方法。在其他情況下，未展示或詳細描述眾所周知之結構、材料或操作以避免混淆特定方面。

貫穿本說明書之對「一個實例」或「一項實施例」之參考意指結合實例所描述之一特定特徵、結構或特性包含於本發明之至少一個實例中。因此，貫穿本說明書各處所出現的片語“在一個實例中”或“在一項實施 例中”未必皆指同一實例。此外，在一或多個實例中，可依任何適合方式組合特定特徵、結構或特性。

貫穿本說明書，使用若干術語。除非在本文中具體定義或其使用背景清楚地另有繪示，否則此等術語具有其所來自之技術領域之普通含義。

圖1係顯示器系統100之一圖解。顯示器系統100包含：影像源101、處理器111、框時序電路121及顯示器131。位於框時序電路121內的係控制器123、暫存器125及計數器127。如所描繪，控制器123可耦合至計數器127以將重設信號102發送至計數器127，且將更新信號104發送至計數器127。計數器127可耦合至控制器123以提供計數信號106。在一個實例中，計數器127耦合至控制器123以將儲存於計數器127上的值提供至控制器123。

在所描繪之實例中，處理器111經耦合以自影像源101接收影像資料151。處理器111進一步經耦合以將影像資料151及第一同步信號161輸出至框時序電路121。值得注意的是，第一同步信號161係週期性的，且在自處理器111輸出影像資料151之M個像素值之後輸出第一同步信號161之各者。

如所陳述，框時序電路121耦合至處理器111以接收影像資料151之M個像素值及第一同步信號161。框時序電路121亦經耦合以將影像資料151之X個像素值及第二同步信號信號163輸出至顯示器131。在一個實例中，第一同步信號161及第二同步信號163係針對各顯示器線輸出之水平同步信號。在所描繪之實例中，影像資料151之像素值數目X係像素值數目M之一整數倍，且在自框時序電路121輸出影像資料151之X個像素值之後輸出第二同步信號163之各者。換言之，框時序電路121可自處理器111接收 若干組影像資料151，其中各組影像資料151含有M個像素值。然後，框時序電路121將發送出含有若干組影像資料151之一組影像資料151(X個像素值)。

在所繪示之實例中，暫存器125經耦合以儲存等於X/M之一整數值，且計數器127經耦合以對由框時序電路121接收之第一同步信號161之一數目進行計數。例如，在一個實例中，X=3840，M=1920，且X/M因此等於2。控制器123耦合至暫存器125及計數器127，且控制器123經耦合以回應於接收第一同步信號161而更新(例如，經由更新信號104)儲存於計數器127上之一值。控制器123進一步經耦合以回應於接收第一同步信號161之整數值而重設計數器127(經由重設信號102)。框時序電路121經耦合以回應於接收第一同步信號161之整數值而輸出第二同步信號163。在一個實例中，整數值X/M可等於1至4之間之一整數，其中該整數包含1及4。為了以實例之方式繪示，在框時序電路121接收三個第一同步信號161並將一單個第二同步信號163輸出至顯示器131之情況下，整數值X/M係三。在一個實例中，顯示器131具有X×Y之尺寸，且處理器111經組態以按M×N之形式輸出影像資料151。因此，處理器輸出與顯示器解析度之間之比率係X/M。

處理器111可耦合至框時序電路121以設定暫存器125中之整數值(例如，X/M)。替代地，控制器123可經耦合以設定暫存器125中之整數值。在一個實例中，控制器123可自顯示器131提取顯示器131之像素寬度(X)，且控制器123可自處理器111提取像素寬度輸出(M)。在此實例中，控制器123接著可用處理器111之像素寬度輸出除顯示器131之像素寬度(X/M)以設定暫存器125中之整數值。在一不同之實例中，儲存於暫存器 125上之整數值可為固定的。在一個實例中，整數值可在框時序電路121之製造期間固定。

在操作中，顯示器系統100允許依一種優雅的方式將意欲在具有一個大小(M×N個像素)之一顯示器上顯示之一影像資料信號轉換成待顯示在一不同大小(X×Y)之一顯示器/螢幕上之一資料信號。在一個實例中，影像源101包含於顯示器系統100中，且影像源101包含一影像感測器。影像源101可向處理器111發送影像資料151，處理器111可將該資料格式化成可相容以在一螢幕上顯示之一格式(例如，新增第一同步信號161以使影像資料151配合螢幕之水平尺寸)。框時序電路121可允許藉由去除第一同步信號161並以一適當的間隔新增第二同步信號163來將影像資料151重新格式化以配合具有不同尺寸之一螢幕。

圖2係一實例性影像處理方法200(例如，由顯示器系統100採用之方法)。程序方塊201至213之一些或全部出現在方法200中之順序不應被認為係限制性的。實情係，受益於本發明之一般技術者將理解，方法200中之一些可依未繪示之各種順序或甚至平行執行。此外，方法200係根據本發明之教示之一種可能的方法。尚未展示其他方法(其可包含更多程序方塊及/或省略其他程序方塊)以避免混淆本發明之某些方面。

程序方塊201展示將影像資料(例如，影像資料151)發送至處理器(例如，處理器111)。在一個實例中，此可包含用耦合至一影像源之一處理器自該影像源接收影像資料。

程序方塊203描繪使用處理器以一M×N像素值格式輸出影像資料，並且針對每顯示線之每M個像素輸出一第一同步信號。在方法200中，處理器將影像資料及第一同步信號輸出至一框時序電路(例如，框時序電路 121)。在一個實例中，處理器經組態以將影像資料輸出至一第一顯示器，且第一顯示器之尺寸係M×N。

程序方塊205繪示使用一框時序電路接收影像資料之M個像素及第一同步信號。在方法200中，第一同步信號之各者對應於接收影像資料之M個像素值。

程序方塊207展示對所接收之第一同步信號之數目進行計數，且在接收各第一同步信號之後，回應於接收第一同步信號而更新計數器上之一值(例如，遞增、遞減、暫存器移位等等)信號。

程序方塊209展示將計數器上之值與儲存於暫存器中之整數之值進行比較。在一個實例中，一控制器用於將儲存於計數器上之值與儲存於暫存器上之整數值進行比較。值得注意的是，暫存器上之整數值可等於一整數值X/M。若計數器上之值不等於暫存器上之值，則框時序電路將再接收影像資料之M個像素，並再次將儲存於計數器上之值與儲存於暫存器上之整數值進行比較。然而，當儲存於計數器上之值等於儲存於暫存器上之整數值時，框時序電路將向一顯示器(其中X係M之一整數倍)輸出影像資料之X個像素值，且輸出一第二同步信號。在一個實例中，整數值X/M等於1至4之間之一整數，其中該整數包含1及4。在其他實例中，應瞭解，X/M可等於其他值。

程序方塊211描繪將影像資料之X個像素值輸出至一顯示器(其中X係M之一整數倍)，且輸出一第二同步信號。在輸出第二同步信號之後，用來自控制器之一信號重設計數器。

程序方塊213展示接收影像資料之X個像素值/在一顯示器上顯示影像資料之X個像素值，其中顯示器之尺寸係X×Y。應注意，影像資料之X個 像素值可顯示在顯示器之一單個影像線上。

儘管在一個實例中，方法200發生在離散裝置中，但在另一實例中，控制器、暫存器及計數器包含於框時序電路中。此外，影像源、處理器、框時序電路及顯示器皆可包含於一個裝置(例如，一蜂巢電話)中。

圖3A係一實例性時序圖。在所描繪之實例中，處理器(例如，處理器111)在自處理器發送影像資料之每1920個像素值(例如，M=1920個像素)之後發送一第一同步信號361。應注意，第一同步信號361對應於圖3A中之邏輯低。在一個實例中，第一同步信號361係向一顯示器指示新的一行像素值之開始之一水平同步(或HSYNC)信號。

在框時序電路接收兩個第一同步信號361及影像資料之3840個像素值(例如，X=3840個像素)之後，自框時序電路(例如，框時序電路121)發送第二同步信號363。此允許自處理器(其應僅與一1920×640像素顯示器相容)發送之影像資料顯示在具有3840×320像素之一解析度之一螢幕上。應注意，在所描繪之實例中，處理器在輸出640行的像素資料之後輸出一垂直同步(VSYNC)信號。框時序電路可去除此信號且針對顯示器(例如，顯示器131)之每320行輸出一第二VSYNC信號。框時序電路可針對任何顯示器尺寸及處理器輸出按比例調節此VSYNC信號調整。在一個實例中，每Y行輸出VSYNC信號。

在一個實例中，若由框時序電路121接收一特定第一同步信號161(例如，一VSYNC信號)，且計數器127處於一非零狀態，則控制器123可(在一些情況下)將重設信號102發送至計數器127以重設計數器127。重設信號102之此種使用可幫助減輕由框時序電路121產生之一錯誤。舉例而言，處理器111可將具有600×400之一像素解析度之一影像輸出至框時序 電路121，且框時序電路121可將具有1200×200之一像素解析度之一影像輸出至顯示器131。若框時序電路121接收一特定第一同步信號161(例如，一VSYNC信號)，則計數器127可自其非零狀態轉變至零，即使計數器127不在其自然轉變點處(例如，計數器127在接收1199個像素之後通常切換回至零，但在框時序電路121接收1195個像素之後由框時序電路121接收一VSYNC信號像素，因此計數器127被重設至零)。此允許計數器127被正確地重設，儘管在框時序電路121中發生一錯誤。然而，值得注意的是，在一些實例中，計數器127可不線性地計數並且可被重設至一非零基值。

圖3B係可能的處理器輸出301及顯示器303組態之一實例。所描繪之實例展示對應於圖3A中所展示之第一同步信號361及第二同步信號363之一處理器輸出301及顯示器303組態。在所描繪之實例中，處理器輸出301對應於具有1920×640之一像素解析度之一顯示器；然而，顯示器用戶端(顯示器303)經設計以顯示3840像素×320像素之一影像。因此，若處理器直接連接至顯示器303，則兩個組件將係不相容的。然而，影像處理方法300(其可對應於圖2之方法200)可用以將處理器輸出301轉換成可由顯示器303正確使用之一格式。因此，由處理器輸出301輸出之影像資料可被轉換成用於配合顯示器303使用之一3840×320影像。

雖然在圖3A至圖3B中描繪之實例僅展示輸出影像資料之1920×640個像素值之處理器及接收影像資料之3840×320個像素值之一顯示器，但在一或多個實例中，可使用其他顯示器/處理器解析度。應注意，本發明中用於調整自一處理器(或其他電路元件)輸出之資料以配合另一螢幕之技術可結合其他顯示器大小及處理組件使用。舉例而言，一處理器可輸出影像 資料之3840×320個像素值，且一顯示器可經設計以接收影像資料之7680×160個像素值。相反，一處理器可輸出影像資料之7680×160個像素值，且一顯示器可經設計以接收影像資料之3840×320個像素值之一影像。

本發明之所繪示之實例之以上描述(包含摘要中所描述之內容)不意欲為窮舉性或將本發明限制於所揭示之精確形式。如熟習相關技術者將認識到，儘管本文描述本發明之特定實例係出於繪示性目的，但在本發明之範疇內之各種等效修改係可能的。

依據以上詳細描述可對本發明做出此等修改。隨附申請專利範圍中使用之術語不應解釋為將本發明限制於本說明書中所揭示之特定實例。實情係，本發明之範疇全部由隨附申請專利範圍判定，隨附申請專利範圍應依申請專利範圍解釋之既定原則來解釋。

100‧‧‧顯示器系統

101‧‧‧影像源

102‧‧‧重設信號

104‧‧‧更新信號

106‧‧‧計數信號

111‧‧‧處理器

121‧‧‧框時序電路

123‧‧‧控制器

125‧‧‧暫存器

127‧‧‧計數器

131‧‧‧顯示器

151‧‧‧影像資料

161‧‧‧第一同步信號

163‧‧‧第二同步信號

Claims (21)

1. 一種顯示器系統，其包括：一處理器，其經耦合以自一影像源接收影像資料，其中該處理器經耦合以輸出該影像資料及複數個第一同步信號(sync signals)，且其中在自該處理器輸出該影像資料之M個像素值之後輸出該等第一同步信號之各者；及一框時序(frame timing)電路，其耦合至該處理器以接收該影像資料及該等第一同步信號，其中該框時序電路經耦合以將該影像資料之X個像素值及第二同步信號輸出至一顯示器，其中該影像資料之該像素值數目X係該像素值數目M之一整數倍，且其中在自該框時序電路輸出該影像資料之X個像素值之後輸出該等第二同步信號之各者。
2. 如請求項1之顯示器系統，其中該框時序電路包含：一暫存器，其經耦合以儲存等於X/M之一整數值；一計數器，其經耦合以對由該框時序電路接收之複數個第一同步信號之一數目進行計數；及一控制器，其耦合至該暫存器及該計數器，其中該控制器經耦合以回應於接收該等第一同步信號而更新儲存於該計數器上之一值，且其中該控制器經耦合以回應於接收該等第一同步信號之該整數值來重設該計數器。
3. 如請求項2之顯示器系統，其中該框時序電路經耦合以回應於接收該 等第一同步信號之該整數值來輸出該等第二同步信號。
4. 如請求項2之顯示器系統，其中該計數器耦合至該控制器以將儲存於該計數器上之該值提供至該控制器。
5. 如請求項2之顯示器系統，其中該顯示器具有X×Y之尺寸，且其中該處理器經組態以按M×N之形式輸出影像資料。
6. 如請求項5之顯示器系統，其中該處理器經耦合以設定該暫存器中之該整數值。
7. 如請求項2之顯示器系統，其中該整數值X/M等於1至4之間之一整數，且其中該整數包含1及4。
8. 如請求項2之顯示器系統，其中儲存於該暫存器上之該整數值係固定的。
9. 如請求項1之顯示器系統，其中該影像源包含於該顯示器系統中，且其中該影像源包含一影像感測器。
10. 如請求項1之顯示器系統，其中該等第一同步信號及該等第二同步信號係水平同步信號。
11. 一種影像處理方法，其包括：用一框時序電路接收影像資料及複數個第一同步信號，其中該等第一同步信號之各者對應於接收該影像資料之M個像素值；用一計數器對所接收之複數個第一同步信號之一數目進行計數，且回應於接收該等第一同步信號更新儲存於該計數器上之一值；用該框時序電路將該影像資料之X個像素值輸出至一顯示器，其中該顯示器具有X×Y之一解析度，且其中X係M之一整數倍；用該框時序電路將第二同步信號輸出至該顯示器，其中在儲存於該計數器上之該值等於儲存於一暫存器(register)上一整數值時輸出該等第二同步信號之各者，且其中該暫存器上之該整數值等於一整數值X/M；及重設該計數器。
12. 如請求項11之方法，其進一步包括自一影像源接收影像資料，且其中該影像源耦合至一處理器，且其中該處理器將該影像資料及該等第一同步信號輸出至該框時序電路。
13. 如請求項12之方法，其中該處理器經組態以將該影像資料輸出至一第一顯示器，且其中該第一顯示器之尺寸係M×N。
14. 如請求項11之方法，其進一步包括：用一第二顯示器接收該影像資料之該X個像素值，其中該第二顯示器之尺寸係X×Y；及 將該影像資料之該X個像素值顯示在該第二顯示器之一單個影像線上。
15. 如請求項11之方法，其進一步包括設定儲存於該暫存器上之該整數值，其中該處理器經耦合以設定該暫存器中之該整數值。
16. 如請求項11之方法，其進一步包括：使用一控制器來重設該計數器；及將儲存於該計數器上之該值與儲存於該暫存器上之該整數值進行比較。
17. 如請求項16之方法，其中該控制器、該暫存器及該計數器包含於該框時序電路中。
18. 如請求項11之方法，其中儲存於該暫存器上之該整數值係固定的。
19. 如請求項11之方法，其中該整數值X/M等於1至4之間之一整數，且其中該整數包含1及4。
20. 如請求項11之方法，其中該等第一同步信號及該等第二同步信號係水平同步信號。
21. 如請求項11之方法，其中重設該計數器發生在接收一特定第一同步信號之後，且其中重設該計數器減輕由該框時序電路產生之一錯誤。