CN106899780A - 用于帧定时的系统及方法 - Google Patents

用于帧定时的系统及方法 Download PDF

Info

Publication number
CN106899780A
CN106899780A CN201611126928.XA CN201611126928A CN106899780A CN 106899780 A CN106899780 A CN 106899780A CN 201611126928 A CN201611126928 A CN 201611126928A CN 106899780 A CN106899780 A CN 106899780A
Authority
CN
China
Prior art keywords
synchronizing signal
counter
display
value
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611126928.XA
Other languages
English (en)
Other versions
CN106899780B (zh
Inventor
凯文·约翰逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN106899780A publication Critical patent/CN106899780A/zh
Application granted granted Critical
Publication of CN106899780B publication Critical patent/CN106899780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • H04N5/0675—Arrangements or circuits at the transmitter end for mixing the synchronising signals with the picture signal or mutually
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明涉及一种用于帧定时的系统及方法。显示器系统包含：处理器，其经耦合以从图像源接收图像数据；及帧定时电路。所述处理器经耦合以输出所述图像数据及第一同步信号，其中在从所述处理器输出所述图像数据的M个像素值之后输出所述第一同步信号中的每一者。所述帧定时电路耦合到所述处理器以接收所述图像数据及所述第一同步信号。所述帧定时电路经耦合以将所述图像数据的X个像素值及第二同步信号输出到显示器，其中所述图像数据的所述像素值数目X是所述像素值数目M的整数倍。在从所述帧定时电路输出所述图像数据的X个像素值之后输出所述第二同步信号中的每一者。

Description

用于帧定时的系统及方法
技术领域
本发明大体上涉及显示器技术，且特定来说(但非排他性地)涉及帧定时。
背景技术
平板显示器已经变得无处不在。它们广泛用于数码相机、蜂窝电话、安全系统，以及医疗、汽车及其它应用中。许多现代平板显示器使用背光液晶技术；然而，其它类型的平板显示器可使用发光二极管(LED)、有机LED、等离子面板、电致发光面板或类似物。
平板显示器可为易失性的，这意味着即使在展示静态图像时，像素也被周期性地刷新以保持其状态。此刷新可能每秒发生许多次。如果不刷新图像，那么像素可逐渐失去其相干态且图像将衰减。通常，组成显示器的像素的个别行从屏幕的一端循环到另一端一次刷新一行。
然而，由于不同的屏幕大小及刷新速率，显示器可能仅与专门为一个屏幕设计的硬件兼容。因此，如果一个装置与不兼容的显示器结合使用，那么来自所述装置的图像数据可能不会正确地显示(或者完全不显示)。
发明内容
一方面，本发明涉及一种显示器系统，其包括：处理器，其经耦合以从图像源接收图像数据，其中所述处理器经耦合以输出所述图像数据及第一同步信号，且其中在从所述处理器输出所述图像数据的M个像素值之后输出所述第一同步信号中的每一者；及帧定时电路，其耦合到所述处理器以接收所述图像数据及所述第一同步信号，其中所述帧定时电路经耦合以将所述图像数据的X个像素值及第二同步信号输出到显示器，其中所述图像数据的所述像素值数目X是所述像素值数目M的整数倍，且其中在从所述帧定时电路输出所述图像数据的X个像素值之后输出所述第二同步信号中的每一者。
另一方面，本发明涉及一种图像处理方法，其包括：用帧定时电路接收图像数据及第一同步信号，其中所述第一同步信号中的每一者对应于接收所述图像数据的M个像素值；用计数器对所接收的第一同步信号的数目进行计数，且响应于接收所述第一同步信号更新存储于所述计数器上的值；用所述帧定时电路将所述图像数据的X个像素值输出到显示器，其中所述显示器具有X×Y的分辨率，且其中X是M的整数倍；用所述帧定时电路将第二同步信号输出到所述显示器，其中在存储于所述计数器上的所述值等于存储于寄存器上整数值时输出所述第二同步信号中的每一者，且其中所述寄存器上的所述整数值等于整数值X/M；以及复位所述计数器。
附图说明
参考以下诸图描述本发明的非限制性及非穷尽实例，其中相似参考数字贯穿各种视图是指相似部分，除非另有规定。
图1是根据本发明的教示的显示器系统的图解。
图2是根据本发明的教示的实例图像处理方法。
图3A是根据本发明的教示的实例时序图。
图3B是根据本发明的教示的可能的处理器输出及显示器配置的实例。
对应参考字符贯穿图式的若干视图指示对应组件。所属领域的技术人员应了解，图中的元件出于简单及清楚的目的而说明，且未必是按比例绘制。举例来说，图中一些元件的尺寸相对于其它元件可被夸大以帮助提高对本发明的各种实施例的理解。此外，为了促进对本发明的这些各种实施例的较不受阻碍的观察，通常不描绘在商业上可行的实施例中有用的或必要的常见但众所周知的元件。
具体实施方式
本文描述用于帧定时的设备及方法的实例。在以下描述中，阐述众多特定细节以提供对实例的透彻理解。然而，相关领域的技术人员将认识到，可在不具有特定细节中的一或多者的情况下实践本文所描述的技术，或可使用其它方法、组件、材料等等来实践本文所描述的方法。在其它情况下，未展示或详细描述众所周知的结构、材料或操作以避免混淆特定方面。
贯穿本说明书的对“一个实例”或“一个实施例”的参考意指结合实例所描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，贯穿本说明书的各种地方出现短语“在一个实例中”或“在一个实施例中”未必都是指同一实例。此外，在一或多个实例中，可以任何合适的方式组合特定特征、结构或特性。
贯穿本说明书，使用若干术语。除非在本文中具体定义或其使用背景清楚地另有说明，否则这些术语具有其所来自的所属领域的普通含义。
图1是显示器系统100的图解。显示器系统100包含：图像源101、处理器111、帧定时电路121及显示器131。位于帧定时电路121内的是控制器123、寄存器125及计数器127。如所描绘，控制器123可耦合到计数器127以将复位信号102发送到计数器127，且将更新信号104发送到计数器127。计数器127可耦合到控制器123以提供计数信号106。在一个实例中，计数器127耦合到控制器123以将存储于计数器127上的值提供到控制器123。
在所描绘的实例中，处理器111经耦合以从图像源101接收图像数据151。处理器111进一步经耦合以将图像数据151及第一同步信号161输出到帧定时电路121。值得注意的是，第一同步信号161是周期性的，且在从处理器111输出图像数据151的M个像素值之后输出第一同步信号161中的每一者。
如所陈述，帧定时电路121耦合到处理器111以接收图像数据151的M个像素值及第一同步信号161。帧定时电路121还经耦合以将图像数据151的X个像素值及第二同步信号信号163输出到显示器131。在一个实例中，第一同步信号161及第二同步信号163是针对每一显示器线输出的水平同步信号。在所描绘的实例中，图像数据151的像素值数目X是像素值数目M的整数倍，且在从帧定时电路121输出图像数据151的X个像素值之后输出第二同步信号163中的每一者。换句话说，帧定时电路121可从处理器111接收若干组图像数据151，其中每一组图像数据151含有M个像素值。然后，帧定时电路121将发送出含有若干组图像数据151的一组图像数据151(X个像素值)。
在所说明实例中，寄存器125经耦合以存储等于X/M的整数值，且计数器127经耦合以对由帧定时电路121接收的第一同步信号161的数目进行计数。例如，在一个实例中，X＝3840，M＝1920，且X/M因此等于2。控制器123耦合到寄存器125及计数器127，且控制器123经耦合以响应于接收第一同步信号161而更新(例如，经由更新信号104)存储于计数器127上的值。控制器123进一步经耦合以响应于接收第一同步信号161的整数值而复位计数器127(经由复位信号102)。帧定时电路121经耦合以响应于接收第一同步信号161的整数值而输出第二同步信号163。在一个实例中，整数值X/M可等于1到4之间的整数，其中所述整数包含1及4。为了以实例的方式说明，在帧定时电路121接收三个第一同步信号161并将单个第二同步信号163输出到显示器131的情况下，整数值X/M是三。在一个实例中，显示器131具有X×Y的尺寸，且处理器111经配置以按M×N的形式输出图像数据151。因此，处理器输出与显示器分辨率之间的比率是X/M。
处理器111可耦合到帧定时电路121以设置寄存器125中的整数值(例如，X/M)。替代地，控制器123可经耦合以设置寄存器125中的整数值。在一个实例中，控制器123可从显示器131提取显示器131的像素宽度(X)，且控制器123可从处理器111提取像素宽度输出(M)。在此实例中，控制器123接着可用处理器111的像素宽度输出除显示器131的像素宽度(X/M)以设置寄存器125中的整数值。在不同的实例中，存储于寄存器125上的整数值可为固定的。在一个实例中，整数值可在帧定时电路121的制造期间固定。
在操作中，显示器系统100允许以一种优雅的方式将希望在具有一个大小(M×N个像素)的显示器上显示的图像数据信号转换成待显示在不同大小(X×Y)的显示器/屏幕上的数据信号。在一个实例中，图像源101包含于显示器系统100中，且图像源101包含图像传感器。图像源101可向处理器111发送图像数据151，处理器111可将所述数据格式化成可兼容以在屏幕上显示的格式(例如，添加第一同步信号161以使图像数据151配合屏幕的水平尺寸)。帧定时电路121可允许通过去除第一同步信号161并以适当的间隔添加第二同步信号163来将图像数据151重新格式化以配合具有不同尺寸的屏幕。
图2是实例图像处理方法200(例如，由显示器系统100采用的方法)。过程框201到213中的一些或全部出现在方法200中的顺序不应被认为是限制性的。而是，受益于本发明的所属领域的一般技术人员将理解，方法200中的一些可以未说明的各种顺序或甚至并行执行。此外，方法200是根据本发明的教示的一种可能的方法。尚未展示其它方法(其可包含更多过程框及/或省略其它过程框)以避免混淆本发明的某些方面。
过程框201展示将图像数据(例如，图像数据151)发送到处理器(例如，处理器111)。在一个实例中，这可包含用耦合到图像源的处理器从所述图像源接收图像数据。
过程框203描绘使用处理器以M×N像素值格式输出图像数据，并且针对每一个显示线的每M个像素输出第一同步信号。在方法200中，处理器将图像数据及第一同步信号输出到帧定时电路(例如，帧定时电路121)。在一个实例中，处理器经配置以将图像数据输出到第一显示器，且第一显示器的尺寸是M×N。
过程框205说明使用帧定时电路接收图像数据的M个像素及第一同步信号。在方法200中，第一同步信号中的每一者对应于接收图像数据的M个像素值。
过程框207展示对所接收的第一同步信号的数目进行计数，且在接收每一第一同步信号之后，响应于接收第一同步信号而更新计数器上的值(例如，递增、递减、寄存器移位等等)信号。
过程框209展示将计数器上的值与存储于寄存器中的整数的值进行比较。在一个实例中，控制器用于将存储于计数器上的值与存储于寄存器上的整数值进行比较。值得注意的是，寄存器上的整数值可等于整数值X/M。如果计数器上的值不等于寄存器上的值，那么帧定时电路将再接收图像数据的M个像素，并再次将存储于计数器上的值与存储于寄存器上的整数值进行比较。然而，当存储于计数器上的值等于存储于寄存器上的整数值时，帧定时电路将向显示器(其中X是M的整数倍)输出图像数据的X个像素值，且输出第二同步信号。在一个实例中，整数值X/M等于1到4之间的整数，其中所述整数包含1及4。在其它实例中，应了解，X/M可等于其它值。
过程框211描绘将图像数据的X个像素值输出到显示器(其中X是M的整数倍)，且输出第二同步信号。在输出第二同步信号之后，用来自控制器的信号复位计数器。
过程框213展示接收图像数据的X个像素值/在显示器上显示图像数据的X个像素值，其中显示器的尺寸是X×Y。应注意，图像数据的X个像素值可显示在显示器的单个图像线上。
尽管在一个实例中，方法200发生在离散装置中，但在另一实例中，控制器、寄存器及计数器包括于帧定时电路中。此外，图像源、处理器、帧定时电路及显示器都可包含于一个装置(例如，蜂窝电话)中。
图3A是实例时序图。在所描绘的实例中，处理器(例如，处理器111)在从处理器发送图像数据的每1920个像素值(例如，M＝1920个像素)之后发送第一同步信号361。应注意，第一同步信号361对应于图3A中的逻辑低。在一个实例中，第一同步信号361是向显示器指示新的一行像素值的开始的水平同步(或HSYNC)信号。
在帧定时电路接收两个第一同步信号361及图像数据的3840个像素值(例如，X＝3840个像素)之后，从帧定时电路(例如，帧定时电路121)发送第二同步信号363。这允许从处理器(其应仅与1920×640像素显示器兼容)发送的图像数据显示在具有3840×320像素的分辨率的屏幕上。应注意，在所描绘的实例中，处理器在输出640行的像素数据之后输出垂直同步(VSYNC)信号。帧定时电路可去除此信号且针对显示器(例如，显示器131)的每320行输出第二VSYNC信号。帧定时电路可针对任何显示器尺寸及处理器输出按比例调节此VSYNC信号调整。在一个实例中，每Y行输出VSYNC信号。
在一个实例中，如果由帧定时电路121接收特定第一同步信号161(例如，VSYNC信号)，且计数器127处于非零状态，那么控制器123可(在一些情况下)将复位信号102发送到计数器127以复位计数器127。复位信号102的这种使用可帮助减轻由帧定时电路121产生的错误。举例来说，处理器111可将具有600×400的像素分辨率的图像输出到帧定时电路121，且帧定时电路121可将具有1200×200像素分辨率的图像输出到显示器131。如果帧定时电路121接收特定第一同步信号161(例如，VSYNC信号)，那么计数器127可从其非零状态转变到零，即使计数器127不在其自然转变点处(例如，计数器127在接收1199个像素之后通常切换回到零，但在帧定时电路121接收1195个像素之后由帧定时电路121接收VSYNC信号像素，因此计数器127被复位到零)。这允许计数器127被正确地复位，尽管在帧定时电路121中发生错误。然而，值得注意的是，在一些实例中，计数器127可不线性地计数并且可被复位到非零基值。
图3B是可能的处理器输出301及显示器303配置的实例。所描绘的实例展示对应于图3A中所展示的第一同步信号361及第二同步信号363的处理器输出301及显示器303配置。在所描绘的实例中，处理器输出301对应于具有1920×640像素分辨率的显示器；然而，显示器客户端(显示器303)经设计以显示3840像素×320像素的图像。因此，如果处理器直接连接到显示器303，那么两个组件将是不兼容的。然而，图像处理的方法300(其可对应于图2的方法200)可用以将处理器输出301转换成可由显示器303正确使用的格式。因此，由处理器输出301输出的图像数据可被转换成用于配合显示器303使用的3840×320图像。
虽然在图3A到3B中描绘的实例仅展示输出图像数据的1920×640个像素值的处理器及接收图像数据的3840×320个像素值的显示器，但在一或多个实例中，可使用其它显示器/处理器分辨率。应注意，本发明中用于调整从处理器(或其它电路元件)输出的数据以配合另一屏幕的技术可结合其它显示器大小及处理组件使用。举例来说，处理器可输出图像数据的3840×320个像素值，且显示器可经设计以接收图像数据的7680×160个像素值。相反，处理器可输出图像数据的7680×160个像素值，且显示器可经设计以接收图像数据的3840×320个像素值的图像。
不希望本发明的所说明的实例的以上描述(包含摘要中所描述的内容)为穷尽性或将本发明限于所揭示的精确形式。如相关领域的技术人员将认识到，尽管本文描述本发明的特定实例是出于说明性目的，但在本发明的范围内的各种等效修改是可能的。
依据以上详细描述可对本发明做出这些修改。所附权利要求书中使用的术语不应解释为将本发明限于本说明书中所揭示的特定实例。而是，本发明的范围全部由所附权利要求书确定，所附权利要求书应根据权利要求解释的既定原则来解释。

Claims (21)

1.一种显示器系统，其包括：
处理器，其经耦合以从图像源接收图像数据，其中所述处理器经耦合以输出所述图像数据及第一同步信号，且其中在从所述处理器输出所述图像数据的M个像素值之后输出所述第一同步信号中的每一者；及
帧定时电路，其耦合到所述处理器以接收所述图像数据及所述第一同步信号，其中所述帧定时电路经耦合以将所述图像数据的X个像素值及第二同步信号输出到显示器，其中所述图像数据的所述像素值数目X是所述像素值数目M的整数倍，且其中在从所述帧定时电路输出所述图像数据的X个像素值之后输出所述第二同步信号中的每一者。
2.根据权利要求1所述的显示器系统，其中所述帧定时电路包含：
寄存器，其经耦合以存储等于X/M的整数值；
计数器，其经耦合以对由所述帧定时电路接收的第一同步信号的数目进行计数；及
控制器，其耦合到所述寄存器和所述计数器，其中所述控制器经耦合以响应于接收所述第一同步信号而更新存储于所述计数器上的值，且其中所述控制器经耦合以响应于接收所述第一同步信号的所述整数值来复位所述计数器。
3.根据权利要求2所述的显示器系统，其中所述帧定时电路经耦合以响应于接收所述第一同步信号的所述整数值来输出所述第二同步信号。
4.根据权利要求2所述的显示器系统，其中所述计数器耦合到所述控制器以将存储于所述计数器上的所述值提供到所述控制器。
5.根据权利要求2所述的显示器系统，其中所述显示器具有X×Y的尺寸，且其中所述处理器经配置以按M×N的形式输出图像数据。
6.根据权利要求5所述的显示器系统，其中所述处理器经耦合以设置所述寄存器中的所述整数值。
7.根据权利要求2所述的显示器系统，其中所述整数值X/M等于1到4之间的整数，且其中所述整数包含1及4。
8.根据权利要求2所述的显示器系统，其中存储于所述寄存器上的所述整数值是固定的。
9.根据权利要求1所述的显示器系统，其中所述图像源包含于所述显示器系统中，且其中所述图像源包含图像传感器。
10.根据权利要求1所述的显示器系统，其中所述第一同步信号及所述第二同步信号是水平同步信号。
11.一种图像处理方法，其包括：
用帧定时电路接收图像数据及第一同步信号，其中所述第一同步信号中的每一者对应于接收所述图像数据的M个像素值；
用计数器对所接收的第一同步信号的数目进行计数，且响应于接收所述第一同步信号更新存储于所述计数器上的值；
用所述帧定时电路将所述图像数据的X个像素值输出到显示器，其中所述显示器具有X×Y的分辨率，且其中X是M的整数倍；
用所述帧定时电路将第二同步信号输出到所述显示器，其中在存储于所述计数器上的所述值等于存储于寄存器上整数值时输出所述第二同步信号中的每一者，且其中所述寄存器上的所述整数值等于整数值X/M；以及
复位所述计数器。
12.根据权利要求11所述的方法，其进一步包括从图像源接收图像数据，且其中所述图像源耦合到处理器，且其中所述处理器将所述图像数据及所述第一同步信号输出到所述帧定时电路。
13.根据权利要求12所述的方法，其中所述处理器经配置以将所述图像数据输出到第一显示器，且其中所述第一显示器的尺寸是M×N。
14.根据权利要求11所述的方法，其进一步包括：
用第二显示器接收所述图像数据的所述X个像素值，其中所述第二显示器的尺寸是X×Y；以及
将所述图像数据的所述X个像素值显示在所述第二显示器的单个图像线上。
15.根据权利要求11所述的方法，其进一步包括设置存储于所述寄存器上的所述整数值，其中所述处理器经耦合以设置所述寄存器中的所述整数值。
16.根据权利要求11所述的方法，其进一步包括：
使用控制器来复位所述计数器；以及
将存储于所述计数器上的所述值与存储于所述寄存器上的所述整数值进行比较。
17.根据权利要求16所述的方法，其中所述控制器、所述寄存器及所述计数器包含于所述帧定时电路中。
18.根据权利要求11所述的方法，其中存储于所述寄存器上的所述整数值是固定的。
19.根据权利要求11所述的方法，其中所述整数值X/M等于1到4之间的整数，且其中所述整数包含1及4。
20.根据权利要求11所述的方法，其中所述第一同步信号及所述第二同步信号是水平同步信号。
21.根据权利要求11所述的方法，其中复位所述计数器发生在接收特定第一同步信号之后，且其中复位所述计数器减轻由所述计数器产生的错误。
CN201611126928.XA 2015-12-17 2016-12-09 用于帧定时的系统及方法 Active CN106899780B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/973,476 2015-12-17
US14/973,476 US9786249B2 (en) 2015-12-17 2015-12-17 Frame timing

Publications (2)

Publication Number Publication Date
CN106899780A true CN106899780A (zh) 2017-06-27
CN106899780B CN106899780B (zh) 2019-01-11

Family

ID=59064435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611126928.XA Active CN106899780B (zh) 2015-12-17 2016-12-09 用于帧定时的系统及方法

Country Status (3)

Country Link
US (1) US9786249B2 (zh)
CN (1) CN106899780B (zh)
TW (1) TWI613913B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107197120A (zh) * 2017-05-27 2017-09-22 电子科技大学 图像源兼容测试方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043803A (en) * 1996-09-18 2000-03-28 Nec Corporation Adjustment of frequency of dot clock signal in liquid
US6538648B1 (en) * 1998-04-28 2003-03-25 Sanyo Electric Co., Ltd. Display device
CN104616627A (zh) * 2013-11-01 2015-05-13 联咏科技股份有限公司 显示器驱动装置及显示器驱动方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994700B2 (en) 2006-03-23 2015-03-31 Mark J. Foster Artifact-free transitions between dual display controllers
WO2008038727A1 (fr) 2006-09-29 2008-04-03 Sharp Kabushiki Kaisha Dispositif d'affichage
TWI400684B (zh) * 2008-07-22 2013-07-01 Innolux Corp 動態畫面補償之液晶顯示器與其驅動方法
TWI470610B (zh) * 2012-05-24 2015-01-21 Innocom Tech Shenzhen Co Ltd 影像顯示系統與畫素值調整方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043803A (en) * 1996-09-18 2000-03-28 Nec Corporation Adjustment of frequency of dot clock signal in liquid
US6538648B1 (en) * 1998-04-28 2003-03-25 Sanyo Electric Co., Ltd. Display device
CN104616627A (zh) * 2013-11-01 2015-05-13 联咏科技股份有限公司 显示器驱动装置及显示器驱动方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107197120A (zh) * 2017-05-27 2017-09-22 电子科技大学 图像源兼容测试方法及系统
CN107197120B (zh) * 2017-05-27 2019-08-13 电子科技大学 图像源兼容测试方法及系统

Also Published As

Publication number Publication date
CN106899780B (zh) 2019-01-11
US20170178552A1 (en) 2017-06-22
US9786249B2 (en) 2017-10-10
TW201728153A (zh) 2017-08-01
TWI613913B (zh) 2018-02-01

Similar Documents

Publication Publication Date Title
US10235964B2 (en) Splicing display system and display method thereof
US7889191B2 (en) Method and apparatus for providing a synchronized video presentation without video tearing
US9311873B2 (en) Polarity inversion driving method for liquid crystal display panel, driving apparatus and display device
US20210166608A1 (en) Pixel charging method, circuit, display device and computer storage medium
US6756996B2 (en) Obtaining a high refresh rate display using a low bandwidth digital interface
US8593489B2 (en) Display apparatus and control method thereof
CN108449566A (zh) 通过调整垂直消隐进行视频帧速率补偿
US9837010B2 (en) Display apparatus outputting scan signals in first and second mode
WO2016095317A1 (zh) 一种液晶显示面板及其驱动方法
KR102396459B1 (ko) 멀티비전 및 그의 구동방법
CN105872419A (zh) 一种显示方法、装置及液晶电视
CN105741819B (zh) 一种图层处理方法及装置
US20140085275A1 (en) Refresh Rate Matching for Displays
CN104240213A (zh) 一种显示方法及显示装置
CN106899780A (zh) 用于帧定时的系统及方法
US10332479B2 (en) Display device and method of driving the same
US20130207961A1 (en) Driving device, display device including the same and driving method thereof
US8803775B2 (en) Motion image data sequence, a method for generating the sequence, and a display apparatus using the sequence
US9888233B2 (en) Three-dimensional display system
TWI684977B (zh) 一種顯示模組的畫面顯示方法及使用該方法之顯示模組
US11076143B1 (en) In-band tear detection with compression
US9137522B2 (en) Device and method for 3-D display control
US9805634B2 (en) Display panel and image display method to increase brightness in a 3D image display mode
JP5774702B2 (ja) 映像信号制御装置、映像信号制御方法、および表示装置
CN115903294A (zh) 显示模组、视频播放方法、装置、电子设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant