TWI606504B - 半導體處理裝置、其處理方法及表面檢測方法 - Google Patents

半導體處理裝置、其處理方法及表面檢測方法 Download PDF

Info

Publication number
TWI606504B
TWI606504B TW105129679A TW105129679A TWI606504B TW I606504 B TWI606504 B TW I606504B TW 105129679 A TW105129679 A TW 105129679A TW 105129679 A TW105129679 A TW 105129679A TW I606504 B TWI606504 B TW I606504B
Authority
TW
Taiwan
Prior art keywords
fluid
substrate
passage
recess
recessed portion
Prior art date
Application number
TW105129679A
Other languages
English (en)
Other versions
TW201719737A (zh
Inventor
子瑛 溫
王致凱
Original Assignee
無錫華瑛微電子技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 無錫華瑛微電子技術有限公司 filed Critical 無錫華瑛微電子技術有限公司
Publication of TW201719737A publication Critical patent/TW201719737A/zh
Application granted granted Critical
Publication of TWI606504B publication Critical patent/TWI606504B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04—Cleaning involving contact with liquid
    • B08B3/08—Cleaning involving contact with liquid the liquid having chemical or dissolving effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02096—Cleaning only mechanical cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67023—Apparatus for fluid treatment for general liquid treatment, e.g. etching followed by cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Description

半導體處理裝置、其處理方法及表面檢測方法
本發明涉及半導體技術領域，特別涉及一種半導體處理裝置及其方法。
半導體基板表面對微污染物的存在非常敏感，為了得到符合要求的基板表面，常需要去除表面的污染物同時避免污染物重新附著在基板表面。因此在製造過程中，半導體基板需要經過多次的表面清洗步驟，去除表面附著的金屬離子、原子、有機物及微粒。目前基板清洗技術大致可分為濕式與乾式兩大類，仍以濕式清洗法為主流。濕式清洗技術，是由液狀酸鹼溶液和去離子水的混合物清洗基板表面，隨後可以再加以漂洗、乾燥的程式。在工業生產中，通常採用將基板分別浸沒在幾種適當的流體裡或通過適當的流體噴射在旋轉中的半導體基板上，通過處理溶液對基板表面的物理和化學作用，得到符合要求的基板表面。這兩種清洗技術在對基板進行處理時都需要耗費較大量的超純化學溶液和超純氣體，處理溶液使用過後通常會作為廢液而被廢棄掉，一方面由於消耗的超純化學溶液和超純氣體十分巨量，使每道製程的工藝費用成本極高；另一方面由於排放的廢液十分巨量，進一步增大了對廢液進行處理的成本費用；同時也會給環境帶來嚴重危害。
半導體製造工程師們一直在尋找可減少半導體製造過程中化學原料消耗量的方法和新技術，如此不但能降低處理過程的成本，還能減少廢液排放的處理費用、提高安全保障以及保護環境。中國發明專利申請公佈說明書CN103367197A公開了一種基板表面處理系統，可以有效減少基板表面濕處理過程的流體使用量，且還能線上回收和處理使用過的流體。其中，該基板表面處理系統中包括一個用於半導體矽片處理的微腔室處理裝置，結構如第1圖所示包括上腔室部和下腔室部。上腔室部與下腔室部處於關閉位置時形成封閉的微腔室，半導體基板放置於微腔室內，在該微腔室內送入流體（包括液體、氣體等）以對半導體基板的上表面或下表面進行工藝處理。因為流體在微腔室中的流動方式、停留時間和與晶圓表面的接觸方式直接影響對半導體基板表面的處理效果，流體在工作表面上流動的隨機性，會直接降低基板處理過程的重複性。所以，需要一種方法及/或設計以精確控制流體的流動方向。
本發明實施例所要解決的技術問題是提供了一種半導體處理裝置及其方法，能夠控制流體的流動方向，進而控制對基板表面進行處理的過程和效果。
本發明實施例的具體技術方案是：
一種半導體處理裝置，其包括：本體，在所述本體上的至少一個半導體處理單元，每個所述半導體處理單元包括：在所述本體的上端面形成的凹進部，所述凹進部的底壁上具有至少一個位置，自所述位置向著所述底壁的邊緣沿重力方向呈下降趨勢或自所述位置向著所述底壁的邊緣沿重力反方向呈上升趨勢；在所述底壁的每個所述位置處開設的與所述凹進部連通的第一通道；在所述凹進部底壁的邊緣處的所述本體上開設的與所述凹進部連通的第二通道；所述第一通道及/或所述第二通道能夠作為流體的出口及/或入口。
優選地，所述位置位於所述凹進部的底壁的中心。
優選地，所述半導體處理單元為一個，自所述位置向所述底壁的邊緣沿重力反方向呈上升的斜面。
優選地，所述半導體處理單元為一個，自所述位置向所述凹進部邊緣沿重力方向呈下降的斜面。
優選地，所述凹進部的底壁的邊緣設置有一導向槽，所述導向槽內與至少一個所述第二通道相連通。
優選地，所述第二通道繞所述凹進部的中心呈環形分佈。
優選地，所述本體上還設置有一凹槽，所述凹槽設置於所述凹進部的週邊，以收集從所述凹進部內溢出的所述流體，所述本體上還設置有用於連通所述凹槽和外界的第三通道，以送出所述凹槽內收集的所述流體。
優選地，所述半導體處理單元為一個，所述位置位於所述凹進部底壁的中心，自所述位置向所述凹進部邊緣沿重力反方向呈上升的曲線，所述曲線的斜率由大變小；或自所述位置向所述凹進部邊緣沿重力反方向呈下降的曲線，所述曲線的斜率由小變大。
優選地，以所述中心位置為原點，以向所述邊緣延伸的射線方向為正方向，所述曲線所呈形狀的解析函數為，其中C為大於0的常數。
優選地，以所述中心位置為原點，以向所述邊緣延伸的射線方向為正方向，所述曲線所呈形狀的解析函數為y=Alnx+C，其中A、C為常數。
優選地，所述裝置還包括能夠設置於所述本體上方的蓋體，所述蓋體上開設有第四通道，所述蓋體放置在所述本體上時，所述本體的所述凹進部與所述蓋體的下端面之間形成空腔，所述第四通道使得所述空腔與外界連通。
優選地，所述本體上具有第一卡合部，所述蓋體上具有與第一卡合部相對應的第二卡合部，當所述本體與所述蓋體相卡合時，所述本體與所述蓋體之間密封連接。
優選地，所述蓋體的下端面開設有至少一條導氣槽，所述導氣槽與所述第四通道連通。
優選地，所述本體的上端面設置有多個相互獨立的所述半導體處理單元，以使得多個所述半導體處理單元能對同一塊基板上一面的不同區域進行分別處理。
一種半導體處理方法，其包括以下步驟：將待處理的基板放置於本體的凹進部上，需要處理的表面朝下；其中，所述本體具有與所述凹進部連通的第一通道和第二通道，所述第一通道和所述第二通道與所述凹進部連通的開口具有不同的高度；自所述第一通道和所述第二通道兩者中的至少一個通道向所述凹進部內送入流體，所述流體充滿所述基板的下表面與所述本體形成的凹進部之間的空間，所述流體與所述基板的下表面接觸；通過所述第一通道和所述第二通道兩者中開口處於較低位置的一個通道送出所述凹進部內的所述流體。
優選地，當將所述流體送出所述凹進部時，所述流體與所述基板的下表面形成固液氣分介面，通過控制所述固液氣分介面的移動速度和移動方向，進而控制在所述基板下表面的遺留物質的量和物理分佈狀態。
優選地，當將所述流體送出所述凹進部時，所述流體與所述基板的下表面形成的固液氣分介面，所述固液氣分介面的移動速度滿足預定條件一時，在所流體與所述基板的下表面形成的固液氣分介面移動過程中，在所述基板下表面無所述流體殘留。
優選地，當將所述流體送出所述凹進部時，所述流體與所述基板的下表面形成的固液氣分介面，所述固液氣分介面的移動速度滿足預定條件二時，在所流體與所述基板的下表面形成的固液氣分介面移動過程中，所述流體在所述基板下表面形成預定厚度的薄膜。
優選地，所述凹進部的底壁上具有至少一個位置，該位置位於所述凹進部的底壁的中心，自所述位置向所述凹進部邊緣沿重力方向呈下降趨勢，所述第一通道為開口處於較高位置的通道，所述第二通道為開口處於較低位置的通道。
優選地，在通過所述第二通道送出所述凹進部內的所述流體的過程中，所述流體與所述基板的固液氣分介面自所述基板的中心向邊緣移動。
優選地，所述凹進部的底壁上具有至少一個位置，該位置位於所述凹進部的底壁的中心，自所述位置向所述凹進部邊緣沿重力反方向呈上升趨勢，所述本體的第一通道為開口處於較低位置的通道，所述本體的第二通道為開口處於較高位置的通道。
優選地，在通過所述第一通道送出所述凹進部內的所述流體時，所述流體與所述基板的固液氣分介面自所述基板的邊緣向中心移動。
一種半導體表面檢測方法，其包括以下步驟：將待檢測的基板放置於本體上，以使半導體處理單元的外沿與基板的下表面的外沿相抵；向所述半導體處理單元中至少一個所述半導體處理單元的第一通道和第二通道中的至少一個通道中送入流體，以使所述流體與所述基板的下表面接觸以帶走所述基板的下表面的污染物；通過至少一個半導體處理單元中的所述第一通道和所述第二通道中的任意一個通道送出所述流體；分別收集至少一個半導體處理單元送出的所述流體並分別進行檢測，根據檢測結果得到所述基板上不同區域的污染物的分佈情況。
優選地，每個所述半導體處理單元包括凹進部，所述凹進部的底壁具有至少一個位置，該位置位於凹進部的底壁的中心，自所述位置向所述凹進部邊緣沿重力反方向呈上升的斜面，所述第一通道為開口處於較低位置的通道，所述第二通道為開口處於較高位置的通道。
優選地，自所述第一通道送入所述流體，隨著所述流體的持續送入，其與所述基板的下表面相接觸，所述流體將所述基板下表面的物質除去或溶解於所述流體中，隨著所述流體的流動，所述物質隨流體自所述基板的中心向邊緣移動。
優選地，通過所述第一通道送出所述流體，所述基板的下表面的物質隨著所述流體被送出所述凹進部，並被收集檢測。
優選地，通過所述第二通道送出所述流體，所述基板的下表面的物質隨著所述流體被送出所述凹進部，並被收集檢測。
優選地，每個所述半導體處理單元包括凹進部，所述凹進部的底壁具有至少一個位置，該位置位於凹進部的底壁的中心，自所述位置向所述凹進部邊緣沿重力方向呈下降的斜面，所述第一通道為開口處於較高位置的通道，所述第二通道為開口處於較低位置的通道。
優選地，自所述第二通道送入所述流體，隨著所述流體的持續送入，其與所述基板的下表面相接觸，所述流體將所述基板下表面的物質除去或溶解於所述流體中，隨著所述流體的流動，所述物質隨流體自所述基板的邊緣向中心移動。
優選地，通過所述第一通道送出所述流體，所述基板的下表面的物質隨著所述流體被送出所述凹進部，並被收集檢測。
優選地，通過所述第二通道送出所述流體，所述基板的下表面的物質隨著所述流體被送出所述凹進部，並被收集檢測。
本發明的技術方案具有以下顯著有益效果：本發明可以通過選擇流體種類、流體進入和送出凹進部的入口和出口位置、凹進部內部結構和流體壓強，控制流體在基板表面的流動方向以及流動速度，使流體在按規劃流經凹進部過程中與基板的表面接觸並發生物理及/或化學反應，對基板表面進行工藝處理。通過對凹進部的精細設計，充分利用重力作用，精確控制流體在凹進部的流動方向及/或流動的速度，還可以進一步控制流體對基板表面各位置的物理及/或化學反應的過程和工藝效果。通過對凹進部結構的特殊設計，還可以使流體在按規劃流經凹進部過程中與基板的表面各個部位接觸的線速度保持一致，以得到均勻的處理效果。
第2圖為本發明半導體處理裝置的一個實施例的結構示意圖，第7圖為本發明半導體處理裝置的另一個實施例的結構示意圖。在本發明半導體處理裝置中，如第2圖、第7圖所示，一種半導體處理裝置，其包括本體1及/或蓋體2。形成在本體1上的至少存在一個半導體處理單元11，每個半導體處理單元11包括：在本體1的上端面形成的凹進部111，凹進部111的底壁上具有至少一個位置1111，自位置1111向著底壁的邊緣1112沿重力方向呈下降趨勢或自位置1111向著底壁的邊緣1112沿重力反方向呈上升趨勢；在底壁的每個位置1111處開設的與凹進部111連通的第一通道112；在凹進部111底壁邊緣1112處的本體1上開設的與凹進部111連通的第二通道113。其中，第一通道112及/或第二通道113能夠作為流體3的出口及/或入口。
本發明可以通過選擇流體3種類、流體3進入和送出凹進部111的入口和出口位置、凹進部111內部結構和流體3壓強，控制流體3在基板4表面的流動方向以及流動速度，使流體3按規劃流經凹進部111過程中與基板4的表面接觸並發生物理及/或化學反應，對基板4表面進行工藝處理。通過對凹進部111的精細設計，充分利用重力作用，精確控制流體在凹進部111的流動方向及/或流動的速度，還可以進一步控制流體3對基板4表面各位置的物理及/或化學反應的過程和工藝效果。通過對凹進部111結構的特殊設計，還可以使流體3在按規劃流經凹進部111過程中與基板4的表面各個部位接觸的線速度保持一致，以得到均勻的處理效果。
在一個實施方式中，第2A圖為實施例第2圖中I處放大的結構示意圖，第2B圖為實施例第2圖中II處放大的結構示意圖，如第2圖、第2A圖、第2B圖所示，一種半導體表面處理裝置，其包括：本體1，本體1包括一個半導體處理單元11、第一凹槽12、第三通道13、第一卡合部14；半導體處理單元11包括：由本體1的上端面形成的凹進個部111，連接凹進部111内部的第一通道112，連接凹進部111邊緣的第二通道113；凹進部111包括在凹進部111的底壁與第一通道112連接的位置1111，凹進部111與第二通道113的連接的位置1112；自位置1111朝向凹進部111底壁的邊緣1112沿重力反方向呈上升趨勢。其中，可通過第一通道112及/或第二通道113同時或分別送入流體3和同時或分別送出流體3。
第3圖為本發明半導體處理裝置一個實施例中本體1的俯視圖，第4圖為本發明半導體處理裝置一個實施例中本體1的剖面圖。第4A圖為實施例第4圖中I處放大的結構示意圖，第4B圖為實施例第4圖中II處放大的結構示意圖，如第3圖所示，本體1可以根據需要設計成任意形狀，具有一定的厚度，在其厚度上可以開設凹進部111。在本實施例中，本體1可以呈長方體，本體1的上表面可以是正方形。第3圖所示半導體處理裝置在本體1上表面上開設有能容納基板4的凹進部111，該凹進部111大體呈圓柱形，整個凹進部111呈中心對稱。如第4圖所示，該凹進部111底壁具有的一個位置1111，該位置可以位於凹進部111底壁的中心，自該位置1111向凹進部111底壁的邊緣1112沿重力反方向呈上升趨勢的曲面，曲面的型態可以因上升趨勢的不同發生變化。當斜面的上升趨勢為定值時，凹進部111呈頂點向下的圓錐面，如第4圖、第4A圖所示。本體1在底壁的位置1111處開設有連通凹進部111的第一通道112，在凹進部111邊緣1112處開設有連通凹進部111的第二通道113。第一通道112連通凹進部111底壁的中心位置1111，第二通道113連通凹進部111底壁的邊緣位置1112，第二通道113可連接一條或多條導向槽114，導向槽114環繞位置1111，位於凹進部111的邊緣1112，當流體3流至凹進部111底壁的邊緣位置1112時可以通過導向槽113送入第二通道113，設置有導向槽113後，流體3在周向上能夠更為均勻的送入第二通道113；第一通道112及/或第二通道113可用於同時或分別送出及/或送入流體3。
如第3圖、第4圖、第4B圖所示，本體1上還可以設置有一第一凹槽12、第一卡合部14。第一凹槽12設置於半導體處理單元11的週邊，用於收集從凹進部111溢出的流體3。該第一凹槽12在本體1的上表面可以呈圓環形。本體1上還設置有與第一凹槽12連通的第三通道13，第三通道13用於向外界送出第一凹槽12內收集的流體3。同時，可以根據第一通道112的流量、第二通道113的流量以及第三通道13的流量情況，判斷半導體處理裝置有無故障。第一卡合部14可以同蓋體相應位置卡合封閉，隔絕內部腔室與外部環境。
在本實施例中，半導體處理裝置的操作原理如下：將基板4需要處理的表面朝下、平放於本體1形成的凹進部111上方，基板4的下表面與本體1凹進部111的底壁之間形成間隙，該間隙的高度自凹進部111的中心位置1111，向邊緣1112由大變小。當自本體1的第一通道112向凹進部111送入流體3時，隨著流體3不斷送入凹進部111，流體3自底壁中心位置1111沿重力反方向漸漸充滿凹進部111，當基板4與本體1之間形成的間隙被流體3充滿時，流體3完全覆蓋基板4需要處理的下表面，此時如果繼續自第一通道112向凹進部111送入流體，可讓流體3將經由第二通道113送出凹進部111，也可以讓流體3由凹進部111溢出，送入第一凹槽12內，再經由第三通道13向外界送出第一凹槽12內收集的流體3。在任意需要的時刻還可以選擇停止向凹進部111送入流體3；讓流體3在基板4下表面與凹進部111間的間隙停留一定的工藝時間繼續與基板4下表面發生物理/化學反應。在任意需要的時刻可選擇再向凹進部111送入其他任意類型的流體3，替換已充滿在凹進部111與基板4間隙中的流體3。可採用相同及/或不同成分的流體任意重複此過程直至獲得滿足要求的基板4表面。凹進部111內的流體可經由第一通道和第二通道送出。流體3送入凹進部111的速度和送出速度可通過調整氣液泵、壓力及/或真空度來控制。基板4與本體1的相對位置可通過調整基板上下面的壓力和蓋體與本體間的相對位置進行控制。
在本實施例中，可通過對整個凹進部111上曲面形態的精密設計，實現需要的工藝效果。在凹進部111底壁具有的一個位置1111，由於該位置可以位於凹進部111底壁的中心，自該位置1111向凹進部111底壁的邊緣1112沿重力反方向呈上升趨勢的曲面，由於曲面由底壁的中心1111沿半徑方向向底壁的邊緣1112的曲面的斜率是可以在本體設計時任意定義的，流體3自凹進部111中心向凹進部111邊緣1112流動的過程中，其流動方向、流動速度和對基板表面產生的壓強會隨著凹進部111的表面形態的變化而改變，繼而影響其與基板4下表面發生的物理及/或化學反應的工藝效果。
同理，可自凹進部111邊緣1112的第二通道113向凹進部111送入流體3，流體3在開始階段處於凹進部111的邊緣1112，隨後，由於凹進部111自底壁中心位置1111向底壁邊緣1112沿重力反方向呈上升的斜面，流體3受重力作用，順著凹進部111由底壁的邊緣1112向底壁中心位置1111流動。在此過程中，流體3與基板4的下表面接觸，流體3對基板4的下表面進行處理。當向凹進部111底壁的邊緣1112的第二通道113向凹進部111內送入的流體3充滿基板4下表面與凹進部111之間形成的間隙時，流體3自本體1的第一通道112送出本體1。此時，基板4受到流體3的影響，可以處於懸浮狀態，也可以與本體1相抵住。此刻開始，不斷由第二通道113送入流體3，由第一通道112則送出流體3。由於凹進部111具有斜度且導向凹進部111的中心，所以自第二通道113送入凹進部111的流體3的流動方向受到控制，其受重力作用向凹進部111中心處流動。由於整個凹進部111上由底壁的邊緣1112向底壁的中心的斜面的斜率是相同的，所有流體3自凹進部111邊緣1112向凹進部111中心流動的過程中，不同徑向凹進部111上的流體3的流動速度保持統一規律，所以不同徑向凹進部111上的流體3在流動過程中與基板4下表面接觸的程度也是保持統一規律的，如此，由於基板4表面一般呈圓形，在基板4的不同徑向上，流體3對基板4處理的程度也是保持統一規律的。也就是說，在基板4上同一半徑位置處，流體3對該位置處理的程度是相同的。當送入的流體3達到作業要求後，停止自第二通道113送入流體3，處於凹進部111上的流體3受重力作用會沿著凹進部111全部向凹進部111的中心處流動，位於凹進部111底壁的邊緣1112處的流體3與基板4首先出現固液氣分介面，隨著流體3的不斷自第一通道112送出，流體3與基板4的固液氣分介面自基板4的邊緣向基板4的中心偏移，直至流體3與基板4完全分離，最終流體3自第一通道112全部送出。在整個流體3送出的過程中，流體3與基板4的接觸面和固液氣分介面完全受到控制，尤其是固液氣分介面。當固液氣分介面出現時，固液氣分介面全部處於基板4的邊緣1112位置，且呈環行的固液氣分介面自基板4的邊緣全部同時向基板4的中心偏移，最終在基板4的中心消失。
第5圖為本發明半導體處理裝置一個實施例中蓋體2的仰視圖，第6圖為第5圖實施例中沿A-A剖面的剖面圖，如第5圖、第6圖所示，本發明半導體處理裝置可以包括能夠設置於本體1上方的蓋體2。蓋體2上開設有第四通道21、導流槽23、第五通道25和第二卡合部22。本體1與蓋體2處於關閉位置時，本體1上端面的凹進部111與蓋體2下端面之間形成一封閉空腔隔離内外環境，第四通道21使得空腔與外界連通。當基板4放置於本體1凹進部111時，可以通過上方設置的蓋體2進行定位。本體1和蓋體2可以由聚四氟乙烯、石英、碳化矽或ppt塑料等超純及/或抗腐蝕材料制造，提供有毒及/或腐蝕性的流體3安全、潔淨和穩定的製程環境。
第四通道21可以位於蓋體2的中心位置；圓環狀的第二凹槽24以及連通第二凹槽24和外界的第五通道25可以位於蓋體2與基板4接觸區域的週邊，當本體1和蓋體2處於關閉位置時，蓋體2的第二凹槽24可與本體1的第一凹槽12相連通。在工藝流程中，可以通過第四通道21和第五通道25送入及/或送出流體，實現在基板4的上表面及/或側面引入及/或匯出流體3、調節壓力、維持壓力及/或製造真空等。
如第4圖、第5圖所示，本體1上的第一卡合部14與蓋體2上具有的第二卡合部22相對應，當本體1與蓋體2相卡合時，本體1與蓋體2之間密封連接，形成封閉的微腔室與外界隔絕。在本體1上的第一卡合部14位於本體1上端面的邊緣，其可以為一圓環狀的凹緣，在蓋體2上的第二卡合部22位於蓋體2下端面的邊緣，其為一圓環狀的凸緣。當本體1與蓋體2處於關閉位置1111時，本體1上的凹緣與蓋體2上凸緣相卡合，如此保證本體1與蓋體2之間密封連接。當然的，在其他實施方式中，位元於本體1上端面的邊緣的第一卡合部14也可以為一圓環狀的凸緣，位於蓋體2下端面的邊緣的第二卡合部22也可以為一圓環狀的凸緣。
如第5圖所示，蓋體2的下端面開設有至少一條導氣槽23，導氣槽23與第四通道21連通。導氣槽23可以兩條相交，呈十字狀，也可以更多條相交。導氣槽23相交的點可以為同一點，也可以為多個不同的點。當導氣槽23相交的點為同一點時，該點位置位於第四通道21處，其與第四通道21連通。多條導氣槽23形成的結構可以呈中心對稱，如此，當通過第四通道21對本體1和蓋體2形成的空腔進行加壓或者減壓時，導氣槽23可以保證流體流動的均勻性，以保證對基板4施壓的均勻性，減少對基板4造成影響的程度。特殊的，當通過第四通道21抽真空時，由於導氣槽23的下方放置有基板4，此時，導氣槽23內氣壓減小，基板4上下表面形成壓力差。基板4受迫向上移動，與導氣槽23相抵住，形成封閉空間，壓力進一步降低，最終基板4被吸附在蓋體2上。
在一個實施方式中，半導體處理單元11包括在本體1的上端面形成的凹進部111，凹進部111大體呈長方體狀，凹進部111的底壁上具有多個位置1111，該多個位置1111形成一直線，自該直線朝向凹進部111的左右兩邊沿重力反方向呈上升趨勢。具體講，該多個位置1111形成的直線可以位於凹進部111底壁的對稱線位置1111，自該凹進部111底壁的對稱線位置1111向左右兩邊呈斜面的上升趨勢。凹進部111的形狀沿凹進部111的對稱線的垂直面對稱。也就是說，凹進部111底壁的截面呈V狀。第一通道112連通凹進部111底壁上最低處與外界。第一通道112沿著凹進部111的對稱線方向排布，如此，可以在凹進部111底壁的對稱線方向上均勻送出流體3。第二通道113為兩排通道，分別連通凹進部111的左右兩邊處與外界。每一排通道沿著凹進部111的對稱線方向排布。該半導體處理裝置可以對矩形的矽片進行處理。在處理時矽片處理時，流體3自第二通道113從凹進部111的左右對稱兩邊分別送入凹進部111，受重力作用，流體3自凹進部111兩邊均勻的向凹進部111的最低處流動，在此過程中與矽片的下表面相接觸，對矽片的下表面進行處理，由於流體3自凹進部111兩邊均勻的向凹進部111的最低處流動，所以流體3對矽片下表面處理的程度也相同。當然的，在其他實施方式中，凹進部111底壁具有的多個位置1111形成的直線，自該直線朝向凹進部111底壁的左右兩邊沿重力反方向呈下降趨勢，如此，凹進部111底壁的截面呈倒V狀，第一通道112連通凹進部111上最高處與外界，第二通道113為兩排通道，分別連通凹進部111的左右兩邊處（最低處）與外界。對於矩形狀的矽片，可以通過該半導體處理裝置進行處理。
在一個實施方式中，第7圖為本發明半導體處理裝置的另一個實施例的結構示意圖，第7A圖為實施例第7圖中I處放大的結構示意圖，第8圖為本發明半導體處理裝置另一個實施例中本體1的剖面圖，第8A圖為實施例第8圖中I處放大的結構示意圖，如第7圖、第7A圖所示，一種基板4表面處理裝置，其包括：本體1，其包括一個半導體處理單元11，半導體處理單元11包括：開設於本體1上的且能容納基板4的凹進部111，凹進部111底壁上具有一個位置1111，自該位置1111朝向凹進部111底壁邊緣1112沿重力方向呈下降的斜面；在該位置1111處的本體1上開設的用於連通凹進部111與外界的第一通道112和在凹進部111底壁的邊緣1112處的本體1上開設的用於連通凹進部111與外界的第二通道113，通過第一通道112及/或第二通道113流體3能夠送入及/或送出凹進部111。
具體而言，如第8圖、第8A圖所示，本體1可以呈長方體，本體1的上表面可以為正方形，在本體1的上端面形成有能容納基板4的凹進部111，該凹進部111底壁具有的一個位置1111可以位於凹進部111底壁的中心，自該位置1111朝向凹進部111底壁的邊緣1112沿重力方向呈下降的斜面。當然的，斜面也可以轉化成為一呈下降趨勢的曲面，其下降的程度可以發生變化，總體趨勢呈下降即可。整個凹進部111可以呈中心對稱。當斜面的下降趨勢為定值時，凹進部111呈頂點向上的圓錐面。本體1上在該位置1111處開設有連通凹進部111與外界的第一通道112，在凹進部111底壁的邊緣1112處開設有連通凹進部111與外界的第二通道113。第一通道112連通凹進部111底壁的中心，其用於流體3的送入。第二通道113可以為多條通道，其繞凹進部111的中心呈環形分佈，其用於流體3的送出。
第9圖為本發明半導體處理裝置的另一個實施例中蓋體2的仰視圖，第9A圖為實施例第9圖中沿A-A剖面的剖面圖，如第9圖、第9A圖所示，蓋體2上開設有第四通道21，本體1與蓋體2處於關閉位置時，本體1上端面形成的凹進部111與蓋體2的下端面之間形成空腔，第四通道21使得空腔於外界連通。該蓋體2的下端面也可以開設有圓環狀的第二凹槽24以及連通第二凹槽24和外界的第五通道25。當蓋體2放置於本體1上方時，該第二凹槽24與本體1的第一凹槽12相連通。蓋體2上具有與本體1的第一卡合部14相對應的第二卡合部22，當本體1與蓋體2卡合時，本體1與蓋體2之間密封連接。
在本實施方式中，半導體處理裝置的操作原理如下：將基板4平放於本體1的凹進部111上，基板4的下方與凹進部111之間形成間隙，該間隙的寬度自基板4的中心向邊緣由小變大。自凹進部111中心的第一通道112向凹進部111送入流體3，流體3在開始階段處於凹進部111底壁的中心位置1111，隨後，由於凹進部111自中心位置1111向凹進部111邊緣1112沿重力方向呈下降的斜面，流體3受重力作用，順著凹進部111由中心向邊緣1112位置流動。在此過程中，流體3與基板4的下表面接觸，流體3可以與基板4的下表面發生化學和物理反應，對基板下表面進行處理。自凹進部111中心的第一通道112向凹進部111內送入一定量的流體3使得基板4與凹進部111之間形成的間隙充滿時，自本體1的第二通道113送出送入的流體3。此時，基板4受到流體3的影響，可以處於浮起狀態，也可以與本體1相抵住。此刻開始，不斷自第一通道112送入流體3，自第二通道113則送出多餘的與基板4下表面接觸過的流體3。由於凹進部111具有斜度，所以自第一通道112送入凹進部111的流體3的流動方向受到控制，其受重力作用向凹進部111底壁的邊緣1112流動。流體3自凹進部111邊緣1112向凹進部111中心流動的過程中，不同徑向凹進部111上的流體3的流動速度保持統一規律，所以不同徑向凹進部111上的流體3在流動過程中與基板4下表面接觸的程度保持統一規律，如此，由於基板4表面一般呈圓形，在基板4的不同徑向上，流體3對基板4處理的程度也保持統一規律。也就是說，在基板4上同一半徑位置處，流體3對該位置處理的程度是相同的。當送入的流體3達到作業要求後，停止自第一通道112送入流體3，處於凹進部111上的流體3受重力作用會沿著凹進部111全部向凹進部111底壁邊緣1112處流動，位於凹進部111底壁中心處的流體3與基板4首先出現固液氣分介面，隨著流體3的不斷自第二通道113送出，流體3與基板4的固液氣分介面自基板4的中心向基板4的邊緣偏移，直至流體3與基板4完全分離，最終流體3自第二通道113全部送出。在整個流體3送出的過程中，流體3與基板4的接觸面和固液氣分介面完全受到控制，尤其是固液氣分介面。當固液氣分介面出現時，固液氣分介面全部處於基板4的中心位置，固液氣分介面慢慢形成，呈環形不斷擴大，呈環行的固液氣分介面自基板4的中心向基板4的邊緣偏移，最終在基板4的邊緣消失。在整個流體3送出的過程中，固液氣分介面由基板4的中心位置均勻的向便於擴散，在此擴散的過程中，不會在基板4的表面留下流體3的水漬，流體3的水漬只可能殘留在基板4的邊緣，也就是說，只有當流體3在與基板4的邊緣脫離時才有可能在基板4的邊緣殘留下流體3的水漬。如此，可以保證基板4除了邊緣位置外其他位置均不會留下流體3的水漬。當然的，在其他可行的實施方式中，由於流體與基板下表面的化學和物理作用程度和效果與流體與基板下表面的接觸方式有關，可通過對整個凹進部111底壁上由中心向邊緣1112的斜面的斜率進行精密設計和製造，獲得想要的處理效果和品質。
在本實施方式中，通過第一通道112向凹進部111內送入流體3，流體3自基板4的中心向邊緣流動，再從位於凹進部111底壁的邊緣1112的第二通道113送出。如此，當最終送出所有流體3時，流體3與基板4下表面的固液氣分介面自基板4的中心生成，並向基板4的邊緣偏移，並消失在基板4的邊緣。
在一個實施方式中，第10圖為本發明半導體處理裝置另一個實施例中凹進部111的結構示意圖，如第10圖所示，在半導體處理單元11中，凹進部111底壁具有至少一個位置1111，該位置1111位於凹進部111底壁的中心，自該位置1111朝向凹進部111底壁的邊緣1112沿重力反方向呈上升的曲線，曲線的斜率由大變小。凹進部111的垂直投影呈圓形，此實施例中凹進部111結構的特點是在凹進部111的邊緣1112處，凹進部111與基板4之間的間距較小；而在凹進部111的中心1111處，凹進部111與基板4之間的間距較大；如第10圖所示，在X段處凹進部111與基板4之間的間距比在Y段處凹進部111與基板4之間的間距要短。流體3自連通凹進部111的開口處於較低位置的第一通道112送入凹進部111，流體3在開始階段處於凹進部111的中心1111，隨著輸入的流體3體積增加，流體由凹進部111自底壁中心位置1111沿重力反方向上升至底壁邊緣1112，並可以自凹進部111的邊緣1112處的第二通道113送出凹進部111。在此過程中，輸入的流體首先與基板4的下表面中心位置，即對應底壁中心位置1111的基板下表面位置接觸，此接觸面積隨著輸入流體體積的增大而向基板邊緣的方向擴大。當基板4與本體1之間形成的間隙被流體充滿時，流體覆蓋整個基板4的下表面。此刻開始，不斷自第一通道112送入流體3，同時，自第二通道113送出多余的與基板4下表面接觸過的流體3。不斷流過基板4下表面的流體3與基板4的下表面發生持續的化學和物理反應。由於流體3與基板4的下表面的接觸方式，如角度、流速等，會直接影響流體3與基板4下表面發生的化學和物理反應速度和效果，採用如第10圖所示的凹進部111的結構，其離凹進部111中心的半徑較大，該處流體3流動的面積等於離凹進部111中心的半徑形成的圓的周長乘以凹進部111與基板4之間的間距。隨著流體3受重力影響，其向凹進部111的中心流動，凹進部111與基板4之間的間距增大，例如X、Y段，但是在Y段處其離凹進部111中心的半徑減小，由於流體3流動的面積等於離凹進部111中心的半徑形成的圓的周長乘以凹進部111與基板4之間的間距，當凹進部111與基板4之間的間距增大與離凹進部111中心的半徑減小保持在同一比例時，最終計算的流體3流動的面積時刻保持在一恒定數值。當流體3的流動面積在不同位置保持一恒定數值時，流體3在凹進部111不同位置處的流動速度時刻也保持在一恒定數值。如此，流體3在凹進部111的不同位置與基板4的接觸處理的程度也可以保值在一恒定的程度，由於凹進部111的特殊結構，整個基板4表面所有位置經流體3進行處理的程度几乎完全保持一致。通過計算，中心位置為原點，以向邊緣延伸的射線方向為正方向，當該曲線所呈形狀的函數為時，其中C為常數，當常數C越大時，在恒定的流體3的流量下，流體3在凹進部111不同位置處的恒定的流動速度越小；當常數C越小時，在恒定的流體3的流量下，流體3在凹進部111不同位置處的恒定的流動速度越大。在另一種需要的情況下通過計算，以中心位置為原點，以向邊緣延伸的射線方向為正方向，該曲線所呈形狀的函數為y=Alnx+C，其中A、C為常數，在該種情況下，通過調節A、C值的大小，可以控制流體3在凹進部111不同位置處的流動速度，使得流動速度發生變化，從而控制流體3在基板4表面的中心處至邊緣處的流動速度發生變化，在第一種情況下，流體3自基板4表面的中心處至邊緣處的流動速度變大，在第二情況下，流體3自基板4表面的中心處至邊緣處的流動速度變小。
在一個實施方式中，第11圖為本發明半導體處理裝置另一個實施例的結構示意圖，第11A圖為實施例第11圖中I處放大的結構示意圖，第11B圖為實施例第11圖中沿A-A剖面的剖面圖，第11C圖為實施例第11B圖中I處一個實施例的結構示意圖，第11D圖為實施例第11B圖中I處另一個實施例的結構示意圖，如第11圖所示，本體1上設置有多個相互獨立的半導體處理單元11，以使得多個半導體表面處理單元對同一塊基板4上一面的不同區域進行處理。在本實施例中，如第11A圖、第11B圖所示，在本實施例中，基板4表明處理單元數量為五個，其分別相互獨立的設置於本體1上。本體1上還設置有一第一凹槽12，第一凹槽12設置於所有半導體處理單元11的外圍，以收集半導體處理單元11溢出的流體3，本體1上還設置有與第一凹槽12連通的第三通道13，以送出第一凹槽12内收集的流體3。每一個半導體處理單元11可以對基板4的某一區域獨立進行處理，且在處理過程中，半導體處理單元11中的流體3不會影響到基板4的其他區域。如第11C圖所示，在一種實施方式中，在其中一個半導體處理單元11中，該位置1111位於凹進部111底壁的中心，自該位置1111朝向凹進部111底壁邊緣1112沿重力反方向呈上升的斜面，第一通道112用於流體3的送出或送入，第二通道113用於流體3的送出或送入。如第11D圖所示，在另一種實施方式中，在其中一個半導體處理單元11中，該位置1111位於凹進部111底壁的中心，自該位置1111朝向凹進部111底壁的邊緣1112沿重力方向呈下降的斜面，第一通道112用於流體3的送出或送入，第二通道113用於流體3的送出或送入。
採用上述半導體處理裝置，可以對基板進行不同目的的處理，其中包括對半導體進行清洗處理、對半導體進行鈍化處理、對半導體表面進行檢測處理等，當然的，基板也可以包括其他呈片狀的物件，例如玻璃片、塑膠片或者其他片狀材料。
在本實施例公開了一種半導體處理方法，該種方法主要用於對半導體基板表面進行清洗處理，也可以除去基板表面的氧化層，半導體基板可以是晶圓或矽片之類的半導體元件。該方法包括以下步驟：
將待處理的基板4放置於本體1的凹進部111上。其中，本體具有與凹進部連通的第一通道112和第二通道113，第一通道112和第二通道113與凹進部連通的開口具有不同的高度。在一種實施方式中，凹進部111具有至少一個位置1111，該位置1111位於凹進部111底壁的中心，自該位置1111朝向凹進部111底壁邊緣1112沿重力方向呈下降趨勢，本體1的第一通道112為開口處於較高位置的通道，本體1的第二通道113為開口處於較低位置的通道。在另一個實施方式中，自該位置1111朝向凹進部111底壁的邊緣1112沿重力反方向呈上升趨勢，本體1的第一通道112為開口處於較低位置的通道，本體1的第二通道113為開口處於較高位置的通道。
自第一通道112和第二通道113兩者中至少一個通道中向凹進部111內送入流體3，流體3填充滿基板4的下表面與本體1的凹進部111之間的空間，流體3與基板4的下表面接觸。流體3至少包括氫氟酸溶液、硝酸溶液和雙氧水等，當然的，流體3還包括其他可對基板4表面進行清洗的流體。
打開第一通道112和第二通道113兩者中開口處於較低位置的一個通道送出凹進部111內的流體3，同時，保持自第一通道112和第二通道113兩者中開口處於較高位置的一個通道中向凹進部111內送入流體3，在此過程中保持凹進部111內的流體3與基板4的下表面相接觸以對基板4的下表面進行處理。當氟酸溶液、硝酸溶液對基板4的下表面進行處理後，基板4表面的氧化層被去除，此時基板4表面呈疏水性。
停止自第一通道112和第二通道113兩者中開口處於較高位置的一個通道中向凹進部111內送入流體3。
通過第一通道112和第二通道113兩者中開口處於較低位置的一個通道送出凹進部111內的流體3。通過控制流體3自凹進部送出的速度，進而控制固液氣分介面的移動速度和移動方向，進而控制在基板4下表面的遺留物質的量和物理分佈狀態。當流體3送出凹進部時，流體3與基板4下表面形成固液氣分介面，固液氣分介面的移動速度滿足預定條件一時，在流體3與基板4下表面形成的固液氣分介面移動過程中，在基板4下表面無流體3殘留。
在此過程中，由於基板4表面呈疏水性，且流體3與基板4的固液氣分介面自基板4的邊緣向中心移動或自基板4的中心向邊緣移動，在移動的過程中，除了流體3與基板4最終相脫離的位置可能會留下水漬外，基板4的其餘位置不會留下任何水漬。也就是說，當流體3與基板4的固液氣分介面自基板4的邊緣向中心移動時，流體的水漬最終只可能殘留在基板4的中心位置。當流體3與基板4的固液氣分介面自基板4的中心向邊緣移動時，流體的水漬最終只可能殘留在基板4的邊緣位置，如此，整個基板4的其他位置不會殘留下水漬，由於清洗處理後水漬中存在污染物，這樣可以避免影響基板4的品質。
當流體3被送出凹進部時，流體3與基板4下表面形成的固液氣分介面，固液氣分介面的移動速度滿足預定條件二時，在流體3與基板4下表面形成的固液氣分介面移動過程中，流體3在基板4下表面形成預定厚度的薄膜。當流體3自凹進部送出的速度較大，導致流體3被送出凹進部時，流體3與基板4下表面相分離時的固液氣分介面的移動速度較快，流體3將會殘留在基板4下表面形成預定厚度的薄膜。
本方法一方面可以控制流體3與基板4接觸程度，進而控制流體3與基板4的反應程度或清洗程度，另外一方面可以通過控制流體3自凹進部送出的速度，進而控制殘留在基板4下表面的流體3的量和分佈狀態。在對基板4進行清洗處理過程中，可以有效控制清洗的流體3在基板4下表面（除了圓心部分或基板4的邊緣部分）不發生殘留，也可以控制流體3在基板4下表面形成預定厚度的薄膜。該薄膜的用途可以用於保護基板4下表面，例如避免其與空氣接觸發生反應。
利用上述方法可以對基板進行清洗處理，測試清洗處理效果的實驗方法如下：
1、將表面滴加20ng的某金屬離子污染的基板4放置於本體1的凹進部111上，將蓋體2放置於本體1的凹進部111上。
2、自第一通道112和第二通道113兩者中開口處於較高位置的一個通道中向凹進部111內送入1.2V體積的流體3，流體3可以為氫氟酸、硝酸、雙氧水或其組成的混合溶液等。V表示基板4與凹進部111之間的空間的體積。送出的0.2V體積的流體3時為了保證流體3能夠對基板4表面進行充分的清洗，留存在凹進部111內的V體積的流體3將進行回收並用於檢測污染物存留情況。
3、自第一通道112和第二通道113兩者中開口處於較高位置的一個通道中向凹進部111內送入20V體積的超純水清洗基板4，通過第一通道112和第二通道113兩者中連通凹進部111的開口處於較低位置的一個通道收集送出的流體3和超純水。
4、收集送出的流體3和超純水，並將其進行電感耦合等離子體質譜ICP-MS檢測。
採用標準加入法對該實驗方法進行計算，在矽片表面加入滴加20ng的某金屬A的離子污染，用上述方法進行操作，ICP-MS檢測得到送出的流體3中該金屬的測量值為18ng，由於送出了多餘的0.2V的體積，該部分中也含有少量該金屬，可以得到採用本方法下對污染離子的回收率大於90%。通過實驗發現，相對比與常規基板清洗方法，例如噴射和浸沒技術的濕法處理過程，本基板處理方法採用極少量的流體3和超純水即有效的對基板4表面進行均勻清洗以去除存在基板4表面的污染離子，且清洗效果顯著。在半導體行業內，各種流體以及水資源的使用量遠遠超出人們的想像，流體給環境帶來了嚴重的影響，水資源的大量使用進一步加劇了水資源的匱乏程度，上述清洗處理方法可以節約大量的流體3和超純水資源，從而進一步減小流體3對環境造成大規模破壞。
在本實施例中公開了一種對半導體進行鈍化處理的方法，該種方法主要用於對半導體表面進行鈍化處理，半導體可以包括有晶圓或矽片等半導體基板，在本方法中先對基板進行去除表面氧化層的處理，再對基板表面進行鈍化。本方法包括以下步驟：
將待處理的基板4放置於本體1的凹進部111上，將蓋體2放置於本體1的凹進部111上。在一個實施方式中，本體1形成的凹進部111底壁上至少具有一個位置1111，自位置1111向凹進部111底壁邊緣1112沿重力方向呈下降趨勢或自位置1111朝向凹進部111底壁的邊緣1112沿重力反方向呈上升趨勢；在底壁的每個位置1111處開設的與凹進部111連通的第一通道112；在凹進部111底壁邊緣處的本體1上開設的與凹進部111連通的第二通道113。其中，第一通道112和第二通道113中一個用於送入流體，另一個用於送出流體，其中，第一通道和第二通道與凹進部連通的開口具有不同的高度。在一個更優選實施方式中，凹進部111的底壁具有至少一個位置1111，該位置1111位於凹進部111的底壁的中心，自該位置1111向凹進部111底壁的邊緣1112沿重力反方向呈上升的曲線，曲線的斜率由大變小。該曲線所呈形狀的函數可以為或y=Alnx+C，其中A、C為常數。本體1的第一通道112為連通凹進部111的開口處於較低位置的通道，本體1的第二通道113為連通凹進部111的開口處於較高位置的通道。
自第一通道112和第二通道113兩者中至少一個通道中向凹進部111內送入去除基板4表面氧化層的流體以去除待處理的基板4下表面的氧化層。去除基板4表面氧化層的流體填充滿基板4的下表面與本體1的凹進部111之間的空間，去除基板4表面氧化層的流體與基板4的下表面接觸。自第一通道112和第二通道113兩者中開口處於較低位置的一個通道中送出去除基板4表面氧化層溶液。去除基板4表面氧化層的流體一般採用氫氟酸，當然的，在現有技術中，其他可去除基板4表面氧化層的流體也均是可以行的。當去除基板4表面的氧化層後，基板4的表面呈疏水性。當去除基板4表面氧化層的流體與圓4或矽片的下表面反應達到一定程度後，停止自第一通道112和第二通道113兩者中開口處於較高位置的一個通道中向凹進部111內送入去除基板4表面氧化層的流體。
當去除基板4表面氧化層的流體的濃度達到預設條件三時，自第一通道112和第二通道113兩者中開口處於較高位置的一個通道中向凹進部111內送入超純水對基板4的下表面進行清洗以去除殘留的去除基板4表面氧化層的流體。當去除基板4表面氧化層的流體的濃度未達到預設條件三時，可直接執行下一步驟。預設條件三為設定的去除基板4表面氧化層的流體的濃度，若去除基板4表面氧化層的流體的濃度很低，則無需使用純水對基板4的下表面進行清洗以去除殘留的去除基板4表面氧化層的流體。
自第一通道112和第二通道113兩者中任意一個通道中向凹進部111內送入鈍化基板4的物質以對基板4的下表面進行鈍化，自第一通道112和第二通道113兩者中任意一個通道中送出鈍化基板4的物質。
當送入鈍化基板4的物質的量滿足鈍化要求後，停止向凹進部111內送入鈍化基板4的物質。在本步驟中，可以根據送入鈍化基板4的物質的量或送入鈍化基板4的物質的時間來判斷基板4是否滿足預定的鈍化要求。當然的，當基板4的表面鈍化至一定程度後，其鈍化程度基本保持不變，無法再繼續鈍化。同時，在本方法中，鈍化基板4的物質可以為氣體或液體，當鈍化基板4的物質為氣體時，鈍化基板的物質至少包括臭氧，當然的，本方法中同樣可以適用在現有技術中可以對基板表面進行鈍化的其他物質。在該過程中，只需對凹進部111內送入鈍化基板4的物質，由於凹進部111的結構原因，相比較於目前現有的技術而言，本方法中送入的鈍化基板4的物質的使用量相當少，並且可以完全的較為均勻的對基板4的表面進行鈍化。利用上述方法對基板進行鈍化處理，測試其鈍化效果的實驗方法如下：
將待處理的基板4放置在本體1的凹進部111內，將蓋體2放置於凹進部111上方。
自第一通道112和第二通道113兩者中任意一個通道中向凹進部111內緩慢送入10%品質百分比的氫氟酸溶液150mL，用於去除待處理基板4表面已形成的氧化層，並自第一通道112和第二通道113兩者中開口處於較低位置的一個通道中送出氫氟酸。
自第一通道112和第二通道113兩者中開口處於較高位置的一個通道中向凹進部111內緩慢送入250mL超純水，用於清洗掉凹進部111內殘留的氫氟酸，送入的超純水自第一通道112和第二通道113兩者中開口處於較低位置的一個通道中送出。由於經過氫氟酸處理的基板4表面呈疏水性，所以使用超純水進行清洗殘留的氫氟酸時，超純水不會在基板4的表面留下水漬，只可能在基板4的邊緣或中心留下水漬。如此，保證了基板4表面大部分區域的品質且無需對基板4表面進行乾燥去水步驟。
自第一通道112和第二通道113兩者中任意一個通道中向凹進部111內臭氧氣體，送入的臭氧氣體與基板4的下表面發生反應以對基板4進行鈍化處理。當送入臭氧的時間達到10分鐘後關閉向凹進部111內送入臭氧氣體。
通過蓋體2打開凹進部111，取出基板4，採用膜厚儀對基板4的表面進行檢測，檢測結果為基板4表面得到的氧化層的平均厚度後14Å，且整個表面氧化層的厚度的標準差為5%。通過本方法步驟對基板4表面進行鈍化處理，基板4表面能夠得獲得一個較為均勻的氧化層，減小了整個基板4表面在不同區域出現氧化層厚度厚薄不均的可能性。
在本實施例中公開了一種半導體表面檢測方法，其用於檢測半導體表面不同區域的污染物分佈情況，其包括以下步驟：
將待檢測的基板4放置於具有多個半導體處理單元11的本體1上，以使半導體處理單元11與基板4的下表面相抵。本體1上具有多個半導體處理單元11，根據對基板4檢測的不同區域進行排布半導體處理單元11。半導體處理單元11的數量可以根據對基板4不區域檢測的要求決定，檢測區域越多，在本體1上需要設置的半導體處理單元11越多。對基板4表面進行檢測的精度越高，本體1上需要設置的半導體處理單元11越多越密集。在一種實施方式中，半導體處理單元11中凹進部111底壁的中心具有一個位置1111，自該位置1111朝向凹進部111底壁邊緣1112沿重力反方向呈上升的斜面，第一通道112為開口處於較低位置的通道，第二通道112為開口處於較高位置的通道，第一通道112可以用於流體3的送入或送出或用於保持壓力平衡，第二通道113用於流體3的送入或送出或保持壓力平衡。在另一種實施方式中，半導體處理單元11中凹進部111底壁的中心具有一個位置1111，自該位置1111朝向凹進部111底壁邊緣1112沿重力方向呈下降的斜面，第一通道112為開口處於較高位置的通道，第二通道112為開口處於較低位置的通道，第一通道112用於流體3的送入或送出或保持壓力平衡，第二通道113用於流體3的送出和送入或保持壓力平衡。其中，第一通道和第二通道與凹進部連通的開口具有不同的高度。
向多個半導體處理單元11中至少一個半導體處理單元的第一通道112和第二通道113兩者中任意一個通道中送入流體3，以使流體3與基板4的下表面接觸以帶走基板4的下表面的污染物；該步驟中的流體3為與需要檢測的污染物相對應的流體，其能夠將所要檢測的污染物在基板表面去除，一般該流體可以包括有氫氟酸、雙氧水、硝酸等。
通過至少一個半導體處理單元11中的第一通道112和第二通道113兩者中任意一個通道送出流體3。在上述多種實施方式中，當半導體處理單元的凹進部呈自該位置1111朝向凹進部111底壁邊緣1112沿重力反方向呈上升的斜面結構時，自第一通道112送入流體3，隨著流體3的持續送入，其與基板4的下表面相接觸，流體3將基板4下表面的物質除去或溶解於流體中，隨著流體3的流動，物質隨流體3自基板4的中心向邊緣移動。可以通過第一通道112送出流體3，基板4的下表面的物質隨著流體3被送出凹進部111，並被收集檢測。通過第一通道112送出流體，由於第一通道112位於凹進部111的底部，如此可以使得流體3在流出凹進部111時具有更好的穩定性。當然的，也可以通過第二通道113送出流體。基板4的下表面的物質隨著流體3被送出凹進部111，並被收集檢測。通過第二流道113送出流體是因為，自第一通道112送入流體3，隨著流體3的持續送入，其與基板4的下表面相接觸，流體3將基板4下表面的污染物除去或溶解於流體3中，隨著流體3慢慢充滿凹進部111，大部分的污染物都流向了凹進部111的底壁邊緣1112，從第二流道113送出流體3時，流體3內含有的雜物的量更為穩定，有利於設備的檢測。
當半導體處理單元的凹進部111呈自該位置1111朝向凹進部111底壁邊緣1112沿重力方向呈下降的斜面結構時，可以自第二通道113送入流體3，隨著流體3的持續送入，其與基板4的下表面相接觸，流體3將基板4下表面的物質除去或溶解於流體3中，隨著流體3的流動，物質隨流體3自基板4的邊緣向中心移動。然後，通過第一通道112送出流體3，基板4的下表面的物質隨著流體3被送出凹進部111，並被收集檢測。通過第一流道112送出流體是因為，自第二通道113送入流體3，隨著流體3的持續送入，其與基板4的下表面相接觸，流體3將基板4下表面的污染物除去或溶解於流體3中，隨著流體3慢慢充滿凹進部111，大部分的污染物都流向了凹進部111的底壁的中心1111，從第一流道112送出流體時，流體3內含有的雜物的量更為穩定，有利於設備的檢測。當然的，也可以通過第二通道113送出流體3，基板4的下表面的物質隨著流體3被送出凹進部111，並被收集檢測。通過第二通道113送出流體3，由於該種情況下第二通道113位於凹進部111的底部，如此可以使得流體3在流出凹進部111時具有更好的穩定性。
分別收集多個半導體處理單元11送出的流體並分別進行檢測，從而根據檢測結果得到基板4上不同區域的污染物的分佈情況。
採用本基板4表面檢測方法能夠對同一基板4的不同區域進行污染物的檢測，每一個半導體處理單元11可以對基板4的某一區域獨立進行處理，且在處理過程中，一個半導體處理單元11不會影響到另一個半導體處理單元11，且半導體處理單元11在處理中所使用的流體只會與基板4的固定區域進行接觸，無法流至基板4其他無需檢測區域，如此，可以防止進行檢測的流體污染其他區域。通過多個半導體處理單元11檢測的結果，進而得到基板4上不同區域的污染物的分佈情況。當設置的半導體處理單元11越多，半導體處理單元11檢測的區域面積越小，最終得到基板4污染物的分佈情況越理想。
本說明書中的各個實施例均採用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1‧‧‧本體
11‧‧‧半導體處理單元
111‧‧‧凹進部
1111‧‧‧位置
1112‧‧‧邊緣
112‧‧‧第一通道
113‧‧‧第二通道
114‧‧‧導向槽
12‧‧‧第一凹槽
13‧‧‧第三通道
14‧‧‧第一卡合部
2‧‧‧蓋體
21‧‧‧第四通道
22‧‧‧第二卡合部
23‧‧‧導流槽
24‧‧‧第二凹槽
25‧‧‧第五通道
3‧‧‧流體
4‧‧‧基板
X‧‧‧ X段
Y‧‧‧ Y段
在此描述的圖式僅用於解釋目的，而不意圖以任何方式來限制本發明公開的範圍。另外，圖中的各部件的形狀和比例尺寸等僅為示意性的，用於幫助對本發明的理解，並不是具體限定本發明各部件的形狀和比例尺寸。本領域的技術人員在本發明的教導下，可以根據具體情況選擇各種可能的形狀和比例尺寸來實施本發明。 第1圖為微腔室處理裝置的結構示意圖。 第2圖為本發明半導體處理裝置的一個實施例的結構示意圖。 第2A圖為實施例第2圖中I處放大的結構示意圖。 第2B圖為實施例第2圖中II處放大的結構示意圖。 第3圖為本發明半導體處理裝置一個實施例中本體的俯視圖。 第4圖為本發明半導體處理裝置一個實施例中本體的剖面圖。 第4A圖為實施例第4圖中I處放大的結構示意圖。 第4B圖為實施例第4圖中II處放大的結構示意圖。 第5圖為本發明半導體處理裝置一個實施例中蓋體的仰視圖。 第6圖為第5圖實施例中沿A-A剖面的剖面圖。 第7圖為本發明半導體處理裝置的另一個實施例的結構示意圖。 第7A圖為實施例第7圖中I處放大的結構示意圖。 第8圖為本發明半導體處理裝置另一個實施例中本體的剖面圖。 第8A圖為實施例第8圖中I處放大的結構示意圖。 第9圖為本發明半導體處理裝置的另一個實施例中蓋體的仰視圖。 第9A圖為實施例第9圖中沿A-A剖面的剖面圖。 第10圖為本發明半導體處理裝置另一個實施例中凹進部結構的A-A示意圖。 第11圖為本發明半導體處理裝置另一個實施例的結構示意圖。 第11A圖為實施例第11圖中I處放大的結構示意圖。 第11B圖為實施例第11圖中沿A-A剖面的剖面圖。 第11C圖為實施例第11B圖中I處一個實施例的結構示意圖。 第11D圖為實施例第11B圖中I處另一個實施例的結構示意圖。
1‧‧‧本體
11‧‧‧半導體處理單元
111‧‧‧凹進部
1111‧‧‧位置
1112‧‧‧邊緣
112‧‧‧第一通道
113‧‧‧第二通道
12‧‧‧第一凹槽
13‧‧‧第三通道
14‧‧‧第一卡合部
2‧‧‧蓋體
21‧‧‧第四通道
22‧‧‧第二卡合部
24‧‧‧第二凹槽

Claims (30)

  1. 一種半導體處理裝置，其特徵在於，其包括：本體，在所述本體上的至少一個半導體處理單元，每個所述半導體處理單元包括：在所述本體的上端面形成的凹進部，所述凹進部的底壁上具有至少一個位置，自所述位置向著所述底壁的邊緣沿重力方向呈下降趨勢或自所述位置向著所述底壁的邊緣沿重力反方向呈上升趨勢；在所述底壁的每個所述位置處開設的與所述凹進部連通的第一通道；以及在所述凹進部底壁的邊緣處的所述本體上開設的與所述凹進部連通的第二通道；其中所述第一通道及/或所述第二通道能夠作為流體的出口及/或入口；其中所述凹進部的底壁的邊緣設置有一導向槽，所述導向槽內與至少一個所述第二通道相連通。
  2. 如請求項1所述的半導體處理裝置，其特徵在於，所述位置位於所述凹進部的底壁的中心。
  3. 如請求項2所述的半導體處理裝置，其特徵在於，所述半導體處理單元為一個，自所述位置向所述底壁的邊緣沿重力反方向呈上升的斜面。
  4. 如請求項2所述的半導體處理裝置，其特徵在於，所述半導體處理單元為一個，自所述位置向所述凹進部邊緣沿重力方向呈下降的斜面。
  5. 如請求項1所述的半導體處理裝置，其特徵在於，所述第二通道繞所述凹進部的中心呈環形分佈。
  6. 一種半導體處理裝置，其特徵在於，其包括：本體，在所述本體上的至少一個半導體處理單元，每個所述半導體處理單元包括：在所述本體的上端面形成的凹進部，所述凹進部的底壁上具有至少一個位置，自所述位置向著所述底壁的邊緣沿重力方向呈下降趨勢或自所述位置向著所述底壁的邊緣沿重力反方向呈上升趨勢；在所述底壁的每個所述位置處開設的與所述凹進部連通的第一通道；以及在所述凹進部底壁的邊緣處的所述本體上開設的與所述凹進部連通的第二通道；其中所述第一通道及/或所述第二通道能夠作為流體的出口及/或入口；其中所述本體上還設置有一凹槽，所述凹槽設置於所述凹進部的週邊，以收集從所述凹進部內溢出的所述流體，所述本體上還設置有用於連通所述凹槽和外界的第三通道，以送出所述凹槽內收集的所述流體。
  7. 一種半導體處理裝置，其特徵在於，其包括：本體，在所述本體上的至少一個半導體處理單元，每個所述半導體處理單元包括：在所述本體的上端面形成的凹進部，所述凹進部的底壁上具有至少一個位置，自所述位置向著所述底壁的邊緣沿重力方向呈下降趨勢或自所述位置向著所述底壁的邊緣沿重力反方向呈上升趨勢；在所述底壁的每個所述位置處開設的與所述凹進部連通的第一通道；以及在所述凹進部底壁的邊緣處的所述本體上開設的與所述凹進部連通的 第二通道；其中所述第一通道及/或所述第二通道能夠作為流體的出口及/或入口；其中所述半導體處理單元為一個，所述位置位於所述凹進部底壁的中心，自所述位置向所述凹進部邊緣沿重力反方向呈上升的曲線，所述曲線的斜率由大變小；或自所述位置向所述凹進部邊緣沿重力反方向呈下降的曲線，所述曲線的斜率由小變大。
  8. 如請求項7所述的半導體處理裝置，其特徵在於，以所述中心位置為原點，以向所述邊緣延伸的射線方向為正方向，所述曲線所呈形狀的解析函數為，其中C為大於0的常數。
  9. 如請求項7所述的半導體處理裝置，其特徵在於，以所述中心位置為原點，以向所述邊緣延伸的射線方向為正方向，所述曲線所呈形狀的解析函數為y=Alnx+C，其中A、C為常數。
  10. 一種半導體處理裝置，其特徵在於，其包括：本體，在所述本體上的至少一個半導體處理單元，每個所述半導體處理單元包括：在所述本體的上端面形成的凹進部，所述凹進部的底壁上具有至少一個位置，自所述位置向著所述底壁的邊緣沿重力方向呈下降趨勢或自所述位置向著所述底壁的邊緣沿重力反方向呈上升趨勢；在所述底壁的每個所述位置處開設的與所述凹進部連通的第一通道；以及在所述凹進部底壁的邊緣處的所述本體上開設的與所述凹進部連通的 第二通道；其中所述第一通道及/或所述第二通道能夠作為流體的出口及/或入口；其中所述裝置還包括能夠設置於所述本體上方的蓋體，所述蓋體上開設有第四通道，所述蓋體放置在所述本體上時，所述本體的所述凹進部與所述蓋體的下端面之間形成空腔，所述第四通道使得所述空腔與外界連通。
  11. 如請求項10所述的半導體處理裝置，其特徵在於，所述本體上具有第一卡合部，所述蓋體上具有與第一卡合部相對應的第二卡合部，當所述本體與所述蓋體相卡合時，所述本體與所述蓋體之間密封連接。
  12. 如請求項10所述的半導體處理裝置，其特徵在於，所述蓋體的下端面開設有至少一條導氣槽，所述導氣槽與所述第四通道連通。
  13. 一種半導體處理裝置，其特徵在於，其包括：本體，在所述本體上的至少一個半導體處理單元，每個所述半導體處理單元包括：在所述本體的上端面形成的凹進部，所述凹進部的底壁上具有至少一個位置，自所述位置向著所述底壁的邊緣沿重力方向呈下降趨勢或自所述位置向著所述底壁的邊緣沿重力反方向呈上升趨勢；在所述底壁的每個所述位置處開設的與所述凹進部連通的第一通道；以及在所述凹進部底壁的邊緣處的所述本體上開設的與所述凹進部連通的第二通道；其中所述第一通道及/或所述第二通道能夠作為流體的出口及/或入口； 其中所述本體的上端面設置有多個相互獨立的所述半導體處理單元，以使得多個所述半導體處理單元能對同一塊基板上一面的不同區域進行分別處理。
  14. 一種半導體處理方法，其特徵在於，其包括以下步驟：將待處理的基板放置於本體的凹進部上，需要處理的表面朝下；其中，所述本體具有與所述凹進部連通的第一通道和第二通道，所述第一通道和所述第二通道與所述凹進部連通的開口具有不同的高度；自所述第一通道和所述第二通道兩者中的至少一個通道向所述凹進部內送入流體，所述流體充滿所述基板的下表面與所述本體形成的凹進部之間的空間，所述流體與所述基板的下表面接觸；以及通過所述第一通道和所述第二通道兩者中開口處於較低位置的一個通道送出所述凹進部內的所述流體。
  15. 如請求項14所述的半導體處理方法，其特徵在於，當將所述流體送出所述凹進部時，所述流體與所述基板的下表面形成固液氣分介面，通過控制所述固液氣分介面的移動速度和移動方向，進而控制在所述基板下表面的遺留物質的量和物理分佈狀態。
  16. 如請求項15所述的半導體處理方法，其特徵在於，當將所述流體送出所述凹進部時，所述流體與所述基板的下表面形成的固液氣分介面，所述固液氣分介面的移動速度滿足預定條件一時，在所流體與所述基板的下表面形成的固液氣分介面移動過程中，在所述基板下表面無所述流體殘留。
  17. 如請求項15所述的半導體處理方法，其特徵在於，當將所述流體送出所述凹進部時，所述流體與所述基板的下表面形成的固液氣分介面，所 述固液氣分介面的移動速度滿足預定條件二時，在所流體與所述基板的下表面形成的固液氣分介面移動過程中，所述流體在所述基板下表面形成預定厚度的薄膜。
  18. 如請求項14所述的半導體處理方法，其特徵在於，所述凹進部的底壁上具有至少一個位置，該位置位於所述凹進部的底壁的中心，自所述位置向所述凹進部邊緣沿重力方向呈下降趨勢，所述第一通道為開口處於較高位置的通道，所述第二通道為開口處於較低位置的通道。
  19. 如請求項18所述的半導體處理方法，其特徵在於，在通過所述第二通道送出所述凹進部內的所述流體的過程中，所述流體與所述基板的固液氣分介面自所述基板的中心向邊緣移動。
  20. 如請求項14所述的半導體處理方法，其特徵在於，所述凹進部的底壁上具有至少一個位置，該位置位於所述凹進部的底壁的中心，自所述位置向所述凹進部邊緣沿重力反方向呈上升趨勢，所述本體的第一通道為開口處於較低位置的通道，所述本體的第二通道為開口處於較高位置的通道。
  21. 如請求項20所述的半導體處理方法，其特徵在於，在通過所述第一通道送出所述凹進部內的所述流體時，所述流體與所述基板的固液氣分介面自所述基板的邊緣向中心移動。
  22. 一種半導體表面檢測方法，其特徵在於，其包括以下步驟：將待檢測的基板放置於本體上，以使半導體處理單元的外沿與基板的下表面的外沿相抵；向所述半導體處理單元中至少一個所述半導體處理單元的第一通道和第二通道中的至少一個通道中送入流體，以使所述流體與所述基板的下表 面接觸以帶走所述基板的下表面的污染物；通過至少一個半導體處理單元中的所述第一通道和所述第二通道中的任意一個通道送出所述流體；以及分別收集至少一個半導體處理單元送出的所述流體並分別進行檢測，根據檢測結果得到所述基板上不同區域的污染物的分佈情況。
  23. 如請求項22所述的半導體表面檢測方法，其特徵在於，每個所述半導體處理單元包括凹進部，所述凹進部的底壁具有至少一個位置，該位置位於凹進部的底壁的中心，自所述位置向所述凹進部邊緣沿重力反方向呈上升的斜面，所述第一通道為開口處於較低位置的通道，所述第二通道為開口處於較高位置的通道。
  24. 如請求項23所述的半導體表面檢測方法，其特徵在於，自所述第一通道送入所述流體，隨著所述流體的持續送入，其與所述基板的下表面相接觸，所述流體將所述基板下表面的物質除去或溶解於所述流體中，隨著所述流體的流動，所述物質隨流體自所述基板的中心向邊緣移動。
  25. 如請求項24所述的半導體表面檢測方法，其特徵在於，通過所述第一通道送出所述流體，所述基板的下表面的物質隨著所述流體被送出所述凹進部，並被收集檢測。
  26. 如請求項24所述的半導體表面檢測方法，其特徵在於，通過所述第二通道送出所述流體，所述基板的下表面的物質隨著所述流體被送出所述凹進部，並被收集檢測。
  27. 如請求項22所述的半導體表面檢測方法，其特徵在於，每個所述半導體處理單元包括凹進部，所述凹進部的底壁具有至少一個位置，該位置 位於凹進部的底壁的中心，自所述位置向所述凹進部邊緣沿重力方向呈下降的斜面，所述第一通道為開口處於較高位置的通道，所述第二通道為開口處於較低位置的通道。
  28. 如請求項27所述的半導體表面檢測方法，其特徵在於，自所述第二通道送入所述流體，隨著所述流體的持續送入，其與所述基板的下表面相接觸，所述流體將所述基板下表面的物質除去或溶解於所述流體中，隨著所述流體的流動，所述物質隨流體自所述基板的邊緣向中心移動。
  29. 如請求項28所述的半導體表面檢測方法，其特徵在於，通過所述第一通道送出所述流體，所述基板的下表面的物質隨著所述流體被送出所述凹進部，並被收集檢測。
  30. 如請求項28所述的半導體表面檢測方法，其特徵在於，通過所述第二通道送出所述流體，所述基板的下表面的物質隨著所述流體被送出所述凹進部，並被收集檢測。
TW105129679A 2015-11-25 2016-09-13 半導體處理裝置、其處理方法及表面檢測方法 TWI606504B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510828929.8A CN106803477B (zh) 2015-11-25 2015-11-25 半导体处理装置及其方法

Publications (2)

Publication Number Publication Date
TW201719737A TW201719737A (zh) 2017-06-01
TWI606504B true TWI606504B (zh) 2017-11-21

Family

ID=58763775

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105129679A TWI606504B (zh) 2015-11-25 2016-09-13 半導體處理裝置、其處理方法及表面檢測方法

Country Status (8)

Country Link
US (2) US11101148B2 (zh)
EP (1) EP3382741B1 (zh)
JP (1) JP6665294B2 (zh)
KR (1) KR102136403B1 (zh)
CN (1) CN106803477B (zh)
RU (1) RU2713171C9 (zh)
TW (1) TWI606504B (zh)
WO (1) WO2017088324A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783669B (zh) * 2015-11-25 2019-04-12 无锡华瑛微电子技术有限公司 半导体处理装置及方法
EP4145496B1 (en) * 2018-09-07 2024-01-31 Huaying Research Co., Ltd Semiconductor processing device
RU198545U1 (ru) * 2020-02-26 2020-07-15 Общество с ограниченной ответственностью "Сенсор Микрон" Устройство для соединения полупроводниковых пластин
CN112002660B (zh) * 2020-08-27 2024-01-19 南京国盛电子有限公司 一种半导体处理装置、处理方法及应用

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2073932C1 (ru) * 1992-03-25 1997-02-20 Научно-исследовательский институт измерительных систем Устройство для одностороннего травления пластин
WO2001099156A1 (en) * 2000-06-16 2001-12-27 Applied Materials, Inc. Configurable single substrate wet-dry integrated cluster cleaner
US6899111B2 (en) * 2001-06-15 2005-05-31 Applied Materials, Inc. Configurable single substrate wet-dry integrated cluster cleaner
US6908512B2 (en) * 2002-09-20 2005-06-21 Blue29, Llc Temperature-controlled substrate holder for processing in fluids
JP3890026B2 (ja) * 2003-03-10 2007-03-07 東京エレクトロン株式会社 液処理装置および液処理方法
JP2006093557A (ja) * 2004-09-27 2006-04-06 Sharp Corp 気相成長装置
CN101499407B (zh) * 2008-02-02 2010-07-28 北京北方微电子基地设备工艺研究中心有限责任公司 一种气体分配装置及应用该分配装置的半导体处理设备
US20090241998A1 (en) * 2008-03-26 2009-10-01 Multimetrixs, Llc Apparatus for foam-assisted wafer cleaning with use of universal fluid supply unit
WO2013016941A1 (zh) 2011-07-29 2013-02-07 无锡华瑛微电子技术有限公司 可调式半导体处理装置及其控制方法
CN103367197B (zh) * 2012-03-29 2015-12-02 无锡华瑛微电子技术有限公司 晶圆表面处理系统
TW201443272A (zh) * 2013-02-20 2014-11-16 Applied Materials Inc 基板的壓差吸附之裝置與方法
TW201437423A (zh) * 2013-02-21 2014-10-01 Applied Materials Inc 用於注射器至基板的空隙控制之裝置及方法
JP6017999B2 (ja) 2013-03-15 2016-11-02 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
JP6057886B2 (ja) 2013-12-25 2017-01-11 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置

Also Published As

Publication number Publication date
KR102136403B1 (ko) 2020-07-22
EP3382741A4 (en) 2018-11-21
KR20180100558A (ko) 2018-09-11
EP3382741A1 (en) 2018-10-03
RU2018122780A (ru) 2019-12-25
TW201719737A (zh) 2017-06-01
US11417542B2 (en) 2022-08-16
CN106803477B (zh) 2020-01-03
US11101148B2 (en) 2021-08-24
JP2018537855A (ja) 2018-12-20
CN106803477A (zh) 2017-06-06
EP3382741B1 (en) 2021-10-27
RU2018122780A3 (zh) 2019-12-25
RU2713171C9 (ru) 2020-07-22
JP6665294B2 (ja) 2020-03-13
US20190035644A1 (en) 2019-01-31
RU2713171C2 (ru) 2020-02-04
WO2017088324A1 (zh) 2017-06-01
US20200243349A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
TWI606504B (zh) 半導體處理裝置、其處理方法及表面檢測方法
EP3195926A1 (en) Device and method for manufacturing gas-dissolved water
CN105408983A (zh) 一种垂直无旋处理腔室
CN107342249B (zh) 化学品供应单元和基板处理装置
KR20170038010A (ko) 세정 장치
US20180358241A1 (en) Substrate treating apparatus and methods
KR20150125938A (ko) 기판 처리 장치
JP2017525157A (ja) オゾン含有流体を用いる半導体ウェハーの表面処理装置およびその方法
TWI487577B (zh) 用於噴淋頭電極之混合酸洗淨的方法
CN112864050A (zh) 一种晶圆清洗装置、控制方法、控制器及系统
KR102201878B1 (ko) 척핀 및 이를 포함하는 기판 처리 장치
KR20160116476A (ko) 반도체 웨이퍼 세정 장치
KR101010311B1 (ko) 매엽식 기판 처리 장치 및 방법
KR102103508B1 (ko) 기판 처리 장치 및 방법
KR102342472B1 (ko) 약액 배출 장치 및 약액 배출 방법
KR102583458B1 (ko) 기판 처리액 회수 유닛 및 이를 구비하는 기판 처리 장치
KR20230094092A (ko) 웨이퍼 세정장치
KR20170056961A (ko) 스핀척 및 이를 구비하는 세정장치
KR101399836B1 (ko) 화학 기계적 연마 공정이 행해진 웨이퍼의 웨팅 장치 및 방법
KR20120036491A (ko) 기판 처리 장치
TWM657863U (zh) 具備回收裝置之基板處理設備
CN106328558A (zh) 工艺腔室
KR20120009712A (ko) 기판 처리 장치
KR20220023899A (ko) 기판 처리 장치 및 기판 처리 방법
KR200460178Y1 (ko) 히팅 장치