TWI605247B - 具有可變電壓讀出時脈訊號之時間延遲積分成像系統 - Google Patents

具有可變電壓讀出時脈訊號之時間延遲積分成像系統 Download PDF

Info

Publication number
TWI605247B
TWI605247B TW103122162A TW103122162A TWI605247B TW I605247 B TWI605247 B TW I605247B TW 103122162 A TW103122162 A TW 103122162A TW 103122162 A TW103122162 A TW 103122162A TW I605247 B TWI605247 B TW I605247B
Authority
TW
Taiwan
Prior art keywords
amplitude
pixel
drivers
phase
signals
Prior art date
Application number
TW103122162A
Other languages
English (en)
Other versions
TW201516393A (zh
Inventor
鄭國武
陳振華
畢努 巴拉可瑞西納 薩西
Original Assignee
克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 克萊譚克公司 filed Critical 克萊譚克公司
Publication of TW201516393A publication Critical patent/TW201516393A/zh
Application granted granted Critical
Publication of TWI605247B publication Critical patent/TWI605247B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/711—Time delay and integration [TDI] registers; TDI shift registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Description

具有可變電壓讀出時脈訊號之時間延遲積分成像系統 相關申請案
本申請案主張於2013年6月26日由Zheng等人提出申請之標題為「Reducing TDI Power Consumption by Changing the Voltage of Vertical Readout Clock Voltage」之美國臨時專利申請案第61/839,768號之優先權，該美國臨時專利申請案以引用方式併入本文中。
本發明大體而言係關於電子成像領域，且更特定而言，係關於使用時間延遲積分(TDI)感測器及相關聯成像系統對諸如半導體晶圓及光罩之試樣的檢驗。
半導體檢驗及計量涉及使用高度精密成像系統來檢驗半導體晶圓(在本文中統稱為「樣本」或「試樣」)上之積體電路之製作中所使用之一半導體晶圓或光罩之表面以便偵測在製作期間可發生之缺陷。用於半導體缺陷檢驗之某些高階成像系統可在一300nm直徑晶圓之一全檢驗期間偵測大約30nm大小之缺陷。此等缺陷係小於晶圓自身數個數量級。呈現用於晶圓檢驗系統及光罩檢驗系統之足夠通量之高階成像系統通常採用電荷耦合裝置(CCD)感測器及相關聯TDI驅動電子器件，且此等成像系統在本文中稱作TDI成像系統。
圖6圖解說明習用TDI成像系統中所利用之一一般化CCD感測 器。感測器包含形成其中像素配置成水平列及垂直行102(例如，256×2048或更大)之一成像區101之一CCD像素陣列。CCD感測器通常含有通道停止件103(在圖6中由垂直實線表示)，該等通道停止件防止影像電荷(光電子)在成像區101內自一個行移動至另一行。影像電荷移動因此經限制沿著行102(亦即，沿垂直方向向下)朝向沿著感測器之下部邊緣安置之串列暫存器104。當一影像電荷到達一行中之最後像素時，影像電荷由串列暫存器104水平逐像素轉移，直至電荷達到一讀出階為止，自該讀出階，電荷經轉移至一或若干讀出放大器105。一轉移閘極106或類似結構通常控制成像區101與串列暫存器104之間的電荷移動。某些感測器僅具有一個讀出放大器105，通常位於串列暫存器104之端處。其他感測器(諸如圖6中所示之一者)具有多個讀出放大器105以減少讀取串列暫存器中之像素之內容所需之時間。
在利用一CCD感測器(諸如圖6中所示之感測器)之一典型TDI成像系統配置中，一轉換機構(未展示)致使樣本在一燈、雷射光束或其他明亮照明光源(未展示)照明樣本(例如，半導體晶圓)表面時相對於感測器移動。反射光經透射/導引至感測器上，致使感測器在像素中產生形成表示所接收反射光之量之影像電荷之光電子。掃描樣本以使得針對樣本之表面之每一小區產生之影像電荷大體以樣本相對於感測器移動之相同速率沿著每一像素行(例如，沿著圖6中之垂直行102向下)逐像素收集及轉移。在每一像素位置處收集之每一成像表面區之影像電荷部分與先前像素中所產生之影像電荷整合(匯合)，且然後使用習知技術讀出並處理「最終」影像電荷以產生樣本表面之一經修改影像。
半導體檢驗及計量需要極其穩定、低雜訊光源來偵測小缺陷及/或對一半導體晶圓試樣上之小尺寸特徵進行極其精確量測。目前，UV光源(亦即，具有100nm至400nm波長之光源)用於當前最佳技術 之半導體檢驗及計量系統，此乃因UV波長提供對由當前半導體處理製作技術產生之特徵之缺陷及尺寸之充分敏感性。然而，隨著半導體製作技術產生更小裝置特徵，必須提供能夠以比現今可能之解析度高之解析度成像並量測特徵之下一代半導體檢驗及計量系統。為達成此較高解析度目標，下一代半導體檢驗及計量系統必須利用具有低於100nm(例如，13.5nm)波長之光源。令人遺憾地，當前最佳技術TDI成像系統無法容易修改以部分地利用具有低於100nm波長之光源，此乃因此光呈現將防止當前最佳技術TDI成像系統產生有用成像資料之顯著較高能量。
需要促進使用具有低於100nm之波長之光之下一代半導體檢驗及計量之一TDI成像系統及操作方法。
本發明係針對一種時間延遲積分(TDI)成像系統及方法，其中一TDI感測器(例如，一CCD像素陣列感測器)係使用可變(電壓)振幅讀出時脈信號控制以使電力消耗且因此熱產生最小化，藉此促進感測器在下一代半導體檢驗及計量系統中之感測器之使用。本發明因此解決下一代半導體檢驗及計量系統之發展中遇到之一個問題：具有低於100nm(例如13.5nm)之波長之彼光使安置於試樣表面上方之氣體粒子離子化以使得防止試樣特徵之適合成像。用於避免此離子化問題之一種方法將係將試樣、TDI CCD感測器及光源安置於一真空室中。然而，此部分解決方案產生另一問題：即，圍繞TDI CCD之一氣體氛圍之消除消除習用習用中所使用之一主要熱轉移機構。亦即，在耦合至TDI CCD之熱交換結構上方無氣體(例如，空氣)流動之情況下，TDI CCD經受熱損壞。此問題因與具有低於100nm之波長之光相關聯之較高能量而進一步加劇。根據本發明，傳輸至一行中之每一像素之讀出時脈信號具有由(亦即，等於或稍微大於)像素在該行中之位置保持及轉移 影像電荷所需之預期最小電子位準所定義之振幅。具體而言，接近行之頂部之像素(亦即，在TDI程序之開始時所利用之像素)僅需要保持並轉移小影像電荷，因此供應至此等「上部」像素之讀出時脈信號僅需具有相對低電壓振幅。相比而言，接近行之「底部」之像素(亦即，接近TDI程序結束時所利用之像素)需要保持並轉移相對大影像電荷，因此供應至此等「下部」像素之讀出時脈信號具有相對高電壓振幅。藉由根據像素之行位置漸進地增加讀出時脈信號振幅(亦即，其中每一像素接收由彼像素之預期最大電子位準定義之讀出時脈信號振幅)，本發明使感測器電力消耗最小化為大約三分之一，因此顯著減少感測器之熱產生。由於下一代半導體檢驗及計量系統將可能需要將感測器安置於一真空室中，其中習用基於對流之感測器冷卻技術將係無效，感測器熱產生之減少藉由顯著減少必須自真空室移除之熱量來促進下一代半導體檢驗及度量衡系統中之現有TDI感測器之使用。
根據本發明之替代實施例，一TDI成像系統及操作方法利用由相位信號以類似於習用TDI程序中所使用之方式之一方式控制之CCD感測器。此等感測器包含配置成水平列及垂直行之一像素陣列，其中每一像素(通常)包含兩個、三個或四個閘極，且其中每一行中之閘極經組態以根據習知技術逐像素轉移影像電荷。使用習知技術(例如，使用FPGA來產生數位相位值，及使用數位轉類比轉換器來將數位值轉換成類比信號)產生初級相位信號，且然後分裂器電路分裂(複製)每一初級相位信號以提供多個讀出時脈信號。舉例而言，當使用一種三相CCD時脈技術時，產生三個初級相位信號且然後分裂成多個次級相位信號，其中每一次級相位信號具有等於三個初級相位信號中之一者之一相位。然後如下文所闡述處理次級相位信號以使得每一次級相位信號變成一相關聯讀出時脈信號，且然後將讀出時脈信號傳輸至CCD像素之閘極以使得每一像素列接收成組讀出時脈信號中之一相關聯組 (例如，每一三閘極CCD像素列係由包含具有一第一相位之一個(第一)讀出時脈信號、具有一第二相位之一個(第二)讀出時脈信號及具有一第三相位之一個(第三)讀出時脈信號之一組三個讀出時脈信號控制。讀出時脈信號與一樣本之移動協調以使得由自一樣本區反射之光產生之一影像電荷根據習知TDI影像處理技術收集並沿著該行向下逐像素轉移。
根據本發明之一態樣，讀出時脈信號藉由使用一相關聯增益控制驅動器來放大次級相位信號中之每一者產生以使得每一讀出時脈信號具有與相關聯經放大次級相位信號相同之相位，但根據讀出時脈信號施加至其之像素之(垂直)位置而具有不同於讀出時脈信號之一振幅。換言之，增益控制驅動器經組態以使得至少一個上部(第一)像素列(亦即，毗鄰於較早在TDI程序中接收反射光之感測器行之「上部」(第一)端安置之一列)由共用一相對低(第一)振幅之一(第一)組讀出時脈信號控制，且至少一個下部(第二)像素列(亦即，毗鄰於接近TDI程序結束時接收反射光之感測器之下部(第二)端安置之一列)由共用一相對高(第二)振幅之一(第二)組讀出時脈信號控制。在一項特定實施例中，估計或以其他方式預定每一列之預期最大影像電荷，且驅動器在一TDI程序期間經控制以使得施加至每一列之讀出時脈信號振幅由彼列之預期最大影像電荷量定義。舉例而言，預期保持/轉移小影像電荷之上部列係由振幅等於或稍微大於對預期小影像電荷執行保持/轉移功能所需之最小閘極電子位準之讀出時脈信號控制。相反地，預期保持/轉移較大(例如，充分)影像電荷之下部列係由振幅等於或稍微大於對預期較大影像電荷執行保持/轉移功能所需之最小(例如，「充分」)電子位準之讀出時脈信號控制。由於接近感測器之上部端收集/保持/轉移之影像電荷係相對小，因此當影像電荷處於其最大位準時，上部像素使用共用稍微低於用於收集/保持/轉移最後列中(亦即， 在TDI程序結束時)之影像電荷之讀出時脈信號之最大振幅(例如，至少二分之一或三分之一，取決於是否存在兩個或三個位準，且若使用更多位準則更低)之一振幅之讀出時脈信號來控制。藉由將具有較低振幅之讀出時脈信號提供至上部列及將具有較高振幅之讀出時脈信號提供至下部列，本發明經由使用具有相同振幅之時脈信號來驅動所有列之習用方法來顯著減少感測器電力消耗，藉此藉由顯著減少在TDI程序期間由感測器產生之熱量來促進現有TDI感測器在下一代半導體檢驗及計量系統中之使用。
根據本發明之替代特定實施例，讀出時脈信號具有多個振幅，該等振幅以一連續斜坡圖案(亦即，以使得每一連續列接收一遞增較大讀出信號振幅)或以一階梯圖案(亦即，以使得相關聯像素列群組接收振幅針對每一連續列群組以一階梯圖案增加之讀出時脈信號)漸進地(遞增地)增加。連續斜坡方法之一優點係此方法使電力減少最大化且使熱產生最小化，此乃因每一列僅接收與在彼列之位置處保持/轉移電荷所需之電力一樣多之電力。在階梯方法中，像素列分組成連續配置之「層級」，其中每一層級包含連接至一共同驅動器組(例如，藉由形成於感測器晶片上之一次級分裂器)之兩個或兩個以上像素列以使得一給定層級之每一列接收相同讀出時脈信號(亦即，具有與彼層級之每隔一列相同之振幅)。儘管階梯圖案方法由於某些列接收高於彼群組/層級之最小閘極電子位準之讀出時脈信號振幅而引起較小電力損失，但階梯方法藉由減少感測器封裝之驅動器及相關聯之插腳輸出連接之數目而減少總系統成本及複雜性，且促進使用現有感測器。在連續斜坡或階梯方法中，至少一個中間(第三)像素列(亦即，安置於在上部(第一)列與下部(第二)列之間的一列)接收具有介於施加至上部列之較低(第一)振幅與施加至下部列之較高(第二)振幅之間的一不同(第三)振幅之一讀出時脈信號集。
類似於習用TDI成像系統，本發明利用一X-Y台或其他傳送機構來使一樣本相對於感測器移動以使得光在每一TDI程序期間自樣本之表面之相同小區(例如，一缺陷區)反射，且反射光經引導至一相關聯行之每一像素上。亦即，在一第一時間週期自缺陷區反射之光與一先前所形成電荷整合以在安置於行中之一給定(第一)像素中產生一「第一」收集電荷，且然後與樣本之移動協調地將「第一」收集電荷轉移至一下一順序(第二)像素，使得在一隨後(第二)時間週期自缺陷區反射之光經引導至一下一順序(第二)像素中，其中一相關聯收集電荷與所轉移/保持電荷整合以產生一「第二」(較大)所收集影像電荷，該「第二」(較大)所收集影像電荷隨後以類似方式沿著像素行向下傳遞。根據本發明之一態樣，影像電荷產生/轉移程序涉及其中收集電荷自由具有一較低(第一)振幅之讀出時脈信號控制之一第一像素轉移至由具有一較高(第二)振幅之讀出時脈信號控制之一下一順序像素之至少一項例項。當使用連續斜坡方法時，在每一影像電荷轉移(亦即，逐列)時發生此增加之振幅。當使用階梯方法時，振幅在影像電荷自一個層級之最後列轉移至下一順序層級之第一列時週期性地發生。
根據本發明之一實際實施例，一TDI成像系統利用一真空室來裝納感測器、欲檢驗之樣本及用於使樣本相對於感測器移動之機構(例如，XY台)。真空室促進使用超高頻率光(例如，具有13.5nm之一波長)之TDI成像而不產生與使用習用方法相關聯之離子化氣體問題。為使真空室內部之熱產生最小化，系統之驅動電子器件及讀出電子器件安置於真空室之外部。在一例示性實施例中，驅動電路包含含有經組態以使用複數個查找表產生數位相位值之邏輯之一場可程式化閘陣列、將數位相位值轉換成初級相位信號之數位轉類比轉換器(DAC)及選用第一級放大器、用於根據初級相位信號產生次級相位信號之一分 裂器電路(或電路)，及將次級相位信號轉移成可變振幅讀出時脈信號之增益控制驅動器。
根據本發明之一特定實施例，增益控制驅動電路包含電流回饋放大器，該電流回饋放大器具有經耦合以接收次級相位信號之非反相(第一)輸入端子、在其上傳輸可變振幅讀出時脈信號之輸出端子，及連接於放大器輸出端子與一反相(第二)放大器輸入端子之間的一數位/類比變阻器。每一增益控制驅動電路之變阻器係由調整產生目標輸出電壓振幅之增益之一適當控制值組態。使用變阻器(或其他類比或數位增益控制電路)促進對傳輸至感測器之每一列或層級之讀出時脈信號振幅之精確調整。
100‧‧‧時間延遲積分成像系統/系統
100A‧‧‧感測器系統/系統
101‧‧‧成像區
103‧‧‧通道停止件
104‧‧‧串列暫存器
105‧‧‧讀出放大器
106‧‧‧轉移閘極
110‧‧‧分裂器電路/驅動器電路
110A-1‧‧‧系統/分裂器電路
110A-2‧‧‧系統/分裂器電路
110A-3‧‧‧系統/分裂器電路
130‧‧‧驅動器電路
130-11‧‧‧驅動器
130-12‧‧‧驅動器
130-13‧‧‧驅動器
130-21‧‧‧驅動器
130-22‧‧‧驅動器
130-23‧‧‧驅動器
130-31‧‧‧驅動器
130-32‧‧‧驅動器
130-33‧‧‧驅動器
130A-1‧‧‧驅動器電路
130A-2‧‧‧驅動器電路
130A-3‧‧‧驅動器電路
130B‧‧‧增益控制驅動器/類比驅動器/驅動器
131B‧‧‧電流回饋放大器/放大器
132B‧‧‧類比(或數位)變阻器/變阻器
150‧‧‧三相感測器/感測器
150A‧‧‧時間延遲積分感測器/感測器
151-11-151-98‧‧‧電荷耦合裝置像素/像素
155‧‧‧讀出放大器
156‧‧‧分裂器電路
170‧‧‧增益控制電路
210‧‧‧X-Y台
210A‧‧‧XY台
301A‧‧‧驅動電子器件/驅動電路
303A‧‧‧讀出電子器件
310A‧‧‧場可程式化閘陣列
320A-1‧‧‧數位轉類比轉換器
320A-2‧‧‧數位轉類比轉換器
320A-3‧‧‧數位轉類比轉換器
330-1‧‧‧「第一級」增益偏移放大器/第一級放大器/分裂器
330-2‧‧‧「第一級」增益偏移放大器/第一級放大器/分裂器
330-3‧‧‧「第一級」增益偏移放大器/第一級放大器/分裂器
350A‧‧‧真空室
A1‧‧‧相當低(第一)振幅/振幅
A2‧‧‧中間振幅/振幅
A3‧‧‧相對高(第二)振幅/振幅
AP1‧‧‧類比相位信號
AP2‧‧‧類比相位信號
AP3‧‧‧類比相位信號
C1‧‧‧影像電荷
C1(t1)‧‧‧「第一」收集電荷/影像電荷/所轉移電荷
C1(t2)‧‧‧收集電荷
C1(t3)‧‧‧影像電荷
C1(t6)‧‧‧影像電荷
C1(t9)‧‧‧最終電荷
CL1‧‧‧行
CL2‧‧‧行
CL3‧‧‧行
CL4‧‧‧行
CL5‧‧‧行
CL6‧‧‧行
CL7‧‧‧行
CL8‧‧‧行
DR‧‧‧缺陷區
DP1‧‧‧數位相位值
DP2‧‧‧數位相位值
DP3‧‧‧數位相位值
G‧‧‧閘極
G1‧‧‧控制值
G2‧‧‧控制信號
G3‧‧‧控制信號
IL‧‧‧入射光
IL(t1)-IL(t9)‧‧‧虛箭頭
L1‧‧‧連續配置層級/層級
L2‧‧‧連續配置層級/層級
L3‧‧‧連續配置層級/層級
P1‧‧‧初級相位信號
P2‧‧‧初級相位信號
P3‧‧‧初級相位信號
P11‧‧‧次級相位信號
P12‧‧‧次級相位信號
P13‧‧‧次級相位信號
P21‧‧‧次級相位信號
P22‧‧‧次級相位信號
P23‧‧‧次級相位信號
P31‧‧‧次級相位信號
P32‧‧‧次級相位信號
P33‧‧‧次級相位信號
P101‧‧‧次級相位信號/信號
P116‧‧‧次級相位信號
P201‧‧‧次級相位信號
P216‧‧‧次級相位信號
P301‧‧‧次級相位信號
P316‧‧‧次級相位信號
P1V1‧‧‧讀出時脈信號/時脈信號
P1V01‧‧‧「相位一」讀出時脈信號/讀出時脈信號
P1V16‧‧‧「相位一」讀出時脈信號/讀出時脈信號
P1V2‧‧‧讀出時脈信號
P1V3‧‧‧讀出時脈信號
P2V1‧‧‧讀出時脈信號
P2V01‧‧‧「相位二」讀出時脈信號/讀出時脈信號
P2V16‧‧‧「相位二」讀出時脈信號/讀出時脈信號
P2V2‧‧‧讀出時脈信號
P2V3‧‧‧讀出時脈信號
P3V1‧‧‧讀出時脈信號
P3V01‧‧‧「相位三」讀出時脈信號/讀出時脈信號
P3V16‧‧‧「相位三」讀出時脈信號/讀出時脈信號
P3V2‧‧‧讀出時脈信號
P3V3‧‧‧讀出時脈信號
R11‧‧‧列/像素/上部列
R12‧‧‧列/像素/上部列
R13‧‧‧列/像素/上部列
R21‧‧‧列/像素/中間列
R22‧‧‧列/像素/中間列
R23‧‧‧列/像素/中間列
R31‧‧‧列/像素/下部列
R32‧‧‧列/像素/下部列
R33‧‧‧列/像素/下部列
RL‧‧‧反射光
RL(t1)-RL(t9)‧‧‧虛箭頭/反射光/光/影像電荷
S(t1)-S(t9)‧‧‧樣本
+IN‧‧‧非反相(第一)輸入端子
-IN‧‧‧反相輸入端子/反相放大器輸入端子
V0‧‧‧最小電壓
VFw‧‧‧最大電壓
參考以下說明、隨附申請專利範圍及附圖，將更好地理解本發明之此等及其他特徵、態樣以及優點。
圖1圖解說明根據本發明之一實施例之包含一TDI感測器之一簡化TDI成像系統；圖2展示圖1之TDI成像系統之一部分，且特定而言將一例示性影像電荷繪示為其整合收集電荷且在操作期間沿著TDI感測器之一行逐像素轉移；圖3係展示根據本發明之一實際實施例之一簡化TDI成像系統時間之一方塊圖；圖4係圖解說明根據本發明之一特定實施例之用於產生可變讀出時脈信號之一例示性增益控制驅動器電路之一電路圖；圖5(A)及圖5(B)係繪示根據本發明之替代實施例之分別具有連續斜坡及階梯圖案之可變讀出時脈信號振幅之圖式；圖5(C)係繪示習用恆定電壓讀出時脈信號振幅之一圖式；及圖6係展示一習用TDI感測器之一簡化方塊圖。
本發明係關於TDI影像感測之一改良。呈現以下闡述以使熟習此項技術者能夠製作及使用本發明，如在一特定應用及其要求之內容脈絡中提供。如本文中所使用，諸如「上部」、「下部」、「向下」、「水平」及「垂直」等方向性術語意欲出於闡述目的提供相對位置，且非意欲指定一絕對參考架構。如本文中所使用，片語「讀出時脈信號」意欲係指「垂直」讀出時脈信號(亦即，用於沿著一CCD感測器中之行實施電荷轉移之讀出時脈信號)，如與用於自串列暫存器讀出電荷之「水平」(串列)讀出時脈信號相反。本文中所使用之術語「耦合」及「連接」如下定義。術語「連接」用於闡述兩個電路元件之間的一直接連接，舉例而言，藉由根據正規積體電路製作技術形成之一金屬線。相比而言，術語「耦合」用於闡述兩個電路元件之間的一直接聯集或一間接連接。舉例而言，兩個耦合元件可藉由一金屬線直接連接，或藉由一介入電路元件(例如，一電容器、電阻器、電感器，或藉由一電晶體之源極/汲極端子)間接連接。熟習此項技術者將瞭解對較佳實施例之各種修改，且本文中定義之一般原理可應用於其他實施例。因此，本發明並非意欲限制於所展示及所闡述之特定實施例，而欲賦予與本文中所揭示之原理及新穎特徵相一致之最寬廣範疇。
讀出時脈信號之振幅定義CCD像素之最大電荷保持容量(亦即，充分容量)，且係定義一TDI成像系統之電力消耗之主要因素中之一者。在傳統應用中，傳輸至一TDI CCD感測器之讀出時脈信號時脈針對整個成像區域維持相同振幅(亦即，無論像素位置如何，所有像素列接收具有由充分像素位準判定之相同電壓振幅之讀出時脈信號)。假定一總電荷(或總信號位準)S，在M像素轉移之後(亦即，在M列之後)，針對每一像素之收集電荷係大約S/M，且陣列中之一像素之總保持電荷由其垂直(列)位置定義且表達為：
其中y係沿TDI整合方向之像素位置(列編號)。現在，考量一CCD具有充分位準S F ，需要保持於像素位置y中之最大電荷變成：
若用以保持及轉移此充分電荷之所需最大垂直時脈振幅係V FW ，則需要在具有電荷位準S F (y)之像素y中保持並轉移之電壓擺動亦減少一因數。使用習用方法之恆定電壓讀出時脈信號，對垂直驅動器放大器之正規化電路要求表達為：P=M(V FW )2 方程式3
如下文參考例示性實際實例所闡述，本發明與習用方法之區別之處在於本發明引入使用依據像素列位置定義之不同像素列之可變垂直時脈振幅。假定保持並轉移電荷S F /M之最大振幅係V FW ，藉由使讀出時脈信號振幅隨垂直像素(列)位置變化，如圖5(B)中所指示，感測器電力消耗(ΣfCV 2)減少而不犧牲感測器效能，此乃因供應於每一像素列之經修改讀出時脈信號振幅足以對彼像素列上所產生之最大可能影像電荷執行保持及轉移。
為簡化本發明之實施方案，替代電壓位準之逐漸增加而使用一階梯振幅增量(在圖5(A)中指示。且實施於實際實施例中)。每一像素整合位準之階梯部分之正規化電力消耗表達為：
其中n係沿TDI方向之轉移之數目，V min係第一像素之預期最大電荷(或在每一TDI整合步驟上產生之預期最大光電子)且由下式表達
因此正規化電路需求變成
且利用本發明之電路減少計算為：
其中P'係使用可變垂直時脈振幅之所需電力消耗。因此，本發明之益處包含與習用時脈方案相比之減少之電力消耗(例如，如由方程式7所控管，下降至33.33%)，且由於在減少之電力位準下CCD上之最小熱應力所致之減少之暗電流。
現在參考某些簡化且實際例示性實施例闡述本發明。
圖1展示利用包含配置成九個列R11至R33及八個行CL1至CL8之一CCD像素151-11至151-98陣列之一簡化三相感測器150之一部分TDI成像系統100。每一像素列連接在一起以使得每一列之每一像素接收相同組之三個讀出時脈信號且由該相同組之三個讀出時脈信號控制。另外，根據例示性實施例，像素列經分組(例如，藉由分裂器電路156)以形成連續配置層級L1至L3以使得每一層級包含共用相同組之三個讀出時脈信號之三個列。舉例而言，層級L1包含列R11至R13，該等列接收包含讀出時脈信號P1V1、P2V1及P3V1之相同讀出時脈信號組且由其控制(亦即，列R11中之R11至R18、列R12中之像素R21至R28及列R13中之像素R31至R38中之每一者接收讀出時脈信號P1V1、P2V1及P3V1且由其控制)。類似地，層級L2包含列R21至R23，該等列接收讀出時脈信號P1V2、P2V2及P3V2且由其控制，且層級L3包含列R31至R33，該等列接收讀出時脈信號P1V3、P2V3及P3V3且由其控制。熟習此項技術者將認識到，出於闡釋目的，所繪示9×8陣列係大大簡化，且實際感測器通常包含更多列及行。此外，層級可包含任何數目個列(一個、兩個、四個)，且亦可使用需要不同數目個讀出時脈 信號(例如，兩個或四個)之像素。
TDI成像系統100利用各種電路來產生三個初級相位信號P1、P2及P3，該等初級相位信號P1、P2及P3然後經分裂且經處理從而以類似於習用成像系統中所利用之方式之一方式來形成九個讀出時脈信號讀出時脈信號P1V1至P3V1、P2V1至P2V3及P3V1至P3V3。參考圖1之左側，使用習知技術(例如，以下文參考圖3所闡述之方式使用FPGA、DAC及放大器)產生有機相位信號P1、P2及P3以使得初始相位信號P1以產生感測器150之所要操作之一方式與相位信號P2及P3異相。初級相位信號P1、P2及P3然後分別藉由一分裂器電路110「分裂」(亦即，有效複製)以形成九個次級相位信號P11至P33，每一次級相位信號與初級相位信號中之一者等同。亦即，次級相位信號P11至P33等同且具有與初級相位信號P1相同之相位，次級相位信號P21至P23具有與次級相位信號P2相同之相位，且次級相位信號P31至P33具有與初級相位信號P3相同之相位。次級相位信號P11至P33然後由一驅動器電路130處理以使得每一次級相位信號由一相關聯驅動器130-11至130-33放大以產生一相關聯讀出時脈信號P1V1至P3V3。舉例而言，次級相位信號P11施加至驅動器130-11之一輸入端子，該驅動器130-11繼而在其輸出端子上產生相關聯讀出時脈信號P1V1。類似地，驅動器130-12及130-13分別將次級相位信號P21及P31轉換成相關聯讀出時脈信號P2V1及P3V1，驅動器130-21、130-22及130-23分別將次級相位信號P12、P22及P32轉換成相關聯讀出時脈信號P1V2、P2V2及P3V2，且驅動器130-31、130-32及130-33分別將次級相位信號P13、P23及P33轉換成相關聯讀出時脈信號P1V3、P2V3及P3V3。驅動器電路110耦合至感測器150之對應輸入端子以使得每一驅動器130-11至130-33耦合至一相關聯像素列或列群組。舉例而言，驅動器130-11之輸出端子耦合至感測器150以使得列R11、R12及R13接收根據次級相 位信號P11產生之時脈信號P1V1。注意，驅動器130-21及130-31亦耦合至感測器150以使得列R11、R12及R13接收分別根據次級相位信號P21及P31產生之時脈信號P2V1及P3V1。亦即，每一像素列(例如，列R11)由三個相位信號控制。在一項實施例中，讀出時脈信號P1V1至P3V3根據(Brown等人)標題為「Apparatus for continuous clocking of TDI sensors」之共同擁有之美國專利第7952633號(其以全文引用方式併入本文中)中所教示之方法產生為連續時脈信號波形。
根據本發明之一態樣，驅動器電路110之驅動器130-11至130-33包括增益控制電路，該增益控制電路經控制(例如，藉由一增益控制電路170)以使得讀出時脈信號P1V3至P3V3之振幅根據讀出時脈信號施加至之相位列之(垂直)位置而定義，且所施加讀出時脈信號振幅沿影像電荷沿著行CL1至CL8行進之方向增加。舉例而言，驅動器130-11至130-13之增益藉由控制信號G1之方式控制以使得至少一個上部(第一)像素列(在此實例中，毗鄰於在一TDI程序期間起始影像電荷之行CL1至CL8之端安置之列R11至R13)接收讀出時脈信號P1V1、P2V1及P3V1，其中「P1」、「P2」及「P3」指定三個相位信號，且「V1」指定在圖1之上部中心區處繪示之一相當低(第一)振幅A1。相比而言，驅動器130-31至130-33之增益藉由控制信號G3控制以使得至少一個下部(第二)像素列(例如，毗鄰於在一TDI程序期間在其處轉移/產生最終影像電荷之行CL1至CL8之端安置之列R31至R33)接收讀出時脈信號P1V3、P2V3及P3V3，其中「V3」指定在圖1之下部中心部分處繪示之一相對高(第二)振幅A3，且其中振幅A3大於振幅A1。為提供沿向下垂直方向增加之讀出時脈信號，驅動器130-21至130-23之增益藉由控制信號G2之方式控制以使得至少一個中間(第三)像素列(例如，經安置以在一TDI程序期間自上部列接收影像電荷且將影像電荷轉移至下部列之列R21至R23)接收具有具有介於振幅A1與A3之間的 一振幅的一中間振幅A2(繪示於圖1之中心區中)之讀出時脈信號P1V2、P2V2及P3V2。
在一項特定實施例中，估計或以其他方式預定每一列之預期最大影響電荷，且在每一TDI程序期間控制驅動器130-11至130-33，使得施加至每一列之讀出時脈信號振幅(亦即，振幅A1、A2及A3)由彼列之預期最大影像電荷量定義。舉例而言，預期保持/轉移小影像電荷之上部列R11至R13由振幅A1等於或稍微大於對列R13之像素151-31至151-38中所產生之最大預期影像電荷執行保持/轉移功能所需之最小閘極電子位準之讀出時脈信號控制。相反地，預期保持/轉移較大(例如，充分)影像電荷之下部列R31至R33由振幅A3等於或稍微大於對列R33之像素151-91至151-98中所產生之預期最大「充分」影像電荷量執行保持/轉移功能所需之最小電子位準之讀出時脈信號控制。中間列R21至R23預期保持/轉移中間影像電荷，且因此由振幅A2等於或稍微大於對列R23之像素中所產生之預期最大中間影像電荷執行保持/轉移功能所需之最小電子位準之讀出時脈信號控制。在一項實施例中，由於在上部列R11至R13中(亦即，在TDI程序之開始時)所收集/保持/轉移之影像電荷與下部列R31至R33中所產生之彼等影像電荷相比相對小，讀出時脈信號P1V3、P2V3及P3V3之振幅A3比用於在上部列R11至R13中收集/保持/轉移影像電荷之讀出時脈信號P1V1、P2V1及P3V1之振幅A1顯著高(例如，在兩個層級之情形中至少兩倍高，在所繪示之實例中三倍高)。
圖1之例示性實施例利用一「階梯」時脈分佈，其中感測器150之列R11至R33分組成三個連續配置層級L1至L3以使得每一層級包含三個列(例如，層級L1包含列R11至R13，層級L2包含列R21至R23，且層級L3包含列R31至R33)。在階梯時脈分佈方法中，每一驅動器130-11至130-33耦合至一相關聯層級L1至L3之每一列以使得相關聯層 級之每一列接收由驅動器產生之相同讀出時脈信號。舉例而言，驅動器130-11耦合至層級L1之每一列R11、R12及R13(例如，藉由形成於感測器150上之第二分裂器電路156方式)以使得每一列R11、R12、R13接收讀出時脈信號P1V1。類似地，驅動器130-12及130-13耦合至層級L1之每一列R11、R12及R13以使得每一列R11、R12及R13亦接收讀出時脈信號P2V1及P3V1。另外，驅動器130-21、130-22及130-23耦合至層級L2之每一列R21、R22及R23以使得此等列接收讀出時脈信號P1V2、P2V2及P3V2，且驅動器130-31、130-32及130-33耦合至層級L3之每一列R31、R32及R33以使得此等列接收讀出時脈信號P1V3、P2V3及P3V3。以此方式，每一層級L1至L3之列由具有一相關聯讀出時脈信號振幅之相位信號控制(例如，層級L1使用振幅A1控制，層級L2使用振幅A2控制，且層級L3使用振幅A3控制)。圖5(A)中大體繪示階梯時脈分佈方法，階梯時脈分佈方法指示讀出時脈信號振幅以一系列「階」自一最小電壓V0增加至一最大電壓V FW ，其中每一階指示接收具有相同振幅之讀出時脈信號之像素列之一相關聯數目。
圖5(B)係圖解說明其中讀出時脈信號振幅以每一影像電荷轉移增加之一替代連續斜坡時脈分佈方法之一圖式(亦即，使得每一連續列接收一遞增較大讀出信號振幅)。連續斜坡方法之一優點係此方法使電力減少最大化且使熱產生最小化，此乃因每一列僅接收與在彼列之位置處保持/轉移電荷所需之電力一樣多之電力。相比而言，使用階梯方法，讀出時脈信號振幅由每一層級之最後像素列定義，此需要使用可比需要之振幅高之振幅來控制每一層級中之「上部」列。儘管階梯圖案方法由於某些列接收高於彼群組/層級之最小閘極電子位準之讀出時脈信號振幅而引起較小電力損失，但階梯方法藉由減少感測器封裝之驅動器及相關聯之插腳輸出連接之數目而減少總系統成本及複雜性，且促進使用現有感測器。相比而言，如圖5(C)中所指示，習用 方法將相同讀出時脈信號最大振幅V FW 施加至所有感測器像素列。
圖2係圖解說明涉及感測器150(圖1中所示)之行CL1中之一影像電荷C1之產生之一TDI程序之一簡化圖。參考圖2之左側，展示例示性讀出時脈信號P1V1、P2V1及P3V1，每一讀出時脈信號具有在V1與-V1之間變化之振幅A1，分別施加至像素151-11、151-12及151-13之閘極G。類似地，具有在V2與-V2之間變化之振幅A2(但具有分別與讀出時脈信號P1V1、P2V1及P3V1相同之相位)之例示性讀出時脈信號P1V2、P2V2及P3V2分別施加至像素151-21、151-22及151-23之閘極，且具有在V3與-V3之間變化之振幅A3之例示性讀出時脈信號P1V3、P2V3及P3V3施加至像素151-31、151-32及151-33之閘極。
此外，圖2中展示一X-Y台210(或其他傳送機構)，其係以類似於習用TDI成像系統中所使用之方式之一方式使一樣本S相對於感測器150移動之系統100之另一部分。注意，圖2展示樣本S之一小部分(亦即，在樣本表面中包含一小孔洞或裂縫之一缺陷區DR)，且繪示在時間週期t1至t9期間隨著樣本S相對於感測器150移動之缺陷區DR之移動(亦即，樣本「S(t1)」在一初始時間t1處展示缺陷區DR，且樣本「S(t9)」展示在一最終時間t9處之缺陷區DR)。在九個時間週期中之每一者期間引導至缺陷區DR上之入射光(由虛箭頭IL(t1)至IL(t9)指示)，及在九個時間週期中之每一者期間自缺陷區DR反射之光(由虛箭頭RL(t1)至RL(t9)指示)在TDI程序期間經引導至感測器150上。由於樣本以對應影像電荷C1沿著行CL1轉移之相同速率相對移動，因此反射光RL(t1)至RL(t9)經引導至每一像素151-11至151-91上以使得在每一時間週期接收之光在其沿著行CL1向下轉移時與影像電荷C1整合。亦即，在第一時間週期t1期間自缺陷區DR反射之光RL(t1)在像素151-11中產生一「第一」收集電荷C1(t1)。影像電荷C1(t1)然後在時間週期t1結束時(時間週期t2開始時)轉移至像素151-21，且在第二時間週期t2 期間自缺陷區DR反射之光RL(t2)與所轉移電荷C1(t1)整合以在像素151-12中產生收集電荷C1(t2)。在時間t3期間，影像電荷C1(t1)然後轉移至像素151-31且與反射光RL(t3)整合以產生影像電荷RL(t3)，影像電荷RL(t3)然後在時間t4期間轉移至像素151-41且與反射光RL(t4)整合以產生影像電荷RL(t4)，影像電荷RL(t4)然後轉移至像素151-51且與反射光RL(t5)整合以產生影像電荷RL(t5)，影像電荷RL(t5)然後轉移至像素151-61且與反射光RL(t6)整合以產生影像電荷RL(t6)，影像電荷RL(t6)然後轉移至像素151-71且與反射光RL(t7)整合以產生影像電荷RL(t7)。影像電荷RL(t7)然後轉移至像素151-81且與反射光RL(t8)整合以產生影像電荷RL(t8)，影像電荷RL(t8)然後轉移至像素151-91且與反射光RL(t9)整合以產生最終影像電荷RL(t9)。在時間週期t9之後，使用習知技術將最終電荷C1(t9)自像素151-91轉移至讀出放大器155以用於感測器150至讀出電子之傳輸關斷。
根據本發明之一態樣，由於上文所提及之可變讀出時脈信號振幅，每一影像電荷產生/轉移程序涉及至少一項例項，其中該收集電荷自由具有一較低振幅之讀出時脈信號控制之一像素轉移至由具有一較高振幅之讀出時脈信號控制之一下一順序像素。舉例而言，如圖1及圖2中所指示，由於使用階梯時脈分佈，因此像素之間的讀出時脈信號振幅改變發生兩次。當影像電荷C1(t3)自由具有振幅A1之讀出時脈信號P1V1至P3V1控制之像素151-31轉移至由具有較高振幅A2之讀出時脈信號P1V2至P3V2控制之像素151-41時發生第一振幅改變。當影像電荷C1(t6)自由具有振幅A2之讀出時脈信號P1V2至P3V2控制之像素151-36轉移至由具有較高振幅A3之讀出時脈信號P1V3至P3V3控制之像素151-71時，發生第二振幅改變。自由具有一較低(第一)振幅之讀出時脈信號控制之一像素至由具有一遞增較高(第二)振幅之讀出時脈信號控制之一像素之影像電荷之重複轉移係本發明之一特性，且 促進根據本發明構成之TDI成像系統之電力建設益處。此等振幅改變之數目由層級之數目(亦即，在利用階梯時脈分佈之系統中)或由列之數目(亦即，在實施一連續斜坡時脈分佈之系統中)判定。
圖3係展示根據一簡化例示性實際實施例之一TDI成像系統100A之一方塊圖，其中感測器150A包括配置成一2048行×1024列陣列之三閘極CCD像素，其中該等像素列分組成十六個層級(亦即，每一層級包括接收相同組讀出控制信號之2048行×64個像素)。系統110A因此包含能夠產生四十八個讀出時脈信號(亦即，十六個「相位一」讀出時脈信號P1V01至P1V16、十六個「相位二」讀出時脈信號P2V01至P2V16，及十六個「相位三」讀出時脈信號P3V01至P3V16)之驅動電子器件301A，該四十八個讀出時脈信號以包含每一相位一個讀出時脈信號之組供應至感測器150A，其中三個時脈信號中之每一者具有相同電壓振幅。另外，感測器系統100A包含以上文所闡述方式接收及處理在TDI程序期間所產生之影像電荷之讀出電子器件。
根據所揭示實施例之一態樣，感測器150A連同用於使欲檢驗之一樣本移動之一傳送機構(例如，一XY台210A)及將入射光IL引導至樣本上且將反射光RL引導至感測器150A上之相關聯電子器件(例如，一偏光光束分裂器PBS及相關聯透鏡(未展示))一起裝納於一真空室350A中。應注意，光L之源可位於真空室350A內部或安置於外部(亦即，其中光L藉由一窗傳遞至真空室350A中)。真空室350A使用超高頻率光(例如，具有一波長13.5nm)來TDI成像而不產生與其中樣本安置於一氣體環境(例如，空氣)中之習用系統及方法相關聯之離子化氣體問題根據當前較佳實施例，為使真空室350A內部之熱產生最小化，驅動電子器件301A及讀出電子器件303A安置於真空室350A外部，其中讀出時脈信號P1V01至P3V16藉由適合連接(例如，導線或其他傳導線)傳輸至真空室350A中。
在圖3中所示之例示性實際實施例中，驅動電路301A包含一場可程式化閘陣列FPGA 310A，數位轉類比轉換器(DAC)320A-1、320A-2及320A-3，選用之「第一級」增益偏移放大器330A-1、330A-2及330A-3，分裂器電路110A-1、110A-2及110A-3，及用於產生初級相位信號且然後將初級相位信號轉換成讀出時脈信號之驅動器電路130A-1、130A-2及130A-3。FPGA 310A包含由邏輯(例如，儲存於查找表中)組態之查找表，該等查找表使用習知技術偵查(case)FPGA電路以產生數位相位值DP1、DP2及DP3。DAC 320A-1至320A-3及選用之第一級放大器330A-1至330A-3經耦合以自FPGA 310A接收數位相位值DP1、DP2及DP3，且用於分別將數位相位值DP1、DP2及DP3轉換成初級相位信號P1、P2、P3。在一項特定實施例中，DAC 320A-1經耦合以接收數位相位值DP1，且使用習知技術用於產生具有一第一相位之相關聯類比相位信號AP1。類似地，DAC 320A-2及320A-3分別耦合以接收數位相位值DP2及DP3，且用於產生相關聯類比相位信號AP2及AP3，其中類比相位信號AP2及AP3在相位上彼此不同且不同於類比相位信號AP1。在一特定實施例中，每一DAC 320-1至320A-3包括一10位元330MHz DAC，諸如美國麻薩諸塞州諾伍德甚至類比裝置生產之裝置ADV7123。類比相位信號AP1至AP3然後傳遞至選用之第一級放大器330A-1至330A-3，該等選用之第一級放大器用於使用習知技術來放大及/或信號處理類比相位信號以產生具有適合特性之初級相位信號P1、P2及P3。舉例而言，第一級放大器330A-1經耦合以自相關聯DAC 320A-1接收相關聯類比相位信號AP1，且包含控制所接收信號之增益及其他特性以使得在其輸出端子上產生具有所要信號特性之初級相位信號P1之電路。類似地，第一級放大器330A-2及330A-3經耦合以分別自相關聯DAC 320A-2及320A-3接收相關聯類比相位信號AP2及AP3，且包含分別在其輸出端子上產生初級相位信號P2及P3 之電路。初級相位信號P1至P3然後分別傳輸至分裂器電路110A-1至110A-3，其中每一分裂器電路(例如，分裂器330A-1)經耦合以接收一相關聯初級相位信號，且包含產生(亦即，「分裂」或以其他方式複製)具有所接收初級相位信號之相同相位及信號特性之十六個等同次級相位信號之電路。舉例而言，分裂器330A-1經耦合以接收放大器330A-1之輸出端子，且根據初級相位信號P1產生次級相位信號P101至P116。類似地，分裂器330A-2及330A-3經耦合以分別接收初級相位信號P2及P3，且分別產生次級相位信號P201至P216及P301至P316。次級相位信號P101至P116、P201至P216及P301至P316然後傳輸至驅動器電路130A-1至130A-3，每一驅動器電路包含諸如下文參考圖4所闡述且產生讀出控制信號P1V01至P3V16用於傳輸至感測器150A之十六個增益控制驅動器。
圖4係圖解說明根據本發明之一特定實施例之由驅動器電路130A-1至130A-3(圖3)所利用之增益控制驅動器(類比驅動器)130B之一電路圖。驅動器130B通常包含一電流回饋放大器131B(例如，由美國德克薩斯州布蘭諾的德克薩斯儀器公司生產之一LM7373MRX可操作放大器)及一類比(或數位)變阻器132B。放大器131B包含經耦合以接收一相關聯次級相位信號(例如，信號P101)之一非反相(第一)輸入端子+IN、在其上傳輸一相關聯可變振幅讀出時脈信號(例如，信號P1V01)之一輸出端子，及一非反相輸入端子-IN。變阻器132B連接於放大器輸出端子OUT與反相放大器輸入端子-IN之間(亦即，在一增益設定電阻器之位置中)，且由一相關聯控制值G1(例如，範圍在自0至15之值中)組態以使得由變阻器132B產生十六個可能不同電阻以產生致使放大器131B產生所需輸出電壓振幅之一適當增益。在系統100A(圖3)中，驅動器130B經複製四十八次以產生讀出時脈信號P1V01至P3V16以便控制TDI感測器150A之每一像素。放大器自垂直DAC電路 接收輸入。
再次參考圖3，每一驅動器電路130A-1至130A-3包含十六個增益控制驅動器，每一增益控制驅動器等同於驅動器130B(圖4)，該等增益控制驅動器經組態以產生十六個讀出時脈信號，該等讀出時脈信號在由感測器150A之十六個層級中之每一者之預期最大影像電荷值(亦即，所儲存之光電子之最大數目)定義之振幅方面漸進地增加。表1展示針對一典型V FW =+/-6V正弦時脈擺動之十六個像素列層級中之每一者之例示性漸進地增加時脈信號振幅。
本文中所呈現之實施例及所圖解說明之特定態樣並非意指限制性，但可包含替代組件同時仍併入本發明之教示及益處，即用於使用 振幅根據行位置變化之讀出時脈信號來在一TDI感測器內轉移影像電荷之實施方案。雖然因此已結合本發明之特定實施例闡述本發明，但應理解，本發明能夠進行進一步修改。本申請案意欲涵蓋本發明的任何變化形式、使用或更改，該等變化形式、使用或更改一般遵循本發明的原理且包含與本發明背離但歸屬於與本發明相關之此項技術內的已知及習慣實務範圍內的此等變化形式、使用或更改。舉例而言，儘管特定參考每像素具有三個閘極之TDI CCD感測器闡述本發明，但本發明亦應用於具有帶兩個、四個或四個以上閘極之像素之TDI感測器(亦即，使用具有兩個、四個或四個以上相位之讀出時脈信號)。另外，儘管讀出時脈信號經繪示為連續(正弦)電壓波形(亦即，使用一連續時脈模式)，與方形電壓波相比，該等連續(正弦)電壓波形使電荷自閘極至閘極且自像素至像素更連續移動時，但亦可使用一叢發模式(亦即，使用正方形電壓波形)產生讀出信號。
100‧‧‧時間延遲積分成像系統/系統
110‧‧‧分裂器電路/驅動器電路
130‧‧‧驅動器電路
130-11‧‧‧驅動器
130-12‧‧‧驅動器
130-13‧‧‧驅動器
130-21‧‧‧驅動器
130-22‧‧‧驅動器
130-23‧‧‧驅動器
130-31‧‧‧驅動器
130-32‧‧‧驅動器
130-33‧‧‧驅動器
150‧‧‧三相感測器/感測器
151-11-151-98‧‧‧電荷耦合裝置像素/像素
155‧‧‧讀出放大器
156‧‧‧分裂器電路
170‧‧‧增益控制電路
A1‧‧‧相當低(第一)振幅/振幅
A2‧‧‧中間振幅/振幅
A3‧‧‧相對高(第二)振幅/振幅
C1‧‧‧影像電荷
CL1‧‧‧行
CL2‧‧‧行
CL3‧‧‧行
CL4‧‧‧行
CL5‧‧‧行
CL6‧‧‧行
CL7‧‧‧行
CL8‧‧‧行
G1‧‧‧控制值
G2‧‧‧控制信號
G3‧‧‧控制信號
L1‧‧‧連續配置層級/層級
L2‧‧‧連續配置層級/層級
L3‧‧‧連續配置層級/層級
P1‧‧‧初級相位信號
P2‧‧‧初級相位信號
P3‧‧‧初級相位信號
P11‧‧‧次級相位信號
P12‧‧‧次級相位信號
P13‧‧‧次級相位信號
P21‧‧‧次級相位信號
P22‧‧‧次級相位信號
P23‧‧‧次級相位信號
P31‧‧‧次級相位信號
P32‧‧‧次級相位信號
P33‧‧‧次級相位信號
P1V1‧‧‧讀出時脈信號/時脈信號
P1V2‧‧‧讀出時脈信號
P1V3‧‧‧讀出時脈信號
P2V1‧‧‧讀出時脈信號
P2V2‧‧‧讀出時脈信號
P2V3‧‧‧讀出時脈信號
P3V1‧‧‧讀出時脈信號
P3V2‧‧‧讀出時脈信號
P3V3‧‧‧讀出時脈信號
R11‧‧‧列/像素/上部列
R12‧‧‧列/像素/上部列
R13‧‧‧列/像素/上部列
R21‧‧‧列/像素/中間列
R22‧‧‧列/像素/中間列
R23‧‧‧列/像素/中間列
R31‧‧‧列/像素/下部列
R32‧‧‧列/像素/下部列
R33‧‧‧列/像素/下部列

Claims (20)

  1. 一種時間延遲積分(TDI)成像系統，其包括：一感測器，其包含配置成複數個列及複數個行之一像素陣列，相位信號產生構件，其用於產生複數個初級相位信號；用於將該複數個初級相位信號中之每一者分裂成複數個次級相位信號，使得一第一該初級相位信號經分裂成複數個等同第一次級相位信號且一第二該初級相位信號經分裂成複數個第二次級相位信號之構件；複數個驅動器，其經組態以根據該複數個次級相位信號產生複數個讀出時脈信號，該複數個驅動器耦合至該感測器，使得該等像素中之每一列接收分別由相關聯該等驅動器根據相關聯次級相位信號產生之至少兩個讀出時脈信號；及一增益控制電路，其經組態以控制該複數個驅動器，使得毗鄰於該複數個行之一第一端安置之一第一像素列接收具有一第一振幅之第一及第二讀出時脈信號，且毗鄰於該複數個行之一第二端安置之一第二像素列接收具有一第二振幅之第三及第四讀出時脈信號，其中該第二振幅大於該第一振幅。
  2. 如請求項1之TDI成像系統，其中該第一列像素經耦合以在一TDI程序期間接收一第一預期最大影像電荷量，且該增益控制電路包含用於控制該等驅動器之一第一群組，使得該第一振幅由該第一預期最大影像電荷量定義之構件，且其中該第二列像素經耦合以在該TDI程序期間接收一第二預期最大影像電荷量，且該增益控制電路包含用於控制該等驅動器 之一第二群組，使得該第二振幅由該第二預期最大影像電荷量定義之構件。
  3. 如請求項2之TDI成像系統，其中增益控制電路包含用於控制該等驅動器之該等第一及第二群組，使得該第二振幅係該第一振幅的至少兩倍大之構件。
  4. 如請求項1之TDI成像系統，其中該增益控制電路進一步控制該複數個驅動器，使得安置於該第一列與該第二列之間的一第三像素列接收具有一第三振幅之該等相關聯第一及第二讀出時脈信號之一第三組，其中該第三振幅介於該第二振幅與該第一振幅之間。
  5. 如請求項1之TDI成像系統，其中該複數個列分組成複數個連續配置層級，使得每一該層級包含該等列中之兩者或兩者以上，且其中該複數個驅動器中之每一者耦合至一相關聯層級之每一列，使得包含該第一列之一第一層級之每一列接收由一相關聯第一驅動器產生之該第一讀出時脈信號。
  6. 如請求項1之TDI成像系統，其進一步包括：用於使一樣本相對於該感測器移動，使得在一第一時間週期自該樣本之一區反射之光在每一行之一第一像素中產生一第一收集電荷，且使得在一第二時間週期自該樣本之該區反射之第二光在該每一行之一第二像素中產生一第二收集電荷之構件，其中該相位信號產生構件及該增益控制電路係經控制使得：該第一像素根據該等相關聯第一及第二讀出時脈信號之該第一組在該第一時間週期產生該第一收集電荷且將該第一收集電荷轉移至該第二像素，且該第二像素根據具有該第二振幅之該等相關聯第一及第二讀 出時脈信號之該第二組在該第二時間週期接收並保持該第一收集電荷，產生該第二收集電荷作為該所保持之第一收集電荷與該第二光之一總和，且將該收集第二電荷轉移至該第三像素。
  7. 如請求項1之TDI成像系統，其進一步包括一真空室，其中該相位信號產生構件、用於分裂之該構件及該複數個驅動器安置於該真空室外部，且其中該感測器及用於使一樣本相對於該感測器移動之構件安置在該真空室內部。
  8. 如請求項7之TDI成像系統，其中該相位信號產生構件包括：一場可程式化閘陣列(FPGA)，其由邏輯組態以產生複數個數位相位值；及數位轉類比轉換構件，其耦合至該FPGA用於將該複數個數位相位值中之每一者轉換成該複數個初級相位信號之一相關聯初級相位信號。
  9. 如請求項8之TDI成像系統，其中該數位轉類比轉換構件包括：複數個信號數位轉類比轉換器(DAC)，每一該DAC經耦合以接收該複數個數位相位值中之一相關聯數位相位值，且產生一相關聯類比相位信號；及複數個第一級放大器，每一該第一級放大器經耦合以自一相關聯該DAC接收一相關聯該類比相位信號，且包含用於根據該所接收類比相位信號產生一相關聯該初級相位信號之構件。
  10. 如請求項8之TDI成像系統，其中用於分裂之該構件包括複數個分裂器電路，每一該分裂器電路經耦合以接收一相關聯初級相位信號且包含用於根據該所接收相關聯初級相位信號產生複數個等同次級相位信號之構件。
  11. 如請求項1之TDI成像系統， 其中該複數個驅動器中之每一者包括：一電流回饋放大器，具有經耦合以接收一相關聯該次級相位信號之一第一輸入端子、一輸出端子及一第二輸入端子，及一變阻器，其連接於該輸出端子與該第二輸入端子之間；且其中該增益控制電路包括用於將一數位控制值傳輸至該複數個驅動器之每一該變阻器之構件。
  12. 一種用於使用包含配置成複數個列及複數個行之一像素陣列之一感測器來執行一時間延遲積分(TDI)感測程序之方法，該方法包括：產生複數個次級相位信號；將該複數個初級相位信號中之每一者分裂成複數個次級相位信號，使得將一第一該初級相位信號分裂成複數個等同第一次級相位信號，且將一第二該初級相位信號分裂成複數個第二次級相位信號；利用複數個驅動器來根據該複數個次級相位信號產生複數個讀出時脈信號，使得該等像素中之每一列接收由一相關聯第一驅動器根據一相關聯該第一次級相位信號產生之至少一相關聯第一讀出時脈信號，及由一相關聯第二驅動器根據一相關聯該第二次級相位信號產生之一相關聯第二讀出時脈信號；及控制該複數個驅動器，使得毗鄰於該複數個行之一第一端安置之一第一像素列接收具有一第一振幅之該等相關聯第一及第二讀出時脈信號之一第一組，且毗鄰於該複數個行之一第二端安置之一第二像素列接收具有一第二振幅之該等相關聯第一及第二讀出時脈信號之一第二組，其中該第二振幅大於該第一振幅。
  13. 如請求項12之方法， 其中該第一列像素經耦合以在一TDI程序期間接收一第一預期最大影像電荷量，其中該第二列像素經耦合以在該TDI程序期間接收一第二預期最大影像電荷量，且其中控制該複數個驅動器包括：控制該等驅動器之一第一群組，使得藉由該第一預期最大影像電荷量定義該第一振幅，及控制該等驅動器之一第二群組，使得藉由該第二預期最大影像電荷量定義該第二振幅。
  14. 如請求項13之方法，其中控制該複數個驅動器進一步包括：控制該等驅動器之該等第一及第二群組，使得該第二振幅係該第一振幅之至少兩倍大。
  15. 如請求項12之方法，其進一步包括：控制該複數個驅動器，使得安置於該第一列與該第三列之間的一第三像素列接收具有一第三振幅之該等相關聯第一及第二讀出時脈信號之一第三組，其中該第三振幅介於該第二振幅與該第一振幅之間。
  16. 如請求項12之方法，其中該複數個列分組成一系列連續配置層級，每一該層級包含複數個毗鄰列，且其中該方法進一步包括：控制該複數個驅動器，使得一第一層級之每一列接收由一相關聯第一驅動器產生之相同第一讀出時脈信號。
  17. 如請求項12之方法，其進一步包括：使一樣本相對於該感測器移動，使得在一第一時間週期自該樣本之一區反射之光在每一行之一第一像素中產生一第一收集電荷，且使得在一第二時間週期自該樣本之該區反射之第二光 在該每一行之一第二像素中產生一第二收集電荷，致使該第一像素根據該等相關聯第一及第二讀出時脈信號之該第一組在該第一時間週期產生該第一收集電荷且將該第一收集電荷轉移至該第二像素，且致使該第二像素根據具有該第二振幅之該等相關聯第一及第二讀出時脈信號之該第二組在該第二時間週期接收並保持該第一收集電荷、產生該第二收集電荷作為該所保持第一收集電荷與該第二光之一總和，且將該收集第二電荷轉移至該第三像素。
  18. 如請求項12之方法，其進一步包括：將該感測器及用於使一樣本相對於該感測器移動之構件安置於一真空室內部；及將該相位信號產生構件、用於分裂之該構件及該複數個驅動器安置於該真空室外部。
  19. 如請求項17之方法，其中產生該等相位信號包括：產生複數個數位相位值；及將該複數個數位相位值中之每一者轉換成該複數個初級相位信號中之一相關聯初級相位信號，其中該轉換進一步包括：利用複數個數位轉類比轉換器(DAC)來產生複數個類比相位信號，每一該DAC經耦合以接收該複數個數位相位值中之一相關聯數位相位值，且回應於該所接收相關聯數位相位值產生一相關聯類比相位信號；及利用複數個第一級放大器來根據該複數個類比相位信號分別產生該複數個初級相位信號。
  20. 如請求項12之方法，其中該複數個驅動器中之每一者包含： 一電流回饋放大器，其具有經耦合以接收一相關聯該次級相位信號之一第一輸入端子、一輸出端子及一第二輸入端子，及一變阻器，其連接於該輸出端子與該第二輸入端子之間；且其中控制該複數個驅動器包括：將一數位控制值傳輸至該複數個驅動器之每一該變阻器。
TW103122162A 2013-06-26 2014-06-26 具有可變電壓讀出時脈訊號之時間延遲積分成像系統 TWI605247B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361839768P 2013-06-26 2013-06-26
US14/308,383 US9658170B2 (en) 2013-06-26 2014-06-18 TDI imaging system with variable voltage readout clock signals

Publications (2)

Publication Number Publication Date
TW201516393A TW201516393A (zh) 2015-05-01
TWI605247B true TWI605247B (zh) 2017-11-11

Family

ID=52115216

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103122162A TWI605247B (zh) 2013-06-26 2014-06-26 具有可變電壓讀出時脈訊號之時間延遲積分成像系統

Country Status (5)

Country Link
US (1) US9658170B2 (zh)
JP (1) JP6312822B2 (zh)
IL (1) IL243084A0 (zh)
TW (1) TWI605247B (zh)
WO (1) WO2014210359A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3107281B1 (en) * 2015-06-17 2020-03-18 IMEC vzw Device for imaging and method for acquiring a time delay and integration image
KR102332942B1 (ko) * 2015-11-27 2021-12-01 에스케이하이닉스 주식회사 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서
US10948453B2 (en) * 2016-11-07 2021-03-16 Dnae Group Holdings Limited CHEMFET array
US11263737B2 (en) * 2019-01-10 2022-03-01 Lam Research Corporation Defect classification and source analysis for semiconductor equipment
CN112055157B (zh) * 2020-09-21 2021-06-29 中国科学院长春光学精密机械与物理研究所 多组tdi成像的摄像同步性控制系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597446B2 (en) 2001-03-22 2003-07-22 Sentec Corporation Holographic scatterometer for detection and analysis of wafer surface deposits
US7952633B2 (en) 2004-11-18 2011-05-31 Kla-Tencor Technologies Corporation Apparatus for continuous clocking of TDI sensors
US7609309B2 (en) 2004-11-18 2009-10-27 Kla-Tencor Technologies Corporation Continuous clocking of TDI sensors
US8624971B2 (en) 2009-01-23 2014-01-07 Kla-Tencor Corporation TDI sensor modules with localized driving and signal processing circuitry for high speed inspection
US8553217B2 (en) 2009-06-19 2013-10-08 Kla-Tencor Corporation EUV high throughput inspection system for defect detection on patterned EUV masks, mask blanks, and wafers
US9279774B2 (en) 2011-07-12 2016-03-08 Kla-Tencor Corp. Wafer inspection
WO2015120328A1 (en) * 2014-02-07 2015-08-13 Rambus Inc. Feedthrough-compensated image sensor

Also Published As

Publication number Publication date
WO2014210359A1 (en) 2014-12-31
JP2016533063A (ja) 2016-10-20
US9658170B2 (en) 2017-05-23
JP6312822B2 (ja) 2018-04-18
US20150002655A1 (en) 2015-01-01
IL243084A0 (en) 2016-02-29
TW201516393A (zh) 2015-05-01

Similar Documents

Publication Publication Date Title
TWI605247B (zh) 具有可變電壓讀出時脈訊號之時間延遲積分成像系統
Mozzanica et al. Characterization results of the JUNGFRAU full scale readout ASIC
US9462206B2 (en) Integrated multi-channel analog front end and digitizer for high speed imaging applications
TWI404411B (zh) 固態成像裝置、其控制方法及相機系統
US6512546B1 (en) Image sensor using multiple array readout lines
JP2018198427A (ja) インターポーザベースの画像センシングデバイス、及び、検査システム
US11330214B2 (en) Comparator and image sensing device including the same
JP2019091969A (ja) 放射線撮像装置
KR20170079091A (ko) 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
US9438830B2 (en) Analog-to-digital converter and CMOS image sensor including the same
US20110168892A1 (en) Pixel Implemented Current Amplifier
JP5988735B2 (ja) 放射線撮像装置の制御方法、放射線撮像装置、及び、放射線撮像システム
CN109660790A (zh) 一种tdicmos探测器的筛选测试方法
JP2009135900A (ja) 黒レベルを制御する装置および方法
US11470274B2 (en) Solid state imaging element and electronic apparatus
US20170214868A1 (en) Pixel biasing device for canceling ground noise of ramp signal and image sensor including the same
CN101515437A (zh) 一种亮度数据获取装置和逐点亮度调整系统
Kłosowski et al. A high-efficient measurement system with optimization feature for prototype CMOS image sensors
US20230102951A1 (en) Light source driving device, light source device, and image capturing device
CN111964779B (zh) 一种dmd基于pwm调制的光学调制方法
Zviagintsev et al. CMOS-SOI-NEMS uncooled infrared presence sensor
JP7319809B2 (ja) 放射線撮像装置、その制御方法及び放射線撮像システム
Farhoomand et al. A 1k-pixel CTIA readout multiplexer for far-IR photodetector arrays
Keshavarzi et al. Performance of a prototype 32x32 pixel indirect x-ray imager based on a lateral selenium passive pixel sensor
Calafell et al. Readout ASIC for X-ray CCDs