TWI601268B - 用於整合式微機電系統互補金氧半導體裝置之方法及結構 - Google Patents

用於整合式微機電系統互補金氧半導體裝置之方法及結構 Download PDF

Info

Publication number
TWI601268B
TWI601268B TW104139778A TW104139778A TWI601268B TW I601268 B TWI601268 B TW I601268B TW 104139778 A TW104139778 A TW 104139778A TW 104139778 A TW104139778 A TW 104139778A TW I601268 B TWI601268 B TW I601268B
Authority
TW
Taiwan
Prior art keywords
cmos
mems
present
electrode
accordance
Prior art date
Application number
TW104139778A
Other languages
English (en)
Other versions
TW201611238A (zh
Inventor
蘇德奇Ｓ 史瑞哈藍穆斯
李德璽
阿里Ｊ 瑞斯特葛
穆古瑞 史坦庫
曉 查爾斯 楊
Original Assignee
矽立公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽立公司 filed Critical 矽立公司
Publication of TW201611238A publication Critical patent/TW201611238A/zh
Application granted granted Critical
Publication of TWI601268B publication Critical patent/TWI601268B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
    • B81C1/00801—Avoid alteration of functional structures by etching, e.g. using a passivation layer or an etch stop layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/0013—Structures dimensioned for mechanical prevention of stiction, e.g. spring with increased stiffness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0086—Electrical characteristics, e.g. reducing driving voltage, improving resistance to peak voltage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0022—Protection against electrostatic discharge
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0145—Flexible holders
    • B81B2203/0163—Spring holders
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Micromachines (AREA)
  • Ceramic Engineering (AREA)
  • Pressure Sensors (AREA)

Description

用於整合式微機電系統互補金氧半導體裝置之方法及結構 相關申請案交叉參考
本發明主張以下申請中專利申請案之優先權且出於所有目的以引用方式併入本文中：於2012年3月9日提出申請之第61/609,248號美國臨時申請案、於2012年12月21日提出申請之第61/745,496號美國臨時申請案及於2013年3月7日提出申請之第13/788,503號美國專利申請案。
本發明係針對MEMS(微機電系統)。更具體而言，本發明之實施例提供用於改良整合式MEMS裝置(包含慣性感測器及諸如此類)之方法及結構。僅舉例而言，MEMS裝置可包含至少一加速度計、一陀螺儀、一磁性感測器，一壓力感測器、一麥克風、一濕度感測器、一溫度感測器、一化學感測器、一生物感測器、一慣性感測器及其他。但應認識到，本發明具有一更加廣泛範圍之適用性。
整合式微電子器件之研究及開發已在CMOS及MEMS方面持續取得驚人進展。CMOS技術已成為用於積體電路(IC)之主導製作技術。然而，MEMS持續依賴於習用程序技術。依外行人而言，微電子IC係提供決策制定能力的一整合式裝置之「大腦」，而MEMS係提供用以感測及控制環境之「眼睛」及「臂膀」。此等技術之廣泛應用之某些實例係射頻(RF)天線系統中之開關(諸如加利福尼亞庫伯蒂諾 (Cupertino,California)之Apple,Inc.之iPhoneTM裝置及加拿大安大略滑鐵盧(Waterloo,Ontario,Canada)之Research In Motion Limited之BlackberryTM電話中之開關)及裝備有感測器之遊戲裝置中之加速度計(諸如日本之Nintendo Company Limited製造之WiiTM控制器中之加速度計)。雖然此等技術並非總是易於識別，但其在社會中一天天變得愈來愈普遍。
除消費電子器件之外，IC及MEMS之使用貫穿模組化量測裝置(諸如加速度計、陀螺儀、致動器及感測器)具有無限應用。在習用運載工具中，加速度計及陀螺儀分別用以部署安全氣囊及觸發器動態穩定性控制功能。MEMS陀螺儀亦可用於視訊攝影機及靜態相機中之影像穩定系統以及飛機及魚雷中之自動操縱系統。生物MEMS(Bio-MEMS)實施將一或多個實驗室功能整合於僅一單個毫米大小之晶片上之用於晶片上實驗室應用之生物感測器及化學感測器。其他應用包含網際網路與電話網路、安全與金融應用及保健與醫療系統。如先前所闡述，IC及MEMS可用以實務上參與各種類型之環境互作用。
雖然十分成功，但IC且特定而言MEMS仍具有限制性。類似於IC開發，聚焦於於增加效能、減小大小及降低成本之MEMS開發持續具有挑戰性。另外，MEMS之應用通常需要愈加複雜之微系統，該等微系統希望較大計算能力。遺憾的是，此等應用通常不存在。貫穿本發明且更特定而言下文進一步闡述習用MEMS及IC之此等及其他限制。
依據上文可見，高度期望用於改良積體電路裝置及MEMS之技術。
本發明係針對MEMS(微機電系統)。更具體而言，本發明之實施例提供用於改良整合式MEMS裝置(包含慣性感測器及諸如此類)之方法及結構。僅舉例而言，MEMS裝置可包含至少一加速度計、一陀螺 儀、一陀螺計、一磁場感測器，一壓力感測器、一麥克風、一濕度感測器、一溫度感測器、一化學感測器、一生物感測器、一慣性感測器及其他。但應認識到，本發明具有一更加廣泛範圍之適用性。
本發明包含一種用於一整合式MEMS-CMOS裝置之方法及結構。該結構可包含一3軸慣性感測裝置。在各項實施例中，該3軸慣性感測裝置包含單驗證質量組態及雙驗證質量組態。一虛擬區及對稱電極可用以減小由於不對稱基板應力所致之差動偏壓。金屬結構、導通體結構及接地結構可用以在一蝕刻程序期間減小電漿損壞之風險。停止結構及交錯式蛇形彈簧結構可用以減小MEMS組件之黏附。經連結彈簧結構可包含U形部件以減小彈簧旋轉。形成所闡述之特徵之製作方法可減小在諸如MEMS蝕刻、帽接合及諸如此類等程序期間之變形及裝置故障之風險。
在一實施例中，本發明方法使用一微製作程序，該微製作程序藉由在一習用CMOS結構之頂部上接合一機械結構晶圓並使用諸如深反應性離子蝕刻(DRIE)等電漿蝕刻程序蝕刻該機械層來實現在該CMOS之頂部上移動機械結構(MEMS)。在蝕刻該機械層期間，將直接連接至該機械層之CMOS裝置曝露於電漿。此有時導致對CMOS電路之永久損壞且稱作電漿誘發損壞(PID)。本發明提供用以藉由將該等下伏CMOS電路接地並提供一替代路徑直至完全蝕刻該MEMS層來防止或減小此PID並保護該等CMOS電路之方法及結構。
在一實施例中，本發明提供一種製作一整合式MEMS-CMOS裝置之方法。該方法可包含：提供具有一表面區之一基板；形成一CMOS IC層，其中至少一個CMOS電極上覆該表面區；形成上覆該CMOS IC層之一機械結構層；自該機械結構層之一第一部分形成上覆該CMOS IC層之一或多個MEMS裝置；形成耦合至該至少一個CMOS電極之一保護結構；及自該機械結構層之一第二部分形成耦合至上覆該CMOS IC層之該保護結構之一或多個MEMS裝置。該保護結構可包含一或多個接地柱、一跨接器及一ESD二極體。所得整合式MEMS-CMOS裝置包含具有上覆一CMOS IC層之一MEMS層之一整合式裝置，該CMOS IC層上覆一基板，其中一保護結構整合於該MEMS層中且耦合至該MEMS層及該CMOS IC層兩者。
藉由勝過習用技術之本發明之實施例達成諸多益處。舉例而言，本發明技術之實施例使得易於對在一單個晶粒上之整合式MEMS及CMOS電路使用程序。在某些實施例中，該方法提供一種保護經曝露CMOS IC免受PID之製作程序。另外，該方法提供一種在不對習用設備及程序實質上修改之情況下與習用半導體及MEMS程序技術相容之程序及系統。取決於實施例，可達成此等益處中之一或多者。貫穿本發明說明書且更特定而言下文將更詳細闡述此等及其他益處。
參考以下詳細說明及隨附圖式可更全面地瞭解本發明之各種額外特徵及優點。
100‧‧‧組態/頂部組態
101‧‧‧基板部件/基板
102‧‧‧不對稱裝置
103‧‧‧錨定點/錨定件
110‧‧‧組態/底部組態
111‧‧‧基板部件/基板
112‧‧‧不對稱裝置
113‧‧‧錨定點/錨定件
120‧‧‧實施例
121‧‧‧基板
122‧‧‧不對稱裝置
123‧‧‧錨定件
124‧‧‧虛擬區
130‧‧‧實施例
131‧‧‧基板
132‧‧‧不對稱裝置
133‧‧‧錨定件
134‧‧‧虛擬區
200‧‧‧配置/習用配置
201‧‧‧並聯感測器電極
210‧‧‧配置
211‧‧‧經分離並聯感測電極
300‧‧‧配置
301‧‧‧並聯感測電極
302‧‧‧浮動虛擬填充物
311‧‧‧並聯感測電極
312‧‧‧非浮動虛擬填充物
400‧‧‧晶圓級封裝
401‧‧‧金屬觸點
410‧‧‧晶圓級封裝
411‧‧‧金屬應力緩衝器
500‧‧‧晶圓級封裝
501‧‧‧單屏蔽方案
510‧‧‧晶圓級封裝
511‧‧‧雙屏蔽方案
600‧‧‧配置
610‧‧‧實施例
611‧‧‧導通體結構
711‧‧‧整合式頂部金屬屏蔽
811‧‧‧整合式金屬間屏蔽
911‧‧‧靜電放電結構
1000‧‧‧實施例
1010‧‧‧實施例
1020‧‧‧實施例
1100‧‧‧圖式
1110‧‧‧圖式
1120‧‧‧圖式
1130‧‧‧圖式
1200‧‧‧圖式
1210‧‧‧實施例
1211‧‧‧電極接地環
1300‧‧‧實施例
1310‧‧‧實施例
1311‧‧‧導通體結構
1400‧‧‧實施例
1410‧‧‧圖式
1420‧‧‧實施例
1430‧‧‧圖式
1500‧‧‧實施例
1510‧‧‧實施例
1600‧‧‧實施例
1610‧‧‧實施例
1700‧‧‧實施例
1710‧‧‧實施例
1800‧‧‧圖式
1810‧‧‧圖式
1820‧‧‧圖式
1830‧‧‧圖式
1900‧‧‧圖式
1910‧‧‧圖式
1920‧‧‧圖式
1930‧‧‧圖式
2000‧‧‧圖式
2010‧‧‧圖式
2100‧‧‧圖式
2110‧‧‧圖式
2120‧‧‧圖式
2130‧‧‧圖式
2200‧‧‧圖式
2210‧‧‧圖式
2300‧‧‧圖式
2310‧‧‧圖式
2400‧‧‧裝置
2401‧‧‧接地柱
2402‧‧‧跨接器
2403‧‧‧導通體
2404‧‧‧接地連接/連接
2405‧‧‧接地/電接地
2406‧‧‧微機電系統至跨接器連接/連接
2407‧‧‧互補金氧半導體至跨接器連接/連接
2408‧‧‧微機電系統電極
2409‧‧‧互補金氧半導體電極
2410‧‧‧靜電放電二極體
2500‧‧‧裝置
2600‧‧‧裝置
Cct‧‧‧大串擾電容/串擾電容/小串擾電容
Cdm‧‧‧虛擬電容
Cs+‧‧‧+感測電極之一電容
Cs-‧‧‧-感測電極之一電容
圖1A係圖解說明在一不對稱平面佈局中包含一不對稱裝置之一積體電路晶片之一俯視圖之一簡化圖；圖1B係圖解說明根據本發明之一實施例之在包含虛擬設計之一對稱平面佈置中包含一不對稱裝置之一積體電路晶片之一俯視圖之一簡化圖；圖2A係圖解說明根據本發明之一實施例之並聯感測電極之一配置之一俯視圖之一簡化圖；圖2B係圖解說明根據本發明之一實施例之經分離並聯感測電極之一俯視圖之一簡化圖；圖3A係圖解說明根據本發明之一實施例之具有浮動虛擬填充物之並聯感測電極之一俯視圖之一簡化圖； 圖3B係圖解說明根據本發明之一實施例之具有非浮動虛擬填充物之並聯感測電極之一俯視圖之一簡化圖；圖4A係圖解說明根據本發明之一實施例之一晶圓級封裝(WLP)之一剖面圖之一簡化圖；圖4B係圖解說明根據本發明之一實施例之包含金屬應力緩衝器之一WLP之一剖面圖之一簡化圖；圖5A係圖解說明根據本發明之一實施例之一WLP單屏蔽方案之一剖面圖之一簡化圖；圖5B係圖解說明根據本發明之一實施例之一WLP雙屏蔽方案之一視圖之一簡化圖；圖6A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一剖面圖之一簡化圖；圖6B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一剖面圖之一簡化圖；圖7A係圖解說明一習用整合式MEMS-CMOS之一剖面圖之一簡化圖；圖7B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一剖面圖之一簡化圖；圖8A係圖解說明根據本發明之一實施例之用於一整合式MEMS-CMOS之一繞線方案之一剖面圖之一簡化圖；圖8B係圖解說明根據本發明之一實施例之用於一整合式MEMS-CMOS之一金屬間繞線方案之一剖面圖之一簡化圖；圖9A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一剖面圖之一簡化圖；圖9B係圖解說明根據本發明之一實施例之包含ESD結構之一整合式MEMS-CMOS之一剖面圖之一簡化圖； 圖10A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖；圖10B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖；圖10C係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖；圖11A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖；圖11B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖；圖11C係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖；圖11D係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖；圖12A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一剖面圖之一簡化圖；圖12B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一剖面圖之一簡化圖；圖13A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一剖面圖之一簡化圖；圖13B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一剖面圖之一簡化圖；圖14A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖；圖14B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖； 圖14C係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖；圖14D係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖；圖15A係圖解說明根據本發明之一實施例之一彈簧結構之一俯視圖之一簡化圖；圖15B係圖解說明根據本發明之一實施例之一彈簧結構之一俯視圖之一簡化圖；圖16A係圖解說明根據本發明之一實施例之一彈簧結構之一俯視圖之一簡化圖；圖16B係圖解說明根據本發明之一實施例之一彈簧結構之一俯視圖之一簡化圖；圖17A係圖解說明根據本發明之一實施例之一彈簧結構之一俯視圖之一簡化圖；圖17B係圖解說明根據本發明之一實施例之一彈簧結構之一俯視圖之一簡化圖；圖18A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖；圖18B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖；圖18C係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖；圖18D係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖；圖19A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖； 圖19B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖；圖19C係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖；圖19D係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖；圖20A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖；圖20B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖；圖21A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖；圖21B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖；圖21C係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖；圖21D係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖；圖22A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖；圖22B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖；圖23A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖；圖23B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖； 圖24圖解說明根據本發明之一實施例之一受保護整合式MEMS-CMOS裝置之一簡化方塊圖；圖25圖解說明根據本發明之一實施例之用於在一整合式MEMS-CMOS裝置中形成保護結構之一方法步驟之一簡化方塊圖；圖26圖解說明根據本發明之一實施例之用於在一整合式MEMS-CMOS裝置中形成保護結構之一方法步驟之一簡化方塊圖；且圖27圖解說明根據本發明之一實施例之用於製作一整合式MEMS-CMOS裝置之一方法之一簡化流程圖。
本發明係針對MEMS(微機電系統)。更具體而言，本發明之實施例提供用於改良整合式MEMS裝置(包含慣性感測器及諸如此類)之方法及結構。僅舉例而言，MEMS裝置可包含至少一加速度計、一陀螺儀、一磁性感測器，一壓力感測器、一麥克風、一濕度感測器、一溫度感測器、一化學感測器、一生物感測器、一慣性感測器及其他。但應認識到，本發明具有一更加廣泛範圍之適用性。
圖1A係圖解說明在一不對稱平面佈局中包含一不對稱裝置之一積體電路晶片之一俯視圖之一簡化圖。此處，展示兩種組態100、110，其中一不對稱裝置102、112具有上覆一基板部件101、111之兩個錨定點103、113。頂部組態100具有組態於基板101之左上部分上之錨定件103，且底部組態110具有組態於基板111之左中部分上錨定件113。在兩種組態中，錨定件接觸在基板之左半部上的基板，此可導致應力、重量等之一不均勻分佈。此類不均勻分佈可導致造成誤差、降級等的效能變化。
可出現之問題之一實例涉及不對稱裝置係一差動感測器裝置，諸如一差動整合式MEMS-CMOS慣性裝置。在操作期間，一慣性裝置可跨越具有一或多個錨定件之一錨定點而相對於基板振盪。慣性裝置 之效能可取決於基板晶片上裝置之耦合及晶片之總體負載分佈。例如，裝置之振盪運動可變得不平衡，且歸因於基板之一側耦合至錨定件而另一側未耦合時應力的不均勻分佈。此類不平衡操作可致使慣性感測器運行起來不可靠且不準確。其他種類之MEMS-CMOS裝置亦可遇到類似問題。
圖1B係圖解說明根據本發明之一實施例之在包含虛擬設計之一對稱平面佈置中包含一不對稱裝置之一積體電路晶片之一俯視圖之一簡化圖虛擬。此處，展示兩個實施例120、130，其中一不對稱裝置122、132具有沿著基板121、131之中心的錨定件123、133。為了平衡總體晶片，毗鄰於不對稱裝置122、132提供一虛擬區124、134。可校正重量分佈以變得平衡，且將錨定區置中。此可改良總體晶片平衡，此舉可增加感測器效能及可靠性。
圖2A係圖解說明根據本發明之一實施例之並聯感測器電極201之一配置200之一俯視圖之一簡化圖。此習用配置200之一限制係大串擾電容Cct。注意，此處及在後續諸圖中，Cct表示串擾電容。Cdm表示虛擬電容。Cs+表示+感測電極之一電容，且Cs-表示-感測電極之一電容。
圖2B係圖解說明根據本發明之一實施例之經分離並聯感測電極211之一俯視圖之一簡化圖。此配置210具有一小串擾電容Cct之優點，但可能經受一差動蝕刻偏壓。形成經分離並聯感測電極211可導致因難以以變化之距離來執行一受控蝕刻程序所致的不規則性。
圖3A係圖解說明根據本發明之一實施例之具有浮動虛擬填充物302之並聯感測電極301之一俯視圖之一簡化圖。此配置300之優點包含一小串擾電容及針對兩個電極之相同蝕刻偏壓。
圖3B係圖解說明根據本發明之一實施例之具有非浮動虛擬填充物312之並聯感測電極311之一俯視圖之一簡化圖。此配置之優點包含 藉助虛擬電容Cdm(其係非臨界)之一增加來減小臨界串擾電容。另外，維持相同蝕刻偏壓。
圖4A係圖解說明根據本發明之一實施例之一晶圓級封裝(WLP)400之一剖面圖之一簡化圖。該WLP包含耦合至金屬觸點401且封圍藉由一氧化物層分離之上覆一IC基板之一MEMS裝置之一帽。此配置之一缺點係可能導致一應力誘發氧化物破裂或IMD破裂，此可造成電路損壞。來自耦合該帽之能量及力可導致足夠壓力使該氧化物層破裂且導致對下方電路之損壞。
圖4B係圖解說明根據本發明之一實施例之包含金屬應力緩衝器411之一WLP 410(類似於圖4A中所展示之WLP)之一剖面圖之一簡化圖。此處，提供下伏該帽之接觸區之一金屬應力緩衝器411。此配置具有減小應力誘發氧化物破裂及電路損壞之風險之優點。
圖5A係圖解說明根據本發明之一實施例之具有一單屏蔽方案501之一WLP 500之一剖面圖之一簡化圖。此配置具有在MEMS PM上之非所要之Vpm-Vcm靜電力。
圖5B係圖解說明根據本發明之一實施例之具有一雙屏蔽方案511之一WLP 510之一視圖之一簡化圖。此方案減小MEMS PM上之Vpm-Vcm靜電力。
圖6A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一剖面圖之一簡化圖。此配置600之一缺點係對CMOS電路之電漿損壞或PID之風險。
圖6B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一剖面圖之一簡化圖。此實施例610包含使用MEMS跨接器之一配置，MEMS跨接器用以耦合可減小對CMOS電路之電漿損壞或PID之風險之導通體結構611。CMOS電路可在蝕刻MEMS裝置之同時保持解耦，且然後藉由一MEMS跨接器透過導通體結構611而耦合。
圖7A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一剖面圖之一簡化圖。此配置之一缺點係MEMS PM-CMOS電路串擾(藉由虛線展示)。
圖7B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一剖面圖之一簡化圖。此實施例包含使用可減小MEMS PM-CMOS電路串擾之一整合式頂部金屬屏蔽711之一配置。
圖8A係圖解說明根據本發明之一實施例之用於一整合式MEMS-CMOS之一繞線方案之一剖面圖之一簡化圖。此配置一缺點係MEMS繞線-CMOS電路串擾(藉由虛線展示)。
圖8B係圖解說明根據本發明之一實施例之用於一整合式MEMS-CMOS之一金屬間繞線方案之一剖面圖之一簡化圖。此實施例包含使用可減小MEMS繞線-CMOS電路串擾之一整合式金屬間屏蔽811之一配置。
圖9A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一剖面圖之一簡化圖。此配置之一缺點係對CMOS電路之電漿損壞或PID之風險。
圖9B係圖解說明根據本發明之一實施例之包含ESD結構911之一整合式MEMS-CMOS之一剖面圖之一簡化圖。此實施例包含使用ESD結構911來減小對CMOS電路之電漿損壞之風險之一配置。
圖10A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖。此實施例1000包含具有使用類似於圖1B中所闡述之組態之一虛擬區之一3軸整合式MEMS-CMOS裝置之一配置。此處，將錨定件在基板上置中，且虛擬區毗鄰於該3軸裝置，該3軸裝置係一不對稱雙驗證質量3軸慣性感測裝置。在此實施例中，橫軸敏感性良好，但驗證質量由於針對X-Y軸裝置及Z軸裝置使用單獨驗證質量而係小的。此組態可減小由於封裝應力所致之差動偏移。
圖10B係圖解說明根據本發明之一實施例之一整合式MEMS-COMS之一俯視圖之一簡化圖。此實施例1010包含具有亦使用一虛擬區之一3軸整合式MEMS-CMOS裝置之一配置。此處，該裝置係一不對稱單驗證質量3軸整合式慣性感測裝置。與雙驗證質量實施例相比，在此實施例中可使用較少錨定件。在此實施例中，驗證質量大於圖10A中所展示之實施例，但與圖10A實施例相比橫軸敏感性不良。此組態亦可減小由於封裝應力所致之差動偏移。
圖10C係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖。此實施例1020包含具有無一虛擬區之一3軸整合式MEMS-CMOS裝置之一配置。此處，該裝置係一對稱單驗證質量3軸整合式慣性感測裝置。類似於圖10B實施例，需要較少錨定件。該裝置對稱地形成為呈一平衡形狀之一增加之驗證質量大小。Z軸裝置藉由彈簧耦合至X-Y軸，且X-Y軸裝置錨定至基板。與圖10A及圖10B之實施例相比，在此實施例中，驗證質量最大，且橫軸敏感性保持良好。此係可減小由於封裝應力所致之差動偏移之另一組態。
圖11A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖。此圖式1100圖解說明類似於圖10A中所展示之配置之一配置，該配置係使用一虛擬區之一不對稱雙驗證質量慣性感測裝置。基板勁度在此實施例中係不對稱的，此可提供由於封裝應力所致之差動偏移之一源。
圖11B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖。此圖式1110圖解說明圖11A中所展示之實施例之側視圖。如所展示，虛擬區耦合至基板。
圖11C係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖。此圖式1120圖解說明使用一浮動虛擬 區之一不對稱雙驗證質量慣性感測電極。此處，藉由減小虛擬區與基板之接觸來減小基板之不對稱勁度。此可係藉由透過其他結構(諸如裝置(類似於圖10C之實施例))，或透過一錨定件或諸如此類而耦合虛擬區來實現。以此方式，可減小由於基板應力所致之差動偏移。
圖11D係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖。此圖式1130圖解說明圖11C中所展示之實施例之側視圖。如所展示，虛擬區係浮動的，且諸如藉助一錨定件間接耦合至基板。
圖12A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一剖面圖之一簡化圖。此圖式1200圖解說明展示MEMS與CMOS金屬層之間之整合的一整合式MEMS-CMOS裝置。此組態之一缺點包含對電路之電漿損壞或PID之風險。
圖12B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一剖面圖之一簡化圖。此實施例1210包含使用下伏MEMS之經整合之一電極接地環或一電漿保護環1211之一整合式MEMS-CMOS裝置。電極接地環1211包含經接地以起到類似於一避雷針之作用以減小對電路之電漿損壞或PID之風險之一金屬層環。
圖13A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一剖面圖之一簡化圖。此實施例1300包含使用一MEMS跨接器整合之一整合式MEMS-CMOS裝置。MEMS及CMOS左側斷接以便稍後藉由一MEMS跨接器連接。此實施例可減小底部電極程序之電漿損壞，但在MEMS結構程序期間仍可存在電漿損壞之風險。
圖13B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一剖面圖之一簡化圖。此實施例1310包含使用具有一接地結構之一MEMS跨接器整合之一整合式MEMS-CMOS裝置。可係一導通體結構1311之經接地結構可起到像一避雷針之作用以提供至接地而非 穿過CMOS電路之一較低電阻路徑。此可減小對電路之電漿損壞之風險。
圖14A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖。此實施例1400包含使用頂部結構之一3軸整合式MEMS-CMOS慣性感測器。具有移動部分(諸如振盪器)之MEMS裝置可有經歷來自與另一表面接觸之黏附之風險。停止結構可用以透過減小運動期間接觸之表面面積來減小黏附之風險。如所展示，該裝置包含針對X-Y軸結構之停止結構及針對Z軸結構之停止結構。
圖14B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖。此圖式1410圖解說明圖14A中所展示之實施例之側視圖。如所展示，停止結構下伏X-Y軸結構及Z軸結構而形成。此等停止結構減小X-Y軸結構及Z軸結構之黏附之風險。
圖14C係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖。此實施例1420包含使用可變停止結構之一整合式MEMS-CMOS裝置。如所展示，該裝置包含類似於圖14A之實施例中之停止結構的針對X-Y軸結構之停止結構，及針對Z軸結構之凹入停止結構。與圖14A及圖14B中所展示之實施例相比，此等凹入停止結構可進一步減小Z軸結構之黏附之風險。
圖14D係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖。此圖式1430圖解說明圖14C中所展示之實施例之側視圖。如所展示，停止結構下伏X-Y軸結構而形成且凹入停止結構下伏Z軸裝置而形成。
圖15A係圖解說明根據本發明之一實施例之一彈簧結構之一俯視圖之一簡化圖。此實施例1500包含耦合至一錨定件及一裝置之一蛇形彈簧結構。此實施例之一缺點係該蛇形結構之連結處之黏附之風險。
圖15B係圖解說明根據本發明之一實施例之一彈簧結構之一俯視圖之一簡化圖。此實施例1510包含耦合至一錨定件及一裝置之一交錯式或逐步式蛇形結構。彈簧連結之逐步式配置減小蛇形結構之黏附之風險。
圖16A係圖解說明根據本發明之一實施例之一彈簧結構之一俯視圖之一簡化圖。此實施例1600包含具有水平分段及垂直分段之一蟹腿式彈簧結構。該蟹腿式彈簧結構可係用於一X-Y慣性感測裝置之一彈簧結構。該彈簧結構可耦合至錨定結構及一裝置。此組態之一缺點係彈簧可能在操作期間旋轉。X-Y裝置之一非所要旋轉可減小準確度及可靠性。
圖16B係圖解說明根據本發明之一實施例之一彈簧結構之一俯視圖之一簡化圖。此實施例1610包含具有水平分段、垂直分段及加強分段之一加強型蟹腿式彈簧結構。該加強型蟹腿式彈簧結構可係用於一X-Y慣性感測裝置之一彈簧結構。在一特定實施例中，該等加強分段可係一U形結構。該等加強分段可減小彈簧旋轉之風險，此可透過增加之橫軸敏感性來增加效能及可靠性。
圖17A係圖解說明根據本發明之一實施例之一彈簧結構之一俯視圖之一簡化圖。此實施例1700包含類似於圖15A之蛇形彈簧結構之一蛇形彈簧結構。此組態之一缺點係來自蝕刻程序變化之較寬敏感性分佈。
圖17B係圖解說明根據本發明之一實施例之一彈簧結構之一俯視圖之一簡化圖。此實施例1710包含增加之厚度及長度之一蛇形彈簧結構。此組態之優點包含來自蝕刻程序變化之一較緊密敏感性分佈。
圖18A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖。此圖式1800圖解說明一Z軸慣性感測結構之一電極設計。此處，該等電極形成為一矩形形狀。此組態之一 缺點係來自基板變形之一較大偏移。
圖18B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖。此圖式1810係圖18A中所展示之實施例之一側視圖。此處，展示一虛擬區毗鄰於Z軸裝置。
圖18C係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖。此圖式1820圖解說明一Z軸慣性感測結構之一電極設計。此處，該等電極形成為一正方形形狀。此實施例之優點包含來自基板變形之一較小偏移。具有一更集中之退行性金屬電極可減小由於基板應力所致之差動偏移並改良效能。
圖18D係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖。此圖式1830係圖18C中所展示之實施例之一側視圖。此處，展示一虛擬區毗鄰於Z軸裝置。
圖19A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖。此圖式1900圖解說明一帽及該帽至基板之接合區。此組態之一缺點係針對一薄基板/帽程序之研磨破裂之風險。跨越未支撐中心區施加於該帽上之應力可導致該帽在一研磨程序期間破裂。
圖19B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖。此圖式1910係圖19A中所展示之實施例之一側視圖。
圖19C係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖。此圖式1920圖解說明具有一接合區之一帽結構及上覆基板之一中心支撐件。此實施例之優點包含針對一薄基板/帽程序之一減小之研磨破裂風險。中心支撐件可減小帽之中心區上方之應力。此減小由於薄化帽結構之一研磨程序所致之帽破裂之風險。
圖19D係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖。此圖式1930係圖19C中所展示之實施例之一側視圖。如所展示，接合區包含帽之周邊及帽之中心部分。
圖20A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖。此圖式2000圖解說明一不對稱單驗證質量3軸慣性感測器設計之一電極組態。此處，慣性感測器包含一虛擬區及繞基板之中心組態之四組電極。水平P電極組態於基板之上半部上，而水平N電極組態於基板之下半部上。類似地，垂直P電極組態於基板之左半部上，而垂直N電極組態於基板之右半部上。此組態之一缺點係不良橫軸敏感性，此歸因於虛擬區毗鄰於3軸慣性感測裝置。在一特定實施例中，虛擬區可導致由基板應力所致之一差動偏壓，此造成慣性感測裝置沿y方向具有一不均勻效能。
圖20B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖。此圖式2010圖解說明一不對稱單驗證質量3軸慣性感測器設計之一電極組態。此處，慣性感測器包含一虛擬區及繞基板之中心組態之四組電極。類似於圖20A，垂直P電極組態於基板之左半部上且垂直N電極組態於基板之右半部上。水平P電極及水平N電極係以一交替圖案組態，其中一組使P電極在上半部上且N電極在下半部上而另一組呈相反方式。此差動組態可減小由於基板應力所致之差動偏壓之效應，且可改良橫軸敏感性。
圖21A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖。此圖式2100圖解說明一經封裝晶片之一俯視圖。
圖21B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖。此圖式2110係圖21A中所展示之實施例之側視圖。此處，電路區由於因附接帽結構之損壞之風險而受限。 帽接合區之高應力導致電路故障之一高風險，從而減小電路之有效面積。
圖21C係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖。此圖式2120圖解說明一經封裝晶片之一俯視圖。
圖21D係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一側視圖之一簡化圖。此圖式2130係圖21C中所展示之實施例之側視圖。此處，電路區由於使用錨定結構來減小來自帽接合程序之損壞之風險而得以擴展。如所展示，電路區擴展至下伏接合區之區。此組態亦可用以在不減小電路面積之情況下減小晶片面積。
圖22A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖。此圖式2200圖解說明用於一經封裝裝置之一整合方案，其中接合墊組態於晶片基板之一側上。此方案之一缺點包含由於該裝置自晶片之中心之偏移所致之不對稱設計。如先前所陳述，不對稱設計可導致由於基板應力所致之差動偏壓。
圖22B係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖。此圖式2210圖解說明用於一經封裝裝置之一整合方案，其中接合墊組態於晶片基板之每一拐角上。該方案之優點包含無自晶片基板之中心之一偏移之對稱設計，此可減小由於基板應力所致之差動偏壓。
圖23A係圖解說明根據本發明之一實施例之一整合式MEMS-CMOS之一俯視圖之一簡化圖。此圖式2300圖解說明類似於圖22B中所展示之整合方案之一整合方案。在此實施例中，下伏帽而封裝之裝置以一並聯方式組態。此方案之一缺點係由於裝置(特定而言，未組態於晶片基板之中心之裝置)之偏移所致之差動偏壓。
圖23B係圖解說明根據本發明之一實施例之一整合式MEMS- CMOS之一俯視圖之一簡化圖。此圖式2310圖解說明類似於圖22B中所展示之整合方案之一整合方案。在此實施例中，下伏帽而封裝之裝置以一同心方式組態。此方案可減小由於基板應力所致之差動偏壓，且因此改良裝置之效能。
在一實施例中，本發明方法使用一微製作程序，該微製作程序藉由在一習用CMOS結構之頂部上接合一機械結構晶圓及使用諸如深反應性離子蝕刻(DRIE)之電漿蝕刻程序蝕刻機械層來達成在該CMOS之頂部上移動機械結構(MEMS)。在蝕刻機械層之期間，將直接連接至機械層之CMOS裝置曝露於電漿。此有時導致對CMOS電路之永久損壞，且稱作電漿誘發損壞(PID)。本發明之一目標係藉由將下伏CMOS電路接地並提供一替代路徑直至完全蝕刻MEMS層來防止或減小此PID並保護CMOS電路。
圖24圖解說明根據本發明之一實施例之一受保護整合式MEMS-CMOS裝置之一簡化方塊圖。如所展示，裝置2400可包含接地柱2401、跨接器2402、導通體2403、MEMS至接地連接2404、接地2405、MEMS至跨接器連接2406、CMOS至跨接器連接2407、MEMS電極2408、CMOS電極2409及ESD(靜電放電)二極體2410。CMOS電極2409係必須受保護免於電漿損壞之電極。在一實施例中，採用一兩級保護結構。
在一實施例中，本發明提供一種製作一整合式MEMS-CMOS裝置之方法。該方法可包含：提供具有一表面區之一基板；形成一CMOS IC層，其中至少一個CMOS電極上覆該表面區；形成上覆該CMOS IC層之一機械結構層；自該機械結構層之一第一部分形成上覆該CMOS IC層之一或多個MEMS裝置；形成耦合至該至少一個CMOS電極之一保護結構；及自該機械結構層之一第二部分形成耦合至上覆該CMOS IC層之該保護結構之一或多個MEMS裝置。該保護結構可包含一或多 個接地柱、一跨接器及一ESD二極體。所得整合式MEMS-CMOS裝置包含具有上覆一CMOS IC層之一MEMS層之一整合式裝置，該CMOS IC層上覆一基板，其中一保護結構係整合於該MEMS層中且耦合至該MEMS層及該CMOS IC層兩者。
在一實施例中，第一級保護配備連接至接地直至完全蝕刻機械層之CMOS電極2409。CMOS之電接地2405係穿過CMOS基板連接至電漿蝕刻系統之地線之一大導電平面。此為電漿提供一替代路徑並將MEMS電極2408連接至CMOS電極2409。
在一實施例中，第二級保護配備在CMOS電極2409之輸入處使用之將輸入節點處之大負電壓箝位至接地的ESD二極體2410。
在一特定實施例中，接地柱2401係導電機械結構層(MEMS)之不移動之部分，其在機械層(MEMS)之界定(蝕刻)期間充當一電接地。
在一特定實施例中，跨接器2402係導電機械結構層之不移動之部分，其僅在釋放(亦即，完全蝕刻)機械層(MEMS)之後充當機械層(MEMS)與CMOS之間的一電連接。
在一特定實施例中，導通體2403係提供至機械層之連接之導電導通體。
在一特定實施例中，連接2404係機械結構(MEMS)與電接地2405之間的電連接。
在一特定實施例中，接地2405係穿過界定/蝕刻機械結構層(MEMS)之設備連接至地線之一電接地。
在一特定實施例中，連接2406係用以致動/感測機械運動之在跨接器2402與MEMS電極2408之間的一電連接。
在一特定實施例中，連接2407係用以致動/感測電域中之機械運動之在跨接器2402與CMOS電極2409之間的一電連接。
在一特定實施例中，ESD二極體2410係一電源供應器與接地之間 的一靜電放電保護二極體連接。
圖25圖解說明根據本發明之一實施例之用於在一整合式MEMS-CMOS裝置中形成保護結構之一方法步驟之一簡化方塊圖。此處所展示之裝置2500圖解說明其中機械層(MEMS)正被釋放但尚未完全釋放(亦即，在蝕刻期間)之一步驟。裝置2500中發現之元件類似於圖24中之裝置2400之元件。
圖26圖解說明根據本發明之一實施例之用於在一整合式MEMS-CMOS裝置中形成保護結構之一方法步驟之一簡化方塊圖。此處所展示之裝置2600圖解說明在界定或蝕刻機械(MEMS)層之前的一步驟。在裝置2600中發現之元件類似於圖24中之裝置2400之元件。
圖27圖解說明根據本發明之一實施例之用於製作一整合式MEMS-CMOS裝置之一方法之一簡化流程圖。在一實施例中，本發明提供一種為一整合式MEMS-CMOS裝置提供電漿損壞保護之方法。如所展示，方法2700包含以下步驟：2701. 提供具有一表面區之一基板部件；2702. 形成上覆該表面區之一CMOS IC層，該CMOS IC層具有至少一個CMOS裝置；2703. 形成耦合至該至少一個CMOS裝置之至少一個ESD保護二極體；2704. 形成上覆該至少一個CMOS裝置之一電極接地環結構，該電極接地環結構耦合至接地及該CMOS裝置；2705. 形成上覆該CMOS IC層之一MEMS層，該MEMS層具有一MEMS接觸區、一CMOS接觸區及至少一個MEMS裝置；2706. 在該CMOS接觸區附近內形成一經接地接觸區；2707. 經由一MEMS跨接器結構耦合該MEMS接觸區與該CMOS接觸區，該MEMS跨接器結構電耦合該至少一個MEMS裝置及 該至少一個CMOS裝置；及2708. 視需要執行其他步驟。
此等步驟僅係實例且不應不適當地限制本文中之申請專利範圍之範疇。如所展示，上述方法為根據本發明之一實施例之整合式裝置提供一電漿損壞保護方法。熟習此項技術者將認識到諸多其他變化、修改及替代。舉例而言，可添加、移除、修改、重新配置、重複及/或重疊上文所概述之各種步驟，如本發明之範疇內所涵蓋。
亦應理解，本文中所闡述之實例及實施例僅出於說明性目的，且根據其之各種修改或改變將為熟習此項技術者所瞭解且意欲包含於本申請案之精神及範圍以及隨附申請專利範圍之範疇內。
2401‧‧‧接地柱
2402‧‧‧跨接器
2403‧‧‧導通體
2404‧‧‧接地連接/連接
2405‧‧‧接地/電接地
2406‧‧‧微機電系統至跨接器連接/連接
2407‧‧‧互補金氧半導體至跨接器連接/連接
2408‧‧‧微機電系統電極
2409‧‧‧互補金氧半導體電極
2410‧‧‧靜電放電二極體
2500‧‧‧裝置

Claims (9)

  1. 一種用於製作一整合式MEMS-CMOS裝置之方法，該方法包括：提供具有一表面區之一基板；形成上覆(overlying)該表面區之一CMOS IC層，該CMOS IC層具有至少一個CMOS電極；形成上覆該CMOS IC層之一機械結構層；自該機械結構層之一第一部分形成上覆該CMOS IC層之至少一個MEMS裝置，該至少一個MEMS裝置具有至少一個MEMS電極；及自該機械結構層之一第二部分形成一保護結構，該保護結構包括一或多個接地柱(ground posts)、一跨接器(jumper)及一ESD二極體，其中該保護結構耦合至該至少一個MEMS電極及該至少一個CMOS電極。
  2. 如請求項1之方法，其中該ESD二極體耦合至該至少一個CMOS電極。
  3. 如請求項1之方法，其中該跨接器耦合至該至少一個MEMS電極及該至少一個CMOS電極。
  4. 如請求項3之方法，其中該至少一個MEMS電極及該至少一個CMOS電極在該至少一個MEMS裝置之該形成之後經由該跨接器電耦合。
  5. 如請求項1之方法，進一步包含形成上覆該至少一個CMOS裝置之一電極接地環結構，該電極接地環結構耦合至接地及該至少一個CMOS裝置。
  6. 如請求項5之方法，其中該電極接地環結構經組態以將來自一電漿蝕刻程序之電漿誘發電荷引導至接地。
  7. 如請求項1之方法，其中該機械結構層、該至少一個MEMS裝置及該保護結構之該形成包含一電漿蝕刻程序。
  8. 如請求項1之方法，其中該保護結構經組態以將來自一電漿蝕刻程序之電漿誘發電荷引導至接地。
  9. 如請求項1之方法，其中該一或多個MEMS裝置包含一慣性感測器、一加速度計、一陀螺計、一磁場感測器、一壓力感測器、一濕度感測器、一溫度感測器、一化學感測器或一生物感測器。
TW104139778A 2012-03-09 2013-03-08 用於整合式微機電系統互補金氧半導體裝置之方法及結構 TWI601268B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261609248P 2012-03-09 2012-03-09
US201261745496P 2012-12-21 2012-12-21
US13/788,503 US9276080B2 (en) 2012-03-09 2013-03-07 Methods and structures of integrated MEMS-CMOS devices

Publications (2)

Publication Number Publication Date
TW201611238A TW201611238A (zh) 2016-03-16
TWI601268B true TWI601268B (zh) 2017-10-01

Family

ID=49114474

Family Applications (3)

Application Number Title Priority Date Filing Date
TW102108387A TWI525792B (zh) 2012-03-09 2013-03-08 用於整合式微機電系統互補金氧半導體裝置之方法及結構
TW104139778A TWI601268B (zh) 2012-03-09 2013-03-08 用於整合式微機電系統互補金氧半導體裝置之方法及結構
TW106127838A TWI654738B (zh) 2012-03-09 2013-03-08 用於整合式微機電系統互補金氧半導體裝置之方法及結構

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102108387A TWI525792B (zh) 2012-03-09 2013-03-08 用於整合式微機電系統互補金氧半導體裝置之方法及結構

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106127838A TWI654738B (zh) 2012-03-09 2013-03-08 用於整合式微機電系統互補金氧半導體裝置之方法及結構

Country Status (3)

Country Link
US (2) US9276080B2 (zh)
CN (2) CN106698330B (zh)
TW (3) TWI525792B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9540232B2 (en) * 2010-11-12 2017-01-10 MCube Inc. Method and structure of MEMS WLCSP fabrication
US10036635B2 (en) 2013-01-25 2018-07-31 MCube Inc. Multi-axis MEMS rate sensor device
US10046964B2 (en) 2013-03-07 2018-08-14 MCube Inc. MEMS structure with improved shielding and method
US10913653B2 (en) 2013-03-07 2021-02-09 MCube Inc. Method of fabricating MEMS devices using plasma etching and device therefor
US9738510B1 (en) * 2013-10-04 2017-08-22 Mcube, Inc. Method and structure of MEMS PLCSP fabrication
CN104743500B (zh) * 2013-12-27 2016-07-27 中芯国际集成电路制造(上海)有限公司 一种微机电系统及其制备方法
US9738516B2 (en) 2015-04-29 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Structure to reduce backside silicon damage
US9862600B2 (en) * 2015-05-21 2018-01-09 Ams International Ag Chip structure
CN105366635B (zh) * 2015-10-30 2017-06-30 上海华虹宏力半导体制造有限公司 运动传感器的形成方法
ITUA20162957A1 (it) * 2016-04-28 2017-10-28 St Microelectronics Srl Modulo di trasduzione multi-dispositivo, apparecchiatura includente il modulo di trasduzione e metodo di fabbricazione del modulo di trasduzione
US10693057B2 (en) * 2016-05-04 2020-06-23 Tdk-Micronas Gmbh Sensor component with cap over trench and sensor elements
US9896327B2 (en) * 2016-05-19 2018-02-20 Invensense, Inc. CMOS-MEMS structures with out-of-plane MEMS sensing gap
KR101915954B1 (ko) * 2016-06-29 2018-11-08 주식회사 신성씨앤티 멤스 기반의 3축 가속도 센서
EP3270105A1 (en) 2016-07-14 2018-01-17 NXP USA, Inc. Segmented electrode structure for quadrature reduction in an integrated device
DE102016214962A1 (de) * 2016-08-11 2018-02-15 Robert Bosch Gmbh Mikromechanischer Sensorkern für Inertialsensor
US10640366B2 (en) * 2018-09-27 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Bypass structure
CN110134005B (zh) * 2019-05-28 2022-04-19 重庆大学 一种电磁式扫描光栅微镜的复合控制系统
CN110346423B (zh) * 2019-07-02 2021-05-04 杭州未名信科科技有限公司 一种cmos-mems湿度传感器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227201A1 (en) * 2003-05-13 2004-11-18 Innovative Technology Licensing, Llc Modules integrating MEMS devices with pre-processed electronic circuitry, and methods for fabricating such modules
CN101171665A (zh) * 2005-03-18 2008-04-30 因文森斯公司 晶片封装环境中制作ai/ge键合的方法及由其生产的产品
US7595209B1 (en) * 2007-03-09 2009-09-29 Silicon Clocks, Inc. Low stress thin film microshells

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825385A (en) * 1995-04-12 1998-10-20 Eastman Kodak Company Constructions and manufacturing processes for thermally activated print heads
US5736732A (en) * 1996-12-23 1998-04-07 General Electric Company Induced charge prevention in semiconductor imaging devices
US6559530B2 (en) * 2001-09-19 2003-05-06 Raytheon Company Method of integrating MEMS device with low-resistivity silicon substrates
US6635506B2 (en) * 2001-11-07 2003-10-21 International Business Machines Corporation Method of fabricating micro-electromechanical switches on CMOS compatible substrates
US6725719B2 (en) 2002-04-17 2004-04-27 Milli Sensor Systems And Actuators, Inc. MEMS-integrated inertial measurement units on a common substrate
US7034394B2 (en) * 2003-10-08 2006-04-25 Intel Corporation Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
JP2005175415A (ja) * 2003-12-05 2005-06-30 Taiwan Semiconductor Manufacturing Co Ltd 集積回路デバイスとその製造方法
US20070215962A1 (en) * 2006-03-20 2007-09-20 Knowles Elecronics, Llc Microelectromechanical system assembly and method for manufacturing thereof
US20080116534A1 (en) * 2006-11-17 2008-05-22 Charles Grosjean Substrate contact for a MEMS device
US20100071467A1 (en) 2008-09-24 2010-03-25 Invensense Integrated multiaxis motion sensor
US7923790B1 (en) 2007-03-09 2011-04-12 Silicon Laboratories Inc. Planar microshells for vacuum encapsulated devices and damascene method of manufacture
US7821046B2 (en) * 2007-04-27 2010-10-26 Aptina Imaging Corporation Methods, structures and sytems for an image sensor device for improving quantum efficiency of red pixels
US7800190B2 (en) 2008-06-16 2010-09-21 Honeywell International Inc. Getter on die in an upper sense plate designed system
US8939029B2 (en) 2008-09-05 2015-01-27 Analog Devices, Inc. MEMS sensor with movable Z-axis sensing element
EP2346083B1 (en) * 2008-09-22 2016-03-30 Alps Electric Co., Ltd. Mems sensor
CN101393321B (zh) * 2008-10-09 2010-06-02 重庆大学 光栅光调制器与有源矩阵驱动电路单片集成方法
US8205498B2 (en) 2008-11-18 2012-06-26 Industrial Technology Research Institute Multi-axis capacitive accelerometer
TW201020548A (en) 2008-11-18 2010-06-01 Ind Tech Res Inst Multi-axis capacitive accelerometer
GB2467776A (en) 2009-02-13 2010-08-18 Wolfson Microelectronics Plc Integrated MEMS transducer and circuitry
TWI411064B (zh) 2009-03-16 2013-10-01 Panasonic Corp Microelectromechanical system
WO2010132724A1 (en) 2009-05-14 2010-11-18 Megica Corporation System-in packages
US8710599B2 (en) 2009-08-04 2014-04-29 Fairchild Semiconductor Corporation Micromachined devices and fabricating the same
US9021880B2 (en) 2010-04-30 2015-05-05 Qualcomm Mems Technologies, Inc. Micromachined piezoelectric three-axis gyroscope and stacked lateral overlap transducer (slot) based three-axis accelerometer
US8487398B2 (en) 2010-07-14 2013-07-16 Freescale Semiconductor, Inc. Capacitor device using an isolated well and method therefor
KR101352827B1 (ko) 2010-09-18 2014-01-17 페어차일드 세미컨덕터 코포레이션 단일 프루프 매스를 가진 미세기계화 3축 가속도계
CA2820874A1 (en) 2010-12-08 2012-06-14 Microfine Materials Technologies Pte Ltd High-performance bending accelerometer
US8878312B2 (en) 2011-03-01 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical bypass structure for MEMS device
US8754529B2 (en) * 2011-03-28 2014-06-17 Miradia, Inc. MEMS device with simplified electrical conducting paths
US20130042686A1 (en) 2011-08-17 2013-02-21 Sitronix Technology Corp. Inertia sensing apparatus
US8836055B2 (en) * 2011-09-30 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS structures and methods for forming the same
US20130334713A1 (en) * 2011-12-22 2013-12-19 Dingying D. Xu Electrostatic discharge compliant patterned adhesive tape

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227201A1 (en) * 2003-05-13 2004-11-18 Innovative Technology Licensing, Llc Modules integrating MEMS devices with pre-processed electronic circuitry, and methods for fabricating such modules
CN101171665A (zh) * 2005-03-18 2008-04-30 因文森斯公司 晶片封装环境中制作ai/ge键合的方法及由其生产的产品
US7595209B1 (en) * 2007-03-09 2009-09-29 Silicon Clocks, Inc. Low stress thin film microshells

Also Published As

Publication number Publication date
TW201611238A (zh) 2016-03-16
US20130236988A1 (en) 2013-09-12
TW201801291A (zh) 2018-01-01
CN103303859A (zh) 2013-09-18
US20160176708A1 (en) 2016-06-23
US9276080B2 (en) 2016-03-01
CN106698330A (zh) 2017-05-24
TWI654738B (zh) 2019-03-21
US9950924B2 (en) 2018-04-24
CN103303859B (zh) 2017-01-18
TWI525792B (zh) 2016-03-11
CN106698330B (zh) 2019-03-29
TW201344883A (zh) 2013-11-01

Similar Documents

Publication Publication Date Title
TWI601268B (zh) 用於整合式微機電系統互補金氧半導體裝置之方法及結構
US10138118B2 (en) Structure to reduce backside silicon damage
TWI434803B (zh) 微機電元件與電路晶片之整合裝置及其製造方法
JP4732445B2 (ja) 基板を介する導電経路を備えたｍｅｍｓデバイス
US10132630B2 (en) Multi-axis integrated MEMS inertial sensing device on single packaged chip
CN103964365B (zh) 用于密封环结构的方法和装置
JP4688600B2 (ja) 半導体センサの製造方法
TWI612592B (zh) 在經主動電路系統所封裝之微電子機械系統元件中進行屏蔽與偏壓之設備與方法
US8969101B1 (en) Three axis magnetic sensor device and method using flex cables
JP2012225920A (ja) マイクロ−電子機械システム（ｍｅｍｓ）デバイス
TWI675205B (zh) 微機械感測器裝置及製造微機械感測器的方法
US8610272B2 (en) Package structure with micro-electromechanical element and manufacturing method thereof
CN106082103A (zh) 防止湿清洗工艺之后的粘滞的微机电系统（mems）结构
TW201349414A (zh) 具微機電元件之封裝結構及其製法
US9242856B2 (en) Microchip with blocking apparatus
US10913653B2 (en) Method of fabricating MEMS devices using plasma etching and device therefor
US9593008B2 (en) MEMS sensor including an over-travel stop and method of manufacture
JP2010139313A (ja) センサ装置の製造方法
JP2011095010A (ja) 静電容量型センサ
JP2013173221A (ja) 伝導性ピラーに関するシステムおよび方法
JP2008155326A (ja) 半導体装置及びその製造方法
JP2015152420A (ja) 機能素子、機能素子の製造方法、電子デバイス、電子機器および移動体