TWI600266B - 電荷泵電路與顯示面板 - Google Patents

Description

電荷泵電路與顯示面板

本發明是有關於一種電荷泵，且特別是有關於一種使用低耐壓的電子裝置來輸出高電壓的電荷泵。

電荷泵是用以將低電壓轉換為高電壓的電子元件。常見的電荷泵是以切換式電容(switched capacitor，SC)電路為基礎，透過電容的充放電來輸出高電壓，這樣的電荷泵包括了一或多個電容與金屬氧化物半導體場效電晶體(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)。但在一些應用中電荷泵所輸出的電壓可能高於所輸入的電壓好幾倍，這使得金屬氧化物半導體場效電晶體的耐壓需要很高。舉例來說，在液晶顯示面板中可能需要高達15伏特的高電壓，這也意味著需要高壓元件及耐高壓的電容。然而，高壓元件的成本較高，如何解決電荷泵中耐壓的問題，為此領域技術人員所關心的議題。

本發明的實施例提出一種電荷泵電路，包括多 個升壓級。每一個升壓級具有輸入時脈端，第一輸入端，第二輸入端，輸出時脈端與輸出端。每一個升壓級包括至少一個升壓電路，此升壓電路包括以下元件。第一電容具有第一端與第二端。第一開關電路耦接至第一電容的第二端、第一輸入端與第二輸入端，並受控於來自輸入時脈端的第一時脈訊號以將第一電容的第二端耦接至第一輸入端或第二輸入端。第二開關電路耦接至第一電容的第一端、第一輸入端與輸出端。第二電容，具有第一端與第二端。第三開關電路耦接至第二電容的第二端、第一輸入端與第二輸入端，並受控於來自輸入時脈端的第二時脈訊號以將第二電容的第二端耦接至第一輸入端或第二輸入端，其中第二時脈訊號反相於第一時脈訊號。第四開關電路耦接至第二電容的第一端、第一輸入端與輸出端。其中第二開關電路受控於第二電容的第一端與第二端上的電位以將第一電容的第一端耦接至第一輸入端或輸出端。其中第四開關電路受控於第一電容的第一端與第二端上的電位以將第二電容的第一端耦接至第一輸入端或輸出端。

在一些實施例中，在第一相位期間，第一開關電路將第一電容的第二端耦接至第二輸入端，第二開關電路將第一電容的第一端耦接至第一輸入端，第三開關電路將第二電容的第二端耦接至第一輸入端，第四開關電路將第二電容的第一端耦接至輸出端。在第二相位期間，第一開關電路將第一電容的第二端耦接至第一輸入端，第二開關電路將第一電容的第一端耦接至輸出端，第三開關電路將第二電容的 第二端耦接至第二輸入端，並且第四開關電路將第二電容的第一端耦接至第一輸入端，其中第二相位期間不重疊於第一相位期間。

在一些實施例中，第二開關電路包括以下元件。第一開關的第一端耦接至第一電容的第一端，第二端耦接至第一輸入端，控制端耦接至第二電容的第二端。第二開關的第一端耦接至第一電容的第一端，第二端耦接至輸出端，控制端耦接至第二電容的第一端。

在一些實施例中，第四開關電路包括以下元件。第三開關的第一端耦接至第二電容的第一端，第二端耦接至第一輸入端，控制端耦接至第一電容的第二端。第四開關的第一端耦接至第二電容的第一端，第二端耦接至輸出端，控制端耦接至第一電容的第一端。

在一些實施例中，第一開關電路包括以下元件。第五開關的第一端耦接至第二輸入端，第二端耦接至第一電容的第二端，控制端耦接至第一時脈訊號。第六開關的第一端耦接至第一輸入端，第二端耦接至第一電容的第二端，控制端耦接至第一時脈訊號。第三開關電路包括以下元件。第七開關的第一端耦接至第二輸入端，第二端耦接至第二電容的第二端，控制端耦接至第二時脈訊號。第八開關的第一端耦接至第一輸入端，第二端耦接至第二電容的第二端，控制端耦接至第二時脈訊號。

在一些實施例中，第一開關、第三開關、第五開關與第七開關為N型金屬氧化物半導體場效電晶體，第二 開關、第四開關、第六開關與第八開關為P型金屬氧化物半導體場效電晶體。

在一些實施例中，電荷泵電路更包括第三電容與第四電容。第三電容的第一端耦接至第一電容的第二端，第二端耦接至第三開關的閘極。第四電容的第一端耦接至第一開關的閘極，第二端耦接至第二電容的第二端。

在一些實施例中，輸出時脈端耦接在第四電容與第一開關之間。

在一些實施例中，上述的升壓級包括第i級升壓級與第i-1級升壓級，i為大於1的正整數。第i級升壓級的輸入時脈端耦接至第i-1級升壓級的時脈輸出端。第i級升壓級的第一輸入端耦接至第i-1級升壓級的輸出端。第i級升壓級的第二輸入端耦接至第i-1級升壓級的第一輸入端。

以另外一個角度來說，本發明的實施例提出一種顯示面板，包括上述的電荷泵電路。如此一來，可以使用低耐壓的元件來輸出高電壓。

為讓本發明的上述特徵和優端能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧電荷泵電路

110、120、130‧‧‧升壓級

112、122、132、122(1)~122(8)‧‧‧升壓電路

CLK‧‧‧輸入時脈端

IN1‧‧‧第一輸入端

IN2‧‧‧第二輸出端

CLK_OUT‧‧‧輸出時脈端

OUT‧‧‧輸出端

Φ₁~Φ₈‧‧‧相位訊號

410、420、430、440‧‧‧開關電路

SW1~SW8‧‧‧開關

C1~C4‧‧‧電容

P_1,up、P_2,up、P_1,down、P_2,down‧‧‧路徑

N₁~N₈‧‧‧節點

[圖1]是根據一實施例繪示電荷泵電路的電路圖。

[圖2]是根據一實施例繪示升壓級中升壓電路的電路圖。

[圖3]是根據一實施例繪示時脈訊號與輸出端上訊號的波形圖。

[圖4]是根據一實施例繪示升壓電路的電路圖。

[圖5]是根據另一實施例繪示升壓電路的電路圖。

[圖6]是繪示圖5的升壓電路在第一相位期間的操作示意圖。

[圖7]是根據圖5的實施例繪示第二相位期間的操作示意圖。

關於本文中所使用之『第一』、『第二』、...等，並非特別指次序或順位的意思，其僅為了區別以相同技術用語描述的元件或操作。另外，關於本文中所使用之「耦接」，可指二個元件直接地或間接地作電性連接。也就是說，當以下描述「第一物件耦接至第二物件」時，第一物件與第二物件之間還可設置其他的物件。

圖1是根據一實施例繪示電荷泵電路的電路圖。請參照圖1，電荷泵電路100包括多個升壓級110、120、130。每一個升壓級110、120、130都具有輸入時脈端CLK、第一輸入端IN1、第二輸入端IN2、輸出時脈端CLK_OUT與輸出端OUT。這些升壓級110、120、130是彼此串接。具體來說，第i級升壓級(例如為升壓級120)的輸入時脈端CLK是耦接至第i-1級升壓級(例如為升壓級110)的時脈輸出端CLK_OUT；第i級升壓級的第一輸入端IN1是耦接至 第i-1級升壓級的輸出端OUT；第i級升壓級的第二輸入端IN2是耦接至第i-1級升壓級的第一輸入端IN1，其中i為大於1的正整數。在圖1的實施例中共有3個升壓級，但本發明並不限制電荷泵電路100中升壓級的數目。

每一個升壓級110、120、130都小幅度地提升前一級輸出端OUT上的電壓，如此一來最後可以輸出高電壓。舉例來說，在升壓級110中第一輸入端IN1為5伏特、第二輸入端IN2為0伏特，輸入時脈端CLK上的時脈訊號介於0至5伏特，輸出端OUT為10伏特，輸出時脈端CLK_OUT上的時脈訊號介於5至10伏特；在升壓級120中輸出端OUT為15伏特，輸出時脈端CLK_OUT上的訊號介於10至15伏特；在升壓級130中輸出端OUT為20伏特，輸出時脈端CLK_OUT上的訊號介於15至20伏特。然而，上述的數值僅為範例，本發明並不在此限。

每一個升壓級中具有至少一個升壓電路。例如，升壓級110中具有至少一個升壓電路112，升壓級120中具有至少一個升壓電路122，升壓級130中具有至少一個升壓電路132。以升壓電路122為例，當配置了多個升壓電路122時，這些升壓電路122是彼此並聯，並由不同相位的時脈訊號所驅動。圖2是根據一實施例繪示升壓級中升壓電路的電路圖。請參照圖2，在此實施例中共有8個升壓電路122(1)、122(2)...122(8)，分別由時脈訊號Φ₁、Φ₂、...Φ₈所驅動。每一個升壓電路都耦接至升壓級120中的第一輸入端IN1、第二輸入端IN2與輸出端OUT。圖3是根據一實施例 繪示時脈訊號與輸出端上訊號的波形圖。請參照圖3，時脈訊號Φ₁是來自於輸入時脈端CLK，而時脈訊號Φ₂是延遲時脈訊號Φ₁所產生，以此類推。在時脈訊號Φ₁、Φ₂...Φ₈的上升邊緣與下降邊緣，輸出端OUT上的電壓都會被拉高，透過將8個升壓電路122(1)、122(2)...122(8)並聯可以輸出穩定的電壓。

在此實施例中共設置了8個升壓電路122(1)、122(2)...122(8)，但在其他實施例中也可以設置更多或更少的升壓電路122，本發明並不在此限。以下將以升壓電路122(1)為例進行說明，對於其他升壓電路則不再重複贅述。

圖4是根據一實施例繪示升壓電路的電路圖。請參照圖4，升壓電路122(1)包括第一電容C1、第二電容C2、第一開關電路410、第二開關電路420、第三開關電路430與第四開關電路440。第一電容C1具有第一端N₁與第二端N₂，第二電容C2具有第一端N₃與第二端N₄。第一開關電路410耦接至第一電容C1的第二端N₂、第一輸入端IN1與第二輸入端IN2，並受控於第一時脈訊號Φ₁以將第一電容C1的第二端N₂耦接至第一輸入端IN1或第二輸入端IN2。第二開關電路420耦接至第一電容C1的第一端N₁、第一輸入端IN1與輸出端OUT，並且是受控於第二電容C2的第一端N₃與第二端N₄上的電位以將第一電容C1的第一端N₁耦接至第一輸入端IN1或輸出端OUT。第三開關電路430耦接至第二電容C2的第二端N₄、第一輸入端IN1與第二輸入端IN2，並受控於第二時脈訊號以將第二電容C2的第二端N₄耦接至第 一輸入端IN1或第二輸入端IN2。其中第二時脈訊號是反相於第一時脈訊號Φ₁，或者第二時脈訊號也可稱為第一時脈訊號的互補(bar)。第四開關電路440耦接至第二電容C2的第一端N₃、第一輸入端IN1與輸出端OUT，並且是受控於第一電容C1的第一端N₁與第二端N₂上的電位以將第二電容C2的第一端N₃耦接至第一輸入端IN1或輸出端OUT。

舉例來說，第一輸入端IN1為10伏特，第二輸入端IN2為5伏特。請參照路徑P_1,up，在第一相位期間(例如，第一時脈訊號Φ₁為邏輯高準位，第二時脈訊號為邏輯低準位)，第一開關電路410將第一電容C1的第二端N₂耦接至第二輸入端IN2。第二開關電路420將第一電容C1的第一端N₁耦接至第一輸入端IN1，如此一來第一輸入端IN1與第二輸入端IN2可對電容C1充電。另一方面，請參照路徑P_1,down，第三開關電路430將第二電容C2的第二端N₄耦接至第一輸入端IN1，第四開關電路440將第二電容C2的第一端N3耦接至輸出端OUT。在穩態時，在上一個相位期間第二電容C2的第一端N₃為10伏特，因此在目前的相位期間第二電容C2的第一端N₃會被推升至15伏特，此電壓會透過輸出端OUT輸出。

在第二相位期間(例如，第一時脈訊號Φ₁為邏輯低準位，第二時脈訊號為邏輯高準位)，請參照路徑P_2,up，第一開關電路410將第一電容C1的第二端N₂耦接至第一輸入端IN1，第二開關電路420將第一電容C1的第一端N₁耦接至輸出端OUT，藉此輸出端OUT可輸出15伏特。於 此同時，請參照路徑P_2,down，第三開關電路430將第二電容C2的第二端N₄耦接至第二輸入端IN2，並且第四開關電路440將第二電容C2的第一端N₃耦接至第一輸入端IN1，藉此可對第二電容C2充電。

更具體來說，第二開關電路420包括了第一開關SW1與第二開關SW2。第一開關SW1的第一端耦接至第一電容C1的第一端N₁，第一開關SW1的第二端耦接至第一輸入端IN1，並且控制端耦接至第二電容C2的第二端N₄。第二開關SW2的第一端耦接至第一電容C1的第一端N₁，第二開關SW2的第二端耦接至輸出端OUT，並且控制端耦接至第二電容C2的第一端N₃。值得注意的是，請參照路徑P_2,up，在第二相位期間第一端N₁上的電壓為15伏特，而第二開關SW2的控制端上為10伏特，第二開關SW2上的跨壓僅為5伏特，因此不需要使用高耐壓的電子元件來實作第二開關。

類似地，第四開關電路440包括了第三開關SW3與第四開關SW4。第三開關SW3的第一端耦接至第二電容C2的第一端N₃，第三開關SW3的第二端耦接至第一輸入端IN1，並且其控制端耦接至第一電容C1的第二端N₂。第四開關SW4的第一端耦接至第二電容C2的第一端N₃，第四開關SW4的第二端耦接至輸出端OUT，並且其控制端耦接至第一電容C1的第一端N₁。請參照路徑P_1,down，在第一相位期間第一端N₃上的電壓為15伏特，而第四開關SW4的控制端上的電壓為10伏特，第四開關SW4上的跨壓僅為5 伏特，因此不需要使用高耐壓的電子元件來實作第四開關SW4。

在一些實施例中，上述的第一開關電路410至第四開關電路440是以金屬氧化物半導體場效電晶體來實作。以下將再舉實施例詳細說明。

圖5是根據另一實施例繪示升壓電路的電路圖。請參照圖5，第一開關電路410包括了第五開關SW5與第六開關SW6。第五開關SW5的第一端耦接至第二輸入端IN2，第五開關SW5的第二端耦接至第一電容C1的第二端N₂，並且其控制端耦接至第一時脈訊號Φ₁。第六開關SW6的第一端耦接至第一輸入端IN1，第六開關SW6的第二端耦接至第一電容C1的第二端N₂，並且其控制端耦接至第一時脈訊號Φ₁。第三開關電路430包括第七開關SW7與第八開關SW8。第七開關SW7的第一端耦接至第二輸入端IN2，第七開關SW7的第二端耦接至第二電容C2的第二端N₄，並且其控制端耦接至第二時脈訊號。第八開關SW8的第一端耦接至第一輸入端IN1，第八開關SW8的第二端耦接至第二電容C2的第二端N₄，並且其控制端耦接至第二時脈訊號。

在圖5的實施例中，第一開關SW1、第三開關SW3、第五開關SW5與第七開關SW7為N型金屬氧化物半導體場效電晶體。第二開關SW2、第四開關SW4、第六開關SW6與第八開關SW8為P型金屬氧化物半導體場效電晶體。然而，在其他實施例中可根據上述的教示而使用其他電子元件來實作第一開關電路410至第四開關電路440。

在圖5中，升壓電路122(1)還包括第三電容C3與第四電容C4。第三電容C3的第一端N₅耦接至第一電容C1的第二端N₂，第二端N₆耦接至第三開關SW3的閘極。第四電容C4的其第一端N₇耦接至第一開關SW1的閘極，第二端N₈耦接至第二電容C2的第二端N₄。此外，時脈輸出端CLK_OUT是耦接在第四電容C4與第一開關SW1之間。

圖6是繪示圖5的升壓電路在第一相位期間的操作示意圖。在圖6的實施例中，第一輸入端IN1為10伏特，第二輸入端IN2為5伏特。在第一相位期間，第一時脈訊號Φ₁為高準位(10伏特)，因此第六開關SW6為截止，第五開關SW5為導通。第二電容C2的第二端N₄上的電壓為10伏特，在穩態下透過電容C4的耦合會使得第一開關SW1閘極上的電壓被推升至15伏特，因此第一開關SW1會導通。第一電容C1的第一端N₁上的電壓會被推升至10伏特，而第二開關SW2的閘極上的電壓會被推升至15伏特，因此第二開關SW2會截止。藉此，透過路徑P_1,up，第一輸入端IN1與第二輸入端IN2對第一電容C1充電。另一方面，第二時脈訊號為低準位(5伏特)，因此第七開關SW7為截止，第八開關SW8為導通。同時，第一電容C1的第二端N2為5伏特，在穩態下透過電容C3的耦合會使得第三開關SW3的閘極上的電壓被下拉至低於10伏特，因此第三開關SW3會截止。第四開關SW4閘極上的電壓為10伏特，而第二電容C2的第一端N₃上的電壓會被推升至15伏特，因此第四開關SW4會導通。藉此，透過路徑P_1,down，輸出端OUT會輸出15伏特的 電壓。

圖7是根據圖5的實施例繪示第二相位期間的操作示意圖。請參照圖7，在第二相位期間，第二時脈訊號為高準位(10伏特)，因此第七開關SW7為導通，第八開關SW8為截止。第一電容C1的第二端N₂上的電壓為10伏特，在穩態下透過第三電容C3的耦合使得第三開關SW3的閘極上的電壓會被推升至超過10伏特，因此第三開關SW3會導通。第四開關SW4的閘極上的電壓會被推升至15伏特，而第二電容C2的第一端N₃上的電壓為10伏特，因此第四開關SW4會被截止。藉此，透過路徑P_2,down，第一輸入端IN1與第二輸入端IN2會對電容C2充電。另一方面，第一時脈訊號Φ₁為低準位(5伏特)，因此第六開關SW6為導通，第五開關SW5為截止。第二電容C2的第二端N₄上的電壓為5伏特，透過電容C4的耦合會使得第一開關SW1閘極上的電壓被下拉至10伏特，因此第一開關SW1會截止。第二開關SW2的閘極上的電壓為10伏特，而第一電容C1的第一端N₁上的電壓會被推升至15伏特，因此第二開關SW2會導通。藉此，透過路徑P_2,up，第一輸入端IN1會輸出15伏特的電壓。

在圖6與圖7的操作中，第一開關SW1至第八開關SW8、電容C1至電容C4上的跨壓都不超過5伏特，因此這些開關與電容不需要具有高耐壓。另一方面，透過第三電容C3的設置可改變第一電容C1的第二端N₂上的電壓，進而導通/截止第三開關SW3，如此一來便不需要使用準位位移 器(level shifter)。類似地，透過第四電容C4的設置可改變第二電容C2的第二端N₄上的電壓，進而導通/截止第一開關SW1，而不需要使用準位位移器。

請參照回圖1，在一些實施例中，電荷泵電路100可設置於顯示面板內，電荷泵電路100所輸出的高電壓可用以驅動薄膜電晶體(thin film transistor，TFT)。然而，本發明並不限制將電荷泵電路100用於什麼電子裝置中。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

122(1)‧‧‧升壓電路

IN1‧‧‧第一輸入端

IN2‧‧‧第二輸出端

CLK_OUT‧‧‧輸出時脈端

OUT‧‧‧輸出端

Φ₁‧‧‧相位訊號

410、420、430、440‧‧‧開關電路

SW1~SW8‧‧‧開關

C1~C4‧‧‧電容

N₁~N₈‧‧‧節點

Claims (10)

1. 一種電荷泵電路，包括：多個升壓級，其中每一該些升壓級具有一輸入時脈端，一第一輸入端，一第二輸入端，一輸出時脈端與一輸出端，每一該些升壓級包括至少一升壓電路，該至少一升壓電路包括：一第一電容，具有一第一端與一第二端；一第一開關電路，耦接至該第一電容的該第二端、該第一輸入端與該第二輸入端，並受控於來自該輸入時脈端的一第一時脈訊號以將該第一電容的該第二端耦接至該第一輸入端或該第二輸入端；一第二開關電路，耦接至該第一電容的該第一端、該第一輸入端與該輸出端；一第二電容，具有一第一端與一第二端；一第三開關電路，耦接至該第二電容的該第二端、該第一輸入端與該第二輸入端，並受控於來自該輸入時脈端的一第二時脈訊號以將該第二電容的該第二端耦接至該第一輸入端或該第二輸入端，其中該第二時脈訊號反相於該第一時脈訊號；以及一第四開關電路，耦接至該第二電容的該第一端、該第一輸入端與該輸出端，其中該第二開關電路受控於該第二電容的該第一端與該第二端上的電位以將該第一電容的該第一端耦接至該 第一輸入端或該輸出端，其中該第四開關電路受控於該第一電容的該第一端與該第二端上的電位以將該第二電容的該第一端耦接至該第一輸入端或該輸出端。
2. 如申請專利範圍第1項所述之電荷泵電路，其中在一第一相位期間，該第一開關電路將該第一電容的該第二端耦接至該第二輸入端，該第二開關電路將該第一電容的該第一端耦接至該第一輸入端，該第三開關電路將該第二電容的該第二端耦接至該第一輸入端，該第四開關電路將該第二電容的該第一端耦接至該輸出端，其中在一第二相位期間，該第一開關電路將該第一電容的該第二端耦接至該第一輸入端，該第二開關電路將該第一電容的該第一端耦接至該輸出端，該第三開關電路將該第二電容的該第二端耦接至該第二輸入端，並且該第四開關電路將該第二電容的該第一端耦接至該第一輸入端，其中該第二相位期間不重疊於該第一相位期間。
3. 如申請專利範圍第2項所述之電荷泵電路，其中該第二開關電路包括：一第一開關，其第一端耦接至該第一電容的該第一端，第二端耦接至該第一輸入端，控制端耦接至該第二電容的該第二端；以及一第二開關，其第一端耦接至該第一電容的該第一端， 第二端耦接至該輸出端，控制端耦接至該第二電容的該第一端。
4. 如申請專利範圍第3項所述之電荷泵電路，其中該第四開關電路包括：一第三開關，其第一端耦接至該第二電容的該第一端，第二端耦接至該第一輸入端，控制端耦接至該第一電容的該第二端；以及一第四開關，其第一端耦接至該第二電容的該第一端，第二端耦接至該輸出端，控制端耦接至該第一電容的該第一端。
5. 如申請專利範圍第4項所述之電荷泵電路，其中該第一開關電路包括：一第五開關，其第一端耦接至該第二輸入端，第二端耦接至該第一電容的該第二端，控制端耦接至該第一時脈訊號；一第六開關，其第一端耦接至該第一輸入端，第二端耦接至該第一電容的該第二端，控制端耦接至該第一時脈訊號，其中該第三開關電路包括：一第七開關，其第一端耦接至該第二輸入端，第二端耦接至該第二電容的該第二端，控制端耦接至該第二時脈訊號；以及 一第八開關，其第一端耦接至該第一輸入端，第二端耦接至該第二電容的該第二端，控制端耦接至該第二時脈訊號。
6. 如申請專利範圍第5項所述之電荷泵電路，其中該第一開關、該第三開關、該第五開關與該第七開關為N型金屬氧化物半導體場效電晶體，該第二開關、該第四開關、該第六開關與該第八開關為P型金屬氧化物半導體場效電晶體。
7. 如申請專利範圍第6項所述之電荷泵電路，更包括：一第三電容，其第一端耦接至該第一電容的該第二端，第二端耦接至該第三開關的閘極；以及一第四電容，其第一端耦接至該第一開關的閘極，第二端耦接至該第二電容的該第二端。
8. 如申請專利範圍第7項所述之電荷泵電路，其中該輸出時脈端耦接在該第四電容與該第一開關之間。
9. 如申請專利範圍第1項所述之電荷泵電路，其中該些升壓級包括第i級升壓級與第i-1級升壓級，i為大於1的正整數，該第i級升壓級的該輸入時脈端耦接至該第i-1級升 壓級的該時脈輸出端，該第i級升壓級的該第一輸入端耦接至該第i-1級升壓級的該輸出端，該第i級升壓級的該第二輸入端耦接至該第i-1級升壓級的該第一輸入端。
10. 一種顯示面板，包括如申請專利範圍第1項所述之電荷泵電路。